CN108206220B - 金刚石肖特基二极管的制备方法 - Google Patents
金刚石肖特基二极管的制备方法 Download PDFInfo
- Publication number
- CN108206220B CN108206220B CN201711474465.0A CN201711474465A CN108206220B CN 108206220 B CN108206220 B CN 108206220B CN 201711474465 A CN201711474465 A CN 201711474465A CN 108206220 B CN108206220 B CN 108206220B
- Authority
- CN
- China
- Prior art keywords
- layer
- diamond
- forming
- type
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 132
- 239000010432 diamond Substances 0.000 title claims abstract description 132
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 73
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000000206 photolithography Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 19
- 125000005842 heteroatom Chemical group 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000005566 electron beam evaporation Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- JKQOBWVOAYFWKG-UHFFFAOYSA-N molybdenum trioxide Inorganic materials O=[Mo](=O)=O JKQOBWVOAYFWKG-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6603—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明适用于半导体技术领域，提供了一种金刚石肖特基二极管的制备方法，该方法包括：在第一厚度的重掺杂p型第一金刚石层的上表面形成第二厚度的轻掺杂p型第二金刚石层，其中，所述第二厚度小于所述第一厚度；在所述第一金刚石层的下表面形成电极；通过光刻和刻蚀工艺，在所述第二金刚石层的第一区域形成凹槽；在所述凹槽的表面形成N型异质半导体层；在所述N型异质半导体层的表面形成第二金属层；在所述第二金属层的表面和所述第二金刚石层的第二区域的上表面形成第三金属层。本发明能够显著提高器件的性能。
Description
技术领域
本发明属于半导体技术领域，尤其涉及一种金刚石肖特基二极管的制备方法。
背景技术
电力电子***正在向着更高击穿电压，更小导通损耗的方向发展，对器件提出了更高的要求。其中，二极管器件是电力电子***中最基本的器件之一。
金刚石以其宽禁带、高热导率、高临界击穿电场、低的介电常数以及高的载流子迁移率等优势特性，是制作大功率、高频、高温、低功率损耗电力电子器件的理想材料。
传统的肖特基二极管损导通耗大、导通损耗大、击穿电压小，不能满足日益发展的电力电子***的需求，因此，如何制备高性能的金刚石肖特基二极管是当前亟待解决的问题。
发明内容
有鉴于此，本发明实施例提供了一种金刚石肖特基二极管的制备方法，以解决现有技术中金刚石肖特基二极管性能差的问题。
本发明实施例提供了一种金刚石肖特基二极管的制备方法，包括：
在第一厚度的重掺杂p型第一金刚石层的上表面形成第二厚度的轻掺杂p型第二金刚石层，其中，所述第二厚度小于所述第一厚度；
在所述第一金刚石层的下表面形成电极；
通过光刻和刻蚀工艺，在所述第二金刚石层的第一区域形成凹槽；
在所述凹槽的表面形成N型异质半导体层；
在所述N型异质半导体层的表面形成第二金属层；
在所述第二金属层的表面和所述第二金刚石层的第二区域的上表面形成第三金属层，所述第二区域为所述第二金刚石层除去所述第一区域以外的区域。
可选的，所述在第一厚度的重掺杂p型第一金刚石层的上表面形成第二厚度的轻掺杂p型第二金刚石层，包括：
通过微波等离子体化学气相沉积工艺在金刚石衬底上淀积第一厚度的重掺杂p型第一金刚石层；
通过微波等离子体化学气相沉积工艺在所述第一金刚石层的上表面淀积第二厚度的轻掺杂p型第二金刚石层；
去除所述金刚石衬底。
可选的，所述在所述第一金刚石层的下表面形成电极，包括：
通过电子束蒸发工艺在所述第一金刚石层的下表面淀积第一金属层；
通过高温退火工艺使所述第一金属层与所述第一金刚石层形成欧姆接触。
可选的，所述通过光刻和刻蚀工艺，在所述第二金刚石层的第一区域形成凹槽，包括：
通过光刻工艺，在所述第二金刚石层的第二区域的上表面覆盖光刻胶层；
通过干法刻蚀工艺，刻蚀所述第二金刚石层形成所述凹槽，其中，刻蚀深度小于所述第二厚度。
进一步的，所述在所述凹槽的表面形成N型异质半导体层，在所述N型异质半导体层的表面形成第二金属层，包括：
通过原子层沉积工艺在所述凹槽的表面和所述光刻胶的上表面淀积N型异质半导体层；
通过电子束蒸发工艺在所述N型异质半导体层的表面淀积第二金属层；
去除所述光刻胶层。
通过高温退火工艺使所述第二金属层与所述N型异质半导体层形成欧姆接触。
可选的，所述在所述第二金属层的表面和所述第二金刚石层的第二区域的上表面形成第三金属层，包括：
通过电子束蒸发工艺在所述第二金属层的表面和所述第二金刚石层的第二区域的上表面淀积第三金属层。
可选的，所述方法还包括，在所述第三金属层的上表面形成材质为Au的金属层。
可选的，所述第三金属层由功函数值小于4.6eV的金属形成。
可选的，所述第一厚度为50微米至2000微米，所述第二厚度为5纳米至20微米；所述第一金刚石层的掺杂浓度为1×2018cm-3至1×2022cm-3，所述第二金刚石层的掺杂浓度为1×2014cm-3至1×2018cm-3。
可选的，其特征在于，所述N型异质半导体层的厚度为20纳米至200纳米。
本发明实施例与现有技术相比存在的有益效果是：本发明实施例通过在第一厚度的重掺杂p型第一金刚石层的上表面形成第二厚度的轻掺杂p型第二金刚石层，在所述第一金刚石层的下表面形成电极，通过光刻和刻蚀工艺，在所述第二金刚石层的第一区域形成凹槽，并在所述凹槽的表面依次形成N型异质半导体层和第二金属层，在所述第二金属层的表面和所述第二金刚石层的第二区域的上表面形成第三金属层。由于第二金刚石层与N型异质半导体层形成PN结，从而制备出金刚石异质结势垒肖特基二极管，与传统的肖特基二极管相比，使用该方法制备的肖特基异质结结型肖特基二极管具有高的击穿电压和小的导通损耗，能够显著提高器件的性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的金刚石肖特基二极管制备方法的实现流程图；
图2是本发明实施例提供的金刚石肖特基二极管制备方法的结构示意图；
图3是本发明实施例提供的异质PN结能带图；
图4是本发明实施例提供的金刚石肖特基二极管制备方法的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定***结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的***、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
请参考图1和图2，金刚石肖特基二极管的制备方法包括：
步骤S101，在第一厚度的重掺杂p型第一金刚石层的上表面形成第二厚度的轻掺杂p型第二金刚石层，其中，所述第二厚度小于所述第一厚度。
在本发明实施例中，请参考图2(1)，在第一金刚石层201的上表面形成第二金刚石层202，其中，第一金刚石层201和第二金刚石层202的掺杂元素为硼元素，以形成p型掺杂，也可以掺杂其他元素形成p型掺杂，在此不做限定。
步骤S102，在所述第一金刚石层的下表面形成电极。
在本发明实施例中，请参考图2(2)，在第一金刚石层201的下表面淀积金属，形成阳极电极203。其中，电极203为欧姆接触电极，即第一金刚石层201的下表面淀积的金属与第一金刚石层201形成欧姆接触。
步骤S103，通过光刻和刻蚀工艺，在所述第二金刚石层的第一区域形成凹槽。
在本发明实施例中，请参考图2(3)，通过光刻和刻蚀工艺，在第二金刚石层202中刻蚀出凹槽204，凹槽204为一个以上，并且凹槽204包括但不限于矩形凹槽、圆形凹槽、椭圆形凹槽。在凹槽204为多个时，第一区域为多个小区域构成，在每一个小区域均形成一个凹槽204。
步骤S104，在所述凹槽的表面形成N型异质半导体层。
在本发明实施例中，请参考图2(4)，凹槽204的表面包括底面和侧壁，在凹槽204的底面及侧壁上淀积N型异质半导体层205。N型异质半导体层205包括但不限于N型掺杂的TiO2层、MoO3层、ZnO层、V2O5层、WO3层、NbO5层、GaN层、AlN层、SiC层、Ga2O3层、Si层、GeSi层和GaAs层。N型异质半导体层205与第二金刚石层202形成异质结PN结结构。例如，请参考图3，图3为p型金刚石与N型TiO2形成的异质结结构能带图，金刚石的禁带宽度为5.5eV，在金刚石中掺杂硼元素形成p型半导体，硼元素的能级位于金刚石价带上方约0.37eV，TiO2的禁带宽度是3.4eV，而且TiO2天然的就是N型半导体，从图3可以看出，p型金刚石与N型TiO2形成的异质结结构能带图与传统的PN结相似。
步骤S105，在所述N型异质半导体层的表面形成第二金属层。
在本发明实施例中，请参考图2(5)，在凹槽204中的N型异质半导体层205的表面淀积第二金属层206，第二金属层206包括但不限于Ti、Pt、Al、Ni、Ir，或其中两种或两种以上的组合。第二金属层206与N型异质半导体层205形成欧姆接触。
步骤S106，在所述第二金属层的表面和所述第二金刚石层的第二区域的上表面形成第三金属层，所述第二区域为所述第二金刚石层除去所述第一区域以外的区域。
在本发明实施例中，请参考图2(6)，在凹槽204中第二金属层206的表面和第二金刚石层202中凹槽以外区域的上表面淀积第三金属层207，第三金属层207与第二金刚石层202接触的部分形成肖特基接触，作为阴极肖特基电极。第三金属层206采用具有低功函数的金属材料，包括但不限于Ti、Al和Ni。
本发明实施例通过在第一厚度的重掺杂p型第一金刚石层201的上表面形成第二厚度的轻掺杂p型第二金刚石层202，在所述第一金刚石层201的下表面形成电极203，通过光刻和刻蚀工艺，在所述第二金刚石层202的第一区域形成凹槽204，并在所述凹槽204的底面及侧壁依次形成N型异质半导体层205和第二金属层206，在形成所述第二金属层后的所述凹槽204的底面及侧壁和所述第二金刚石层202的第二区域的上表面形成第三金属层206。由于第二金刚石层202与N型异质半导体层205形成PN结，从而制备出金刚石异质结势垒肖特基二极管，与传统的肖特基二极管相比，使用该方法制备的肖特基异质结肖特基二极管具有高的击穿电压和小的导通损耗，能够显著提高器件的性能。
可选的，步骤S101的具体实现方式为：通过微波等离子体化学气相沉积工艺在金刚石衬底上淀积第一厚度的重掺杂p型第一金刚石层；通过微波等离子体化学气相沉积工艺在所述第一金刚石层的上表面淀积第二厚度的轻掺杂p型第二金刚石层；去除所述金刚石衬底。
可选的，所述第一厚度为50微米至2000微米，第二厚度为5纳米至20微米；所述第一金刚石层的掺杂浓度为1×2018cm-3至1×2022cm-3，所述第二金刚石层的掺杂浓度为1×2014cm-3至1×2018cm-3。
在本发明实施例中，金刚石衬底为绝缘高阻衬底，通过微波等离子体化学气相沉积工艺在金刚石衬底上依次生长厚度为50微米至2000微米的第一金刚石层201和第二厚度为5纳米至20微米第二金刚石层202，再通过机械抛光去除金刚石衬底。第一金刚石层201为重掺杂，掺杂浓度为1×2018cm-3至1×2022cm-3，第二金刚石层202为轻掺杂，掺杂浓度为1×2014cm-3至1×2018cm-3。
可选的，步骤S102的具体实现方式为：通过电子束蒸发工艺在所述第一金刚石层的下表面淀积第一金属层；通过高温退火工艺使所述第一金属层与所述第一金刚石层形成欧姆接触。
在本发明实施例中，通过电子束蒸发工艺在第一金刚石层201的下表面淀积第一金属层，并在400℃至1200℃真空环境或惰性气体环境中退火形成欧姆接触，作为阳极电极203。
进一步的，步骤S103的具体实现方式为：通过光刻工艺，在所述第二金刚石层的第二区域的上表面覆盖光刻胶层；通过干法刻蚀工艺，刻蚀所述第二金刚石层形成所述凹槽，其中，刻蚀深度小于所述第二厚度。
在本发明实施例中，请参考图4(1)和图4(2)，首先，通过光刻工艺在第二金刚石层202的第二区域的上表面覆盖光刻胶层401，其中，第一区域为第二金刚石层202中形成凹槽204的区域，第二区域为第二金刚石层202中形成凹槽204之外的区域。再通过干法刻蚀工艺刻蚀第二金属层202，其中，第二区域由于被光刻胶保护，该区域的第二金刚石层202并未被刻蚀，而第一区域的第二金刚石层202被刻蚀掉，形成凹槽204。
进一步的，步骤S104和步骤S105的具体实现方式为：通过原子层沉积工艺在所述凹槽的表面和所述光刻胶的上表面淀积N型异质半导体层；通过电子束蒸发工艺在所述N型异质半导体层的表面淀积第二金属层；去除所述光刻胶层；通过高温退火工艺使所述第二金属层与所述N型异质半导体层形成欧姆接触。
在本发明实施例中，请参考图4(3)，通过原子沉积工艺在凹槽204的表面和光刻胶层401的上表面淀积N型异质半导体层205，其中，凹槽204的表面包括凹槽204的底面和侧壁。
请参考图4(4)和图4(5)，通过电子束蒸发工艺在N型异质半导体层205的表面淀积第二金属层206，通过光刻胶剥离技术剥离光刻胶层401，光刻胶层401上表面的N型异质半导体层205和第二金属层206也一并去除，形成如图4(5)所示的结构，最后通过高温退火工艺使所述第二金属层206与所述N型异质半导体层205形成欧姆接触。
可选的，步骤S106的具体实现方式为：通过电子束蒸发工艺在所述第二金属层的表面和所述第二金刚石层的第二区域的上表面淀积第三金属层。
可选的，所述方法还包括，在所述第三金属层的上表面形成材质为Au的金属层。由于Au的电阻率低，在第三金属层的上表面淀积一层Au能够降低二极管的电阻。
可选的，所述第三金属层由功函数值小于4.6eV的金属形成。功函数即逸出功，功函数的大小标志着电子在金属中束缚的强弱，功函数越大，电子越不容易离开金属。形成第三金属层的金属具有比较低的功函数，从而形成的肖特基势垒具有更好的整流特性。
可选的，所述N型异质半导体层的厚度为20纳米至200纳米。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种金刚石肖特基二极管的制备方法，其特征在于，包括：
在第一厚度的重掺杂p型第一金刚石层的上表面形成第二厚度的轻掺杂p型第二金刚石层，其中，所述第二厚度小于所述第一厚度；
在所述第一金刚石层的下表面形成电极；
通过光刻和刻蚀工艺，在所述第二金刚石层的第一区域形成凹槽；
在所述凹槽的表面形成N型异质半导体层；
在所述N型异质半导体层的表面形成第二金属层；
在所述第二金属层的表面和所述第二金刚石层的第二区域的上表面形成第三金属层，所述第二区域为所述第二金刚石层除去所述第一区域以外的区域；
其中，所述凹槽的表面具体为所述凹槽的底面和侧壁。
2.如权利要求1所述的金刚石肖特基二极管的制备方法，其特征在于，所述在第一厚度的重掺杂p型第一金刚石层的上表面形成第二厚度的轻掺杂p型第二金刚石层，包括：
通过微波等离子体化学气相沉积工艺在金刚石衬底上淀积第一厚度的重掺杂p型第一金刚石层；
通过微波等离子体化学气相沉积工艺在所述第一金刚石层的上表面淀积第二厚度的轻掺杂p型第二金刚石层；
去除所述金刚石衬底。
3.如权利要求1所述的金刚石肖特基二极管的制备方法，其特征在于，所述在所述第一金刚石层的下表面形成电极，包括：
通过电子束蒸发工艺在所述第一金刚石层的下表面淀积第一金属层；
通过高温退火工艺使所述第一金属层与所述第一金刚石层形成欧姆接触。
4.如权利要求1所述的金刚石肖特基二极管的制备方法，其特征在于，所述通过光刻和刻蚀工艺，在所述第二金刚石层的第一区域形成凹槽，包括：
通过光刻工艺，在所述第二金刚石层的第二区域的上表面覆盖光刻胶层；
通过干法刻蚀工艺，刻蚀所述第二金刚石层形成所述凹槽，其中，刻蚀深度小于所述第二厚度。
5.如权利要求4所述的金刚石肖特基二极管的制备方法，其特征在于，所述在所述凹槽的表面形成N型异质半导体层，在所述N型异质半导体层的表面形成第二金属层，包括：
通过原子层沉积工艺在所述凹槽的表面和所述光刻胶的上表面淀积N型异质半导体层；
通过电子束蒸发工艺在所述N型异质半导体层的表面淀积第二金属层；
去除所述光刻胶层；
通过高温退火工艺使所述第二金属层与所述N型异质半导体层形成欧姆接触。
6.如权利要求1所述的金刚石肖特基二极管的制备方法，其特征在于，所述在所述第二金属层的表面和所述第二金刚石层的第二区域的上表面形成第三金属层，包括：
通过电子束蒸发工艺在所述第二金属层的表面和所述第二金刚石层的第二区域的上表面淀积第三金属层。
7.如权利要求1所述的金刚石肖特基二极管的制备方法，其特征在于，所述方法还包括，在所述第三金属层的上表面形成材质为Au的金属层。
8.如权利要求1所述的金刚石肖特基二极管的制备方法，其特征在于，所述第三金属层由功函数值小于4.6eV的金属形成。
9.如权利要求1所述的金刚石肖特基二极管的制备方法，其特征在于，所述第一厚度为50微米至2000微米，所述第二厚度为5纳米至20微米；所述第一金刚石层的掺杂浓度为1×2018cm-3至1×2022cm-3，所述第二金刚石层的掺杂浓度为1×2014cm-3至1×2018cm-3。
10.如权利要求1至9任一项所述的金刚石肖特基二极管的制备方法，其特征在于，所述N型异质半导体层的厚度为20纳米至200纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711474465.0A CN108206220B (zh) | 2017-12-29 | 2017-12-29 | 金刚石肖特基二极管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711474465.0A CN108206220B (zh) | 2017-12-29 | 2017-12-29 | 金刚石肖特基二极管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108206220A CN108206220A (zh) | 2018-06-26 |
| CN108206220B true CN108206220B (zh) | 2020-09-01 |
Family
ID=62605978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711474465.0A Active CN108206220B (zh) | 2017-12-29 | 2017-12-29 | 金刚石肖特基二极管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108206220B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110504329A (zh) * | 2019-07-24 | 2019-11-26 | 中山大学 | 一种低导通电阻高耐压金刚石功率二极管的制备方法 |
| CN113838817A (zh) * | 2021-09-29 | 2021-12-24 | 太原理工大学 | 一种金刚石基氮化镓异质结二极管器件的制备方法 |
| CN114335238B (zh) * | 2021-12-02 | 2024-01-30 | 航天科工(长沙)新材料研究院有限公司 | 一种金刚石粒子探测器电极结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103346084A (zh) * | 2013-07-09 | 2013-10-09 | 苏州捷芯威半导体有限公司 | 新型结构的氮化镓肖特基二极管及其制造方法 |
| CN103400853A (zh) * | 2013-08-01 | 2013-11-20 | 电子科技大学 | 一种碳化硅肖特基势垒二极管及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6104575B2 (ja) * | 2012-11-28 | 2017-03-29 | 株式会社東芝 | 半導体装置 |
-
2017
- 2017-12-29 CN CN201711474465.0A patent/CN108206220B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103346084A (zh) * | 2013-07-09 | 2013-10-09 | 苏州捷芯威半导体有限公司 | 新型结构的氮化镓肖特基二极管及其制造方法 |
| CN103400853A (zh) * | 2013-08-01 | 2013-11-20 | 电子科技大学 | 一种碳化硅肖特基势垒二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108206220A (zh) | 2018-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018010545A1 (zh) | 一种异质结终端的碳化硅功率器件及其制备方法 | |
| CN107978642B (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN108206220B (zh) | 金刚石肖特基二极管的制备方法 | |
| WO2015077916A1 (zh) | GaN基肖特基二极管整流器 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN113257924A (zh) | 带高阻层的肖特基二极管及其制备方法、功率二极管模块 | |
| CN115000168A (zh) | 一种p型氮化物增强型hemt器件及其制备方法 | |
| CN112038412B (zh) | 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法 | |
| CN108649075A (zh) | 基于场板和P型AlGaN帽层的RESURF GaN基肖特基势垒二极管 | |
| CN115775730B (zh) | 一种准垂直结构GaN肖特基二极管及其制备方法 | |
| US20130168696A1 (en) | Silicon Carbide Schottky Diode Device with Mesa Termination and Manufacturing Method Thereof | |
| CN111211176B (zh) | 一种氮化镓基异质结集成器件结构及制造方法 | |
| CN114725022A (zh) | 一种基于GaOx-GaN的CMOS反相器的制备方法 | |
| CN112018177B (zh) | 全垂直型Si基GaN UMOSFET功率器件及其制备方法 | |
| CN114497186A (zh) | 金刚石/氧化镓异质pn结二极管的制备方法 | |
| CN111129164B (zh) | 肖特基二极管及其制备方法 | |
| CN111785785A (zh) | Sbd器件结构及其制备方法 | |
| CN105552108A (zh) | GaN HEMT器件非合金欧姆接触的制作方法 | |
| JP6256008B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN112838006B (zh) | 一种氮化镓pin二极管及其制备方法 | |
| CN116581151B (zh) | 一种低开启电压氧化镓肖特基二极管及其制备方法 | |
| CN218827149U (zh) | 氮化镓基高电子迁移率晶体管 | |
| WO2023120443A1 (ja) | ジャンクションバリアショットキーダイオード及びその製造方法 | |
| CN118016665B (zh) | 集成SBD的SiC衬底上增强型GaN HEMT器件 | |
| WO2024122610A1 (ja) | ジャンクションバリアショットキーダイオード及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |