CN108091566A - 一种凹槽阳极肖特基二极管的制备方法 - Google Patents

一种凹槽阳极肖特基二极管的制备方法 Download PDF

Info

Publication number
CN108091566A
CN108091566A CN201711280649.3A CN201711280649A CN108091566A CN 108091566 A CN108091566 A CN 108091566A CN 201711280649 A CN201711280649 A CN 201711280649A CN 108091566 A CN108091566 A CN 108091566A
Authority
CN
China
Prior art keywords
mask layer
anode
hard mask
groove
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711280649.3A
Other languages
English (en)
Inventor
程哲
张连
张韵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201711280649.3A priority Critical patent/CN108091566A/zh
Publication of CN108091566A publication Critical patent/CN108091566A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种凹槽阳极肖特基二极管的制备方法,包括:提供半导体外延片;在半导体外延片上制作硬掩膜层;在硬掩膜层上制作掩膜层;以掩膜层为掩膜刻蚀硬掩膜层,图形化硬掩膜层;去除掩膜层露出图形化的硬掩膜层;对露出图形化的硬掩膜层的半导体外延片进行器件间台面隔离;在半导体外延片的异质结外延层表面的阳极区域刻蚀该异质结外延层形成阳极凹槽,之后去除光刻胶和硬掩膜层;在半导体外延片的异质结外延层表面的阴极区域形成层阴极金属。本发明利用纳米压印技术或铺聚苯乙烯球技术实现纳米级阳极凹槽,从而制备同时具有低开启电压、低导通电阻、高饱和电流等良好正向导通特性与低漏电、高击穿电压等良好反向关断特性的肖特基二极管。

Description

一种凹槽阳极肖特基二极管的制备方法
技术领域
本发明属于半导体技术领域,特别涉及一种凹槽阳极肖特基二极管的制备方法,可降低导通压降、导通电阻、反向漏电流与提高正向导通电流、反向击穿电压。
背景技术
肖特基二极管的势垒高度小于PN结势垒高度,其开启电压和导通压降均较PN二极管小,可降低电路中的功率损耗。此外,肖特基二极管不存在少数载流子存储效应,反向恢复时间短,开关速度快。同时由于结电容较低,肖特基二级管能够适应高频率应用领域。肖特基二极管的开启电压和反向漏电流主要由肖特基接触决定。肖特基接触的势垒垒高度小,开启电压低,但反向漏电流大;反之,势垒高度大,反向漏电流小,但开启电压大。因此,简单改变肖特基接触的势垒高度很难做到,同时降低开启电压与反向漏电流。然而,凹槽阳极技术在氮化镓基肖特基二极管中的应用,却可以实现同时降低开启电压与反向漏电。同时,随着技术的发展,各类电路的小型化一直是重要的发展方向。作为电路中,不可或缺的元件,肖特基二极管的尺寸要求,也越来越小。纳米级凹槽则是制备小尺寸肖特基二极管的必要技术之一。
发明内容
有鉴于此,本发明的主要目的在于提供一种凹槽阳极肖特基二极管的制备方法,以制备同时具有低开启电压、低导通电阻、高饱和电流等良好正向导通特性与低漏电、高击穿电压等良好反向关断特性的肖特基二极管。
为达到上述目的,本发明提供了一种凹槽阳极肖特基二极管的制备方法,其中,该方法包括:提供一具有异质结外延层表面的半导体外延片;在该半导体外延片上制作硬掩膜层;在该硬掩膜层上通过纳米压印或聚苯乙烯球制作掩膜层;以掩膜层为掩膜刻蚀硬掩膜层,图形化该硬掩膜层;去除通过纳米压印或聚苯乙烯球制作的掩膜层,露出图形化的硬掩膜层;对露出图形化的硬掩膜层的半导体外延片进行器件间台面隔离;在半导体外延片的异质结外延层表面的阳极区域通过光刻刻蚀该异质结外延层,形成阳极凹槽,之后去除光刻胶和硬掩膜层;在半导体外延片的异质结外延层表面的阴极区域形成层阴极金属,在异质结外延层表面的阳极凹槽上形成阳极金属,并制备钝化层和电极金属,完成凹槽阳极肖特基二极管的制备。
本发明提供的这种凹槽阳极肖特基二极管的制备方法,利用纳米压印技术或铺聚苯乙烯球技术实现纳米级阳极凹槽,从而制备同时具有低开启电压、低导通电阻、高饱和电流等良好正向导通特性与低漏电、高击穿电压等良好反向关断特性的肖特基二极管。
附图说明
图1是本发明提供的凹槽阳极肖特基二极管的制备方法流程图;
图2是依照本发明实施例的采用蓝宝石衬底的AlGaN/GaN异质结凹槽阳极肖特基二极管的制备工艺流程图;
图3是依照本发明实施例的采用硅衬底的InAlN/GaN异质结凹槽阳极肖特基二极管的制备工艺流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
如图1所示,本发明提供的凹槽阳极肖特基二极管的制备方法,包括以下步骤:
步骤1:提供一具有异质结外延层表面的半导体外延片;该半导体外延片可以为具有横向导电性的氮化镓基异质结外延片、砷化镓基异质结外延片或碳化硅外延片,但不限于此。
步骤2:在该半导体外延片上制作硬掩膜层;该硬掩膜层是与该半导体外延片存在刻蚀比的材料,包括二氧化硅、氮化硅、镍或金等材料。
步骤3:在该硬掩膜层上通过纳米压印或聚苯乙烯球制作掩膜层;在该硬掩膜层上通过纳米压印或聚苯乙烯球制作的掩膜层,是由纳米压印技术或铺聚苯乙烯球技术制作的纳米级图形,相较于电子束曝光制作的纳米凹槽,更加适用于大尺寸、大规模样品制备,更加节约时间。
步骤4:以掩膜层为掩膜刻蚀硬掩膜层,图形化该硬掩膜层;以掩膜层为掩膜刻蚀硬掩膜层,采用的刻蚀方法是干法刻蚀、湿法腐蚀、或干法与湿法混合刻蚀。
步骤5:去除通过纳米压印或聚苯乙烯球制作的掩膜层,露出图形化的硬掩膜层;去除通过纳米压印或聚苯乙烯球制作的掩膜层,是利用硫酸双氧水进行去除的。
步骤6:对露出图形化的硬掩膜层的半导体外延片进行器件间台面隔离;对露出图形化的硬掩膜层的半导体外延片进行器件间台面隔离,是采用刻蚀隔离或氟离子注入隔离进行台面隔离的。
步骤7:在半导体外延片的异质结外延层表面的阳极区域通过光刻刻蚀该异质结外延层,形成阳极凹槽,之后去除光刻胶和硬掩膜层;在异质结外延层表面的阳极区域通过光刻刻蚀该异质结外延层形成阳极凹槽,刻蚀方法包括干法刻蚀、湿法腐蚀、或干法与湿法混合刻蚀,刻蚀深度为0到300纳米;在形成阳极凹槽之后去除硬掩膜层,去除方法包括干法刻蚀、湿法腐蚀、或干法与湿法混合刻蚀。
步骤8:在半导体外延片的异质结外延层表面的阴极区域形成阴极金属,在异质结外延层表面的阳极凹槽上形成阳极金属;阳极金属位于阳极凹槽位置,采用金属钛、铝、镍、金、铜、铬或其复合金属;阴极金属也是采用金属钛、铝、镍、金、铜、铬或其复合金属。
该方法在形成阴极金属和阳极金属之后还包括:在形成阴极金属和阳极金属的半导体外延片的异质结外延层表面制备钝化层和电极金属,其中,钝化层采用绝缘材料氧化硅、氮化硅、氧化铪、氧化铝、氮化铝或其复合材料,厚度为0到1微米,并经过剥离、干法刻蚀、湿法腐蚀进行图形化,露出全部或部分阳极与阴极金属;电极金属采用金属钛、铝、镍、金、铜、铬或其复合金属。
基于图1示出的凹槽阳极肖特基二极管的制备方法流程图,以下结合两个具体实施例对该制备方法进行详细说明。
实施例1
图2是依照本发明实施例的采用蓝宝石衬底的AlGaN/GaN异质结凹槽阳极肖特基二极管的制备工艺流程图,该方法包括以下步骤:
步骤21:提供一个外延片,该外延片是在蓝宝石材料的衬底101上,通过MOCVD生长AlGaN/GaN异质结外延层102;
步骤22:在外延片上,利用PECVD设备沉积SiO2作为硬掩膜层103;
步骤23:在硬掩膜层103上,通过纳米压印技术制作掩膜层104;
步骤24:以掩膜层104为掩膜,利用ICP设备刻蚀硬掩膜层103中的SiO2,以图形化硬掩膜层103;
步骤25:利用硫酸双氧水去除掩膜层104;
步骤26:在图形化的硬掩膜层103上先匀胶并曝光,形成台面掩膜105,之后以台面掩膜105为掩膜,使用BOE腐蚀去除暴露出的硬掩膜层103中的SiO2,再以台面掩膜105为掩膜使用ICP刻蚀AlGaN/GaN异质结外延层102,形成台面隔离,并去除台面掩膜105;
步骤27:先匀胶并曝光,形成阳极凹槽掩膜106,之后以阳极凹槽掩膜106为掩膜,使用ICP刻蚀AlGaN/GaN异质结外延层102,在AlGaN/GaN异质结外延层102表面的阳极区域形成阳极凹槽,并去除阳极凹槽掩膜106及图形化的硬掩膜层103;
步骤28:在经过上述步骤的外延片上,首先利用光刻、电子束蒸镀与金属剥离技术,沉积Ti/Al/Ni/Au合金,厚度10/130/70/100nm,并经过850℃,30s的快速退火,在AlGaN/GaN异质结外延层102表面的阴极区域形成层阴极金属107,之后同样利用光刻、电子束蒸镀与金属剥离技术,沉积Ni/Au合金,厚度100/100nm,在AlGaN/GaN异质结外延层102表面的阳极凹槽上形成阳极金属108;
步骤29:在上述步骤的外延片上,通过PECVD沉积SiNx,形成钝化层109,并利用光刻与ICP刻蚀露出阴极与阳极金属,最后利用光刻、电子束蒸镀与金属剥离技术,沉积Cr/Al/Ti/Au合金,厚度100/1700/100/100nm,在阴极金属107和阳极金属108上形成电极金属110。
实施例2
图3是依照本发明实施例的采用硅衬底的InAlN/GaN异质结凹槽阳极肖特基二极管的制备工艺流程图,该方法包括以下步骤:
步骤31:提供一个外延片,该外延片是在硅材料的衬底201上,通过MOCVD生长InAlN/GaN异质结外延层202;
步骤32:在外延片上,利用PECVD设备沉积SiNx作为硬掩膜层203;
步骤33:在硬掩膜层203上,通过纳米压印技术制作掩膜层204;
步骤34:以掩膜层204为掩膜,利用ICP设备刻蚀硬掩膜层203中的SiNx,以图形化硬掩膜层203;
步骤35:利用硫酸双氧水去除掩膜层204;
步骤36:在图形化的硬掩膜层203上先匀胶并曝光,形成台面掩膜205,之后以台面掩膜205为掩膜,使用ICP刻蚀去除暴露出的硬掩膜层203中的SiNx,再以台面掩膜205为掩膜使用ICP刻蚀InAlN/GaN异质结外延层202,形成台面隔离,并去除台面掩膜205;
步骤37:先匀胶并曝光,形成阳极凹槽掩膜206,之后以阳极凹槽掩膜206为掩膜,使用ICP刻蚀InAlN/GaN异质结外延层202,在AlGaN/GaN异质结外延层202表面的阳极区域形成阳极凹槽,并去除阳极凹槽掩膜206及图形化的硬掩膜层203;
步骤38:在经过上述步骤的外延片上,首先利用光刻、电子束蒸镀与金属剥离技术,沉积Ti/Al/Ni/Au合金,厚度10/500/100/1000nm,并经过750℃,30s的快速退火,在AlGaN/GaN异质结外延层202表面的阴极区域形成阴极金属207,之后同样利用光刻、电子束蒸镀与金属剥离技术,沉积Ni/Au合金,厚度200/200nm,在AlGaN/GaN异质结外延层202表面的阳极凹槽上形成阳极金属208。
本发明提供的这种凹槽阳极肖特基二极管的制备方法,利用纳米压印技术或铺聚苯乙烯球技术实现纳米级阳极凹槽,从而制备同时具有低开启电压、低导通电阻、高饱和电流等良好正向导通特性与低漏电、高击穿电压等良好反向关断特性的肖特基二极管。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (13)

1.一种凹槽阳极肖特基二极管的制备方法,其中,该方法包括:
提供一具有异质结外延层表面的半导体外延片;
在该半导体外延片上制作硬掩膜层;
在该硬掩膜层上通过纳米压印或聚苯乙烯球制作掩膜层;
以掩膜层为掩膜刻蚀硬掩膜层,图形化该硬掩膜层;
去除通过纳米压印或聚苯乙烯球制作的掩膜层,露出图形化的硬掩膜层;
对露出图形化的硬掩膜层的半导体外延片进行器件间台面隔离;
在半导体外延片的异质结外延层表面的阳极区域通过光刻刻蚀该异质结外延层,形成阳极凹槽,之后去除光刻胶和硬掩膜层;
在半导体外延片的异质结外延层表面的阴极区域形成层阴极金属,在异质结外延层表面的阳极凹槽上形成阳极金属。
2.如权利要求1所述的凹槽阳极肖特基二极管的制备方法,其中,所述半导体外延片为具有横向导电性的氮化镓基异质结外延片、砷化镓基异质结外延片或碳化硅外延片。
3.如权利要求1所述的凹槽阳极肖特基二极管的制备方法,其中,所述硬掩膜层是与该半导体外延片存在刻蚀比的材料,包括二氧化硅、氮化硅、镍或金。
4.如权利要求1所述的凹槽阳极肖特基二极管的制备方法,其中,所述在该硬掩膜层上通过纳米压印或聚苯乙烯球制作的掩膜层,是由纳米压印技术或铺聚苯乙烯球技术制作的纳米级图形,相较于电子束曝光制作的纳米凹槽,更加适用于大尺寸、大规模样品制备,更加节约时间。
5.如权利要求1所述的凹槽阳极肖特基二极管的制备方法,其中,所述以掩膜层为掩膜刻蚀硬掩膜层,采用的刻蚀方法是干法刻蚀、湿法腐蚀、或干法与湿法混合刻蚀。
6.如权利要求1所述的凹槽阳极肖特基二极管的制备方法,其中,所述去除通过纳米压印或聚苯乙烯球制作的掩膜层,是利用硫酸双氧水进行去除的。
7.如权利要求1所述的凹槽阳极肖特基二极管的制备方法,其中,所述的对露出图形化的硬掩膜层的半导体外延片进行器件间台面隔离,是采用刻蚀隔离或氟离子注入隔离进行台面隔离的。
8.如权利要求1所述的凹槽阳极肖特基二极管的制备方法,其中,所述的在异质结外延层表面的阳极区域通过光刻刻蚀该异质结外延层形成阳极凹槽,刻蚀方法包括干法刻蚀、湿法腐蚀、或干法与湿法混合刻蚀,刻蚀深度为0到300纳米。
9.如权利要求1所述的凹槽阳极肖特基二极管的制备方法,其中,所述的在形成阳极凹槽之后去除硬掩膜层,去除方法包括干法刻蚀、湿法腐蚀、或干法与湿法混合刻蚀。
10.如权利要求1所述的凹槽阳极肖特基二极管的制备方法,其中,所述的阳极金属,位于阳极凹槽位置,采用金属钛、铝、镍、金、铜、铬或其复合金属。
11.如权利要求1所述的凹槽阳极肖特基二极管的制备方法,其中,所述的阴极金属,采用金属钛、铝、镍、金、铜、铬或其复合金属。
12.如权利要求1所述的凹槽阳极肖特基二极管的制备方法,其中,该方法还包括:
在形成层阴极金属和阳极金属的半导体外延片的异质结外延层表面制备钝化层和电极金属。
13.如权利要求12所述的凹槽阳极肖特基二极管的制备方法,其中,
所述的钝化层,采用绝缘材料氧化硅、氮化硅、氧化铪、氧化铝、氮化铝或其复合材料,厚度为0到1微米,并经过剥离、干法刻蚀、湿法腐蚀进行图形化,露出全部或部分阳极与阴极金属;
所述的电极金属,采用金属钛、铝、镍、金、铜、铬或其复合金属。
CN201711280649.3A 2017-12-06 2017-12-06 一种凹槽阳极肖特基二极管的制备方法 Pending CN108091566A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711280649.3A CN108091566A (zh) 2017-12-06 2017-12-06 一种凹槽阳极肖特基二极管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711280649.3A CN108091566A (zh) 2017-12-06 2017-12-06 一种凹槽阳极肖特基二极管的制备方法

Publications (1)

Publication Number Publication Date
CN108091566A true CN108091566A (zh) 2018-05-29

Family

ID=62174225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711280649.3A Pending CN108091566A (zh) 2017-12-06 2017-12-06 一种凹槽阳极肖特基二极管的制备方法

Country Status (1)

Country Link
CN (1) CN108091566A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129164A (zh) * 2019-12-05 2020-05-08 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN113363330A (zh) * 2020-03-05 2021-09-07 珠海格力电器股份有限公司 一种肖特基半导体器件及其制作方法
CN115775730A (zh) * 2023-02-13 2023-03-10 江苏能华微电子科技发展有限公司 一种准垂直结构GaN肖特基二极管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120080687A1 (en) * 2010-09-30 2012-04-05 Kabushiki Kaisha Toshiba Nitride semiconductor device
CN102544116A (zh) * 2010-12-09 2012-07-04 三星电机株式会社 基于氮化物的半导体器件及其制造方法
CN102633230A (zh) * 2012-04-26 2012-08-15 厦门大学 一种基于纳米球刻蚀技术制备硅纳米柱阵列的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120080687A1 (en) * 2010-09-30 2012-04-05 Kabushiki Kaisha Toshiba Nitride semiconductor device
CN102544116A (zh) * 2010-12-09 2012-07-04 三星电机株式会社 基于氮化物的半导体器件及其制造方法
CN102633230A (zh) * 2012-04-26 2012-08-15 厦门大学 一种基于纳米球刻蚀技术制备硅纳米柱阵列的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陆晓东: "《光子晶体材料在集成光学和光伏中的应用》", 31 October 2014 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129164A (zh) * 2019-12-05 2020-05-08 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN111129164B (zh) * 2019-12-05 2023-09-26 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN113363330A (zh) * 2020-03-05 2021-09-07 珠海格力电器股份有限公司 一种肖特基半导体器件及其制作方法
CN113363330B (zh) * 2020-03-05 2023-08-11 珠海格力电器股份有限公司 一种肖特基半导体器件及其制作方法
CN115775730A (zh) * 2023-02-13 2023-03-10 江苏能华微电子科技发展有限公司 一种准垂直结构GaN肖特基二极管及其制备方法
CN115775730B (zh) * 2023-02-13 2023-06-06 江苏能华微电子科技发展有限公司 一种准垂直结构GaN肖特基二极管及其制备方法

Similar Documents

Publication Publication Date Title
CN108281491B (zh) 一种具有台阶结构的碳化硅功率器件及其制备方法
CN110379857B (zh) 一种包含p型氧化镓薄层的开关器件及其制备方法
CN108091566A (zh) 一种凹槽阳极肖特基二极管的制备方法
KR101204622B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
CN106340536A (zh) 一种功率半导体器件及其制造方法
CN107393969A (zh) 一种氮化镓基肖特基二极管半导体器件及制造方法
CN110491932A (zh) 氮化镓肖特基二极管及其制作方法
CN108711578A (zh) 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管
CN106057914A (zh) 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法
CN108682625A (zh) 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管
CN107293482B (zh) 一种氮化镓高电子迁移率晶体管栅电极的制作方法
CN106449773B (zh) GaN基肖特基二极管结构及其制作方法
CN105810607B (zh) 通过原位刻蚀监控实现p型氮化物增强型hemt的方法及***
CN108649075A (zh) 基于场板和P型AlGaN帽层的RESURF GaN基肖特基势垒二极管
CN111863953B (zh) 功率开关器件及其制作方法
CN108598182A (zh) 一种部分本征GaN帽层RESURF GaN基肖特基势垒二极管
CN108807162A (zh) T型栅制备方法
CN103065953B (zh) 一种利用电镀工艺在GaN材料上制备细栅的方法
CN108206220A (zh) 金刚石肖特基二极管的制备方法
CN206332034U (zh) GaN基肖特基二极管结构
CN110808208A (zh) 一种t型纳米栅的制备方法
CN103681831B (zh) 高电子迁移率晶体管及其制造方法
CN105810756B (zh) 一种混合pin肖特基二极管及其制备方法
CN112951899B (zh) 环形MIS栅增强型AlGaN沟道异质结功率器件及其制备方法
CN205231071U (zh) 一种垂直型氮化镓功率开关器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180529