CN115705270A - 硬盘在位检测装置及方法 - Google Patents

硬盘在位检测装置及方法 Download PDF

Info

Publication number
CN115705270A
CN115705270A CN202110902398.8A CN202110902398A CN115705270A CN 115705270 A CN115705270 A CN 115705270A CN 202110902398 A CN202110902398 A CN 202110902398A CN 115705270 A CN115705270 A CN 115705270A
Authority
CN
China
Prior art keywords
signal
hard disk
level
place
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110902398.8A
Other languages
English (en)
Inventor
武红双
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fulian Precision Electronics Tianjin Co Ltd
Original Assignee
Fulian Precision Electronics Tianjin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fulian Precision Electronics Tianjin Co Ltd filed Critical Fulian Precision Electronics Tianjin Co Ltd
Priority to CN202110902398.8A priority Critical patent/CN115705270A/zh
Priority to TW110131504A priority patent/TWI795886B/zh
Priority to US17/534,713 priority patent/US12002494B2/en
Publication of CN115705270A publication Critical patent/CN115705270A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/12—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
    • G11B33/125—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a plurality of recording/reproducing devices, e.g. modular arrangements, arrays of disc drives
    • G11B33/127—Mounting arrangements of constructional parts onto a chassis
    • G11B33/128—Mounting arrangements of constructional parts onto a chassis of the plurality of recording/reproducing devices, e.g. disk drives, onto a chassis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/02—Cabinets; Cases; Stands; Disposition of apparatus therein or thereon
    • G11B33/027—Covers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/12—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
    • G11B33/121—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a single recording/reproducing device
    • G11B33/122—Arrangements for providing electrical connections, e.g. connectors, cables, switches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Vehicle Body Suspensions (AREA)
  • Character Spaces And Line Spaces In Printers (AREA)
  • Portable Nailing Machines And Staplers (AREA)

Abstract

本申请实施方式提供一种硬盘在位检测装置，包括：连接器，电连接于所述硬盘，当第一类型的硬盘连接到所述连接器时，输出低电平的第一信号、第二信号和第三信号，当第二类型的硬盘连接到所述连接器时，输出低电平的第一信号、高电平的第二信号和低电平的第三信号，当没有硬盘连接到所述连接器时，输出高电平的第一信号、第二信号和第三信号；控制电路，输出延时信号和锁存信号，所述控制电路用于根据所述第一信号、所述第二信号、所述延时信号和所述锁存信号的电平状态确定所述硬盘的在位状态和类型。本申请实施方式还提供一种硬盘在位检测方法。如此，本申请实施例提供的硬盘在位检测装置及方法可以准确地检测并判定硬盘在位状态和硬盘类型。

Description

硬盘在位检测装置及方法
技术领域
本申请涉及硬盘检测领域，尤其是一种硬盘在位检测装置及方法。
背景技术
随着科技进步、电子产业的蓬勃发展，复合硬盘驱动器背板(Hybrid Hard DiskDriver Backplane，Hybrid HDDBP)技术被广泛运用于服务器中，Hybrid HDDBP支持使用串行连接小型计算机***接口(Serial Attached Small Computer System Interface，SAS)、串行高级技术附件(Serial Advanced Technology Attachment，SATA)接口的硬盘，还支持使用非易失性存储器主机控制器接口规范(Non-Volatile Memory Express，NVME)协议的硬盘。为了满足客户不同场景下的应用需求，SAS、SATA、NVME硬盘都具有热插拔(HotSwap)的功能，目前，复合硬盘驱动器背板上的复杂可编程逻辑器件(Complex ProgrammingLogic Device，CPLD)可以根据IFDET信号和PRSNT信号判断复合硬盘驱动器背板中是否***了硬盘以及***的硬盘类型。具体方法为：检测IFDET信号和PRSNT信号的电平状态，若两者同为高电平信号，则无硬盘在位，若两者同为低电平信号，则SAS/SATA硬盘在位，若IFDET信号为低电平信号且PRSNT信号为高电平信号，则NVME硬盘在位。但是，由于在硬盘进行热插拔时，IFDET信号和PRSNT信号的电平变化不同步，会导致CPLD对硬盘在位状态和硬盘类型造成误判。
发明内容
鉴于以上内容，有必要提供一种硬盘在位检测装置及方法，可以准确地检测并判定硬盘在位状态和硬盘类型。
本申请实施例第一方面提供一种硬盘在位检测装置，包括：
连接器，电连接于所述硬盘，当第一类型的所述硬盘连接到所述连接器时，所述连接器输出低电平的第一信号、第二信号和第三信号，当第二类型的所述硬盘的连接到所述连接器时，所述连接器输出低电平的第一信号、高电平的第二信号和低电平的第三信号，当没有所述硬盘连接到所述连接器时，所述连接器输出高电平的第一信号、第二信号和第三信号，所述第一信号、第二信号、第三信号用于表示所述硬盘的在位状态和类型；
控制电路，包括延时电路和锁存电路，所述延时电路用于将所述第三信号的下降沿延时并输出为延时信号，所述锁存电路用于对所述第一信号和所述第二信号进行锁存逻辑运算并输出运算结果为锁存信号，所述控制电路用于根据所述第一信号、所述第二信号、所述延时信号和所述锁存信号的电平状态确定所述硬盘的在位状态和类型，所述延时信号和所述锁存信号用于修正由于所述第一信号和所述第二信号变化不同步而使所述控制电路确定所述硬盘的在位状态和类型发生错误。
所述锁存逻辑运算包括：
若所述第一信号和所述第二信号均为相同电平状态，所述锁存信号的电平状态与所述第一信号的电平状态相同；
若所述第一信号和所述第二信号的电平状态不同，所述锁存信号的电平状态不变。
所述控制电路根据所述第一信号、所述第二信号的低电平信号确定所述第一类型的所述硬盘在位，并根据所述第一信号的低电平信号、所述第二信号的高电平信号、所述延时信号的低电平信号和所述锁存信号的高电平信号确定所述第二类型的所述硬盘在位。
若所述控制电路确定所述第一类型的所述硬盘在位，则所述控制电路输出第一在位信号的高电平信号；
若所述控制电路确定第二类型的硬盘在位，则所述控制电路输出第二在位信号的高电平信号。
所述连接器还用于输出第四信号，当所述第三类型的硬盘连接到所述连接器时，所述连接器输出低电平的第四信号，当所述第四类型的连接到所述连接器时，所述连接器输出高电平的第四信号；
所述控制电路还用于根据所述第一信号、第二信号、第四信号的电平状态确定所述第三类型或第四类型的硬盘的在位状态和类型。
本申请实施例第二方面提供一种硬盘在位检测方法，包括：
当第一类型的所述硬盘连接时，输出低电平的第一信号、第二信号和第三信号，当第二类型的所述硬盘连接时，输出低电平的第一信号、高电平的第二信号和低电平的第三信号，当没有所述硬盘连接时，输出高电平的第一信号、第二信号和第三信号，所述第一信号、第二信号、第三信号用于表示所述硬盘的在位状态和类型；
将所述第三信号的下降沿延时并输出为延时信号；
对所述第一信号和所述第二信号进行锁存逻辑运算并输出运算结果为锁存信号；
根据所述第一信号、所述第二信号、所述延时信号和所述锁存信号的电平状态确定所述硬盘的在位状态和类型，所述延时信号和所述锁存信号用于修正由于所述第一信号和所述第二信号变化不同步而使确定所述硬盘的在位状态和类型发生错误。
所述锁存逻辑运算包括：
若所述第一信号和所述第二信号均为相同电平状态，所述锁存信号的电平状态与所述第一信号的电平状态相同；
若所述第一信号和所述第二信号的电平状态不同，所述锁存信号的电平状态不变。
根据所述第一信号、所述第二信号的低电平信号确定所述第一类型的所述硬盘在位，并根据所述第一信号的低电平信号、所述第二信号的高电平信号、所述延时信号的低电平信号和所述锁存信号的高电平信号确定所述第二类型的所述硬盘在位。
若确定所述第一类型的所述硬盘在位，则输出第一在位信号的高电平信号；
若确定所述第二类型的所述硬盘在位，则输出第二在位信号的高电平信号。
所述硬盘在位检测方法还包括：
当所述第三类型的硬盘连接时，输出低电平的第四信号，当所述第四类型的连接时，输出高电平的第四信号；
根据所述第一信号、第二信号、第四信号的电平状态确定所述第三类型或第四类型的硬盘的在位状态和类型。
本申请实施例提供的硬盘在位检测装置及方法，可以准确地检测并判定硬盘在位状态和硬盘类型。
附图说明
图1为本申请一实施例提供的硬盘在位检测装置示意图。
图2为图1所示的硬盘在位检测装置中连接器的示意图。
图3a至图3b为硬盘热***时信号时序示意图。
图4为图1所示的硬盘在位检测装置中控制电路的示意图。
图5为本申请一实施例提供的硬盘在位检测方法的流程图。
图6a至图6b为本申请一实施例提供的硬盘在位检测方法的检测结果示意图。
主要元件符号说明
硬盘在位检测装置 100
连接器 10
控制电路 20
供电电路 30
硬盘 40
主板 50
处理器 60
管理器 70
引脚 P4、P10、S7、S14
非逻辑门 21、22、29
与逻辑门 23、24
信号处理模块 25
解码模块 26
延时电路 27
锁存电路 28
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本申请实施例中，“第一”、“第二”等词汇，仅是用于区别不同的对象，不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。例如，第一应用、第二应用等是用于区别不同的应用，而不是用于描述应用的特定顺序，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
请参阅图1，图1所示为本申请一实施例提供的硬盘在位检测装置100的示意图。其中，硬盘在位检测装置100用于检测电子装置内的硬盘在位状态和硬盘类型。可以理解，本申请实施例中的所述电子装置可以为服务器。所述硬盘在位检测装置100包括连接器10、控制电路20、供电电路30。其中，连接器10电连接于硬盘40和控制电路20，控制电路20电连接于主板50，在一个实施例中，所述主板50可以包括处理器60和管理器70，供电电路30电连接于连接器10和控制电路20，用于给连接器10和控制电路20供电。
连接器10用于根据所述硬盘40的在位状态和类型输出第一信号、第二信号和第三信号到控制电路20，其中硬盘40可以是串行连接小型计算机***接口(Serial AttachedSmall Computer System Interface，SAS)硬盘，也可以是串行高级技术附件(SerialAdvanced Technology Attachment，SATA)硬盘，还可以是非易失性存储器主机控制器接口规范(Non-Volatile Memory Express，NVME)硬盘。
本实施例中，所述在位状态表示硬盘40是否已热***连接器10，所述第一信号、第二信号和第三信号用于指示控制电路20对硬盘40的在位状态和类型做出判定。具体来说，当硬盘40没有热***所述连接器时，所述第一信号、所述第二信号和所述第三信号均为高电平信号；当所述SAS或所述SATA硬盘热***时，所述第一信号、所述第二信号和所述第三信号均为低电平信号；当所述NVME硬盘热***时，所述第一信号、所述第二信号和所述第三信号分别为低电平、高电平和低电平信号。
控制电路20电连接于主板50的处理器60和管理器70，在一个实施例中，处理器60可以为一中央处理器(Central Process Unit，CPU)，用于处理服务器的信息，并用于运行相关计算机程序；管理器70为一基板管理控制器(Baseboard Management Controller，BMC)，用于监视服务器的状态，并用于控制服务器的运转。控制电路20用于根据第一信号、第二信号和第三信号判定所述硬盘40的在位状态和类型，并输出第一在位信号到主板50的处理器60，输出第二在位信号到主板50的管理器70。所述第一在位信号表示NVME硬盘的在位状态，所述第二在位信号表示SAS/SATA硬盘的在位状态。
在一个实施例中，所述控制电路20可以通过内部整合电路(Inter-IntegratedCircuit，I2C)总线与所述处理器60和所述管理器70建立通信连接，具体地，所述I2C总线包括串行时钟(Serial Clock，SCL)总线，用于提供传输信号时的时钟信号，和串行数据(Serial Data，SDA)总线，用于传输数据。
本实施例中，处理器60可以根据第一在位信号输出包含虚拟引脚接口(VirtualPin Port，VPP)地址的第一控制信号到控制电路20，所述VPP地址是复合硬盘驱动器背板(Hybrid Hard Disk Driver Backplane，Hybrid HDDBP)分配给NVME硬盘接口的地址，用于指示NVME硬盘在复合硬盘驱动器背板上的位置。当控制电路20接收到第一控制信号时，控制电路20可以根据第一控制信号进行相关的操作。举例说明，控制电路20可以根据VPP地址点亮对应的NVME硬盘的指示灯，所述指示灯位于复合硬盘驱动器背板上，用于指示硬盘的在位状态。
本实施例中，管理器70可以根据第二在位信号通过管理器Web页面显示SAS/SATA硬盘和NVME硬盘的在位状态和类型。其中，管理器Web页面是一个可视化页面，可以通过外接显示器来显示管理器70中的数据内容，用于用户对服务器进行状态查询和控制。
请参阅图2，图2为图1所示的硬盘在位检测装置100中连接器10的示意图。在一个实施例中，连接器10的接口类型可以为U.2接口，包括至少一个集成电路芯片，以及芯片上的引脚P4、引脚P10、引脚S7、引脚S14，引脚P4、引脚P10、引脚S7、引脚S14均电连接于控制电路20和硬盘40。本实施例中，当连接器10中没有硬盘40***时，引脚P4、引脚P10、引脚S7和引脚S14通过上拉电阻(图中未示出)电连接于直流电源(图中未示出)，因此引脚P4、引脚P10、引脚S7和引脚S14高电平信号分别输出的第一信号、第二信号、第三信号、第四信号均为高电平信号。
当SAS/SATA硬盘***时，由于SAS/SATA硬盘上对应于引脚P4、引脚P10和引脚S7的位置具有接地的短路线，此时引脚P4、引脚P10和引脚S7处的电平状态不再由直流电源决定，而为接地状态时的低电平，即第一信号、第二信号和第三信号都为低电平信号。
进一步地，SAS硬盘上对应于引脚S14的位置具有接地的短路线，此时第四信号为低电平信号，而SATA硬盘上对应于引脚S14的位置不具有接地的短路线，此时第四信号为高电平信号。当NVME硬盘***时，由于NVME硬盘上对应于引脚P4、引脚S7和引脚S14的位置具有接地的短路线，此时引脚P4、引脚S7和引脚S14处的电平状态不再由直流电源决定，而为接地状态时的低电平，即第一信号、第三信号和第四信号都为低电平信号，第二信号仍为高电平信号。
请参阅图3a至图3b，图3a所示为硬盘热***时信号时序示意图。其中，在t1时刻，第一信号由高电平信号变为低电平信号，可以理解，此时SAS/SATA硬盘热***，但由于第一信号和第二信号的电平变化不同步，此时第一信号的电平状态变化要早于第二信号的电平状态变化，第二信号仍为高电平信号，若控制电路20仅根据第一和第二信号的电平状态来判定硬盘的在位状态和类型，则此时第一在位信号应为高电平信号，表示NVME硬盘在位，这就导致了在t1-t2时刻控制电路20对NVME硬盘在位的误判。
图3b所示为硬盘热拔出时信号时序示意图。在t3时刻，第二信号由低电平信号变为高电平信号，可以理解，此时SAS/SATA硬盘热拔出，但由于第一信号和第二信号的电平变化不同步，此时第二信号的电平状态变化要早于第一信号的电平状态变化，第一信号仍为低电平信号，若控制电路20仅根据第一和第二信号的电平状态来判定硬盘的在位状态和类型，则此时第一在位信号应为高电平信号，表示NVME硬盘在位，这就导致了在t3-t4时刻控制电路20对NVME硬盘在位的误判。
请参阅图4，图4为图1所示的硬盘在位检测装置100中控制电路20的示意图。
本实施例中，控制电路20为一个复杂可编程逻辑器件(Complex ProgrammingLogic Device，CPLD)，其包括非逻辑门21、非逻辑门22、非逻辑门29、与逻辑门23、与逻辑门24、信号处理模块25、解码模块26、延时电路27、锁存电路28。
非逻辑门21的输入端电连接于连接器10的引脚P4，用于接收第一信号，非逻辑门21的输出端电连接于与逻辑门23的第一输入端和与逻辑门24的第一输入端。
非逻辑门22的输入端电连接于连接器10的引脚P10，用于接收第二信号，非逻辑门22的输出端电连接于与逻辑门24的第二输入端。
非逻辑门29的输入端电连接于延时电路27的输出端，非逻辑门29的输出端电连接于与逻辑门23的第二输入端。
与逻辑门23的第一输入端电连接于非逻辑门21的输出端，与逻辑门23的第二输入端电连接于非逻辑门29的输出端，与逻辑门23的第三输入端接收第二信号，与逻辑门23的第四输入端电连接于锁存电路28的输出端，与逻辑门23的输出端电连接于信号处理模块25。
与逻辑门24的第一输入端电连接于非逻辑门21的输出端，与逻辑门24的第二输入端电连接于非逻辑门22的输出端，与逻辑门24的输出端电连接于解码模块26。
信号处理模块25电连接于与逻辑门23的输出端和处理器60，用于接收与逻辑门23输出的第一在位信号和处理器60输出的第一控制信号，并用于在接收到第一在位信号后将其传送到处理器60，并用于根据接收到的第一控制信号进行相关的操作。举例说明，信号处理模块25可以根据VPP地址点亮对应的NVME硬盘的指示灯。
解码模块26电连接于与逻辑门24的输出端和管理器70，用于接收与逻辑门24输出的第二在位信号，并用于在接收到第二在位信号后将其传送到管理器70。
延时电路27电连接于非逻辑门29的输入端和连接器10的引脚S7，用于接收引脚S7输出的第三信号，并用于将第三信号的下降沿延时100ms后输出该延时信号到非逻辑门29的输入端。
锁存电路28电连接于与逻辑门23的第四输入端和连接器10的引脚P4和引脚P10，用于接收引脚P4输出的第一信号和引脚P10输出的第二信号，并用于对第一信号和第二信号进行逻辑运算，输出作为运算结果的锁存信号到与逻辑门23的第四输入端。具体来说，锁存信号的电平状态如表格1所示。
表格1
第一信号 第二信号 锁存信号
0 0 0
1 1 1
0 1 保持
1 0 保持
如表格1所示，当第一信号和第二信号都为低电平信号时，锁存信号为低电平信号，当第一信号和第二信号都为高电平信号时，锁存信号为高电平信号，当第一信号和第二信号电平状态不同时，锁存信号保持前时刻的电平状态。如此，可以通过锁存电路28将第一信号和第二信号进行锁存逻辑运算，输出锁存信号，当SAS/SATA硬盘热拔出时，第二信号为高电平信号，第一信号可能仍为低电平信号，此时锁存信号保持SAS/SATA硬盘热拔出前时刻的电平状态，即低电平信号。
本实施例中，为了避免第一信号和第二信号的电平变化不同步而造成的影响，控制电路20还需要根据其他信号的电平状态来判定NVME硬盘的在位状态。其中，连接器10的引脚S7输出的第三信号也可以表示硬盘在位状态，且经过多次实验验证，当SAS/SATA硬盘热***时，第三信号和第二信号的电平状态基本同时发生变化，或第三信号电平变化要比第二信号电平变化早50ms，如此，可以通过延时电路27将第三信号的下降沿延时100ms作为延时信号，当SAS/SATA硬盘热***时，第一信号为低电平信号，第二信号可能仍为高电平信号，此时第三信号也为高电平信号，控制电路20可以根据延时信号的高电平信号，来正确地判定NVME硬盘不在位。
本实施例中，控制电路20还根据锁存信号的低电平信号，来正确地判定NVME硬盘不在位。
在一些实施例中，控制电路20还根据所述第一信号、所述第二信号、所述第四信号的电平状态确定所述SAS硬盘或所述SATA硬盘的在位状态和类型。
下面具体地介绍控制电路20的工作流程。
当SAS/SATA硬盘热***时，可以分为两个阶段。第一阶段：连接器10的引脚P4先输出低电平信号的第一信号到锁存电路28，第一信号经过非逻辑门21，非逻辑门21输出高电平信号到与逻辑门23的第一输入端和与逻辑门24的第一输入端，由于第一信号和第二信号的电平变化不同步，连接器10的引脚P10此时仍输出高电平信号的第二信号到锁存电路28、与逻辑门23的第三输入端和与逻辑门24的第二输入端，锁存电路28输出高电平信号到与逻辑门23的第四输入端，连接器10的引脚S7输出高电平信号的第三信号经过延时电路27输出延时信号到非逻辑门29，非逻辑门29输出低电平信号到与逻辑门23的第二输入端，此时由于与逻辑门23的第二输入端为低电平信号，与逻辑门23输出低电平信号的第一在位信号，表示NVME硬盘不在位。
第二阶段：第二信号变为低电平信号，由于与逻辑门23的第三输入端为低电平信号，与逻辑门23输出低电平信号的第一在位信号，表示NVME硬盘不在位。另一方面，与逻辑门24的第一输入端和第二输入端都为高电平信号，与逻辑门24输出高电平信号，表示SAS/SATA硬盘在位。
当SAS/SATA硬盘热拔出时，可以分为两个阶段。第一阶段：连接器10的引脚P10先输出高电平信号的第二信号到锁存电路28、与逻辑门23的第三输入端和与逻辑门24的第二输入端，由于第一信号和第二信号的电平变化不同步，连接器10的引脚P4此时仍输出低电平信号的第一信号到锁存电路28，锁存电路28输出低电平信号到与逻辑门23的第四输入端，第一信号经过非逻辑门21，非逻辑门21输出高电平信号到与逻辑门23的第一输入端和与逻辑门24的第一输入端，连接器10的引脚S7输出低电平信号的第三信号经过延时电路27输出延时信号到非逻辑门29，非逻辑门29输出高电平信号到与逻辑门23的第二输入端，此时由于与逻辑门23的第四输入端为低电平信号，与逻辑门23输出低电平信号的第一在位信号，表示NVME硬盘不在位。另一方面，与逻辑门24的第二输入端为低电平信号，与逻辑门24输出低电平信号，表示SAS/SATA硬盘不在位。
第二阶段：第一信号变为高电平信号，由于与逻辑门23的第三输入端为低电平信号，与逻辑门23输出低电平信号的第一在位信号，表示NVME硬盘不在位。
请参阅图5，图5所示为本申请一实施例提供的硬盘在位检测方法的流程图。所述硬盘在位检测方法可以具体包括以下步骤：
步骤S1：根据硬盘的在位状态和类型输出第一信号、第二信号和第三信号。
本实施例中，所述在位状态表示硬盘40是否已***连接器10，所述第一信号、第二信号和第三信号用于指示控制电路20对硬盘40的在位状态和类型做出判定。
在一些实施例中，硬盘40可以是SAS硬盘，也可以是SATA硬盘，还可以是NVME硬盘。
本实施例中，当连接器10中没有硬盘40***时，引脚P4、引脚P10、引脚S7和引脚S14分别通过一个上拉电阻(图中未示出)电连接于直流电源，因此引脚P4、引脚P10、引脚S7和引脚S14处的电平状态都为高电平信号，即第一信号、第二信号、第三信号、第四信号都为高电平信号。
当SAS/SATA硬盘***时，由于SAS/SATA硬盘上对应于引脚P4、引脚P10和引脚S7的位置具有接地的短路线，此时引脚P4、引脚P10和引脚S7处的电平状态不再由直流电源决定，而为接地状态时的低电平，即第一信号、第二信号和第三信号都为低电平信号。
进一步地，SAS硬盘上对应于引脚S14的位置具有接地的短路线，此时第四信号为低电平信号，而SATA硬盘上对应于引脚S14的位置不具有接地的短路线，此时第四信号为高电平信号。
当NVME硬盘***时，由于NVME硬盘上对应于引脚P4、引脚S7和引脚S14的位置具有接地的短路线，此时引脚P4、引脚S7和引脚S14处的电平状态不再由直流电源决定，而为接地状态时的低电平，即第一信号、第三信号和第四信号都为低电平信号，第二信号仍为高电平信号。
步骤S2：将所述第三信号的下降沿延时并输出为延时信号。
步骤S3：对所述第一信号和所述第二信号进行锁存逻辑运算并输出运算结果为锁存信号。
具体来说，锁存信号的电平状态如表格1所示，当第一信号和第二信号都为低电平信号时，锁存信号为低电平信号，当第一信号和第二信号都为高电平信号时，锁存信号为高电平信号，当第一信号和第二信号电平状态不同时，锁存信号保持前时刻的电平状态。如此，可以通过锁存电路28将第一信号和第二信号进行锁存逻辑运算，输出锁存信号，当SAS/SATA硬盘热拔出时，第二信号为高电平信号，第一信号可能仍为低电平信号，此时锁存信号保持SAS/SATA硬盘热拔出前时刻的电平状态，即低电平信号。
步骤S4：根据所述第一信号、所述第二信号、所述延时信号和所述锁存信号的电平状态确定硬盘的在位状态和类型。
本实施例中，对于NVME硬盘的在位状态检测方法如表格2所示。
表格2
第一信号 第二信号 延时信号 锁存信号 第一在位信号
0 1 0 1 1
1 x x x 0
0 0 x x 0
0 1 1 x 0
0 1 0 0 0
如表格2所示，“0”表示低电平信号，“1”表示高电平信号，“x”表示低电平或高电平信号，只有当第一信号、第二信号、延时信号、锁存信号的电平状态分别为低电平、高电平、低电平、高电平时，控制电路20判定NVNE硬盘在位，输出高电平信号的NVNE信号。
对于SAS/SATA硬盘，根据第一信号和第二信号进行其在位检测，若两者同为高电平信号，则无硬盘在位，若两者同为低电平信号，则SAS/SATA硬盘在位。
在一些实施例中，若SAS/SATA硬盘在位且第四信号为低电平信号，则SAS硬盘在位，若SAS/SATA硬盘在位且第四信号为高电平信号，则SATA硬盘在位。
请参阅图6a至图6b，图6a所示为本申请一实施例提供的硬盘在位检测方法的热***时检测结果示意图。
在t1时刻，第一信号由高电平信号变为低电平信号，可以理解，此时SAS/SATA硬盘热***，但由于第一信号和第二信号的电平变化不同步，此时第一信号的电平状态变化要早于第二信号的电平状态变化，第二信号仍为高电平信号，延时信号也为高电平信号，此时控制电路20判定NVME硬盘不在位，第一在位信号为低电平信号。
图6b所示为本申请一实施例提供的硬盘在位检测方法的热拔出时检测结果示意图。在t4时刻，第二信号由低电平信号变为高电平信号，可以理解，此时SAS/SATA硬盘热拔出，但由于第一信号和第二信号的电平变化不同步，此时第二信号的电平状态变化要早于第一信号的电平状态变化，第一信号仍为低电平信号，延时信号也为低电平信号，锁存信号保持前时刻的低电平信号，此时控制电路20判定NVME硬盘不在位，第一在位信号为低电平信号。
由此，在SAS/SATA硬盘进行热插拔时，根据第一、第二、延时信号、锁存信号的电平状态来判定NVME硬盘的在位状态，可以消除由于第一信号和第二信号的电平变化不同步造成的干扰。
本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本申请，而并非用作为对本申请的限定，只要在本申请的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本申请要求保护的范围之内。本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本申请，而并非用作为对本申请的限定，只要在本申请的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本申请要求保护的范围之内。

Claims (10)

1.一种硬盘在位检测装置，其特征在于，包括：
连接器，电连接于所述硬盘，当第一类型的所述硬盘连接到所述连接器时，所述连接器输出低电平的第一信号、第二信号和第三信号，当第二类型的所述硬盘连接到所述连接器时，所述连接器输出低电平的第一信号、高电平的第二信号和低电平的第三信号，当没有所述硬盘连接到所述连接器时，所述连接器输出高电平的第一信号、第二信号和第三信号，所述第一信号、第二信号、第三信号用于表示所述硬盘的在位状态和类型；
控制电路，包括延时电路和锁存电路，所述延时电路用于将所述第三信号的下降沿延时并输出为延时信号，所述锁存电路用于对所述第一信号和所述第二信号进行锁存逻辑运算并输出运算结果为锁存信号，所述控制电路用于根据所述第一信号、所述第二信号、所述延时信号和所述锁存信号的电平状态确定所述硬盘的在位状态和类型，所述延时信号和所述锁存信号用于修正由于所述第一信号和所述第二信号变化不同步而使所述控制电路确定所述硬盘的在位状态和类型发生错误。
2.如权利要求1所述的硬盘在位检测装置，其特征在于，所述锁存逻辑运算包括：
若所述第一信号和所述第二信号均为相同电平状态，所述锁存信号的电平状态与所述第一信号的电平状态相同；
若所述第一信号和所述第二信号的电平状态不同，所述锁存信号的电平状态不变。
3.如权利要求1所述的硬盘在位检测装置，其特征在于：
所述控制电路根据所述第一信号、所述第二信号的低电平信号确定所述第一类型的所述硬盘在位，并根据所述第一信号的低电平信号、所述第二信号的高电平信号、所述延时信号的低电平信号和所述锁存信号的高电平信号确定所述第二类型的所述硬盘在位。
4.如权利要求3所述的硬盘在位检测装置，其特征在于：
若所述控制电路确定所述第一类型的所述硬盘在位，则所述控制电路输出第一在位信号的高电平信号；
若所述控制电路确定第二类型的硬盘在位，则所述控制电路输出第二在位信号的高电平信号。
5.如权利要求3所述的硬盘在位检测装置，其特征在于：
所述连接器还用于输出第四信号，当所述第三类型的硬盘连接到所述连接器时，所述连接器输出低电平的第四信号，当所述第四类型的连接到所述连接器时，所述连接器输出高电平的第四信号；
所述控制电路还用于根据所述第一信号、第二信号、第四信号的电平状态确定所述第三类型或第四类型的硬盘的在位状态和类型。
6.一种硬盘在位检测方法，其特征在于，包括：
当第一类型的所述硬盘连接时，输出低电平的第一信号、第二信号和第三信号，当第二类型的所述硬盘连接时，输出低电平的第一信号、高电平的第二信号和低电平的第三信号，当没有所述硬盘连接时，输出高电平的第一信号、第二信号和第三信号，所述第一信号、第二信号、第三信号用于表示所述硬盘的在位状态和类型；
将所述第三信号的下降沿延时并输出为延时信号；
对所述第一信号和所述第二信号进行锁存逻辑运算并输出运算结果为锁存信号；
根据所述第一信号、所述第二信号、所述延时信号和所述锁存信号的电平状态确定所述硬盘的在位状态和类型，所述延时信号和所述锁存信号用于修正由于所述第一信号和所述第二信号变化不同步而使确定所述硬盘的在位状态和类型发生错误。
7.如权利要求6所述的硬盘在位检测方法，其特征在于，所述锁存逻辑运算包括：
若所述第一信号和所述第二信号均为相同电平状态，所述锁存信号的电平状态与所述第一信号的电平状态相同；
若所述第一信号和所述第二信号的电平状态不同，所述锁存信号的电平状态不变。
8.如权利要求6所述的硬盘在位检测方法，其特征在于：
根据所述第一信号、所述第二信号的低电平信号确定所述第一类型的所述硬盘在位，并根据所述第一信号的低电平信号、所述第二信号的高电平信号、所述延时信号的低电平信号和所述锁存信号的高电平信号确定所述第二类型的所述硬盘在位。
9.如权利要求6所述的硬盘在位检测方法，其特征在于：
若确定所述第一类型的所述硬盘在位，则输出第一在位信号的高电平信号；
若确定所述第二类型的所述硬盘在位，则输出第二在位信号的高电平信号。
10.如权利要求6所述的硬盘在位检测方法，其特征在于，所述硬盘在位检测方法还包括：
当所述第三类型的硬盘连接时，输出低电平的第四信号，当所述第四类型的连接时，输出高电平的第四信号；
根据所述第一信号、第二信号、第四信号的电平状态确定所述第三类型或第四类型的硬盘的在位状态和类型。
CN202110902398.8A 2021-08-06 2021-08-06 硬盘在位检测装置及方法 Pending CN115705270A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110902398.8A CN115705270A (zh) 2021-08-06 2021-08-06 硬盘在位检测装置及方法
TW110131504A TWI795886B (zh) 2021-08-06 2021-08-25 硬碟機在位檢測裝置及方法
US17/534,713 US12002494B2 (en) 2021-08-06 2021-11-24 Method and device for detecting hard disk connection and disconnection during a computer session

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110902398.8A CN115705270A (zh) 2021-08-06 2021-08-06 硬盘在位检测装置及方法

Publications (1)

Publication Number Publication Date
CN115705270A true CN115705270A (zh) 2023-02-17

Family

ID=85177675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110902398.8A Pending CN115705270A (zh) 2021-08-06 2021-08-06 硬盘在位检测装置及方法

Country Status (3)

Country Link
US (1) US12002494B2 (zh)
CN (1) CN115705270A (zh)
TW (1) TWI795886B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117971609A (zh) * 2024-03-29 2024-05-03 苏州元脑智能科技有限公司 一种解调电路及服务器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6718415B1 (en) * 1999-05-14 2004-04-06 Acqis Technology, Inc. Computer system and method including console housing multiple computer modules having independent processing units, mass storage devices, and graphics controllers
US6489414B1 (en) * 2001-06-06 2002-12-03 Equistar Chemicals, Lp Chelating pyrimidines as ligands for single-site olefin polymerization catalysts
US7525751B2 (en) * 2005-11-14 2009-04-28 Samsung Electronics Co., Ltd. Hard disk drive adapted to detect free-fall and perform emergency parking of read/write head prior to impact
US8671153B1 (en) * 2010-08-20 2014-03-11 Acqis Llc Low cost, high performance and high data throughput server blade
US9047907B2 (en) * 2011-06-23 2015-06-02 Western Digital Technologies, Inc. Electronic device avoiding false detection of free fall event based on detected operating modes
US10061523B2 (en) * 2016-01-15 2018-08-28 Samsung Electronics Co., Ltd. Versioning storage devices and methods
US20180024964A1 (en) * 2016-07-19 2018-01-25 Pure Storage, Inc. Disaggregated compute resources and storage resources in a storage system
CN107870844A (zh) * 2017-10-16 2018-04-03 鸿富锦精密电子(天津)有限公司 硬盘状态侦测装置及方法
CN111651335A (zh) * 2020-06-02 2020-09-11 深圳市同泰怡信息技术有限公司 一种硬盘盒
CN111930576B (zh) * 2020-07-09 2023-04-28 苏州浪潮智能科技有限公司 一种硬盘状态检测装置及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117971609A (zh) * 2024-03-29 2024-05-03 苏州元脑智能科技有限公司 一种解调电路及服务器
CN117971609B (zh) * 2024-03-29 2024-06-04 苏州元脑智能科技有限公司 一种解调电路及服务器

Also Published As

Publication number Publication date
US20230050294A1 (en) 2023-02-16
TW202307832A (zh) 2023-02-16
US12002494B2 (en) 2024-06-04
TWI795886B (zh) 2023-03-11

Similar Documents

Publication Publication Date Title
US20210271624A1 (en) Apparatuses and methods for selective communication through a memory connector
US8898358B2 (en) Multi-protocol communication on an I2C bus
EP2589206B1 (en) Detection of cable connections for electronic devices
US6041375A (en) Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system
US5555510A (en) Automatic computer card insertion and removal algorithm
JP3418128B2 (ja) Ｕｓｂシステム用のｅｍｓエンハンスメント回路
CN107066746B (zh) 基于i2c接口通过cpld来实现pca9555功能的方法
CN109189203B (zh) 服务器节电***及其节电方法
US20080201512A1 (en) Serial attached scsi backplane and detection system thereof
JPH0324608A (ja) 拡張機能ボード
US6813672B1 (en) EMC enhancement for differential devices
US7643958B2 (en) Method and system for validating PCI/PCI-X adapters
CN112486305B (zh) 外接设备时序控制方法、计算机及其主板、主机
CN110647486A (zh) 一种PCIe链路训练方法、端设备及通讯***
US6523071B1 (en) Process and apparatus for configuring the direct memory access transfer mode of a motherboard or host computer
US10678739B1 (en) Electronic system, host device and control method
CN115705270A (zh) 硬盘在位检测装置及方法
CN111176913A (zh) 一种检测服务器中Cable Port的电路和方法
JP4201369B2 (ja) コンピュータ・バス拡張
CN112596983A (zh) 一种服务器内连接器的监测方法
TWI796015B (zh) 自動識別伺服器ＰＣＩｅ配置之方法及伺服器
US5986352A (en) Smart peripheral back-power prevention
US11915780B2 (en) Device ID setting method and electronic device applying the device ID setting method
US7868651B1 (en) Off-die termination of memory module signal lines
JP2003248796A (ja) Ｐｃカード検出装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination