TWI795886B - 硬碟機在位檢測裝置及方法 - Google Patents

硬碟機在位檢測裝置及方法 Download PDF

Info

Publication number
TWI795886B
TWI795886B TW110131504A TW110131504A TWI795886B TW I795886 B TWI795886 B TW I795886B TW 110131504 A TW110131504 A TW 110131504A TW 110131504 A TW110131504 A TW 110131504A TW I795886 B TWI795886 B TW I795886B
Authority
TW
Taiwan
Prior art keywords
signal
hard disk
level
type
connector
Prior art date
Application number
TW110131504A
Other languages
English (en)
Other versions
TW202307832A (zh
Inventor
武紅雙
Original Assignee
新加坡商鴻運科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商鴻運科股份有限公司 filed Critical 新加坡商鴻運科股份有限公司
Publication of TW202307832A publication Critical patent/TW202307832A/zh
Application granted granted Critical
Publication of TWI795886B publication Critical patent/TWI795886B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/12—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
    • G11B33/125—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a plurality of recording/reproducing devices, e.g. modular arrangements, arrays of disc drives
    • G11B33/127—Mounting arrangements of constructional parts onto a chassis
    • G11B33/128—Mounting arrangements of constructional parts onto a chassis of the plurality of recording/reproducing devices, e.g. disk drives, onto a chassis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/02—Cabinets; Cases; Stands; Disposition of apparatus therein or thereon
    • G11B33/027—Covers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/12—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
    • G11B33/121—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a single recording/reproducing device
    • G11B33/122—Arrangements for providing electrical connections, e.g. connectors, cables, switches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Vehicle Body Suspensions (AREA)
  • Character Spaces And Line Spaces In Printers (AREA)
  • Portable Nailing Machines And Staplers (AREA)

Abstract

本申請實施方式提供一種硬碟機在位檢測裝置，包括：連接器，電連接於所述硬碟機，當第一類型之硬碟機連接到所述連接器時，輸出低電平之第一訊號、第二訊號與第三訊號，當第二類型之硬碟機連接到所述連接器時，輸出低電平之第一訊號、高電平之第二訊號與低電平之第三訊號，控制電路，輸出延時訊號與鎖存訊號，所述控制電路用以確定所述硬碟機之在位狀態與類型。本申請實施方式還提供一種硬碟機在位檢測方法。如此，本申請實施例提供之硬碟機在位檢測裝置及方法可準確地檢測並判定硬碟機在位狀態與硬碟機類型。

Description

硬碟機在位檢測裝置及方法
本申請涉及硬碟機檢測領域，尤其是一種硬碟機在位檢測裝置及方法。
隨著科技進步、電子產業之蓬勃發展，複合硬碟機驅動器背板(Hybrid Hard Disk Driver Backplane，Hybrid HDDBP)技術被廣泛運用以伺服器中，Hybrid HDDBP支援使用串列連接小型電腦系統介面(Serial Attached Small Computer System Interface，SAS)、串列高級技術附件(Serial Advanced Technology Attachment，SATA)介面之硬碟機，還支援使用非易失性記憶體主機控制器介面規範(Non-Volatile Memory Express，NVME)協定之硬碟機。為滿足客戶不同場景下之應用需求，SAS、SATA、NVME硬碟機均具有熱插拔(Hot Swap)之功能，目前，複合硬碟機驅動器背板上之複雜可程式設計邏輯器件(Complex Programming Logic Device，CPLD)可根據IFDET訊號與PRSNT訊號判斷複合硬碟機驅動器背板中是否***了硬碟機以及***之硬碟機類型。具體方法為：檢測IFDET訊號與PRSNT訊號之電平狀態，若兩者同為高電平訊號，則無硬碟機在位，若兩者同為低電平訊號，則SAS/SATA硬碟機在位，若IFDET訊號為低電平訊號且PRSNT訊號為高電平訊號，則NVME硬碟機在位。然，於 硬碟機進行熱插拔時，IFDET訊號與PRSNT訊號之電平變化不同步，會導致CPLD對硬碟機在位狀態與硬碟機類型造成誤判。
鑒於以上內容，有必要提供一種硬碟機在位檢測裝置及方法，可準確地檢測並判定硬碟機在位狀態與硬碟機類型。
本申請實施例第一方面提供一種硬碟機在位檢測裝置，包括：連接器，電連接於所述硬碟機，當第一類型之所述硬碟機連接到所述連接器時，所述連接器輸出低電平之第一訊號、第二訊號與第三訊號，當第二類型之所述硬碟機之連接到所述連接器時，所述連接器輸出低電平之第一訊號、高電平之第二訊號與低電平之第三訊號，當沒有所述硬碟機連接到所述連接器時，所述連接器輸出高電平之第一訊號、第二訊號與第三訊號，所述第一訊號、第二訊號、第三訊號用以表示所述硬碟機之在位狀態與類型；控制電路，包括延時電路與鎖存電路，所述延時電路用以將所述第三訊號之下降沿延時並輸出為延時訊號，所述鎖存電路用以對所述第一訊號與所述第二訊號進行鎖存邏輯運算並輸出運算結果為鎖存訊號，所述控制電路用以根據所述第一訊號、所述第二訊號、所述延時訊號與所述鎖存訊號之電平狀態確定所述硬碟機之在位狀態與類型，所述延時訊號與所述鎖存訊號用以修正由於所述第一訊號與所述第二訊號變化不同步而使所述控制電路確定所述硬碟機之在位狀態與類型發生錯誤。
所述鎖存邏輯運算包括：若所述第一訊號與所述第二訊號均為相同電平狀態，所述鎖存訊號之電平狀態與所述第一訊號之電平狀態相同； 若所述第一訊號與所述第二訊號之電平狀態不同，所述鎖存訊號之電平狀態不變。
所述控制電路根據所述第一訊號、所述第二訊號之低電平訊號確定所述第一類型之所述硬碟機在位，並根據所述第一訊號之低電平訊號、所述第二訊號之高電平訊號、所述延時訊號之低電平訊號與所述鎖存訊號之高電平訊號確定所述第二類型之所述硬碟機在位。
若所述控制電路確定所述第一類型之所述硬碟機在位，則所述控制電路輸出第一在位訊號之高電平訊號；若所述控制電路確定第二類型之硬碟機在位，則所述控制電路輸出第二在位訊號之高電平訊號。
所述連接器還用以輸出第四訊號，當所述第三類型之硬碟機連接到所述連接器時，所述連接器輸出低電平之第四訊號，當所述第四類型之連接到所述連接器時，所述連接器輸出高電平之第四訊號；所述控制電路還用以根據所述第一訊號、第二訊號、第四訊號之電平狀態確定所述第三類型或第四類型之硬碟機之在位狀態與類型。
本申請實施例第二方面提供一種硬碟機在位檢測方法，包括：當第一類型之所述硬碟機連接時，輸出低電平之第一訊號、第二訊號與第三訊號，當第二類型之所述硬碟機連接時，輸出低電平之第一訊號、高電平之第二訊號與低電平之第三訊號，當沒有所述硬碟機連接時，輸出高電平之第一訊號、第二訊號與第三訊號，所述第一訊號、第二訊號、第三訊號用以表示所述硬碟機之在位狀態與類型；將所述第三訊號之下降沿延時並輸出為延時訊號；對所述第一訊號與所述第二訊號進行鎖存邏輯運算並輸出運算結果為鎖存訊號； 根據所述第一訊號、所述第二訊號、所述延時訊號與所述鎖存訊號之電平狀態確定所述硬碟機之在位狀態與類型，所述延時訊號與所述鎖存訊號用以修正由於所述第一訊號與所述第二訊號變化不同步而使確定所述硬碟機之在位狀態與類型發生錯誤。
所述鎖存邏輯運算包括：若所述第一訊號與所述第二訊號均為相同電平狀態，所述鎖存訊號之電平狀態與所述第一訊號之電平狀態相同；若所述第一訊號與所述第二訊號之電平狀態不同，所述鎖存訊號之電平狀態不變。
根據所述第一訊號、所述第二訊號之低電平訊號確定所述第一類型之所述硬碟機在位，並根據所述第一訊號之低電平訊號、所述第二訊號之高電平訊號、所述延時訊號之低電平訊號與所述鎖存訊號之高電平訊號確定所述第二類型之所述硬碟機在位。
若確定所述第一類型之所述硬碟機在位，則輸出第一在位訊號之高電平訊號；若確定所述第二類型之所述硬碟機在位，則輸出第二在位訊號之高電平訊號。
所述硬碟機在位檢測方法還包括：當所述第三類型之硬碟機連接時，輸出低電平之第四訊號，當所述第四類型之連接時，輸出高電平之第四訊號；根據所述第一訊號、第二訊號、第四訊號之電平狀態確定所述第三類型或第四類型之硬碟機之在位狀態與類型。
本申請實施例提供之硬碟機在位檢測裝置及方法，可準確地檢測並判定硬碟機在位狀態與硬碟機類型。
100:硬碟機在位檢測裝置
10:連接器
20:控制電路
30:供電電路
40:硬碟機
50:主機板
60:處理器
70:管理器
P4、P10、S7、S14:引腳
21、22、29:非邏輯門
23、24:與邏輯門
25:訊號處理模組
26:解碼模組
27:延時電路
28:鎖存電路
圖1為本申請一實施例提供之硬碟機在位檢測裝置示意圖。
圖2為圖1所示之硬碟機在位檢測裝置中連接器之示意圖。
圖3至圖4為硬碟機熱插拔時訊號時序示意圖。
圖5為圖1所示之硬碟機在位檢測裝置中控制電路之示意圖。
圖6為本申請一實施例提供之硬碟機在位檢測方法之流程圖。
圖7至圖8為本申請一實施例提供之硬碟機在位檢測方法之檢測結果示意圖。
本申請實施例中，“第一”、“第二”等詞彙，僅是用以區別不同之物件，不能理解為指示或暗示相對重要性，亦不能理解為指示或暗示順序。例如，第一應用、第二應用等是用以區別不同之應用，而不是用以描述應用之特定順序，限定有“第一”、“第二”之特徵可明示或者隱含地包括一個或者更多個該特徵。
請參閱圖1，圖1所示為本申請一實施例提供之硬碟機在位檢測裝置100之示意圖。其中，硬碟機在位檢測裝置100用以檢測電子裝置內之硬碟機在位狀態與硬碟機類型。可理解，本申請實施例中之所述電子裝置可為伺服器。所述硬碟機在位檢測裝置100包括連接器10、控制電路20、供電電路30。其中，連接器10電連接於硬碟機40與控制電路20，控制電路20電連接於主機板50，於一個實施例中，所述主機板50可包括處理器60與管理器70，供電電路30電連接於連接器10與控制電路20，用以給連接器10與控制電路20供電。
連接器10用以根據所述硬碟機40之在位狀態與類型輸出第一訊號、第二訊號與第三訊號到控制電路20，其中硬碟機40可是串列連接小型電腦系統介面(Serial Attached Small Computer System Interface，SAS)硬碟機，亦可 是串列高級技術附件(Serial Advanced Technology Attachment，SATA)硬碟機，還可是非易失性記憶體主機控制器介面規範(Non-Volatile Memory Express，NVME)硬碟機。
本實施例中，所述在位狀態表示硬碟機40是否已熱插拔連接器10，所述第一訊號、第二訊號與第三訊號用以指示控制電路20對硬碟機40之在位狀態與類型做出判定。具體來說，當硬碟機40沒有熱插拔所述連接器時，所述第一訊號、所述第二訊號與所述第三訊號均為高電平訊號；當所述SAS或所述SATA硬碟機熱插拔時，所述第一訊號、所述第二訊號與所述第三訊號均為低電平訊號；當所述NVME硬碟機熱插拔時，所述第一訊號、所述第二訊號與所述第三訊號分別為低電平、高電平與低電平訊號。
控制電路20電連接於主機板50之處理器60與管理器70，於一個實施例中，處理器60可為一中央處理器(Central Process Unit，CPU)，用以處理伺服器之資訊，並用以運行相關電腦程式；管理器70為一基板管理控制器(Baseboard Management Controller，BMC)，用以監視伺服器之狀態，並用以控制伺服器之運轉。控制電路20用以根據第一訊號、第二訊號與第三訊號判定所述硬碟機40之在位狀態與類型，並輸出第一在位訊號到主機板50之處理器60，輸出第二在位訊號到主機板50之管理器70。所述第一在位訊號表示NVME硬碟機之在位狀態，所述第二在位訊號表示SAS/SATA硬碟機之在位狀態。
於一個實施例中，所述控制電路20可藉由內部整合電路(Inter-Integrated Circuit，I2C)匯流排與所述處理器60與所述管理器70建立通訊連接，具體地，所述I2C匯流排包括串列時鐘(Serial Clock，SCL)匯流排，用以提供傳輸訊號時之時鐘訊號，與串列資料(Serial Data，SDA)匯流排，用以傳輸資料。
本實施例中，處理器60可根據第一在位訊號輸出包含虛擬引腳介面(Virtual Pin Port，VPP)位址之第一控制訊號到控制電路20，所述VPP位址是複合硬碟機驅動器背板(Hybrid Hard Disk Driver Backplane，Hybrid HDDBP)分配給NVME硬碟機介面之位址，用以指示NVME硬碟機於複合硬碟機驅動器背板上之位置。當控制電路20接收到第一控制訊號時，控制電路20可根據第一控制訊號進行相關之操作。舉例說明，控制電路20可根據VPP位址點亮對應之NVME硬碟機之指示燈，所述指示燈位於複合硬碟機驅動器背板上，用以指示硬碟機之在位狀態。
本實施例中，管理器70可根據第二在位訊號藉由管理器Web頁面顯示SAS/SATA硬碟機與NVME硬碟機之在位狀態與類型。其中，管理器Web頁面是一個視覺化頁面，可藉由外接顯示器來顯示管理器70中之資料內容，用以使用者對伺服器進行狀態查詢與控制。
請參閱圖2，圖2為圖1所示之硬碟機在位檢測裝置100中連接器10之示意圖。於一個實施例中，連接器10之介面類別型可為U.2介面，包括至少一個積體電路晶片，以及晶片上之引腳P4、引腳P10、引腳S7、引腳S14，引腳P4、引腳P10、引腳S7、引腳S14均電連接於控制電路20與硬碟機40。本實施例中，當連接器10中沒有硬碟機40***時，引腳P4、引腳P10、引腳S7與引腳S14藉由上拉電阻(圖中未示出)電連接於直流電源(圖中未示出)，因此引腳P4、引腳P10、引腳S7與引腳S14高電平訊號分別輸出之第一訊號、第二訊號、第三訊號、第四訊號均為高電平訊號。
當SAS/SATA硬碟機***時，由於SAS/SATA硬碟機上對應於引腳P4、引腳P10與引腳S7之位置具有接地之短路線，此時引腳P4、引腳P10與引腳S7處之電平狀態不再由直流電源決定，而為接地狀態時之低電平，即第一訊號、第二訊號與第三訊號均為低電平訊號。
進一步地，SAS硬碟機上對應於引腳S14之位置具有接地之短路線，此時第四訊號為低電平訊號，而SATA硬碟機上對應於引腳S14之位置不具有接地之短路線，此時第四訊號為高電平訊號。當NVME硬碟機***時，由於NVME硬碟機上對應於引腳P4、引腳S7與引腳S14之位置具有接地之短路線，此時引腳P4、引腳S7與引腳S14處之電平狀態不再由直流電源決定，而為接地狀態時之低電平，即第一訊號、第三訊號與第四訊號均為低電平訊號，第二訊號仍為高電平訊號。
請參閱圖3至圖4，圖3所示為硬碟機熱插拔時訊號時序示意圖。其中，於t1時刻，第一訊號由高電平訊號變為低電平訊號，可理解，此時SAS/SATA硬碟機熱插拔，但由於第一訊號與第二訊號之電平變化不同步，此時第一訊號之電平狀態變化要早於第二訊號之電平狀態變化，第二訊號仍為高電平訊號，若控制電路20僅根據第一與第二訊號之電平狀態來判定硬碟機之在位狀態與類型，則此時第一在位訊號應為高電平訊號，表示NVME硬碟機在位，這就導致了於t1-t2時刻控制電路20對NVME硬碟機在位之誤判。
圖4所示為硬碟機熱拔出時訊號時序示意圖。於t3時刻，第二訊號由低電平訊號變為高電平訊號，可理解，此時SAS/SATA硬碟機熱拔出，但由於第一訊號與第二訊號之電平變化不同步，此時第二訊號之電平狀態變化要早於第一訊號之電平狀態變化，第一訊號仍為低電平訊號，若控制電路20僅根據第一與第二訊號之電平狀態來判定硬碟機之在位狀態與類型，則此時第一在位訊號應為高電平訊號，表示NVME硬碟機在位，這就導致了於t3-t4時刻控制電路20對NVME硬碟機在位之誤判。
請參閱圖5，圖5為圖1所示之硬碟機在位檢測裝置100中控制電路20之示意圖。
本實施例中，控制電路20為一個複雜可程式設計邏輯器件(Complex Programming Logic Device，CPLD)，其包括非邏輯門21、非邏輯門22、非邏輯門29、與邏輯門23、與邏輯門24、訊號處理模組25、解碼模組26、延時電路27、鎖存電路28。
非邏輯門21之輸入端電連接於連接器10之引腳P4，用以接收第一訊號，非邏輯門21之輸出端電連接於與邏輯門23之第一輸入端與與邏輯門24之第一輸入端。
非邏輯門22之輸入端電連接於連接器10之引腳P10，用以接收第二訊號，非邏輯門22之輸出端電連接於與邏輯門24之第二輸入端。
非邏輯門29之輸入端電連接於延時電路27之輸出端，非邏輯門29之輸出端電連接於與邏輯門23之第二輸入端。
與邏輯門23之第一輸入端電連接於非邏輯門21之輸出端，與邏輯門23之第二輸入端電連接於非邏輯門29之輸出端，與邏輯門23之第三輸入端接收第二訊號，與邏輯門23之第四輸入端電連接於鎖存電路28之輸出端，與邏輯門23之輸出端電連接於訊號處理模組25。
與邏輯門24之第一輸入端電連接於非邏輯門21之輸出端，與邏輯門24之第二輸入端電連接於非邏輯門22之輸出端，與邏輯門24之輸出端電連接於解碼模組26。
訊號處理模組25電連接於與邏輯門23之輸出端與處理器60，用以接收與邏輯門23輸出之第一在位訊號與處理器60輸出之第一控制訊號，並用在於接收到第一在位訊號後將其傳送到處理器60，並用以根據接收到之第一控制訊號進行相關之操作。舉例說明，訊號處理模組25可根據VPP位址點亮對應之NVME硬碟機之指示燈。
解碼模組26電連接於與邏輯門24之輸出端與管理器70，用以接收與邏輯門24輸出之第二在位訊號，並用在於接收到第二在位訊號後將其傳送到管理器70。
延時電路27電連接於非邏輯門29之輸入端與連接器10之引腳S7，用以接收引腳S7輸出之第三訊號，並用以將第三訊號之下降沿延時100ms後輸出該延時訊號到非邏輯門29之輸入端。
鎖存電路28電連接於與邏輯門23之第四輸入端與連接器10之引腳P4與引腳P10，用以接收引腳P4輸出之第一訊號與引腳P10輸出之第二訊號，並用以對第一訊號與第二訊號進行邏輯運算，輸出作為運算結果之鎖存訊號到與邏輯門23之第四輸入端。具體來說，鎖存訊號之電平狀態如表格1所示。
Figure 110131504-A0305-02-0012-1
如表格1所示，當第一訊號與第二訊號均為低電平訊號時，鎖存訊號為低電平訊號，當第一訊號與第二訊號均為高電平訊號時，鎖存訊號為高電平訊號，當第一訊號與第二訊號電平狀態不同時，鎖存訊號保持前時刻之電平狀態。如此，可藉由鎖存電路28將第一訊號與第二訊號進行鎖存邏輯運算，輸出鎖存訊號，當SAS/SATA硬碟機熱拔出時，第二訊號為高電平訊號，第一訊號可能仍為低電平訊號，此時鎖存訊號保持SAS/SATA硬碟機熱拔出前時刻之電平狀態，即低電平訊號。
本實施例中，為避免第一訊號與第二訊號之電平變化不同步而造成之影響，控制電路20還需要根據其他訊號之電平狀態來判定NVME硬碟機之在位狀態。其中，連接器10之引腳S7輸出之第三訊號亦可表示硬碟機在位狀態，且經過多次實驗驗證，當SAS/SATA硬碟機熱插拔時，第三訊號與第二訊號之電平狀態基本同時發生變化，或第三訊號電平變化要比第二訊號電平變化早50ms，如此，可藉由延時電路27將第三訊號之下降沿延時100ms作為延時訊號，當SAS/SATA硬碟機熱插拔時，第一訊號為低電平訊號，第二訊號可能仍為高電平訊號，此時第三訊號亦為高電平訊號，控制電路20可根據延時訊號之高電平訊號，來正確地判定NVME硬碟機不在位。
本實施例中，控制電路20還根據鎖存訊號之低電平訊號，來正確地判定NVME硬碟機不在位。
於一些實施例中，控制電路20還根據所述第一訊號、所述第二訊號、所述第四訊號之電平狀態確定所述SAS硬碟機或所述SATA硬碟機之在位狀態與類型。
下面具體地介紹控制電路20之工作流程。
當SAS/SATA硬碟機熱插拔時，可分為兩個階段。第一階段：連接器10之引腳P4先輸出低電平訊號之第一訊號到鎖存電路28，第一訊號經過非邏輯門21，非邏輯門21輸出高電平訊號到與邏輯門23之第一輸入端與與邏輯門24之第一輸入端，由於第一訊號與第二訊號之電平變化不同步，連接器10之引腳P10此時仍輸出高電平訊號之第二訊號到鎖存電路28、與邏輯門23之第三輸入端與與邏輯門24之第二輸入端，鎖存電路28輸出高電平訊號到與邏輯門23之第四輸入端，連接器10之引腳S7輸出高電平訊號之第三訊號經過延時電路27輸出延時訊號到非邏輯門29，非邏輯門29輸出低電平訊號到與邏輯門23之第二輸入 端，此時由於與邏輯門23之第二輸入端為低電平訊號，與邏輯門23輸出低電平訊號之第一在位訊號，表示NVME硬碟機不在位。
第二階段：第二訊號變為低電平訊號，由於與邏輯門23之第三輸入端為低電平訊號，與邏輯門23輸出低電平訊號之第一在位訊號，表示NVME硬碟機不在位。另一方面，與邏輯門24之第一輸入端與第二輸入端均為高電平訊號，與邏輯門24輸出高電平訊號，表示SAS/SATA硬碟機在位。
當SAS/SATA硬碟機熱拔出時，可分為兩個階段。第一階段：連接器10之引腳P10先輸出高電平訊號之第二訊號到鎖存電路28、與邏輯門23之第三輸入端與與邏輯門24之第二輸入端，由於第一訊號與第二訊號之電平變化不同步，連接器10之引腳P4此時仍輸出低電平訊號之第一訊號到鎖存電路28，鎖存電路28輸出低電平訊號到與邏輯門23之第四輸入端，第一訊號經過非邏輯門21，非邏輯門21輸出高電平訊號到與邏輯門23之第一輸入端與與邏輯門24之第一輸入端，連接器10之引腳S7輸出低電平訊號之第三訊號經過延時電路27輸出延時訊號到非邏輯門29，非邏輯門29輸出高電平訊號到與邏輯門23之第二輸入端，此時由於與邏輯門23之第四輸入端為低電平訊號，與邏輯門23輸出低電平訊號之第一在位訊號，表示NVME硬碟機不在位。另一方面，與邏輯門24之第二輸入端為低電平訊號，與邏輯門24輸出低電平訊號，表示SAS/SATA硬碟機不在位。
第二階段：第一訊號變為高電平訊號，由於與邏輯門23之第三輸入端為低電平訊號，與邏輯門23輸出低電平訊號之第一在位訊號，表示NVME硬碟機不在位。
請參閱圖6，圖6所示為本申請一實施例提供之硬碟機在位檢測方法之流程圖。所述硬碟機在位檢測方法可具體包括以下步驟：
步驟S1：根據硬碟機之在位狀態與類型輸出第一訊號、第二訊號與第三訊號。
本實施例中，所述在位狀態表示硬碟機40是否已***連接器10，所述第一訊號、第二訊號與第三訊號用以指示控制電路20對硬碟機40之在位狀態與類型做出判定。
於一些實施例中，硬碟機40可是SAS硬碟機，亦可是SATA硬碟機，還可是NVME硬碟機。
本實施例中，當連接器10中沒有硬碟機40***時，引腳P4、引腳P10、引腳S7與引腳S14分別藉由一個上拉電阻(圖中未示出)電連接於直流電源，因此引腳P4、引腳P10、引腳S7與引腳S14處之電平狀態均為高電平訊號，即第一訊號、第二訊號、第三訊號、第四訊號均為高電平訊號。
當SAS/SATA硬碟機***時，由於SAS/SATA硬碟機上對應於引腳P4、引腳P10與引腳S7之位置具有接地之短路線，此時引腳P4、引腳P10與引腳S7處之電平狀態不再由直流電源決定，而為接地狀態時之低電平，即第一訊號、第二訊號與第三訊號均為低電平訊號。
進一步地，SAS硬碟機上對應於引腳S14之位置具有接地之短路線，此時第四訊號為低電平訊號，而SATA硬碟機上對應於引腳S14之位置不具有接地之短路線，此時第四訊號為高電平訊號。
當NVME硬碟機***時，由於NVME硬碟機上對應於引腳P4、引腳S7與引腳S14之位置具有接地之短路線，此時引腳P4、引腳S7與引腳S14處之電平狀態不再由直流電源決定，而為接地狀態時之低電平，即第一訊號、第三訊號與第四訊號均為低電平訊號，第二訊號仍為高電平訊號。
步驟S2：將所述第三訊號之下降沿延時並輸出為延時訊號。
步驟S3：對所述第一訊號與所述第二訊號進行鎖存邏輯運算並輸出運算結果為鎖存訊號。
具體來說，鎖存訊號之電平狀態如表格1所示，當第一訊號與第二訊號均為低電平訊號時，鎖存訊號為低電平訊號，當第一訊號與第二訊號均為高電平訊號時，鎖存訊號為高電平訊號，當第一訊號與第二訊號電平狀態不同時，鎖存訊號保持前時刻之電平狀態。如此，可藉由鎖存電路28將第一訊號與第二訊號進行鎖存邏輯運算，輸出鎖存訊號，當SAS/SATA硬碟機熱拔出時，第二訊號為高電平訊號，第一訊號可能仍為低電平訊號，此時鎖存訊號保持SAS/SATA硬碟機熱拔出前時刻之電平狀態，即低電平訊號。
步驟S4：根據所述第一訊號、所述第二訊號、所述延時訊號與所述鎖存訊號之電平狀態確定硬碟機之在位狀態與類型。
本實施例中，對於NVME硬碟機之在位狀態檢測方法如表格2所示。
Figure 110131504-A0305-02-0016-2
如表格2所示，“0”表示低電平訊號，“1”表示高電平訊號，“x”表示低電平或高電平訊號，僅有當第一訊號、第二訊號、延時訊號、鎖存訊號之電平狀態分別為低電平、高電平、低電平、高電平時，控制電路20判定NVNE硬碟機在位，輸出高電平訊號之NVNE訊號。
對於SAS/SATA硬碟機，根據第一訊號與第二訊號進行其在位檢測，若兩者同為高電平訊號，則無硬碟機在位，若兩者同為低電平訊號，則SAS/SATA硬碟機在位。
於一些實施例中，若SAS/SATA硬碟機在位且第四訊號為低電平訊號，則SAS硬碟機在位，若SAS/SATA硬碟機在位且第四訊號為高電平訊號，則SATA硬碟機在位。
請參閱圖7至圖8，圖7所示為本申請一實施例提供之硬碟機在位檢測方法之熱插拔時檢測結果示意圖。
於t1時刻，第一訊號由高電平訊號變為低電平訊號，可理解，此時SAS/SATA硬碟機熱插拔，但由於第一訊號與第二訊號之電平變化不同步，此時第一訊號之電平狀態變化要早於第二訊號之電平狀態變化，第二訊號仍為高電平訊號，延時訊號亦為高電平訊號，此時控制電路20判定NVME硬碟機不在位，第一在位訊號為低電平訊號。
圖8所示為本申請一實施例提供之硬碟機在位檢測方法之熱拔出時檢測結果示意圖。於t4時刻，第二訊號由低電平訊號變為高電平訊號，可理解，此時SAS/SATA硬碟機熱拔出，但由於第一訊號與第二訊號之電平變化不同步，此時第二訊號之電平狀態變化要早於第一訊號之電平狀態變化，第一訊號仍為低電平訊號，延時訊號亦為低電平訊號，鎖存訊號保持前時刻之低電平訊號，此時控制電路20判定NVME硬碟機不在位，第一在位訊號為低電平訊號。
由此，於SAS/SATA硬碟機進行熱插拔時，根據第一、第二、延時訊號、鎖存訊號之電平狀態來判定NVME硬碟機之在位狀態，可消除由於第一訊號與第二訊號之電平變化不同步造成之干擾。
本技術領域之普通技術人員應當認識到，以上之實施方式僅是用以說明本申請，而並非用作為對本申請之限定，僅要於本申請之實質精神範圍 之內，對以上實施例所作之適當改變與變化均落於本申請要求保護之範圍之內。本技術領域之普通技術人員應當認識到，以上之實施方式僅是用以說明本申請，而並非用作為對本申請之限定，僅要於本申請之實質精神範圍之內，對以上實施例所作之適當改變與變化均落於本申請要求保護之範圍之內。
100:硬碟機在位檢測裝置
10:連接器
20:控制電路
30:供電電路
40:硬碟機
50:主機板
60:處理器
70:管理器

Claims (6)

  1. 一種硬碟機在位檢測裝置，其改良在於，包括：連接器，電連接於所述硬碟機，當第一類型之所述硬碟機連接到所述連接器時，所述連接器輸出低電平之第一訊號、第二訊號與第三訊號，當第二類型之所述硬碟機連接到所述連接器時，所述連接器輸出低電平之第一訊號、高電平之第二訊號與低電平之第三訊號，當沒有所述硬碟機連接到所述連接器時，所述連接器輸出高電平之第一訊號、第二訊號與第三訊號，所述第一訊號、第二訊號、第三訊號用以表示所述硬碟機之在位狀態與類型；控制電路，包括延時電路與鎖存電路，所述延時電路用以將所述第三訊號之下降沿延時並輸出為延時訊號，所述鎖存電路用以對所述第一訊號與所述第二訊號進行鎖存邏輯運算並輸出運算結果為鎖存訊號，其中，所述鎖存邏輯運算包括：若所述第一訊號與所述第二訊號均為相同電平狀態，所述鎖存訊號之電平狀態與所述第一訊號之電平狀態相同；若所述第一訊號與所述第二訊號之電平狀態不同，所述鎖存訊號之電平狀態不變；所述控制電路用以根據所述第一訊號、所述第二訊號、所述延時訊號與所述鎖存訊號之電平狀態確定所述硬碟機之在位狀態與類型，以修正由於所述第一訊號與所述第二訊號變化不同步而使所述控制電路確定所述硬碟機之在位狀態與類型發生錯誤，其中，所述控制電路根據所述第一訊號、所述第二訊號之低電平訊號確定所述第一類型之所述硬碟機在位，並根據所述第一訊號之低電平訊號、所述第二訊號之高電平訊號、所述延時訊號之低電平訊號與所述鎖存訊號之高電平訊號確定所述第二類型之所述硬碟機在位。
  2. 如請求項1所述之硬碟機在位檢測裝置，其中： 若所述控制電路確定所述第一類型之所述硬碟機在位，則所述控制電路輸出第一在位訊號之高電平訊號；若所述控制電路確定第二類型之硬碟機在位，則所述控制電路輸出第二在位訊號之高電平訊號。
  3. 如請求項1所述之硬碟機在位檢測裝置，其中：所述連接器還用以輸出第四訊號，當所述第三類型之硬碟機連接到所述連接器時，所述連接器輸出低電平之第四訊號，當所述第四類型之連接到所述連接器時，所述連接器輸出高電平之第四訊號；所述控制電路還用以根據所述第一訊號、第二訊號、第四訊號之電平狀態確定所述第三類型或第四類型之硬碟機之在位狀態與類型。
  4. 一種硬碟機在位檢測方法，其改良在於，包括：當第一類型之所述硬碟機連接於連接器時，所述連接器輸出低電平之第一訊號、第二訊號與第三訊號，當第二類型之所述硬碟機連接於所述連接器時，所述連接器輸出低電平之第一訊號、高電平之第二訊號與低電平之第三訊號，當沒有所述硬碟機連接於所述連接器時，所述連接器輸出高電平之第一訊號、第二訊號與第三訊號，所述第一訊號、第二訊號、第三訊號用以表示所述硬碟機之在位狀態與類型；將所述第三訊號之下降沿延時並輸出為延時訊號；對所述第一訊號與所述第二訊號進行鎖存邏輯運算並輸出運算結果為鎖存訊號；其中，所述鎖存邏輯運算包括：若所述第一訊號與所述第二訊號均為相同電平狀態，所述鎖存訊號之電平狀態與所述第一訊號之電平狀態相同；若所述第一訊號與所述第二訊號之電平狀態不同，所述鎖存訊號之電平狀態不變； 根據所述第一訊號、所述第二訊號、所述延時訊號與所述鎖存訊號之電平狀態確定所述硬碟機之在位狀態與類型，以修正由於所述第一訊號與所述第二訊號變化不同步而使確定所述硬碟機之在位狀態與類型發生錯誤，其中，根據所述第一訊號、所述第二訊號之低電平訊號確定所述第一類型之所述硬碟機在位，並根據所述第一訊號之低電平訊號、所述第二訊號之高電平訊號、所述延時訊號之低電平訊號與所述鎖存訊號之高電平訊號確定所述第二類型之所述硬碟機在位。
  5. 如請求項4所述之硬碟機在位檢測方法，其中：若確定所述第一類型之所述硬碟機在位，則所述連接器輸出第一在位訊號之高電平訊號；若確定所述第二類型之所述硬碟機在位，則所述連接器輸出第二在位訊號之高電平訊號。
  6. 如請求項4所述之硬碟機在位檢測方法，其中，所述硬碟機在位檢測方法還包括：當所述第三類型之硬碟機連接於所述連接器時，所述連接器輸出低電平之第四訊號，當所述第四類型之連接於所述連接器時，所述連接器輸出高電平之第四訊號；根據所述第一訊號、第二訊號、第四訊號之電平狀態確定所述第三類型或第四類型之硬碟機之在位狀態與類型。
TW110131504A 2021-08-06 2021-08-25 硬碟機在位檢測裝置及方法 TWI795886B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110902398.8 2021-08-06
CN202110902398.8A CN115705270A (zh) 2021-08-06 2021-08-06 硬盘在位检测装置及方法

Publications (2)

Publication Number Publication Date
TW202307832A TW202307832A (zh) 2023-02-16
TWI795886B true TWI795886B (zh) 2023-03-11

Family

ID=85177675

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110131504A TWI795886B (zh) 2021-08-06 2021-08-25 硬碟機在位檢測裝置及方法

Country Status (3)

Country Link
US (1) US12002494B2 (zh)
CN (1) CN115705270A (zh)
TW (1) TWI795886B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117971609B (zh) * 2024-03-29 2024-06-04 苏州元脑智能科技有限公司 一种解调电路及服务器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201732602A (zh) * 2016-01-15 2017-09-16 三星電子股份有限公司 版本儲存裝置及其方法
US20180024964A1 (en) * 2016-07-19 2018-01-25 Pure Storage, Inc. Disaggregated compute resources and storage resources in a storage system
CN111651335A (zh) * 2020-06-02 2020-09-11 深圳市同泰怡信息技术有限公司 一种硬盘盒
CN111930576A (zh) * 2020-07-09 2020-11-13 苏州浪潮智能科技有限公司 一种硬盘状态检测装置及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6718415B1 (en) * 1999-05-14 2004-04-06 Acqis Technology, Inc. Computer system and method including console housing multiple computer modules having independent processing units, mass storage devices, and graphics controllers
US6489414B1 (en) * 2001-06-06 2002-12-03 Equistar Chemicals, Lp Chelating pyrimidines as ligands for single-site olefin polymerization catalysts
US7525751B2 (en) * 2005-11-14 2009-04-28 Samsung Electronics Co., Ltd. Hard disk drive adapted to detect free-fall and perform emergency parking of read/write head prior to impact
US8671153B1 (en) * 2010-08-20 2014-03-11 Acqis Llc Low cost, high performance and high data throughput server blade
US9047907B2 (en) * 2011-06-23 2015-06-02 Western Digital Technologies, Inc. Electronic device avoiding false detection of free fall event based on detected operating modes
CN107870844A (zh) * 2017-10-16 2018-04-03 鸿富锦精密电子(天津)有限公司 硬盘状态侦测装置及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201732602A (zh) * 2016-01-15 2017-09-16 三星電子股份有限公司 版本儲存裝置及其方法
US20180024964A1 (en) * 2016-07-19 2018-01-25 Pure Storage, Inc. Disaggregated compute resources and storage resources in a storage system
CN111651335A (zh) * 2020-06-02 2020-09-11 深圳市同泰怡信息技术有限公司 一种硬盘盒
CN111930576A (zh) * 2020-07-09 2020-11-13 苏州浪潮智能科技有限公司 一种硬盘状态检测装置及方法

Also Published As

Publication number Publication date
TW202307832A (zh) 2023-02-16
US12002494B2 (en) 2024-06-04
CN115705270A (zh) 2023-02-17
US20230050294A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
US8898358B2 (en) Multi-protocol communication on an I2C bus
JP3251830B2 (ja) Ｐｃｉパリティ・エラーに応答する構成を有するｐｃｉ／ｉｓａブリッジ
US9164862B2 (en) System and method for dynamically detecting storage drive type
CN107066746B (zh) 基于i2c接口通过cpld来实现pca9555功能的方法
US20080201512A1 (en) Serial attached scsi backplane and detection system thereof
US10088514B2 (en) Orientation indicator with pin signal alteration
US11513981B2 (en) PCIe link management without sideband signals
US7643958B2 (en) Method and system for validating PCI/PCI-X adapters
TWI795886B (zh) 硬碟機在位檢測裝置及方法
US11144410B2 (en) System and method to dynamically increase memory channel robustness at high transfer rates
TWI710911B (zh) 電子系統、主機端裝置及控制方法
US6523071B1 (en) Process and apparatus for configuring the direct memory access transfer mode of a motherboard or host computer
US20120278662A1 (en) Methods and structure for debugging ddr memory of a storage controller
US8943255B2 (en) Methods and structure for accounting for connection resets between peripheral component interconnect express bridges and host devices
US11880289B2 (en) Auto-detection of interconnect hangs in integrated circuits
CN116539992A (zh) 存储设备在位稳定状态检测装置、方法、逻辑模块及介质
TW202115569A (zh) 硬碟安裝檢測系統
JPH11316633A (ja) デファレンシャル・デバイスとシングル・エンデッド・デバイスとの接続装置
US11915780B2 (en) Device ID setting method and electronic device applying the device ID setting method
CN107885638A (zh) 硬盘背板
TWI796015B (zh) 自動識別伺服器ＰＣＩｅ配置之方法及伺服器
US20210286744A1 (en) Programmable input/output port
JP2000299694A (ja) デ−タ転送システムおよび転送エラー検出方法
Kumar HD Video Data Transaction using Bus Mastering DMA through PCI express
KR940007572B1 (ko) 멀티 프로세서의 펜디드 프로토콜 시스템에서의 전송오류 처리 방법