JPH0324608A - 拡張機能ボード - Google Patents

拡張機能ボード

Info

Publication number
JPH0324608A
JPH0324608A JP2144587A JP14458790A JPH0324608A JP H0324608 A JPH0324608 A JP H0324608A JP 2144587 A JP2144587 A JP 2144587A JP 14458790 A JP14458790 A JP 14458790A JP H0324608 A JPH0324608 A JP H0324608A
Authority
JP
Japan
Prior art keywords
connector
board
slot
contacts
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2144587A
Other languages
English (en)
Other versions
JPH0580008B2 (ja
Inventor
Andrew B Mcneill
アンドリユー・ボイス・マクニイール
Thomas H Newsom
トーマス・ハロルド・ニユーソム
Neal A Osborn
ニイール・アレン・オズボーン
Eddie M Reid
エデイル・ミラー・レイド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0324608A publication Critical patent/JPH0324608A/ja
Publication of JPH0580008B2 publication Critical patent/JPH0580008B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S439/00—Electrical connectors
    • Y10S439/955—Electrical connectors including electronic identifier or coding means

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ．産業上の利用分！ｆ 本発明はコンピュータに関し、特に機能を高度化するた
めにコンピュータのスロットに差し込まれる拡張機能ボ
ードに関する． Ｂ．従来の技術 本出願人のＰＳ／２　（商標）などのフンビュータに、
バス・コネクタを含むスロットを設けることによって、
関連する回路を載せた拡張機能ボードをコンピュータ・
バスに．接続して、コンピュータの能力の増大を図るこ
とはよく知られている．このよう々スロットは、拡張機
能ボードを物理的にサポートするものであり、バス・コ
ネクタは、拡張機能ボードがスロットに完全に差し込ま
れたときにボード上のコネクタと係合するようになって
いる． ＩＢＭ　　ＰＳ／２モデル８０など，ある種のコンピュ
ータでは、各スロットにサイズの異なる２つのバス・コ
ネクタが取り付けられている．このようにコネクタが異
なるのは、データとメモリ・アドレスの指定に割り当て
られるパラレル・ビットの個数が異なるからである．ビ
ットは普通，８の倍数で割り当てられ，モデル８０の場
合は、データとアドレス指定に１６パラレル・ビットを
当てるスロットおよび３２パラレル・ビットを当てるス
ロットがある．また、バスを通して送られるコマンドが
いつｌ６または３２ビットのコマンドかを示すフラグ・
ビット位置（論理ｌ＝３２ビット、論理０＝１６ビット
など）を与えることによって、１６ビットのスロットに
あるボードが範囲外のコマンドを検出して、処置を避け
ることもよく知られている．これにより、１６ビット・
ボードが、コマンドやアドレスの一部だけをチェックし
て誤った処置を取るような状況を避けることができる． Ｃ．発明が解決しようとする課題 しかし，このフラグ・ビット位置は，３２ビット・ボー
ドが１６ビット・ボードに差し込まれた場合は何の保護
手段も提供しない．その場合，ボードは，あたかも３２
ビット・スロットにあるかのように機能し、バス・コネ
クタ上に存在しない位置のバイナリ信号を誤って解釈す
ることになる． サイズの異なる２本のデータ・バスの間でデタを転送す
ることも知られているが、このような転送は、バスの定
義はいずれのバスで６同じと認識する固定されたインタ
フエイス・ロジックによって行われるのが通常である． 本発明の目的は、スロット位置に合わせて自分をカスタ
マイズするコンピュータ用拡張機能ボードを提供するこ
とにある． 本発明の他の目的は、バス幅の狭いボードを受けるスロ
ット内に自分が存在することを検出する拡張機能ボード
を提供することにある．本発明の他の目的は、狭いバス
幅用のスロット内に自分が存在することを認識し、この
ようなスロットに適したコマンドを実行する拡張機能ボ
ードを提供することにある． Ｄ、課題を解決するための手段 本発明により，通常はステータス情報が得られない条件
を検出して、スロットのバス幅を示スバイナリ信号が与
えられるようにその条件に応答するための特殊回路を含
む拡張機能ボードが提供される，良好な実施例では，直
流電源を基にして、バス幅を示す論理信号が生成され、
ボードは、それが差し込まれたスロットのバス構成のア
ドレス指定範囲に含まれないメモリ位置がアドレス指定
されるのを防ぐように，コマンドに対する自己の応答を
制限する． Ｅ．実施例 第１図の拡張機能ボード１０は、ボード・コネクタｌ２
によってホスト・システム３０に接続される．コネクタ
１２はシステム・コネクタ３２と係合して、システム・
バス３４からｆｆｆｉ号と電力の供給を受ける．ホスト
・システムは、ＩＢＭ１）　Ｓ　／　２コンピュータな
どのシステムに代表されるように、システム・バス３４
に接続された中央プロセッサ３６とシステム・メモリ３
８を含む． ボード・コネクタｌ２からの信号はインタフェース・レ
ジスタｌ４に入る．レジスタ１４は、ローカル・バス１
８を介してローカル・プロセッサｌ６によってアクセス
される．システム・メモリ２０と拡張機能ドライバ２２
もローカル・バスｌ８に接続され、ローカル・プロセッ
サｌ６およびシステム・メモリ２０とともに，拡張機能
回路２日全体の一部とみることもできる．拡張機能ドラ
イバ２２は、ボードによって異なり、たとえば、Ｓ　Ｃ
　Ｓ　Ｉ　　（　Ｓ＋ｓａｌｌ　（：ｏｍｐｕｔｅｒ　
Ｓｙｓｔｅａ＋Ｉｎｔｅｒｆａｃｅ　）に準拠するディ
スク・ドライブなどの外部デバイス４０を制御する場合
がある．コンバータ回路２４は、ボード・コネクタｌ２
に接続され，ローカル・バスｌ８に信号を供給する．第
２図の拡張機能ボード１０は、頑丈な回路ボード材であ
るバネル１１を含む．ボード・コネクタｌ２のコンタク
トｌ３はそれぞれ，バネルｌｌの一端に所定の間隔で並
ぶ《コンタクト数は、説明の便宜上、実施例として望ま
しい個数よりも少なくしてある）。システム・コネクタ
３２は、ブレーナ・ボード３３に装着され、ボード・コ
ネクタｌ２の全長にわたってコンタクトｌ３と係合する
コンタクトＣ図示なし｝を備え、受けスロット４２を構
成する．ボード・コネクタｌ２は、オス型ボード・エッ
ジ・コネクタが望ましく、その場合、システム・コネク
タ３２はメス型ボード・エッジ・コネクタになる．第３
図は、第２図と対照的に，簡略化したシステム・コネク
タ３２′を示す．この図の内容から、本発明で取り上げ
る問題が生じる． 第４図と第５図は、代表的なコネクタ３２゜３２（それ
ぞれｌ６ビット，３２ビットの動作をサポートする）の
コンタクト位置を示す．第６Ａ図と第６Ｂ図は，システ
ム・バス３４（第１図参ｒ＠．）がマイクロチャネルの
バス仕様に１！拠するとした場合のコンタクトｌ２の配
置を示す．Ａはアドレス位置、Ｄはデータ位置を示す．
このような系統については、「パーソナル・システム／
２ハードウェア・インタフエイス・テクニカル・レファ
レンスＪ　　（　Ｐｅｒｓｏｎａｌ　ＳｙｓＬｅｓ　／
　２　　ＨａｒｄｗａｒｅＩｎＬｅｒ４ａｃｅ　Ｔｅｃ
ｈｎｉｃａｌ　Ｒｅｆｅｒｅｎｃｅ）マニュアルに説明
がある． 第７図は，本発明の実施例によるコンバータ回路２４が
、特定のコンタクト１３ｆ第６Ｂ図のＡ７７）に接続さ
れた状態を示す．これは、１６ビットのシステム・コネ
クタ３２゛　（第３図参照）には係合しないが、３２ビ
ット・コネクタ３２（第２図参！＠）を通じてＤｅｌ２
ボルト電源につながる．抵抗ｉ６０．６２は、分圧器と
して働き、タップ６４において論理信号を出力する．こ
の信号は、タップ６４から制御イ３号として，ローカル
・バスｌ８を介してプロセッサ１６（第１図参照）の入
力ボートに供給される． ホスト・システム３０（第ｌ図参照）からのコマンドを
実行する通常の動作シーケンスを第８図に示す．この論
理は，第１図に示したプログラマブル・プロセッサｌ６
を用いて実現するのが望ましい．プロセッサｌ６はＩｎ
ｔｅｌ　　８０３２プロセッサなどが使用できる．コマ
ンドは最初に、論理ブロック８０によってレジスタｌ４
からアクセスされる．次に、論理８２に従って処理され
る．論理８２は、特定の拡張機能ボード（ｌＯ）の機能
に応じて、設計担当者などによって開発されるものであ
る．次に、論理８４が処理サイクルを終え，次のコマン
ドの処理に備える．第９図は、第８図の論理に変更を加
えたものである．論理８０に従ってコマンドが処理され
た後，バス３４（第１図＠照）に出力することをコマン
ドによって要求されるメモリ・アドレスが、すべて抽出
され、１６ビットのアドレス指定の限度である１　６Ｍ
Ｂを超えるかどうかが調べられる．超える場合．論理９
４は．コンバータ回路２４の出力をみて、アドレスがス
ロットのアドレス限界を超えるかどうかを判定する．こ
の出力が論理０で、アドレスがスロットの限界を超える
場合にのみ、カードが論理９６を使用することによって
コマンドを拒否する． 第１０図は、制御ブロック形式のコマンドを処理する論
理を示す．この論理は初めに、制御ブロックをアクセス
するアドレスを受信する．コンパータ回路２４の出力の
値は、論理１０４においてアクセスされ、論理１０６に
おいてテストされる．スロットがアドレス指定を制限す
る場合、制御ブロックのアドレスが論理１０８でテスト
され、スロット・タイムを超える場合は、一理１１０に
よってエラー・メッセージがホスト・システム３０へ送
られる．他の場合，論理１１２が制御ブロックをフェッ
チする． 第１１図は、第ｌＯ図の論理を補足し、制御ブロックに
必要な論理である．コマンドは、論理ｌｌ１においてメ
モリ２０に入る．コンバータ出力信号は、論理１１３で
読み込まれ、この信号が，論理１１４でアドレス指定の
制限されたスロットを示す場合は、コマンドのタイプが
１回以上のメモリ・アクセス動作を伴うものかどうかが
論理１１６において判定される．その通りであれば、ア
ドレスがスロットの限界を超えるかどうかが論理１１８
において調べられる．スロットの限界を超えるアドレス
が存在する場合，エラー・メッセージが論理１２０によ
ってホスト・システム３０に送られる．他の場合、コマ
ンドが論理１２２によって実行される．
【図面の簡単な説明】
第１図は，コマンドをテストする論理をプログラマブル
・ローカル・プロセッサによって実現できる拡張機能ボ
ードに接続されたホスト・システムの構成要素を示すブ
ロック図である．第２図は，本発明による拡張機能ボー
ドが、このボードに合わせて設計された完全なコンタク
ト・セットを備えるコネクタを持つスロットに差し込ま
れる様子を示す図である． 第３図は、本発明による拡張機能ボードが、コネクタ・
コンタクト・セットの一部がシステム・コネクタのコン
タクトに係合しないスロットに差し込まれる様子を示す
図である． 第４図と第５図は，それぞれ１６ビットと３２ビットの
コネクタを簡略化した図である．第６Ａ図と第６Ｂ図は
．ＩＢＭ　　ＰＳ／２コンピュータに採用されているマ
イクロチャネル・アーキテクチャによる１６ビットのバ
ス幅に対応したシステム・コネクタのビン配置を示す概
略図である． 第７図は、本発明によるコンバータ回路の実施例を示す
回路図である． 第８図１ｔ、従来の拡張機能ボードにおける拡張機能回
路の一般的なコマンド処理を示す流れ図である． 第９図は、正しく実行されないコマンドを拒否するため
の本発明の実施例によるコマンド・テストを第８図に加
えた流れ図である． 第１０図は、ホスト・システムによって受信されたある
種の実行不可能なコマンドをテストする汎用プロセッサ
によって実現される論理の流れ図である． 第１１図は、ホスト・システムによって受信された実行
不可能なコマンドを識別する論理を示す流れ図である． ｖ−１閏 第３図 第６Ａ図 ′＄５１！ｌ 審６Ｂ図 フ：／ｙク｝Ａ７７へ ＃−７（２） メ１ｏ図

Claims (3)

    【特許請求の範囲】
  1. （１）抜き差し可能な回路ボードを受け取る複数のスロ
    ットを備え、各スロットにはシステム・コネクタが設け
    られ、該システム・コネクタのコネクタ・コンタクト構
    成は少なくとも２種類あってコンタクトが前記スロット
    において所定の位置を占めるコンピュータ・システムに
    使用される拡張機能ボードであって、 前記スロットに差し込むことができ、前記コンピュータ
    ・システムと協働するための拡張機能回路を備えるサポ
    ート・パネルと、 前記パネルに取付けられ、複数のコンタクトを備えてい
    て、前記パネルが差し込まれたスロットのシステム・コ
    ネクタが第１のコネクタ・コンタクト構成を有していた
    場合は、前記複数のコンタクトは当該システム・コネク
    タのコンタクトと係合し、当該システム・コネクタが第
    ２のコネクタ・コンタクト構成を有していた場合は、一
    部のコンタクトだけが当該システム・コネクタのコンタ
    クトと係合するボード・コネクタと、 前記第１の構成を有するシステム・コネクタの所定のコ
    ンタクトと係合するが、前記第２の構成を有するシステ
    ム・コネクタのコンタクトとは係合しない、前記ボード
    ・コネクタのコンタクトに接続され、前記パネルが差し
    込まれたスロットのコネクタ構成を検出するコンバータ
    回路と、前記コンバータ回路の出力に応答して前記拡張
    機能回路の動作を選択的に変更する論理手段と、 を具備する拡張機能ボード。
  2. （２）前記所定のコンタクトには一定の電圧がかけられ
    、前記コンバータ回路が分圧回路で構成されている、請
    求項１に記載の拡張機能ボード。
  3. （３）前記論理手段は、前記コンピュータ・システムか
    らのコマンドが、前記第２の構成では実行できない動作
    に対するものであるか否かをテストし、もしそうであれ
    ば、前記コンピュータ・システムにエラー・メッセージ
    を送る、請求項１又は２に記載の拡張機能ボード。
JP2144587A 1989-06-12 1990-06-04 拡張機能ボード Granted JPH0324608A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/365,269 US5119498A (en) 1989-06-12 1989-06-12 Feature board with automatic adjustment to one of two bus widths based on sensing power level at one connection contact
US365269 1989-06-12

Publications (2)

Publication Number Publication Date
JPH0324608A true JPH0324608A (ja) 1991-02-01
JPH0580008B2 JPH0580008B2 (ja) 1993-11-05

Family

ID=23438162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2144587A Granted JPH0324608A (ja) 1989-06-12 1990-06-04 拡張機能ボード

Country Status (10)

Country Link
US (1) US5119498A (ja)
EP (1) EP0403117B1 (ja)
JP (1) JPH0324608A (ja)
CA (1) CA2018072C (ja)
CZ (1) CZ284019B6 (ja)
DD (1) DD295039A5 (ja)
DE (2) DE69023701T2 (ja)
HU (1) HUT57921A (ja)
PL (1) PL163268B1 (ja)
RU (1) RU2009539C1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7565220B2 (en) 2006-09-28 2009-07-21 Lam Research Corporation Targeted data collection architecture
US7672747B2 (en) 2000-03-30 2010-03-02 Lam Research Corporation Recipe-and-component control module and methods thereof
US7814046B2 (en) 2006-09-29 2010-10-12 Lam Research Corporation Dynamic component-tracking system and methods therefor

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329634A (en) * 1991-12-02 1994-07-12 International Business Machines Corp. Computer system with automatic adapter card setup
JPH0821015B2 (ja) * 1992-01-20 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータならびにそのシステム再構成化装置および方法
US5454081A (en) * 1992-08-28 1995-09-26 Compaq Computer Corp. Expansion bus type determination apparatus
US5810741A (en) * 1992-11-05 1998-09-22 Synectics Medical Ab Method of measuring respiration and respiratory effort using plural catheters
US5477860A (en) * 1992-11-05 1995-12-26 Synectics Medical, Inc. Catheter for measuring respiration and respiratory effort
US5438985A (en) * 1993-01-25 1995-08-08 Synectics Medical, Incorporated Ambulatory recording of the presence and activity of substances in gastro-intestinal compartments
US5551425A (en) * 1993-05-13 1996-09-03 Synectics Medical, Inc. Potential difference and perfusion pressure catheter
US5657759A (en) * 1993-05-13 1997-08-19 Synectics Medical, Incorporated Measurement of gastric emptying and gastrointestinal output
JP3483594B2 (ja) * 1993-07-20 2004-01-06 富士通株式会社 半導体装置
US5477854A (en) * 1993-09-16 1995-12-26 Synectics Medical, Inc. System and method to monitor gastrointestinal Helicobacter pylori infection
US5507289A (en) * 1993-09-16 1996-04-16 Synectics Medical, Inc. System and method to diagnose bacterial growth
US5833625A (en) * 1993-10-21 1998-11-10 Synectics Medical Ab Ambulatory reflux monitoring system
US5479935A (en) * 1993-10-21 1996-01-02 Synectics Medical, Inc. Ambulatory reflux monitoring system
US5630099A (en) * 1993-12-10 1997-05-13 Advanced Micro Devices Non-volatile memory array controller capable of controlling memory banks having variable bit widths
US6092139A (en) * 1994-03-11 2000-07-18 Crane, Jr.; Stanford W. Passive backplane capable of being configured to a variable data path width corresponding to a data size of the pluggable CPU board
WO1995024729A2 (en) * 1994-03-11 1995-09-14 The Panda Project Modular architecture for high bandwidth computers
US5680536A (en) * 1994-03-25 1997-10-21 Tyuluman; Samuel A. Dual motherboard computer system
US5577213A (en) * 1994-06-03 1996-11-19 At&T Global Information Solutions Company Multi-device adapter card for computer
DE69520706T2 (de) 1994-06-03 2001-08-02 Hyundai Electronics America, Milpitas Herstellungsverfahren für einen elektrischen Vorrichtungs-Adapter
US5506815A (en) * 1995-01-19 1996-04-09 Etron Technology Inc. Reconfigurable multi-user buffer memory particularly for signal processing system
US5909571A (en) * 1995-05-01 1999-06-01 Apple Computer, Inc. Clock distribution for processor and host cards
WO1996035177A1 (en) * 1995-05-01 1996-11-07 Apple Computer, Inc. A modular system utilizing interchangeable processor cards
US5596169A (en) * 1995-05-12 1997-01-21 Iomega Corporation Combined SCSI/parallel port cable
JPH09204243A (ja) * 1996-01-29 1997-08-05 Fujitsu Ltd データ転送方法
US5832244A (en) * 1996-02-20 1998-11-03 Iomega Corporation Multiple interface input/output port for a peripheral device
US5920731A (en) * 1997-02-21 1999-07-06 Vlsi Technology, Inc. Single-housing electrical device self-configurable to connect to PCMCIA compliant or non-PCMCIA compliant host interfaces
EP0887737B1 (en) * 1997-06-26 2003-01-22 Hewlett-Packard Company, A Delaware Corporation Reversible connectors
US5978861A (en) 1997-09-30 1999-11-02 Iomega Corporation Device and method for continuously polling for communication bus type and termination
WO1999021127A1 (fr) * 1997-10-17 1999-04-29 I-O Data Device Inc. Support sous forme de carte et carte pour ordinateur personnel
US6146150A (en) * 1998-11-24 2000-11-14 International Business Machines Corporation Circuit card with separate interfaces for different bus architectures
US6487715B1 (en) * 1999-04-16 2002-11-26 Sun Microsystems, Inc. Dynamic code motion optimization and path tracing
GB2356715A (en) * 1999-11-25 2001-05-30 Nmi Electronics Ltd Single board computer module
US6640273B1 (en) 2000-01-05 2003-10-28 Tektronix, Inc. Apparatus for data bus expansion between two instrument chassis
US20020063716A1 (en) * 2000-11-30 2002-05-30 Palm, Inc. Control of color depth in a computing device
US6961790B2 (en) * 2001-06-29 2005-11-01 Motorola, Inc. Self-extracting re-configurable interface used in modular electronic architecture
US7362589B2 (en) * 2005-01-18 2008-04-22 Hewlett-Packard Development Company, L.P. Circuit board adapted to couple to different types of add-in cards
US7995050B2 (en) * 2006-12-27 2011-08-09 Hewlett-Packard Development Company, L.P. Power saving display

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01180026A (ja) * 1988-01-11 1989-07-18 Nec Corp 汎用入出力インタフェース接続方式

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4126897A (en) * 1977-07-05 1978-11-21 International Business Machines Corporation Request forwarding system
JPS5454536A (en) * 1977-10-08 1979-04-28 Fujitsu Ltd Data processor
US4447878A (en) * 1978-05-30 1984-05-08 Intel Corporation Apparatus and method for providing byte and word compatible information transfers
US4291370A (en) * 1978-08-23 1981-09-22 Westinghouse Electric Corp. Core memory interface for coupling a processor to a memory having a differing word length
US4309754A (en) * 1979-07-30 1982-01-05 International Business Machines Corp. Data interface mechanism for interfacing bit-parallel data buses of different bit width
US4443864A (en) * 1979-10-09 1984-04-17 Texas Instruments Incorporated Memory system for microprocessor with multiplexed address/data bus
US4306298A (en) * 1979-10-09 1981-12-15 Texas Instruments Incorporated Memory system for microprocessor with multiplexed address/data bus
US4471458A (en) * 1981-06-18 1984-09-11 Allied Corporation Computer interface
GB2101370A (en) * 1981-06-26 1983-01-12 Philips Electronic Associated Digital data apparatus with memory interrogation
US4500933A (en) * 1982-04-02 1985-02-19 Ampex Corporation Universal interface unit
US4667305A (en) * 1982-06-30 1987-05-19 International Business Machines Corporation Circuits for accessing a variable width data bus with a variable width data field
US4751671A (en) * 1983-02-14 1988-06-14 Prime Computer, Inc. Size configurable data storage system
US4675808A (en) * 1983-08-08 1987-06-23 American Telephone And Telegraph Company At&T Bell Laboratories Multiplexed-address interface for addressing memories of various sizes
US4739475A (en) * 1983-09-20 1988-04-19 Mensch Jr William D Topography for sixteen bit CMOS microprocessor with eight bit emulation and abort capability
JPS60204052A (ja) * 1984-03-28 1985-10-15 Fanuc Ltd 入出力ボ−ドのアドレス選択方式
KR900007564B1 (ko) * 1984-06-26 1990-10-15 모토로라 인코포레이티드 동적 버스를 갖는 데이터 처리기
US4716527A (en) * 1984-12-10 1987-12-29 Ing. C. Olivetti Bus converter
US4683534A (en) * 1985-06-17 1987-07-28 Motorola, Inc. Method and apparatus for interfacing buses of different sizes
JPS6219904A (ja) * 1985-07-18 1987-01-28 Diesel Kiki Co Ltd マイクロプロセツサを用いた制御装置
JPH0772886B2 (ja) * 1986-08-01 1995-08-02 インターナショナル・ビジネス・マシーンズ・コーポレーション データ処理システム
US5023823A (en) * 1986-11-07 1991-06-11 Norand Corporation Multiple channel communications system and packaging configuration therefor
US4803623A (en) * 1986-10-31 1989-02-07 Honeywell Bull Inc. Universal peripheral controller self-configuring bootloadable ramware
US4779190A (en) * 1986-12-03 1988-10-18 Ncr Corporation Communication bus interface
JPS6422107A (en) * 1987-07-17 1989-01-25 Oki Electric Ind Co Ltd Voltage level detecting circuit
US4991085A (en) * 1988-04-13 1991-02-05 Chips And Technologies, Inc. Personal computer bus interface chip with multi-function address relocation pins
US4885482A (en) * 1988-07-13 1989-12-05 Compaq Computer Corporation Multiple computer interface circuit board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01180026A (ja) * 1988-01-11 1989-07-18 Nec Corp 汎用入出力インタフェース接続方式

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7672747B2 (en) 2000-03-30 2010-03-02 Lam Research Corporation Recipe-and-component control module and methods thereof
US7565220B2 (en) 2006-09-28 2009-07-21 Lam Research Corporation Targeted data collection architecture
US7814046B2 (en) 2006-09-29 2010-10-12 Lam Research Corporation Dynamic component-tracking system and methods therefor
US8010483B2 (en) 2006-09-29 2011-08-30 Lam Research Corporation Component-tracking system and methods therefor
US8295963B2 (en) 2007-03-29 2012-10-23 Lam Research Corporation Methods for performing data management for a recipe-and-component control module

Also Published As

Publication number Publication date
DE4017902C2 (ja) 1992-03-12
EP0403117B1 (en) 1995-11-22
RU2009539C1 (ru) 1994-03-15
EP0403117A1 (en) 1990-12-19
CZ284019B6 (cs) 1998-07-15
CA2018072C (en) 1993-08-24
JPH0580008B2 (ja) 1993-11-05
DD295039A5 (de) 1991-10-17
HU903801D0 (en) 1990-11-28
US5119498A (en) 1992-06-02
DE4017902A1 (de) 1990-12-20
DE69023701T2 (de) 1996-06-20
HUT57921A (en) 1991-12-30
PL285595A1 (en) 1991-04-08
CS9002917A2 (en) 1991-11-12
PL163268B1 (en) 1994-02-28
CA2018072A1 (en) 1990-12-12
DE69023701D1 (de) 1996-01-04

Similar Documents

Publication Publication Date Title
JPH0324608A (ja) 拡張機能ボード
US5878238A (en) Technique for supporting semi-compliant PCI devices behind a PCI-to-PCI bridge
US5758099A (en) Plug and play protocol for bus adapter card
US6487610B2 (en) Direct processor access via an external multi-purpose interface
EP1088274B1 (en) Verification of compatibility between modules
KR100351653B1 (ko) 메모리 모듈 식별 장치 및 방법
US5329634A (en) Computer system with automatic adapter card setup
US6766401B2 (en) Increasing control information from a single general purpose input/output (GPIO) mechanism
US6751740B1 (en) Method and system for using a combined power detect and presence detect signal to determine if a memory module is connected and receiving power
US5163145A (en) Circuit for determining between a first or second type CPU at reset by examining upper M bits of initial memory reference
US8015448B2 (en) System and method for conducting BIST operations
US6728822B1 (en) Bus bridge circuit, information processing system and cardbus controller
US5485585A (en) Personal computer with alternate system controller and register for identifying active system controller
US6948020B1 (en) Method and system for increasing control information from GPIOs
US5594879A (en) Method of and apparatus for arbitrarily disabling under processor control individual slots on a computer bus
US6081861A (en) PCI migration support of ISA adapters
US7159104B2 (en) Simplified memory detection
CN110765038B (zh) 处理器与lpc设备的通信方法、装置和存储介质
CN115705270A (zh) 硬盘在位检测装置及方法
US6865693B1 (en) System and method for debugging multiprocessor systems
EP0556138B1 (en) A bus for connecting extension cards to a data processing system and test method
US9047987B2 (en) Multiple access test architecture for memory storage devices
CN115237839A (zh) 一种在pcie外插卡中识别pcie设备的装置和方法
US6239714B1 (en) Controller for use in an interconnection system
TWI412926B (zh) 測試裝置的識別碼的自動配置方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees