CN115602114A - 像素电路和包括该像素电路的显示装置 - Google Patents

像素电路和包括该像素电路的显示装置 Download PDF

Info

Publication number
CN115602114A
CN115602114A CN202210680898.6A CN202210680898A CN115602114A CN 115602114 A CN115602114 A CN 115602114A CN 202210680898 A CN202210680898 A CN 202210680898A CN 115602114 A CN115602114 A CN 115602114A
Authority
CN
China
Prior art keywords
voltage
gate
node
pixel circuit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210680898.6A
Other languages
English (en)
Inventor
朴帝薰
刘载星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210170674A external-priority patent/KR20230009256A/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN115602114A publication Critical patent/CN115602114A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

公开了一种像素电路和包括该像素电路的显示装置。所述像素电路包括：驱动元件，所述驱动元件包括连接到第一节点的第一电极、连接到第二节点的第一栅电极、连接到第三节点的第二电极以及被施加预设电压的第二栅电极；发光元件，所述发光元件包括连接到第四节点的阳极和被施加低电位电源电压的阴极，所述发光元件根据来自驱动元件的电流被驱动；连接在第一节点和第二节点之间的第一开关元件；连接在第三节点和第四节点之间的第二开关元件；其与驱动元件的第一栅电极连接并被施加像素数据的数据电压的第一电容器；以及连接到第三节点并被施加预设电压的第二电容器。

Description

像素电路和包括该像素电路的显示装置
技术领域
本公开涉及一种像素电路和包括该像素电路的显示装置。
背景技术
根据发光层的材料，电致发光显示装置大致分为无机发光显示装置和有机发光显示装置。有源矩阵型的有机发光显示装置包括自身发光的有机发光二极管(下文称为“OLED”)，并且具有响应速度快且发光效率、亮度和视角大的优点。在有机发光显示装置中，OLED形成在每个像素中。有机发光显示装置不仅具有快的响应速度、优异的发光效率、亮度和视角，而且具有优异的对比度和颜色再现性，因为它可以以全黑表示黑色灰度级。
电致发光显示装置的像素电路包括用作发光元件的OLED和用于驱动OLED的驱动元件。驱动元件的电特性可能由于驱动元件的劣化而改变。在这种情况下，因为在屏幕上再现的图像的质量降低，所以需要补偿驱动元件的电特性。具体地，当驱动元件的阈值电压偏移时，当偏移范围超过能够感测的电压时，难以感测驱动元件的阈值电压。
例如，在驱动元件被实现为包括氧化物半导体的晶体管的情况下，如果晶体管的阈值电压接近0V，则难以补偿驱动元件的阈值电压的偏移。
当显示装置的驱动频率增加或显示装置的分辨率增加时，一个水平周期变小。在这种情况下，补偿性能因为用于感测和采样驱动元件的阈值电压的时间不足而劣化，使得难以实现黑色灰度级的亮度。
发明内容
本公开旨在解决上述需要和/或问题。本公开提供一种能够对驱动元件的阈值电压进行精确采样的像素电路，并且还提供一种包括所述像素电路的显示装置。
本公开所要解决的问题不限于上述问题，并且根据以下描述，本领域技术人员将清楚地理解未提及的其他问题。
根据本公开的实施方式的像素电路包括：驱动元件，该驱动元件包括与第一节点连接的第一电极、与第二节点连接的第一栅电极、与第三节点连接的第二电极以及被施加预设电压的第二栅电极；发光元件，该发光元件包括与第四节点连接的阳极和被施加低电位电源电压的阴极，所述发光元件根据来自所述驱动元件的电流被驱动；连接在所述第一节点和所述第二节点之间的第一开关元件；连接在所述第三节点和所述第四节点之间的第二开关元件；与所述驱动元件的所述第一栅电极连接并被施加像素数据的数据电压的第一电容器；以及与所述第三节点连接并被施加所述预设电压的第二电容器。
根据本公开的实施方式的显示装置包括：显示面板，在该显示面板中设置有多条数据线、与数据线交叉的多条栅极线、被施加像素驱动电压的第一电源线、被施加初始化电压的第二电源线、被施加参考电压的第三电源线、被施加低电位电源电压的第四电源线、与数据线、栅极线和电源线连接的多个像素电路；向所述数据线提供像素数据的数据电压的数据驱动器；以及向所述栅极线提供栅极信号的栅极驱动器。
本公开可以通过使用二极管连接电路将预设电压施加到内部补偿电路中的驱动元件的第二栅电极来将驱动元件的阈值电压偏移到能够感测的电压范围。结果，通过将偏移到0V或更小的电压的驱动元件的阈值电压偏移到能够感测的电压，本公开可以感测驱动元件的阈值电压并补偿驱动元件的阈值电压。
本公开可以通过使用阈值电压偏移到0V或更小的电压的氧化物TFT作为像素电路的驱动元件来降低功耗，提高显示面板的可靠性，并确保构成像素电路的元件的可靠性。
通过将应用了内部补偿电路的像素电路中的采样步骤和寻址步骤分开，本公开可以确保对驱动元件的阈值电压进行采样所需的足够时间，解决实现黑色亮度和补偿性能劣化的问题，允许显示装置的高速驱动，并且在高分辨率和高速驱动显示装置中提高图像质量。
本公开可以优化绝缘层的厚度，从而增加引起驱动元件的阈值电压偏移的电压的影响。
本公开可以通过在低速驱动模式下分配阳极复位帧来实现无闪烁的图像质量。
本公开可以在初始化步骤之前分配复位步骤以复位先前帧中的像素电路，从而防止在当前帧中施加到像素电路的电压的改变。
本公开可通过改变栅极电压或数据电压来抵消在像素电路中切换二极管连接的开关元件的截止期间产生的回扫(kickback)电压根据取决于开关元件的累积驱动时间而增加的阈值电压而增加的现象，由此减少对驱动元件的阈值电压进行采样的时间误差。
本公开的效果不限于上述效果，并且根据以下描述和所附权利要求，本领域技术人员将清楚地理解未提及的其他效果。
附图说明
通过参考附图详细描述本公开的示例性实施方式，本公开的上述和其他目的、特征和优点对于本领域普通技术人员将变得更加明显，其中：
图1A是示出根据本公开的一个实施方式的显示装置的框图；
图1B是示出图1A所示的显示面板的截面结构的截面图；
图2是示出根据本公开的一个实施方式的像素电路的电路图；
图3是示出用于验证将图2所示的驱动元件的阈值电压偏移Vbs的效果的模拟结果的图；
图4是示意性地示出驱动元件的截面结构的截面图；
图5是示出根据本公开的另一实施方式的像素电路的电路图；
图6是示出根据本公开的一个实施方式的驱动像素电路的方法的波形图；
图7是示出图5所示的像素电路的初始化步骤的电路图；
图8是示出图5所示的像素电路的采样步骤的电路图；
图9是示出图5所示的像素电路的寻址步骤的电路图；
图10是示出图5所示的像素电路的发光步骤的电路图；
图11是示出正常驱动模式和低速驱动模式下的刷新率的图；
图12是示出在正常驱动模式和低速驱动模式下施加到像素电路的信号的波形图；
图13是示出根据本公开的另一实施方式的驱动像素电路的方法的波形图；
图14是示出像素电路的复位步骤的电路图；
图15是示出在像素电路中随着采样开关元件的累积驱动时间增加而增加的回扫电压的波形图；
图16至图18是示出随着像素电路的累积驱动时间增加而变化的栅极电压和数据电压的示例的波形图；并且
图19是说明适用于本公开的像素电路的另一示例的电路图。
具体实施方式
从以下参照附图描述的实施方式中将更清楚地理解本公开的优点和特征以及用于实现本公开的方法。然而，本公开不限于以下实施方式，而是可以以各种不同形式来实现。相反，本实施方式将使本公开的公开内容完整，并且允许本领域技术人员完全理解本公开的范围。本公开仅限定在所附权利要求的范围内。
在附图中示出的用于描述本公开的实施方式的形状、尺寸、比率、角度、数目等仅是示例，并且本公开不限于此。在本说明书通篇，相同的附图标记通常表示相同的元件。此外，在描述本公开时，可以省略已知相关技术的详细描述以避免不必要地模糊本公开的主题。
本文所用的例如“包含”、“包括”、“具有”和“由…组成”之类的术语通常旨在允许添加其它组件，除非这些术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何提及可包括复数。
组件被解释为包括普通误差范围，即使没有明确说明。
当使用诸如“在…上”、“在…之上”、“在…下”和“在…旁边”这样的术语描述两个组件之间的位置关系时，一个或更多个组件可以位于这两个组件之间，除非该术语与术语“立即”或“直接”一起使用。
术语“第一”、“第二”等可用于将组件彼此区分，但组件的功能或结构不受组件前面的序数或组件名称限制。
在本公开通篇，相同的附图标记可以指基本相同的元件。
以下实施方式可以部分地或全部地彼此结合或组合，并且可以以技术上不同的方式链接和操作。实施方式可以彼此独立地或相互关联地执行。
每个像素可以包括具有不同颜色的多个子像素，以便在显示面板的屏幕上再现图像的颜色。每个子像素包括用作开关元件或驱动元件的晶体管。这种晶体管可以实现为TFT(薄膜晶体管)。
显示装置的驱动电路将输入图像的像素数据写入显示面板上的像素。为此，显示装置的驱动电路可以包括被配置为向数据线提供数据信号的数据驱动电路、被配置为向栅极线提供栅极信号的栅极驱动电路等。
在本公开的显示装置中，像素电路和栅极驱动电路可以包括多个晶体管。晶体管可以实现为包括氧化物半导体的氧化物薄膜晶体管(氧化物TFT)、包括低温多晶硅的低温多晶硅(LTPS)TFT等。在实施方式中，将基于像素电路和栅极驱动电路的晶体管被实现为n沟道氧化物TFT的示例给出描述，但是本公开不限于此。
通常，晶体管是包括栅极、源极和漏极的三极元件。源极是向晶体管提供载流子的电极。在晶体管中，载流子从源极开始流动。漏极是载流子通过其从晶体管离开的电极。在晶体管中，载流子从源极流到漏极。在n沟道晶体管的情况下，由于载流子是电子，所以源电压是低于漏极电压的电压，使得电子可以从源极流到漏极。n沟道晶体管具有从漏极流向源极的电流方向。在p沟道晶体管(p沟道金属氧化物半导体(PMOS))的情况下，由于载流子是空穴，所以源电压高于漏极电压，使得空穴可以从源极流到漏极。在p沟道晶体管中，由于空穴从源极流到漏极，所以电流从源极流到漏极。应当注意，晶体管的源极和漏极不是固定的。例如，可以根据施加的电压改变源极和漏极。因此，本公开不限于晶体管的源极和漏极。在下面的描述中，晶体管的源极和漏极将被称为第一电极和第二电极。
栅极信号在栅极导通电压和栅极截止电压之间摆动。栅极导通电压被设置为高于晶体管的阈值电压的电压，栅极截止电压被设置为低于晶体管的阈值电压的电压。
晶体管响应栅极导通电压而导通，并响应栅极截止电压而截止。在n沟道晶体管的情况下，栅极导通电压可以是栅极高电压VGH和VEH，栅极截止电压可以是栅极低电压VGL和VEL。
在下文中，将参照附图详细描述本公开的各种实施方式。在以下实施方式中，将以有机发光显示装置为重点描述显示装置，但本公开不限于此。
参照图1A和图1B，根据本公开的实施方式的显示装置包括显示面板100、用于将像素数据写入到显示面板100的像素的显示面板驱动器以及用于产生驱动像素和显示面板驱动器所需的电力的电源140。
显示面板100可以是具有沿X轴方向的长度、沿Y轴方向的宽度和沿Z轴方向的厚度的矩形结构的显示面板。显示面板100包括在屏幕上显示输入图像的像素阵列。像素阵列包括多条数据线102、与数据线102交叉的多条栅极线103以及以矩阵形式排列的像素。显示面板100还可以包括共同连接到像素的电源线。在图5中，电源线可以包括：第一电源线VDDL，其被施加像素驱动电压VDD；第二电源线INL，其被施加初始化电压Vinit；以及第三电源线REFL，其被施加参考电压Vref。显示面板100还可以包括被施加低电位电源电压VSS的第四电源线。
显示面板100的截面结构可以包括堆叠在基板10上的电路层12、发光元件层14和封装层16，如图1B所示。
电路层12可以包括TFT阵列、解复用器阵列112、栅极驱动器120等，TFT阵列包括连接到诸如数据线、栅极线和电源线这样的布线的像素电路。电路层12的布线和电路元件可以包括多个绝缘层、其间用绝缘层隔开的两个或更多个金属层以及具有半导体材料的有源层。形成在电路层12中的所有晶体管可以实现为n沟道氧化物TFT。
发光元件层14可以包括由像素电路驱动的发光元件EL。发光元件EL可以包括红色(R)发光元件、绿色(G)发光元件和蓝色(B)发光元件。在另一实施方式中，发光元件层14可以包括白光发光元件和滤色器。发光元件层14的发光元件EL可以由包括有机膜和钝化膜的保护层覆盖。
封装层16覆盖发光元件层14以密封电路层12和发光元件层14。封装层16可以具有其中有机膜和无机膜交替堆叠的多层绝缘结构。无机膜阻挡水分和氧气的渗透。有机膜使无机膜的表面平坦化。当有机膜和无机膜堆叠成多层时，与单层相比，湿气或氧气的移动路径变得更长，使得可以有效地阻挡影响发光元件层14的湿气和氧气的渗透。
可以在封装层16上形成触摸传感器层(未示出)，并且可以在其上设置偏振片或滤色器层。触摸传感器层可包括基于触摸输入前后的电容变化来感测触摸输入的电容型触摸传感器。触摸传感器层可以包括形成触摸传感器的电容的金属布线图案和绝缘层。绝缘层可以使金属布线图案相交的部分绝缘，并且可以使触摸传感器层的表面平坦化。偏振片可以通过转换由触摸传感器层和电路层的金属反射的外部光的偏振来改善可见度和对比度。偏振片可以被实现为其中结合了线性偏振片和相位延迟膜的偏振片或圆偏振片。可将覆盖玻璃附着到偏振片。滤色器层可以包括红色、绿色和蓝色滤色器。滤色器层还可包括黑矩阵图案。滤色器层可以通过吸收从电路层和触摸传感器层反射的光的波长的一部分来代替偏振片，并且提高在像素阵列中再现的图像的色纯度。
像素阵列包括多条像素线L1至Ln。像素线L1至Ln中的每一个包括在显示面板100的像素阵列中沿行方向X排列的一行像素。排列在一条像素线中的像素共享栅极线103。沿数据线方向排列在列方向Y上的子像素共享相同的数据线102。一个水平周期1H是通过将一个帧周期除以像素线L1至Ln的总数而获得的时间。
显示面板100可以被实现为非透射显示面板或透射显示面板。透射显示面板可以应用于其中图像显示在屏幕上并且实际背景可见的透明显示装置。
显示面板可以制造成柔性显示面板。柔性显示面板可以被实现为使用塑料基板的OLED面板。塑料OLED面板的像素阵列和发光器件可以设置在附着到背板的有机薄膜上。
有机薄膜可以设置在塑料OLED面板的背板上。像素电路和发光器件可以堆叠在有机薄膜上，并且可以在其上形成触摸传感器阵列。背板阻挡湿气向有机薄膜渗透，使得像素阵列不暴露于湿气。有机薄膜可以是薄的聚酰亚胺(PI)膜基板。多层缓冲膜可以由绝缘材料(未示出)形成在有机薄膜上。像素阵列的线可以形成在有机薄膜上，以便提供施加到像素电路和触摸传感器阵列的电源或信号。
每个像素101可以被分成红色子像素、绿色子像素和蓝色子像素以实现颜色。每个像素还可以包括白色子像素。每个子像素包括像素电路。在下文中，像素可以被解释为具有与子像素相同的含义。每个像素电路连接到数据线、栅极线和电源线。
像素可以被布置为真彩色像素和pentile像素。通过经由预设像素渲染算法驱动具有不同颜色的两个子像素作为一个像素101，该pentile像素可以实现比真彩色像素更高的分辨率。像素渲染算法可以用从相邻像素发射的光的颜色来补偿每个像素中的不充分的颜色表示。
触摸传感器可以设置在显示面板100上。触摸输入可以使用单独的触摸传感器来感测，或者可以通过像素来感测。触摸传感器可以设置为显示面板屏幕上的单元上类型或附加类型，或者实现为嵌入在像素阵列中的单元内类型的触摸传感器。
触摸传感器可以设置在显示面板100上。可以使用单独的触摸传感器来感测触摸输入，或者可以通过像素来感测触摸输入。触摸传感器可以设置为显示面板屏幕上的单元上类型或附加类型，或者实现为嵌入在像素阵列中的单元内类型的触摸传感器。
电源140通过使用DC-DC转换器产生驱动显示面板100的像素阵列和显示面板驱动器所需的DC功率。DC-DC转换器可以包括电荷泵、调节器、降压转换器、升压转换器等。电源140可以调节从主机***(未示出)施加的DC输入电压的电平，从而产生DC电压，例如伽马参考电压VGMA、栅极导通电压VGH和VEH、栅极截止电压VGL和VEL、像素驱动电压VDD、低电位电源电压VSS、参考电压Vref和初始化电压Vinit。伽马参考电压VGMA被提供给数据驱动器110。栅极导通电压VGH和VEH以及栅极截止电压VGL和VEL被提供给栅极驱动器120。像素驱动电压VDD、低电位电源电压VSS、参考电压Vref和初始化电压Vinit被共同提供给像素。参考电压Vref和初始化电压Vinit可以从数据驱动器110产生。
显示面板驱动器在定时控制器(TCON)130的控制下将输入图像的像素数据写入到显示面板100的像素。
显示面板驱动器包括数据驱动器110和栅极驱动器120。显示面板驱动器还可以包括设置在数据驱动器110和数据线102之间的解复用器阵列112。
解复用器阵列112通过使用多个解复用器(DEMUX)将从数据驱动器110输出的数据电压传送到数据线102来将数据驱动器110的通道依次连接到数据线102。解复用器阵列112可以包括设置在显示面板100上的多个开关元件。当解复用器阵列112设置在数据驱动器110的输出端和数据线102之间时，可以减少数据驱动器110的通道数目。可以省略解复用器阵列112。
显示面板驱动器还可以包括用于驱动触摸传感器的触摸传感器驱动器。触摸传感器驱动器从图1中省略。数据驱动器和触摸传感器驱动器可以集成到一个驱动集成电路(IC)中。在移动装置或可穿戴装置中，定时控制器130、电源140、数据驱动器110等可以集成到一个驱动IC中。
显示面板驱动器可以在定时控制器130的控制下以低速驱动模式操作。通过输入图像的分析，可以在输入图像在预设数目的帧中没有改变时设置低速驱动模式以降低显示装置的功耗。在低速驱动模式中，当输入静止图像达预定时间或更长时间时，可以通过降低像素的刷新率来降低显示面板驱动器和显示面板100的功耗。低速驱动模式不限于输入静止图像的情况。例如，当显示装置在待机模式下操作时，或者当在预定时间或更长时间内没有向显示面板驱动电路输入用户命令或输入图像时，显示面板驱动电路可以在低速驱动模式下操作。
数据驱动器110通过使用数模转换器(DAC)在每个帧周期利用伽马补偿电压转换作为数字信号从定时控制器130接收的输入图像的像素数据来生成数据电压。通过分压器电路将伽马参考电压VGMA划分为用于各个灰度级的伽马补偿电压。每个灰度级的伽马补偿电压被提供给数据驱动器110的DAC。数据电压通过数据驱动器110的每个通道中的输出缓冲器输出。
栅极驱动器120可以实现为与TFT阵列和像素阵列的布线一起直接形成在显示面板100上的面板内栅极(GIP)电路。GIP电路可以设置在显示面板100的作为非显示区域的边框(BZ)区域中，或者可以分散地设置在再现输入图像的像素阵列中。栅极驱动器120在定时控制器130的控制下依次向栅极线103输出栅极信号。栅极驱动器120可通过使用移位寄存器偏移栅极信号而将栅极信号依次供应到栅极线103。在有机发光二极管显示器中，栅极信号可以包括扫描信号和发光控制信号(在下文中，称为“EM信号”)。扫描信号包括在栅极导通电压VGH和栅极截止电压VGL之间摆动的扫描脉冲。EM信号可以包括在栅极导通电压VEH和栅极截止电压VEL之间摆动的EM脉冲。
扫描脉冲与数据电压同步以选择要写入数据的行的像素。EM信号定义了像素的发光时间。
栅极驱动器120可以包括第一栅极驱动器121和第二栅极驱动器122。第一栅极驱动器121响应于来自定时控制器130的起始脉冲和移位时钟而输出扫描脉冲，并根据移位时钟定时来对扫描脉冲进行移位。第二栅极驱动器122响应于来自定时控制器130的起始脉冲和移位时钟输出EM脉冲，并根据移位时钟依次移位EM脉冲。
定时控制器130从主机***接收输入图像的数字视频数据DATA和与其同步的定时信号。定时信号可以包括垂直同步信号Vsync、水平同步信号Hsync、时钟CLK、数据使能信号DE等。因为通过对数据使能信号DE进行计数可以知道垂直周期和水平周期，所以可以省略垂直同步信号Vsync和水平同步信号Hsync。数据使能信号DE具有一个水平周期(1H)的周期。
主机***可以是电视(TV)***、平板计算机、笔记本计算机、导航***、个人计算机(PC)、家庭影院***、移动装置、可穿戴装置和车辆***之一。主机***可以缩放来自视频源的图像信号以适配显示面板100的分辨率，并将其与定时信号一起发送到定时控制器130。
与正常驱动模式相比，在低速驱动模式下定时控制器130降低将像素数据写入像素的帧速率(或频率)。例如，在正常驱动模式下将像素数据写入像素的数据刷新帧可以以60Hz或更高的频率出现，例如以60Hz、120Hz和144Hz中的任何一个刷新率出现，而低速驱动模式下的数据刷新帧(DRF)可以以比正常驱动模式更低频率的刷新率出现。为了在低速驱动模式下降低像素的刷新率，定时控制器130可以将帧频降低到1Hz和30Hz之间的频率，从而降低显示面板驱动器的驱动频率。
基于从主机***接收的定时信号Vsync、Hsync和DE，定时控制器130产生用于控制数据驱动器110的操作定时的数据定时控制信号、用于控制解复用器阵列112的操作定时的MUX信号MUX1和MUX2以及用于控制栅极驱动器120的操作定时的栅极定时控制信号。控制显示面板驱动器的操作定时，定时控制器130使数据驱动器110、解复用器阵列112、触摸传感器驱动器和栅极驱动器120同步。
从定时控制器130输出的栅极定时控制信号可以通过电平偏移器(未示出)输入到栅极驱动器120。电平偏移器可以接收栅极定时控制信号，产生在栅极导通电压VGH和VEH与栅极截止电压VGL和VEL之间摆动的起始信号和移位时钟，并将它们提供给栅极驱动器120。
定时控制器130可以控制电源140以根据像素101的累积驱动时间来改变电源140的输出电压。例如，基于在产品装运之前测量构成像素电路的晶体管的正偏置温度应力(PBTS)的可靠性特性的结果，可以推导根据像素的累积驱动时间的阈值电压Vth的偏移量。定时控制器130可以具有查找表(LUT)，其中预设了根据开关元件的累积驱动时间的阈值电压的偏移量和相应的电压补偿值。定时控制器130可以基于存储在查找表中的数据向电源140提供用于根据像素的累积驱动时间来补偿阈值电压的偏移量的电压补偿值。在这种情况下，电源140可以根据来自定时控制器130的电压补偿值来改变伽马参考电压VGMA、栅极导通电压VGH和VEH以及栅极截止电压VGL和VEL中的至少一个。从数据驱动器110输出的数据电压Vdata可以根据伽马参考电压VGMA而改变。可以根据栅极导通电压VGH和VEH以及栅极截止电压VGL和VEL来改变从栅极驱动器120输出的扫描脉冲和EM脉冲的电压。
由于在显示面板100的制造处理中引起的器件特性偏差和工艺偏差，像素之间的驱动元件的电特性可能存在差异，并且这种差异可能随着像素的驱动时间的流逝而增加。为了补偿像素之间的驱动元件的电特性的差异，可以将内部补偿技术或外部补偿技术应用于有机发光二极管显示器。内部补偿技术通过使用在每个像素电路中实现的内部补偿电路来对每个子像素的驱动元件的阈值电压进行采样，并且通过阈值电压来补偿驱动元件的栅-源电压(Vgs)。外部补偿技术通过使用外部补偿电路来实时感测根据驱动元件的电特性而变化的驱动元件的电流或电压。外部补偿技术通过借助针对每个像素感测的驱动元件的电特性偏差(或变化)调制输入图像的像素数据(数字数据)来实时补偿每个像素中的驱动元件的电特性的偏差(或变化)。使用外部补偿技术和/或内部补偿技术，显示面板驱动器可以驱动像素。像素电路可以实现为应用了内部补偿电路的电路，例如图5到图10所示的电路。
图2是说明根据本公开的一个实施方式的像素电路的电路图。
参照图2，像素电路包括发光元件EL、用于驱动发光元件EL的驱动元件DT、连接在驱动元件DT的第一栅电极G1和第一电极D之间的第一开关元件T1以及连接在驱动元件DT的第二电极S和发光元件EL之间的第二开关元件T2。驱动元件DT和开关元件T1和T2可以实现为n沟道氧化物TFT。
发光元件EL可以实现为OLED。OLED包括在阳极和阴极之间形成的有机化合物层。有机化合物层可包括但不限于空穴注入层(HIL)、空穴传输层(HTL)、发光层(EML)、电子传输层(ETL)和电子注入层(EIL)。当向OLED的阳极和阴极施加电压时，穿过空穴传输层(HTL)的空穴和穿过电子传输层(ETL)的电子移动到发光层(EML)以形成激子，并且因此从发光层(EML)发射可见光。用作发光元件EL的OLED可以具有其中堆叠多个发光层的串联结构。串联结构的OLED可以改善像素的亮度和寿命。
驱动元件DT可以是具有包括第一栅电极G1和第二栅电极G2的双栅极结构的MOSFET。第二栅电极G2可以是体电极或底栅电极。第一栅电极G1和第二栅电极G2可以彼此交叠，其间具有半导体有源图案。可以向第二栅电极G2施加预定电压，例如稍后描述的初始化电压Vinit。
驱动元件DT的第二栅电极G2和驱动元件的第二电极之间的电压Vbs可以将驱动元件DT的阈值电压偏移到期望的电压。第一电极可以是漏电极，第二电极可以是源电极。在下文中，驱动元件DT的第二栅电极G2和驱动元件的第二电极之间的电压缩写为“Vbs”。
第一开关元件T1包括连接到驱动元件DT的第一电极D的第一电极、连接到驱动元件DT的第一栅电极G1的第二电极以及被施加扫描脉冲的栅电极。第一开关元件T1响应于扫描脉冲的栅极导通电压VGH而导通，并根据扫描脉冲的栅极截止电压VGL而截止。当第一开关元件T1导通时，驱动元件DT作为二极管操作，因为第一栅电极G1和第一电极连接。当第一开关元件T1截止时，驱动元件DT的第一栅电极G1和第一电极D分开。
第二开关元件T2包括连接到驱动元件DT的第二电极S的第一电极、连接到发光元件EL的阳极的第二电极以及被施加EM脉冲的栅电极。第二开关元件T2响应于EM脉冲的栅极导通电压VEH而导通，并且根据EM脉冲的栅极截止电压VEL而截止。当第二开关元件T2导通时，在驱动元件DT和发光元件EL之间形成电流路径以向发光元件EL提供电流。当第二开关元件T2截止时，驱动元件DT和发光元件EL之间的电流路径被切断。
像素电路还可以包括第一电容器C1、第二电容器C2、第三开关元件T3和第四开关元件T4。
第一电容器C1包括连接到数据线的第一电极和连接到驱动元件DT的第一栅电极G1的第二电极，并且可以向驱动元件DT的第一栅电极G1提供像素数据的数据电压Vdata。第二电容器C2包括连接到被施加初始电压Vinit的电源线的第一电极和连接到驱动元件DT的第二电极的第二电极。第一电容器C1的第一电极和第二电容器C2的第一电极连接。
第三开关元件T3向第一电容器C1和第二电容器C2提供初始化电压Vinit。第四开关元件T3将数据电压Vinit提供给第一电容器C1和第二电容器C2。
第一至第四开关元件T1至T4响应于扫描脉冲的栅极导通电压VGH而导通，并且响应于扫描脉冲的栅极截止电压VGL而截止。
在图3中，横轴表示驱动元件DT的栅-源电压(Vgs[V])，纵轴表示驱动元件DT的漏-源电流Ids[A]。当感测驱动元件DT的阈值电压时，Vbs可以使驱动元件DT的阈值电压在能够感测的范围内偏移，如图3所示。因此，即使驱动元件DT的阈值电压的偏移超过能够感测的范围，也可以精确地感测驱动元件DT的阈值电压。例如，如果驱动元件DT的阈值电压偏移到0[V]或更小的电压，则不能感测到驱动元件DT的阈值电压。然而，因为可以通过将Vbs施加到驱动元件DT而将驱动元件DT的阈值电压偏移到大于0V的正电压，所以可以感测驱动元件DT的阈值电压。驱动元件DT的阈值电压偏移的程度取决于Vbs、连接到第一栅电极G1的寄生电容(图4中的Cgi)以及连接到第二栅电极G2的寄生电容(图4中的Cbuf)，从而可以将驱动元件的阈值电压偏移到期望的电压。
当参考电压Vref施加到驱动元件DT的第一栅电极G1并且初始化电压Vinit施加到第二栅电极G2时，第一栅电极G1的电压可以是图2中的Vref+Vth。Vref是参考电压，Vth是偏移了Vbs的驱动元件DT的阈值电压。在这种情况下，如果Vref>Vinit，则驱动元件DT的阈值电压可以偏移到正电压。
图4是示意性地示出显示面板100中的驱动元件DT的截面结构的截面图。
参照图4，可以在显示面板100的基板上形成第一金属图案。第一金属图案可以包括驱动元件DT的第二栅电极G2。
第一绝缘层BUF可以形成在基板上以覆盖第一金属图案。可以在第一绝缘层BUF上形成半导体层。所述半导体层包括所述驱动元件DT的半导体有源图案ACT。
可以在第一绝缘层BUF上形成第二绝缘层GI以覆盖半导体图案。第二金属图案可以形成在第二绝缘层GI上。第二金属图案可以包括驱动元件DT的第一栅电极G1。
在图4中，“Cgi”是在第一栅电极G1和驱动元件DT中的半导体有源图案ACT之间形成的电容，而“Cbuf”是连接在第二栅电极G2和驱动元件DT中的半导体有源图案ACT之间的电容。为了增加施加到驱动元件DT的Vbs的效果，通过将第一绝缘层BUF的厚度tbuf设置为小于第二绝缘层GI的厚度tgi，Cbuf的电容可以大于Cgi的电容。
图5是示出根据本公开另一实施方式的像素电路的电路图。图5所示的像素电路包括对驱动元件DT的阈值电压进行采样并补偿驱动元件DT的阈值电压的变化的内部补偿电路。图6是示出根据本公开的一个实施方式的驱动像素电路的方法的波形图。
参照图5和图6，像素电路包括发光元件EL、驱动元件DT、第一电容器C1和第二电容器C2以及第一开关元件T1至第七开关元件T7。驱动元件DT和开关元件T1到T7可以实现为n沟道氧化物TFT。
在该像素电路中，提供诸如像素驱动电压VDD、低电位电源电压VSS、参考电压Vref和初始化电压Vinit这样的直流电压、根据像素数据的灰度级变化的数据电压Vdata、扫描脉冲SC1、SC2和SC3以及EM脉冲EM1和EM2。扫描脉冲SC1、SC2和SC3以及EM脉冲EM1和EM2的电压在栅极导通电压VGH和VEH与栅极截止电压VGL和VEL之间摆动。
共同施加到像素的电压关系可以被设置为VDD>Vref>Vinit>VSS。数据电压Vdata可以在低于像素驱动电压VDD且高于低电位电源电压VSS的电压范围内作为根据来自数据驱动器110的像素数据的灰度级选择的伽马补偿电压而产生。初始化电压Vinit可以被设置为等于或小于发光元件EL的阈值电压的电压。参考电压Vref可以被设置为高于初始化电压Vinit的电压，使得在采样步骤SMPL中负反向偏置被施加到驱动元件DT。栅极导通电压VGH和VEH可以被设置为高于像素驱动电压VDD。栅极截止电压VGL和VEL可以被设置为低于低电位电源电压VSS。
扫描脉冲SC1、SC2和SC3可以包括施加到第一栅极线GL1的第一扫描脉冲SC1、施加到第二栅极线GL2的第二扫描脉冲SC2以及施加到第三栅极线GL3的第三扫描脉冲SC3。EM脉冲EM1和EM2可以包括施加到第四栅极线GL4的第一EM脉冲EM1和施加到第五栅极线GL5的第二EM脉冲EM2。
像素电路的驱动周期可以分为：初始化步骤INIT，其中像素电路被初始化；采样步骤SMPL，其中驱动元件DT的阈值电压Vth被采样；寻址步骤ADDR，其中数据电压Vdata被充电并且像素数据被写入；以及发光步骤EMIS，其中发光元件EL发射具有与像素数据的灰度级相对应的亮度的光。在图6中，“(N-1)th FR”表示第(N-1)个帧周期，并且“Nth FR”表示第N个帧周期。
第一扫描脉冲SC1在寻址步骤ADDR中可以是栅极导通电压VGH。第一扫描脉冲SC1在初始化步骤INIT、采样步骤SMPL和发光步骤EMIS中可以是栅极截止电压VGL。第一扫描脉冲SC1可以作为与像素数据的数据电压Vdata同步的等于或小于一个水平周期1H的脉冲产生。在寻址步骤ADDR中，与第一扫描脉冲SC1同步地通过数据线DL将数据电压Vdata提供给像素电路。
第二扫描脉冲SC2可以在第三扫描脉冲SC3之前上升到栅极导通电压VGH，并且在第三扫描脉冲SC3的下降沿之前下降到栅极截止电压VGL。第二扫描脉冲SC2在初始化步骤INIT和采样步骤SMPL中可以是栅极导通电压VGH。第二扫描脉冲SC2在寻址步骤ADDR和发光步骤EMIS中可以是栅极截止电压VGL。
第三扫描脉冲SC3可以在采样步骤SMPL和寻址步骤ADDR中作为栅极导通电压VGH产生。在寻址步骤ADDR中，第三扫描脉冲SC3的栅极导通电压部分可以与第一扫描脉冲SC1的栅极导通电压部分交叠。第三扫描脉冲SC3可以在第二扫描脉冲SC2的上升沿之后上升到栅极导通电压VGH，然后在第二扫描脉冲SC2的下降沿之后下降到栅极截止电压VGL。第三扫描脉冲SC3在初始化步骤INIT和发光步骤EMIS中可以是栅极截止电压VGL。
第一EM脉冲EM1可以在初始化步骤INIT中作为栅极导通电压VGH产生，并且在发光步骤EMIS的至少部分时段期间作为栅极导通电压VEH产生。第一EM脉冲EM1在采样步骤INIT和寻址步骤ADDR中可以是栅极截止电压VEL。第一EM脉冲EM1可以在第二EM脉冲EM2的下降沿之后下降到栅极截止电压VEL，并且在第二EM脉冲EM2的上升沿之前上升到栅极导通电压VEH。
第二EM脉冲EM2可以在发光步骤EMIS的至少部分时段期间作为栅极导通电压VEH产生。第二EM脉冲EM2在初始化步骤INIT、采样步骤INIT和寻址步骤ADDR中可以是栅极截止电压VEL。
发光元件EL可以实现为OLED。发光元件EL的阳极可以连接到第四节点n4，并且低电位电源电压VSS可以施加到发光元件EL的阴极。
第一电容器C1可以连接在第二节点n2和第五节点n5之间。第一电容器C1在采样步骤SMPL中存储驱动元件DT的阈值电压Vth。在寻址步骤ADDR中，数据电压Vdata通过第一电容器C1被传送到驱动元件DT的第一栅电极G1。
第二电容器C2连接在第三节点n1和第五节点n5之间。第二电容器C2在发光步骤EMIS开始时存储驱动元件DT的第二电极电压即源电压，并在发光步骤EMIS期间保持驱动元件的栅-源电压Vgs。
驱动元件DT可以是具有双栅极结构的MOSFET。驱动元件DT包括连接到第二节点n2的第一栅电极、连接到第四节点n4的第二栅电极、连接到第一节点n1的第一电极以及连接到第三节点n3的第二电极。如图4所示，驱动元件DT的第一和第二栅电极可以彼此交叠，其间具有半导体有源图案。
第一开关元件T1包括连接到第一节点n1的第一电极、连接到第二节点n2的第二电极以及被施加第二扫描脉冲SC2的栅电极。第一开关元件T1响应于第二扫描脉冲SC2的栅极导通电压VGH而在初始化步骤INIT和采样步骤SMPL中导通并连接第一节点n1和第二节点n2。当第一开关元件T1导通时，驱动元件DT因为第一栅电极G1和第一电极连接而作为二极管操作。
第二开关元件T2包括连接到第三节点n3的第一电极、连接到第四节点n4的第二电极以及被施加第二EM脉冲EM2的栅电极。第二开关元件T2响应于第二EM脉冲EM2的栅极导通电压VEH而在发光步骤EMIS的至少部分时段期间导通并且在驱动元件DT和发光元件EL之间形成电流路径。在第二开关元件T2处于截止状态的初始化步骤INIT、采样步骤SMPL和寻址步骤ADDR中，驱动元件DT和发光元件EL之间的电流路径被切断，因此发光元件EL不发光。
第三开关元件T3包括连接到被施加初始化电压Vinit的第二电源线INL的第一电极、连接到第五节点n5的第二电极以及被施加第二扫描脉冲SC2的栅电极。第三开关元件T3响应于第二扫描脉冲SC2的栅极导通电压VGH而在初始化步骤INIT和采样步骤SMPL中导通并将初始化电压Vinit提供给第五节点n5。在第三开关元件T3截止的发光步骤EMIS和寻址步骤ADDR中，第二电源线INL和第五节点n5之间的电流路径被切断。
第四开关元件T4包括连接到被施加数据电压Vdata的数据线DL的第一电极、连接到第五节点n5的第二电极和被施加第一扫描脉冲SC1的栅电极。第四开关元件T4响应于第一扫描脉冲SC1的栅极导通电压VGH而在寻址步骤ADDR中导通并将数据电压Vdata提供给第五节点n5。在第四开关元件T4截止的初始化步骤INIT、采样步骤SMPL和发光步骤EMIS中，数据线DL和第五节点n5之间的电流路径被切断。
第五开关元件T5包括连接到被施加像素驱动电压VDD的第一电源线VDDL的第一电极、连接到第一节点n1的第二电极以及被施加第一EM脉冲EM1的栅电极。第五开关元件T5响应于第一EM脉冲EM1的栅极导通电压VEH而在初始化步骤INIT和发光步骤EMIS中导通并将像素驱动电压VDD提供给第一节点n1。在第五开关元件T5截止的采样步骤SMPL和寻址步骤ADDR中，第一电源线VDDL和第一节点n1之间的电流路径被切断。
第六开关元件T6包括连接到第三节点n3的第一电极、连接到被施加参考电压Vref的第三电源线REFL的第二电极以及被施加第三扫描脉冲SC3的栅电极。第六开关元件T6响应于第三扫描脉冲SC3的栅极导通电压VGH而在采样步骤SMPL和寻址步骤ADDR中导通并且将参考电压Vref提供给第三节点n3。在第六开关元件T6截止的初始化步骤INIT和发光步骤EMIS中，第三电源线REFL和第三节点n3之间的电流路径被切断。
第七开关元件T7包括连接到被施加初始化电压Vinit的第二电源线INL的第一电极、连接到第四节点n4的第二电极以及被施加第三扫描脉冲SC3的栅电极。第七开关元件T7响应于第三扫描脉冲SC3的栅极导通电压VGH而在采样步骤SMPL和寻址步骤ADDR中导通并将初始化电压Vinit提供给第四节点n4。在第七开关元件T7截止的初始化步骤INIT和发光步骤EMIS中，第二电源线INL和第四节点n4之间的电流路径被切断。
在本公开中，采样步骤SMPL和寻址步骤ADDR可以通过将参考电压Vref施加到第三节点n3以在采样步骤SMPL中采样驱动元件DT的阈值电压Vth并且在寻址步骤ADDR中施加数据电压Vdata来分离。因此，根据本公开，通过确保采样步骤SMPL的足够长的时间(例如两个或更多个水平周期)，可以精确地感测驱动元件DT的阈值电压Vth，并且由此可以补偿阈值电压Vth的偏移。
在下文中，将参照图7至图10详细描述像素电路的步进驱动方法。
图7是示出图5所示的像素电路的初始化步骤INIT的电路图。
参照图7，在初始化步骤INIT中，第二扫描脉冲SC2和第一EM脉冲EM1作为栅极导通电压VGH和VEH产生，而其它栅极信号SC1、SC3和EM2是栅极截止电压VGL和VEL。在初始化步骤INIT中，第二、第四、第六和第七开关元件T2、T4、T6和T7截止。因此，在初始化步骤INIT中，第一、第三和第五开关元件T1、T3和T5以及驱动元件DT导通。在这种情况下，驱动元件DT的第一栅电极和第一电极连接为二极管连接。
在初始化步骤INIT中，第一节点n1和第二节点n2的电压被初始化为像素驱动电压VDD，并且第三节点n3的电压变为VDD－Vth0。这里，Vth0是Vbs未被施加到驱动元件DT的初始阈值电压。第五节点n5的电压是初始化电压Vinit。第四节点n4的电压被保持为施加到前一帧的初始化电压Vinit。
图8是示出图5所示的像素电路的采样步骤SMPL的电路图。
参照图8，在采样步骤SMPL中，第三扫描脉冲SC3被反相到栅极导通电压VGH，而第一EM脉冲EM1被反相到栅极截止电压VEL。在采样步骤SMPL中，第二扫描脉冲SC2保持栅极导通电压VGH。在采样步骤SMPL中，第二扫描脉冲SC2和第三扫描脉冲SC3是栅极导通电压VGH，而其它栅极信号SC1、EM1和EM2是栅极截止电压VGL和VEL。因此，在采样步骤SMPL中，第一、第三、第六和第七开关元件T1、T3、T6和T7以及驱动元件DT导通。
在采样步骤SMPL中，通过导通的第三开关元件T3将初始化电压Vinit施加到驱动元件DT的第二栅电极G2，并且通过导通的第六开关元件T6将高于初始化电压Vinit的参考电压Vref施加到驱动元件DT的第二电极。因此，Vbs被施加到驱动元件DT，使得驱动元件DT的阈值电压可以偏移到高于零的正电压。
在采样步骤SMPL中，第一节点n1和第二节点n2的电压变为Vref+Vth0+α。这里，α是β(vref－vinit)，β是Cbuf/Cgi。第三节点n3的电压是参考电压Vref，第四节点n4和第五节点n5的电压被保持为初始化电压Vinit。
图9是示出图5所示的像素电路的寻址步骤ADDR的电路图。
参照图9，在寻址步骤ADDR中，与像素数据的数据电压Vdata同步的第一扫描脉冲SC1作为栅极导通电压VGH产生。在寻址步骤ADDR中，第三扫描脉冲SC3保持栅极导通电压VGH，然后反相到栅极截止电压VGL。在寻址步骤ADDR中，第一EM脉冲EM1保持栅极截止电压VEL，然后在第一扫描脉冲SC1的下降沿之后反相到栅极导通电压。在寻址步骤ADDR中，第二扫描脉冲SC2被反相到栅极截止电压VGL。在寻址步骤ADDR中，第一EM脉冲EM1和第二EM脉冲EM2的电压可以是栅极截止电压VEL。因此，在寻址步骤ADDR中，第一、第四、第六和第七开关元件T1、T4、T6和T7以及驱动元件DT导通。
在寻址步骤ADDR中，第一节点n1的电压保持在Vref+Vth0+α，第二节点n2的电压变为Vref+Vth0+α+C'(Vdata－Vinit)。这里，C'可以表示为C1/(C1+Cpar)。“Cpar”是连接到驱动元件DT的第一栅电极G1的寄生电容。当Cpar为0时，C'变为1，因此数据传送速率高。Cpar越高，数据传送速率越低。第三节点n3的电压是参考电压Vref，第四节点n4和第五节点n5的电压被保持为初始化电压Vinit。
图10是示出图5所示的像素电路的发光步骤EMI的电路图。
参照图10，在发光步骤EMIS中，扫描脉冲SC1、SC2和SC3的电压是栅极截止电压VGL。第一EM脉冲EM1和第二EM脉冲EM2在发光步骤EMIS中的至少部分时段期间作为栅极导通电压VEH产生。因此，在发光步骤EMIS中，驱动元件DT以及第二开关元件T2和第五开关元件T5导通，并且第一、第三、第四、第六和第七开关元件T1、T3、T4、T6和T7截止。此时，不将Vbs施加到驱动元件DT，并且根据驱动元件DT的栅-源电压Vgs将电流提供给发光元件EL，从而发光元件EL可以导通。
在发光步骤EMIS中，流过发光元件EL的电流Ioled为k[(Vref-Vinit)+C′(Vdata-Vref)+(Vth0+α-Vth0)]2。这里，k是根据驱动元件DT的迁移率和寄生电容确定的常数值。假设条件C′＝1，通过忽略第二节点n2的寄生电容，Ioled可以是k[(Vdata-Vinit)+α)]2。
在发光步骤EMIS期间，施加到驱动元件DT的第二栅电极的初始化电压Vinit基本上与驱动元件DT的源电压相同。为此，在发光步骤EMIS中，驱动元件DT的阈值电压不会由于驱动元件DT的第二栅电极的电压而偏移。
图11是示出正常驱动模式和低速驱动模式下的刷新率的图。图12是示出在正常驱动模式和低速驱动模式下施加到像素电路的信号的波形图。在图11中，“fx”表示第x个帧周期。
参考图11和图12，其中像素数据被写入像素电路的数据刷新帧的频率被设置为在低速驱动模式下比在正常驱动模式下低。
在正常驱动模式的每一帧和低速驱动模式的数据刷新帧中，像素电路的驱动时间可分为初始化步骤INIT、采样步骤SMPL、寻址步骤ADDR和发光步骤EMIS。低速驱动模式可以包括在数据刷新帧之后分配的一个或更多个阳极复位帧(ARF)。在阳极复位帧(ARF)中，像素电路的驱动时间可以被分成采样步骤SMPL和发光步骤EMIS，而不需要初始化步骤INIT。阳极复位帧(ARF)中的至少一个还可以包括寻址步骤ADDR。
与正常驱动模式相比，定时控制器130在低速驱动模式下降低将像素数据写入像素的帧速率频率。例如，在正常驱动模式下将像素数据写入像素的数据刷新帧(DRF)可以以60Hz或更高的频率出现，例如以60Hz、120Hz和144Hz中的任何一个刷新率出现，而低速驱动模式下的数据刷新帧(DRF)可以以比低速驱动模式更低频率的的刷新率出现。
当低速驱动模式的刷新率为1Hz时，每秒分配一个数据刷新帧(DRF)，并且剩余的60帧可以是阳极复位帧(ARF)。在低速驱动模式的阳极复位帧(ARF)期间，集成了数据驱动器110的源极驱动IC不输出数据电压，因此不产生功耗。在阳极复位帧(ARF)期间，参考电压Vref被施加到每个子像素的第三节点n3，从而复位存储在前一数据刷新帧(DRF)中的驱动元件DT的Vgs。因此，在低速驱动模式中，在阳极复位帧(ARF)期间不降低子像素的亮度，从而闪烁不被识别。
在低速驱动模式的阳极复位帧(ARF)中不产生第二扫描脉冲SC2，第二栅极线GL2保持栅极截止电压VGL，并且其它栅极脉冲SC1、SC3、EM1和EM2可以基本上与正常驱动模式中一样地生成。
图13是示出根据本公开的另一实施方式的驱动像素电路的方法的波形图。图14是示出像素电路的复位步骤的电路图。
参考图13和图14，可以在初始化步骤INIT之前设置复位步骤RST。
在复位步骤RST中，第三扫描脉冲SC3作为栅极导通电压VGH产生，而其它栅极信号SC1、SC2、EM1和EM2是栅极截止电压VGL和VEL。因此，在复位步骤RST中，第六开关元件T6和第七开关元件T7导通，使得累积在发光元件EL的阳极中的残余电荷被放电，并且电容器C1和C2的电荷被放电。结果，本公开可以复位在先前帧中的电容器C1和C2以及OLED的电容器中充电的电压，从而防止由于采样开始之前的先前电压的影响而引起的电压波动。
可以在复位步骤RST和初始化步骤INIT之间设置保持步骤HOLD。在保持步骤HOLD中，所有的栅极信号SC1、SC2、SC3、EM1和EM2作为栅极截止电压产生，使得像素电路的主节点可以浮置。
在像素电路中，第一开关元件T1响应于第二扫描脉冲SC2而在采样步骤SMPL中通过二极管连接来连接驱动元件DT。此时，驱动元件DT的阈值电压Vth在第二节点n2处被采样。
当第一开关元件T1由于第二扫描脉冲SC2的下降沿处的栅极电压的变化而截止时，在与驱动元件DT的第二栅电极连接的节点n2的电压处如图15所示产生回扫电压。在图15中，'Vn2'是第二节点n2的电压，'Vn4'是第四节点n4的电压。第二节点电压Vn2的回扫电压的变化可能导致驱动元件DT的阈值电压采样误差。当第一开关元件T1的阈值电压由于随着第一开关元件T1的累积驱动时间增加而增加的正偏置温度应力(PBTS)而改变到正方向时，回扫电压可能增加。这样的回扫电压变化可能导致驱动装置DT的阈值电压采样误差，从而增加在发光步骤EMIS中流过发光元件EL的电流变化宽度。
如图16至图18所示，本公开根据像素电路的累积驱动时间来调节栅极信号中的至少第二扫描脉冲SC2的栅极导通电压VGH或栅极截止电压VGL或者调节数据电压Vdata，从而可以抵消随着累积驱动时间的增加而增加的反冲电压。以与第二扫描脉冲SC2的电压调节方法相同的方式，另一扫描脉冲SC1和EM脉冲EM的栅极电压可以根据像素电路的累积驱动时间而改变。
参考图16，在定时控制器130的控制下，电源140可以随着像素电路的累积驱动时间的增加而增加栅极导通电压VGH。结果，随着回扫电压增加，第二节点Vn2的电压可以降低。此时，可以增加驱动元件DT的阈值电压采样率。
参照图17，在定时控制器130的控制下，当像素电路的累积驱动时间增加时，电源140可降低栅极截止电压VGL。结果，随着回扫电压增加，第二节点Vn2的电压可以降低。
定时控制器130可以通过改变输入图像的像素数据值或通过改变从电源140输出的伽马参考电压VGMA来改变从数据驱动器110输出的数据电压Vdata。如图18所示，当像素电路的累积驱动时间增加时，数据电压Vdata可以降低，从而可以抵消回扫电压Vdata的增加。图16至图18所示的实施方式也适用于图19所示的像素电路。
图19所示的像素电路由发光元件EL、六个晶体管DT、T1至T5以及一个电容器Cst组成，并且在采样步骤SMPL中使用二极管连接电路对驱动元件DT的阈值电压Vth进行采样。
参考图19，驱动元件DT可以是可以被施加负反向偏置的具有双栅极结构的MOSFET。驱动元件DT包括连接到第二节点n2的第一栅电极、连接到第四节点n4的第二栅电极、连接到第一节点n1的第一电极以及连接到第三节点n3的第二电极。
第一开关元件T1包括连接到第一节点n1的第一电极、连接到第二节点n2的第二电极以及被施加第二扫描脉冲SC2的栅电极。第二开关元件T2包括连接到第三节点n3的第一电极、连接到第四节点n4的第二电极以及被施加第二EM脉冲EM2的栅电极。第三开关元件T3包括被施加初始化电压Vinit的第一电极、连接到第四节点n4的第二电极以及被施加第二扫描脉冲SC2的栅电极。第四开关元件T4包括被施加数据电压Vdata的第一电极、连接到第三节点n3的第二电极以及被施加第一扫描脉冲SC1的栅电极。第五开关元件T5包括被施加像素驱动电压VDD的第一电极、连接到第一节点n1的第二电极以及被施加第一EM脉冲EM1的栅电极。
以上所述的本公开内容所要实现的目的、用于实现该目的的手段以及本公开的效果没有指明权利要求书的基本特征，因此，权利要求书的范围不限于本公开的公开内容。
虽然已经参照附图更详细地描述了本公开的实施方式，但是本公开不限于此，并且可以在不脱离本公开的技术构思的情况下以许多不同的形式来实现。因此，在本公开中公开的实施方式仅出于说明性目的而提供，并且不旨在限制本公开的技术概念。本公开的技术构思的范围不限于此。因此，应当理解，上述实施方式在所有方面都是说明性的，并且不限制本公开。本公开的保护范围应基于所附权利要求来解释，并且其等同范围内的所有技术构思应被解释为落入本公开的范围内。
相关申请的交叉引用
本申请要求于2021年7月8日提交的韩国专利申请No.10-2021-0090018和于2021年12月2日提交的韩国专利申请No.10-2021-0170674的优先权和权益，其公开内容通过引用整体并入本文。

Claims (19)

1.一种像素电路，该像素电路包括：
驱动元件，所述驱动元件包括与第一节点连接的第一电极、与第二节点连接的第一栅电极、与第三节点连接的第二电极以及被施加预设电压的第二栅电极；
发光元件，所述发光元件包括与第四节点连接的阳极和被施加低电位电源电压的阴极，所述发光元件根据来自所述驱动元件的电流被驱动；
连接在所述第一节点和所述第二节点之间的第一开关元件；
连接在所述第三节点和所述第四节点之间的第二开关元件；
第一电容器，所述第一电容器与所述驱动元件的所述第一栅电极连接，并被施加像素数据的数据电压；以及
第二电容器，所述第二电容器与所述第三节点连接并被施加所述预设电压。
2.根据权利要求1所述的像素电路，其中，所述驱动元件的阈值电压通过所述第二栅电极与所述第二电极之间的电压而移位到能够感测的电压。
3.根据权利要求1所述的像素电路，该像素电路还包括：
覆盖所述第二栅电极的第一绝缘层；
形成在所述第一绝缘层上的所述驱动元件的半导体有源图案；以及
形成在所述第一绝缘层上以覆盖所述半导体有源图案并设置在所述第一栅电极之下的第二绝缘层，
其中，所述第一绝缘层的厚度小于所述第二绝缘层的厚度。
4.根据权利要求1所述的像素电路，该像素电路还包括：
向所述第二电容器提供所述预设电压的第三开关元件；以及
向所述第一电容器提供所述数据电压的第四开关元件。
5.根据权利要求1所述的像素电路，该像素电路还包括：
第三开关元件，所述第三开关元件包括被施加初始化电压的第一电极、与第五节点连接的第二电极以及被施加第二扫描脉冲的栅电极；
第四开关元件，所述第四开关元件包括被施加所述数据电压的第一电极、与所述第五节点连接的第二电极以及被施加第一扫描脉冲的栅电极；
第五开关元件，所述第五开关元件包括被施加像素驱动电压的第一电极、与所述第一节点连接的第二电极以及被施加第一EM脉冲的栅电极；
第六开关元件，所述第六开关元件包括被施加参考电压的第一电极、与所述第三节点连接的第二电极以及被施加第三扫描脉冲的栅电极；以及
第七开关元件，所述第七开关元件包括被施加所述初始化电压的第一电极、与所述第四节点连接的第二电极以及被施加所述第三扫描脉冲的栅电极，
其中，所述第一开关元件包括与所述第一节点连接的第一电极、与所述第二节点连接的第二电极以及被施加所述第二扫描脉冲的栅电极，
所述第二开关元件包括与所述第三节点连接的第一电极、与所述第四节点连接的第二电极以及被施加第二EM脉冲的栅电极，
所述第一电容器包括与所述第五节点连接的第一电极和与所述第二节点连接的第二电极，并且
所述第二电容器包括与所述第五节点连接的第一电极和与所述第三节点连接的第二电极。
6.根据权利要求5所述的像素电路，其中，所述驱动元件和所述开关元件包括n沟道氧化物半导体，并且
所述开关元件中的每一个响应于相应栅电极的栅极导通电压而导通。
7.根据权利要求6所述的像素电路，其中，所述预设电压被设置为所述初始化电压。
8.根据权利要求6所述的像素电路，其中，当所述初始化电压被施加到所述驱动元件的所述第二栅电极时，所述驱动元件的阈值电压移位到能够感测的电压。
9.根据权利要求5所述的像素电路，其中，当所述像素驱动电压为VDD、所述参考电压为Vref、所述初始化电压为Vinit并且所述低电位电源电压为VSS时，这些电压被设定为VDD>Vref>Vinit>VSS，
所述像素数据的数据电压比所述像素驱动电压低且比所述低电位电源电压高，并且
所述第一扫描脉冲到所述第三扫描脉冲和所述第一EM脉冲到所述第二EM脉冲中的每一个在高于所述像素驱动电压的栅极导通电压和低于所述低电位电源电压的栅极截止电压之间摆动。
10.根据权利要求6所述的像素电路，其中，按初始化步骤、所述初始化步骤之后的采样步骤、所述采样步骤之后的施加所述数据电压的寻址步骤以及所述寻址步骤之后的发光步骤来驱动所述像素电路，
所述第一扫描脉冲与所述数据电压同步地在所述寻址步骤中作为栅极导通电压产生，并且在所述初始化步骤、所述采样步骤和所述发光步骤中作为栅极截止电压产生，
所述第二扫描脉冲在所述初始化步骤和所述采样步骤中作为栅极导通电压产生，并且在所述寻址步骤和所述发光步骤中作为栅极截止电压产生，
所述第三扫描脉冲在所述采样步骤和所述寻址步骤中作为栅极导通电压产生，并且在所述初始化步骤和所述发光步骤中作为栅极截止电压产生，
所述第一EM脉冲在所述初始化步骤和所述发光步骤中作为栅极导通电压产生，并且在所述采样步骤和所述寻址步骤中作为栅极截止电压产生，并且
所述第二EM脉冲在所述发光步骤中作为栅极导通电压产生，并且在所述初始化步骤、所述采样步骤和所述寻址步骤中作为栅极截止电压产生。
11.根据权利要求6所述的像素电路，其中，将所述像素数据写入所述像素电路的数据刷新帧的频率在低速驱动模式下被设置为比正常驱动模式下更低，
在所述低速驱动模式的所述数据刷新帧和所述正常驱动模式的每一帧中，所述像素电路的驱动时间被分为初始化步骤、采样步骤、寻址步骤和发光步骤，
所述低速驱动模式包括在所述数据刷新帧之后分配的一个或更多个阳极复位帧，并且
在所述阳极复位帧中，所述像素电路的所述驱动时间被划分为采样步骤和发光步骤。
12.根据权利要求11所述的像素电路，其中，在所述阳极复位帧中被施加所述第二扫描脉冲的栅极线的电压是栅极截止电压。
13.根据权利要求10所述的像素电路，其中，在所述初始化步骤之前分配复位步骤，并且
在所述复位步骤中，所述第三扫描脉冲作为栅极导通电压产生，并且所述第一扫描脉冲、所述第二扫描脉冲、所述第一EM脉冲和所述第二EM脉冲的电压保持栅极截止电压。
14.根据权利要求1所述的像素电路，其中，施加到所述第一开关元件和所述第二开关元件的扫描脉冲在栅极导通电压和栅极截止电压之间摆动，并且
当所述像素电路的累积驱动时间增加时，所述扫描脉冲当中的至少施加到所述第一开关元件的扫描脉冲的栅极导通电压增加或者所述扫描脉冲当中的至少施加到所述第一开关元件的扫描脉冲的栅极截止电压降低。
15.根据权利要求1所述的像素电路，其中，当所述像素电路的累积驱动时间增加时，所述数据电压降低。
16.根据权利要求10所述的像素电路，其中，在所述采样步骤中，所述驱动元件的阈值电压被采样。
17.根据权利要求11所述的像素电路，其中，在所述阳极复位帧中，所述参考电压被施加到所述第三节点。
18.根据权利要求13所述的像素电路，其中，在所述初始化步骤和所述复位步骤之间分配保持步骤，并且
在所述保持步骤中，所述第一扫描脉冲、所述第二扫描脉冲、所述第三扫描脉冲、所述第一EM脉冲和所述第二EM脉冲的电压保持栅极截止电压。
19.一种显示装置，所述显示装置包括：
显示面板，所述显示面板中设置有多条数据线、与所述数据线交叉的多条栅极线、被施加像素驱动电压的第一电源线、被施加初始化电压的第二电源线、被施加参考电压的第三电源线、被施加低电位电源电压的第四电源线以及连接到所述数据线、所述栅极线和所述电源线的多个像素电路；
向所述数据线提供像素数据的数据电压的数据驱动器；以及
向所述栅极线提供栅极信号的栅极驱动器，
其中，所述像素电路中的每一个包括：
驱动元件，所述驱动元件包括与第一节点连接的第一电极、与第二节点连接的第一栅电极、与第三节点连接的第二电极以及被施加预设电压的第二栅电极；
发光元件，所述发光元件包括与第四节点连接的阳极和被施加低电位电源电压的阴极，所述发光元件根据来自所述驱动元件的电流被驱动；
连接在所述第一节点和所述第二节点之间的第一开关元件；
连接在所述第三节点和所述第四节点之间的第二开关元件；
与所述驱动元件的所述第一栅电极连接并被施加像素数据的数据电压的第一电容器；以及
与所述第三节点连接并被施加所述预设电压的第二电容器。
CN202210680898.6A 2021-07-08 2022-06-16 像素电路和包括该像素电路的显示装置 Pending CN115602114A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0090018 2021-07-08
KR20210090018 2021-07-08
KR10-2021-0170674 2021-12-02
KR1020210170674A KR20230009256A (ko) 2021-07-08 2021-12-02 픽셀 회로와 이를 포함한 표시장치

Publications (1)

Publication Number Publication Date
CN115602114A true CN115602114A (zh) 2023-01-13

Family

ID=82403920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210680898.6A Pending CN115602114A (zh) 2021-07-08 2022-06-16 像素电路和包括该像素电路的显示装置

Country Status (5)

Country Link
US (1) US11862086B2 (zh)
EP (1) EP4116962A1 (zh)
JP (1) JP7402926B2 (zh)
CN (1) CN115602114A (zh)
TW (1) TWI828189B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023050791A (ja) * 2021-09-30 2023-04-11 セイコーエプソン株式会社 電気光学装置、電子機器および電気光学装置の駆動方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4275336B2 (ja) * 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
GB0412586D0 (en) * 2004-06-05 2004-07-07 Koninkl Philips Electronics Nv Active matrix display devices
KR20060083101A (ko) 2005-01-14 2006-07-20 삼성전자주식회사 표시 장치 및 그 구동 방법
JP2011118301A (ja) 2009-12-07 2011-06-16 Sony Corp 表示装置およびその駆動方法ならびに電子機器
KR101152575B1 (ko) * 2010-05-10 2012-06-01 삼성모바일디스플레이주식회사 평판 표시 장치의 화소 회로 및 그의 구동 방법
JP6570825B2 (ja) * 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
KR20160078783A (ko) * 2014-12-24 2016-07-05 삼성디스플레이 주식회사 가변 게이트 오프 전압을 제공하는 게이트 구동 장치 및 이를 포함하는 표시 장치
KR102439225B1 (ko) * 2015-08-31 2022-09-01 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 장치 및 방법
KR102570832B1 (ko) * 2016-05-23 2023-08-24 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
CN108630141B (zh) 2017-03-17 2019-11-22 京东方科技集团股份有限公司 像素电路、显示面板及其驱动方法
US10354592B2 (en) * 2017-08-22 2019-07-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. AMOLED pixel driver circuit
KR102366197B1 (ko) 2017-12-15 2022-02-21 엘지디스플레이 주식회사 표시장치 및 그 구동 방법
CN108711398B (zh) * 2018-05-28 2020-04-28 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板
KR102631675B1 (ko) 2018-12-11 2024-01-30 엘지디스플레이 주식회사 표시 장치
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
US11538407B2 (en) * 2019-01-28 2022-12-27 Samsung Display Co., Ltd. Display apparatus and method of driving display panel using the same
CN110277060B (zh) * 2019-05-21 2021-11-16 合肥维信诺科技有限公司 一种像素电路和显示装置
KR102631015B1 (ko) * 2019-06-05 2024-01-30 엘지디스플레이 주식회사 폴더블 디스플레이와 그 구동 방법
RU2728834C1 (ru) * 2019-07-31 2020-07-31 Боэ Текнолоджи Груп Ко., Лтд. Подложка отображения и способ ее подготовки, панель отображения и устройство отображения
KR20210027705A (ko) * 2019-09-02 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20210057629A (ko) * 2019-11-12 2021-05-21 엘지디스플레이 주식회사 화소 구동 회로를 포함한 전계발광 표시패널
KR20210065283A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN111696486B (zh) * 2020-07-14 2022-10-25 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示基板及显示装置
KR20220155541A (ko) * 2021-05-14 2022-11-23 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
JP7402926B2 (ja) 2023-12-21
US11862086B2 (en) 2024-01-02
JP2023010607A (ja) 2023-01-20
TW202303563A (zh) 2023-01-16
TWI828189B (zh) 2024-01-01
EP4116962A1 (en) 2023-01-11
US20230010212A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
CN113707098B (zh) 数据驱动电路和使用该数据驱动电路的显示装置
US20220068184A1 (en) Data Driving Device and Display Device Using the Same
JP7402926B2 (ja) ピクセル回路とこれを含む表示装置
US20230178033A1 (en) Data driving circuit and display device including the same
US20230008552A1 (en) Pixel circuit and display panel including same
JP2023066380A (ja) 表示装置
CN115762415A (zh) 像素电路和包括像素电路的显示装置
CN115909962A (zh) 栅极驱动电路和包括该栅极驱动电路的显示装置
US11854480B2 (en) Pixel circuit, method for driving pixel circuit and display device
US11908405B2 (en) Pixel circuit and display device including the same
US11776476B2 (en) Pixel circuit and display device including the same
KR102678891B1 (ko) 픽셀 회로와 이를 포함한 표시장치
US11854484B2 (en) Pixel circuit and display device including the same
US12008959B2 (en) Pixel circuit and display device including the same
US20240203348A1 (en) Pixel Circuit and Display Device Including the Same
KR20230009256A (ko) 픽셀 회로와 이를 포함한 표시장치
US20240203345A1 (en) Pixel circuit and display device including the same
US20240203350A1 (en) Pixel circuit and display device including the same
KR20240076943A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230034821A (ko) 픽셀 회로와 이를 포함한 표시장치
CN118072679A (zh) 像素电路及包括其的显示装置
KR20240076024A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009257A (ko) 픽셀 회로와 이를 포함한 표시장치
GB2611619A (en) Pixel circuit and display device including the same
KR20230009250A (ko) 픽셀 회로와 이를 포함한 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination