JP2023066380A - 表示装置 - Google Patents

Abstract

【課題】センシングモードにおいてピクセルの発光を抑制することができる表示装置を提供する。【解決手段】ピクセル駆動電圧と基準電圧とが印加される電源ライン、データ電圧が印加されるデータライン、及び、ゲート信号が印加される複数のゲートラインに連結された複数のピクセルと、ディスプレイモードにおいて前記ピクセルに入力映像のピクセルデータを書き込み、センシングモードにおいて前記入力映像と無関係に、予め設定されたセンシング用データを前記ピクセルに書き込む表示パネル駆動部と、前記センシングモードにおいて前記ピクセル駆動電圧が印加される第１電源ラインに流れる電流を測定して、複数のピクセルを同時にセンシングするセンシング部とを含む。【選択図】図５

Description

本発明は、表示装置に関する。

電界発光表示装置（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｉｓｐｌａｙ）は、発光層の材料に応じて無機発光表示装置と有機発光表示装置とに分けられ得る。アクティブマトリックス型（ａｃｔｉｖｅ ｍａｔｒｉｘ ｔｙｐｅ）の有機発光表示装置は、自ら発光する有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ： 以下、「ＯＬＥＤ」という。）を含み、応答速度が速く、発光効率、輝度及び視野角が大きいというメリットがある。有機発光表示装置は、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、「ＯＬＥＤ」という。）がピクセルの各々に形成される。有機発光表示装置は、応答速度が速く、発光効率、輝度、視野角などに優れるだけでなく、ブラック階調を完全なブラックで表現できるため、コントラスト比（ｃｏｎｔｒａｓｔ ｒａｔｉｏ）と色再現性に優れている。

電界発光表示装置は、入力映像データが再現される表示パネルを含む。表示パネルのピクセルの各々はピクセル回路を含む。ピクセル回路は、発光素子と、発光素子を駆動するための駆動素子とを含む。

表示パネル１００の製造工程で生じる工程ばらつきと素子特性ばらつきによって、ピクセル間で駆動素子の電気的特性に差があり得、このような差はピクセルの駆動時間が経つにつれてより大きくなり得る。ピクセル間における駆動素子の電気的特性ばらつきを補償するため、有機発光表示装置に内部補償技術又は外部補償技術が適用され得る。内部補償技術は、ピクセル回路の各々に具現された内部補償回路を利用して、サブピクセル別に駆動素子のしきい値電圧をサンプリングし、そのしきい値電圧だけ駆動素子のゲート－ソース間電圧Ｖｇｓを補償する。外部補償技術は、外部補償回路を利用して、駆動素子の電気的特性に応じて変わる駆動素子の電流又は電圧をリアルタイムでセンシングする。外部補償技術は、ピクセル別にセンシングされた駆動素子の電気的特性ばらつき（又は変化）だけ入力映像のピクセルデータ（デジタルデータ）を変調することにより、ピクセルの各々において駆動素子の電気的特性ばらつき（又は変化）をリアルタイムで補償する。

外部補償技術でピクセルの各々の電気的特性の変化をセンシングすべく、ピクセルの各々をセンシングするためセンシング時間が長くなり、ドライブＩＣのチャネルの各々に増幅器、積分器、サンプル＆ホルダ、及びアナログ－デジタル変換器（ＡＤＣ）などの回路を含むセンシング回路が追加されなければならないので、ドライブＩＣの費用が上昇する。

本発明は、前述の必要性及び／又は問題点を解決することを目的とする。特に、本発明は、ドライブＩＣにセンシング回路を追加する必要がなく、表示パネルの全てのピクセルに対して電気的特性を短時間でセンシングし、センシングモードにおいてピクセルの発光を抑制することができる表示装置を提供する。

本発明の課題は以上で言及した課題に制限されず、言及されていないさらなる課題は、以下の記載から当業者にとって明確に理解できるであろう。

本発明の一実施例による表示装置は、ピクセル駆動電圧と基準電圧とが印加される電源ライン、データ電圧が印加されるデータライン、及び、ゲート信号が印加される複数のゲートラインに連結された複数のピクセルと、ディスプレイモードにおいて前記ピクセルに入力映像のピクセルデータを書き込み、センシングモードにおいて前記入力映像と無関係に予め設定されたセンシング用データを前記ピクセルに書き込む表示パネル駆動部と、前記センシングモードにおいて前記ピクセル駆動電圧が印加される第１電源ラインに流れる電流を測定して、複数のピクセルを同時にセンシングするセンシング部と、を含む。

前記表示パネル駆動部は、複数のデータ電圧出力チャネルを通して、前記ディスプレイモードにおいて前記ピクセルデータのデータ電圧を、前記センシングモードにおいて前記センシングデータのデータ電圧を出力するデータ駆動部と、前記ゲート信号を出力するゲート駆動部と、を含む。

本発明は、ピクセル駆動電圧が印加される電源ラインを通して、複数のピクセルから流れる電流を同時にセンシングする。その結果、ドライブＩＣにセンシング回路が不要であるドライブＩＣを利用して表示パネルを駆動することができ、ピクセルの電気的特性をセンシングするための時間を減らすことができる。

本発明は、センシングモードにおいて発光素子に流れる電流を遮断することにより、非発光状態でピクセルをセンシングするので、センシングモードにおいてピクセルの発光が視認される問題を防止することができる。

本発明は、センシングモードにおいてピクセル駆動電圧を高めて、ピクセルの電流を高めることができる。

本発明は、センシングモードにおいてアナログ－デジタル変換器の入力電圧オーバーフロー現象を防止することができる。

本発明の効果は、以上で言及した効果に制限されず、言及されていないさらなる効果は、請求の範囲の記載から当業者にとって明確に理解できるであろう。

本発明の一実施例による表示装置を示すブロック図である。 図１に示された表示パネルの断面構造を示す断面図である。 本発明の一実施例によるピクセル回路と、ディスプレイモードにおいてピクセル回路に流れる電流を示す回路図である。 ディスプレイモードにおいて、図３に示されたピクセル回路に印加される信号と主要ノードの電圧とを示す波形図である。 センシングモードにおいて、図３に示されたピクセル回路に流れる電流を示す回路図である。 センシングモードにおいて、ピクセル回路に印加される信号と主要ノードの電圧とを示す波形図である。 表示パネルを制御するコントロールボードを示す図である。 センシングモードにおいて、ブロック単位でピクセルが順次にセンシングされる一例を示す図である。 ピクセル回路のモード別駆動信号を示す波形図である。 センシングパルスを出力するシフトレジスタの一例を示す。 ディスプレイモードにおいて、図１０に示されたバッファに連結されたＣＬＫノードとＶＳＳノードとに印加される電圧を示す図である。 センシングモードにおいて、図１０に示されたバッファに連結されたＣＬＫノードとＶＳＳノードとに印加される電圧を示す図である。 本発明の一実施例による電流センシング部を詳細に示す図である。 本発明の一実施例によるシャント抵抗とＡＤＣとの連結構造を示す図である。 本発明の他の実施例によるシャント抵抗とＡＤＣとの連結方法を示す図である。 図１４に示されたスイッチ素子と２つのシャント抵抗とを示す回路図である。 図１４に示されたスイッチ素子と２つのシャント抵抗とを示す回路図である。 図１４に示されたスイッチ素子と２つのシャント抵抗とを示す回路図である。

本発明の利点及び特徴、並びにそれらを達成する方法は、添付の図面と共に詳細に後述されている実施例を参照すれば明確になるであろう。本発明は、以下で開示する実施例に限定されるものではなく、互いに異なる様々な形態で具現されるものであり、単に実施例は、本発明の開示が完全になるようにし、本発明の属する技術分野において通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は請求項の範疇により定義されるだけである。

本発明の実施例を説明するための図面に開示された形状、大きさ、比率、角度、個数などは例示的なものであるから、本発明は図面に示された事項に限定されるものではない。明細書の全体に亘って、同一の参照符号は実質的に同一の構成要素を指し示す。また、本発明を説明するにあたり、関連する公知技術についての具体的な説明が本発明の要旨を不要に濁らせると判断される場合は、その詳細な説明を省略する。

本明細書上で言及された「備える」、「含む」、「有する」、「からなる」などが使用される場合、「～だけ」が使用されない以上、他の部分が追加され得る。構成要素を単数で表現した場合に、特に明示的な記載事項がない限り、複数であると解釈され得る。

構成要素を解釈するにあたり、別途の明示的な記載がなくても、誤差範囲を含むものと解釈する。

位置関係についての説明である場合、例えば、「～の上に」、「～の上部に」、「～の下部に」、「～の側方に」などのように２つの構成要素の間で位置関係が説明される場合、「すぐに」又は「直接」が使用されないそれらの構成要素の間に１つ以上の他の構成要素が介在され得る。

構成要素を区分するために、第１、第２などが使用され得るが、これらの構成要素は構成要素の前に付いた序数や構成要素の名称によりその機能や構造が制限されない。

以下の実施例は、部分的に又は全体的に互いに結合或いは組み合わせ可能であり、技術的に様々な連動及び駆動が可能である。各実施例が互いに対して独立的に実施することもでき、連関関係をもって一緒に実施することもできる。

ピクセルの各々は、色（カラー）の構成のために、色が互いに異なる複数のサブピクセルに分けられ、サブピクセルの各々は、スイッチ素子又は駆動素子として用いられるトランジスタを含む。このようなトランジスタは、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）で構成され得る。

本発明の表示装置において、表示パネル上に形成されるピクセル回路とゲート駆動部とは、複数のトランジスタを含むことができる。トランジスタは、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）構造のＴＦＴで構成され得、酸化物半導体を含むＯｘｉｄｅＴＦＴ又は低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ、ＬＴＰＳ）を含むＬＴＰＳＴＦＴであり得る。以下で、ピクセル回路を構成するトランジスタは、ＯｘｉｄｅＴＦＴで構成されたｎチャネルＯｘｉｄｅＴＦＴで構成される例を中心として説明するが、本発明はこれに限定されない。

トランジスタは、ゲート（ｇａｔｅ）、ソース（ｓｏｕｒｃｅ）及びドレイン（ｄｒａｉｎ）を含む３電極素子である。ソースは、キャリア（ｃａｒｒｉｅｒ）をトランジスタに供給する電極である。トランジスタ内において、キャリアはソースから流れ出す。ドレインは、トランジスタからキャリアが外部へ出る電極である。トランジスタにおけるキャリアの流れは、ソースからドレインへと流れる。ｎチャネルトランジスタの場合、キャリアが電子（ｅｌｅｃｔｒｏｎ）であるため、ソースからドレインへと電子が流れ得るように、ソース電圧がドレイン電圧よりも低い電圧を有する。ｎチャネルトランジスタにおいて電流の方向は、ドレインからソース側へと流れる。ｐチャネルトランジスタの場合、キャリアが正孔（ｈｏｌｅ）であるため、ソースからドレインへと正孔が流れ得るように、ソース電圧がドレイン電圧よりも高い。ｐチャネルトランジスタにおいて正孔がソースからドレイン側へと流れるため、電流がソースからドレイン側へと流れる。トランジスタのソースとドレインとは、固定されたものではないことに注意すべきである。例えば、ソースとドレインとは印加電圧に応じて変更され得る。したがって、トランジスタのソースとドレインとによって発明が制限されない。以下の説明では、トランジスタのソースとドレインとを、第１及び第２電極であると称することにする。

ゲート信号は、ゲートオン電圧（Ｇａｔｅ Ｏｎ Ｖｏｌｔａｇｅ）及びゲートオフ電圧（Ｇａｔｅ Ｏｆｆ Ｖｏｌｔａｇｅ）の間でスイング（ｓｗｉｎｇ）することができる。トランジスタは、ゲートオン電圧に応答してターンオン（ｔｕｒｎ－ｏｎ）される反面、ゲートオフ電圧に応答してターンオフ（ｔｕｒｎ－ｏｆｆ）される。ｎチャネルトランジスタの場合に、ゲートオン電圧はゲートハイ電圧（Ｇａｔｅ Ｈｉｇｈ Ｖｏｌｔａｇｅ）ＶＧＨであり、ゲートオフ電圧はゲートロー電圧（Ｇａｔｅ Ｌｏｗ Ｖｏｌｔａｇｅ）ＶＧＬであり得る。

以下、添付の図面を参照して、本発明の様々な実施例を詳細に説明する。以下の実施例において、表示装置は有機発光表示装置を中心として説明するが、本発明はこれに限定されない。

図１及び図２を参照すれば、本発明の実施例による表示装置は、表示パネル１００、表示パネル１００のピクセル１０１にピクセルデータを書き込む（ｗｒｉｔｅ）ための表示パネル駆動部、ピクセル１０１と表示パネル駆動部の駆動に必要な電源を発生する電源部１４０、及び電流センシング部１５０を含む。

表示パネル１００は、Ｘ軸方向の長さ、Ｙ軸方向の幅及びＺ軸方向の厚さを有する長方形構造の表示パネルであり得る。表示パネル１００は、画面上で入力映像を表示するピクセルアレイを含む。ピクセルアレイは、複数のデータライン１０２、データライン１０２と交差する複数のゲートライン１０３、及び、マトリックス状に配置されるピクセルを含む。表示パネル１００は、ピクセルに共通に連結された電源ラインをさらに含むことができる。電源ラインは、ピクセル駆動電圧ＥＬＶＤＤが印加される電源ライン、初期化電圧Ｖｉｎｉｔが印加される電源ライン、基準電圧Ｖｒｅｆが印加される電源ライン、及び、低電位の電源電圧ＥＬＶＳＳが印加される電源ラインを含むことができる。このような電源ラインは、ピクセルに共通に連結される。

ピクセルアレイは、複数のピクセルラインＬ１～Ｌｎを含む。ピクセルラインＬ１～Ｌｎの各々は、表示パネル１００のピクセルアレイにおいて、ライン方向Ｘに沿って配置された１ラインのピクセルを含む。１ピクセルラインに配置されたピクセルは、ゲートライン１０３を共有する。データライン方向に沿ってカラム方向Ｙに配置されたサブピクセルは、同一のデータライン１０２を共有する。１水平期間１Ｈは、１フレーム期間をピクセルラインＬ１～Ｌｎの総本数で割った時間である。

表示パネル１００は、不透過型表示パネル又は透過型表示パネルで構成され得る。透過型表示パネルは、画面上に映像が表示され背景の実物が見える透明表示装置に適用されることができる。

表示パネルは、フレキシブル表示パネルで製作され得る。フレキシブル表示パネルは、プラスチック基板を用いるＯＬＥＤパネルで構成され得る。プラスチックＯＬＥＤパネルのピクセルアレイと発光素子とは、バックプレート（Ｂａｃｋ ｐｌａｔｅ）上に接着された有機薄膜フィルム上に配置され得る。

ピクセル１０１の各々は、色（カラー）の構成のために、赤色サブピクセル、緑色サブピクセル及び青色サブピクセルに分けられ得る。ピクセルの各々は、白色サブピクセルをさらに含むことができる。サブピクセルの各々は、ピクセル回路を含む。以下で、ピクセルは、サブピクセルと同じ意味であると解釈され得る。ピクセル回路の各々は、データラインとゲートラインと電源ラインとに連結される。

ピクセルは、リアル（ｒｅａｌ）カラーピクセルと、ペンタイル（ｐｅｎｔｉｌｅ）ピクセルとして配置され得る。ペンタイルピクセルは、予め設定されたピクセルレンダリングアルゴリズム（ｐｉｘｅｌ ｒｅｎｄｅｒｉｎｇ ａｌｇｏｒｉｔｈｍ）を用いて、色の異なる２つのサブピクセルを１つのピクセル１０１で駆動して、リアルカラーピクセルよりも高い解像度を実現することができる。ピクセルレンダリングアルゴリズムは、ピクセルの各々において不足する色表現を、隣接するピクセルより発光された光の色で補償できる。

表示パネル１００の画面上に、タッチセンサが配置され得る。タッチセンサは、オンセルタイプ（Ｏｎ－ｃｅｌｌ ｔｙｐｅ）又はアドオンタイプ（Ａｄｄ ｏｎ ｔｙｐｅ）で表示パネルの画面上に配置されるか、ピクセルアレイＡＡに組み込まれるインセルタイプ（Ｉｎ－ｃｅｌｌ ｔｙｐｅ）のタッチセンサで構成され得る。

表示パネル１００は、断面構造から見るとき、図２に示されたように、基板１０上に積層された回路層１２、発光素子層１４、及び封止層（ｅｎｃａｐｓｕｌａｔｉｏｎ ｌａｙｅｒ）１６を含むことができる。

回路層１２は、データライン、ゲートライン、電源ラインなどの配線に連結されたピクセル回路、ゲートラインに連結されたゲート駆動部ＧＩＰ、デマルチプレクサアレイ１１２などを含むことができる。回路層１２の配線と回路素子とは、複数の絶縁層と、絶縁層を挟んで分離された２つ以上の金属層と、半導体物質を含むアクティブ層と、を含むことができる。

発光素子層１４は、ピクセル回路により駆動される発光素子ＥＬを含むことができる。発光素子ＥＬは、赤色（Ｒ）発光素子、緑色（Ｇ）発光素子、及び青色（Ｂ）発光素子を含むことができる。発光素子層１４は、白色発光素子とカラーフィルタとを含むことができる。発光素子層１４の発光素子ＥＬは、有機膜及び保護膜を含む保護層により覆われ得る。

封止層１６は、回路層１２と発光素子層１４とを密封するように、発光素子層１４を覆う。封止層１６は、有機膜と無機膜とが交互に積層された多重積層膜の構造であってもよい。無機膜は、水分や酸素の浸透を遮断し、有機膜は無機膜の表面を平坦化する。有機膜と無機膜とが複数の層で積層されると、単一層に比べて水分や酸素の移動経路が長くなって、発光素子層１４に影響を与える水分と酸素との浸透を効果的に遮断することができる。

封止層１６上に形成されたタッチセンサ層が配置され得る。タッチセンサ層は、タッチ入力の前後で容量（ｃａｐａｃｉｔａｎｃｅ）の変化を基にタッチ入力をセンシングする静電容量方式のタッチセンサを含むことができる。タッチセンサ層は、タッチセンサの容量を形成する金属配線パターンと、絶縁膜とを含むことができる。金属配線パターンの間にタッチセンサの容量が形成され得る。タッチセンサ層上に偏光板が配置され得る。偏光板は、タッチセンサ層と回路層１２の金属により反射された外部光の偏光を変換して、視認性とコントラスト比とを向上させることができる。偏光板は、線偏光板と位相遅延フィルムとが接合された偏光板又は円偏光板で構成され得る。偏光板上にカバーガラス（Ｃｏｖｅｒ ｇｌａｓｓ）が接着され得る。

表示パネル１００は、封止層１６上に積層されたタッチセンサ層と、カラーフィルタ層とをさらに含むことができる。カラーフィルタ層は、赤色、緑色及び青色カラーフィルタと、ブラックマトリックスパターンとを含むことができる。カラーフィルタ層は、回路層とタッチセンサ層から反射された光の波長の一部を吸収し、偏光板の役割を代わりにして色純度を高めることができる。この実施例は、偏光板に比べて光透過率の高いカラーフィルタ層を表示パネルに適用して、表示パネル１００の光透過率を向上させ、表示パネル１００の厚さと柔軟性とを改善することができる。カラーフィルタ層上にカバーガラスが接着され得る。

電源部１４０は、直流－直流変換器（ＤＣ－ＤＣ Ｃｏｎｖｅｒｔｅｒ）を用いて、表示パネル１００のピクセルアレイと表示パネル駆動部の駆動に必要な直流（ＤＣ）電源を発生する。直流－直流変換器は、チャージポンプ（Ｃｈａｒｇｅ ｐｕｍｐ）、レギュレータ（Ｒｅｇｕｌａｔｏｒ）、バックコンバータ（Ｂｕｃｋ Ｃｏｎｖｅｒｔｅｒ）、ブーストコンバータ（Ｂｏｏｓｔ Ｃｏｎｖｅｒｔｅｒ）などを含むことができる。電源部１４０は、ホストシステム２００から印加される直流入力電圧を調整して、ガンマ基準電圧ＶＧＭＡ、ゲートオン電圧ＶＧＨ、ゲートオフ電圧ＶＧＬ、ピクセル駆動電圧ＥＬＶＤＤ、低電位の電源電圧ＥＬＶＳＳ、基準電圧Ｖｒｅｆ、初期化電圧Ｖｉｎｉｔなどの定電圧（又は直流電圧）、ゲート駆動部１２０に印加される電圧などを発生することができる。ガンマ基準電圧ＶＧＭＡは、データ駆動部１１０に供給される。ゲートオン電圧ＶＧＨとゲートオフ電圧ＶＧＬとは、ゲート駆動部１２０に供給される。ピクセル駆動電圧ＥＬＶＤＤ、低電位の電源電圧ＥＬＶＳＳ、基準電圧Ｖｒｅｆ、初期化電圧Ｖｉｎｉｔなどの定電圧は、ピクセルに共通に供給される。電源部１４０は、タイミングコントローラ１３０の制御下に、モード別に出力電圧の電圧レベルを変更することができる。

ピクセル駆動電圧ＥＬＶＤＤは、ホストシステム２００のメイン電源から出力されて、表示パネル１００に供給され得る。この場合、電源部１４０は、ピクセル駆動電圧ＥＬＶＤＤを出力する必要がない。

表示パネル駆動部は、タイミングコントローラ（Ｔｉｍｉｎｇ ｃｏｎｔｒｏｌｌｅｒ、ＴＣＯＮ）１３０の制御下に、ディスプレイモード（ｄｉｓｐｌａｙ ｍｏｄｅ）において入力映像を表示パネル１００の画面上に表示する。ディスプレイモードは、消費電力を減らすことのできる低速モードを含み得る。表示パネル駆動部は、タイミングコントローラ１３０の制御下に、センシングモード（ｓｅｎｓｉｎｇ ｍｏｄｅ）において表示パネル１００の画面上で区画されたブロック単位でピクセル１０１の電気的特性をセンシングする。センシングモードにおいて、ピクセル１０１は非発光状態でその電気的特性がセンシングされる。

表示パネル駆動部は、ディスプレイモードにおいてピクセル１０１に入力映像のピクセルデータを書き込み、センシングモードにおいて入力映像と無関係に予め設定されたセンシング用データをピクセル１０１に書き込む。

センシングモードは、表示装置に電源が入って表示パネル駆動部が駆動され始めるパワーオンシーケンス（Ｐｏｗｅｒ ＯＮ ｓｅｑｕｅｎｃｅ）、フレーム期間の間の垂直帰線区間（Ｖｅｒｔｉｃａｌ ｂｌａｎｋ、ＶＢ）、表示装置の電源が切れた直後、予め設定された遅延時間の間表示パネル駆動部が駆動された後に止まるパワーオフシーケンス（Ｐｏｗｅｒ ＯＦＦ ｓｅｑｕｅｎｃｅ）のうちの少なくとも１つに活性化され得る。表示パネル駆動部は、センシングモードにおいて表示パネルの画面上で予め設定されたブロック単位でピクセル１０１の電気的特性をセンシングし、そのセンシング値に応じてタイミングコントローラ１３０の補償部から生成された補償値でピクセルデータを変調して、ピクセルの電気的特性変化を補償することができる。

表示パネル駆動部は、データ駆動部１１０と、ゲート駆動部１２０とを含む。表示パネル駆動部は、データ駆動部１１０及びデータライン１０２の間に配置されたデマルチプレクサアレイ１１２をさらに含むことができる。

デマルチプレクサアレイ１１２は、複数のデマルチプレクサ（Ｄｅ－ｍｕｌｔｉｐｌｅｘｅｒ）ＤＥＭＵＸを用いて、データ駆動部１１０のデータ出力チャネルの各々から出力されたデータ電圧を、データライン１０２へ順次に供給する。デマルチプレクサは、表示パネル１００上に配置された多数のスイッチ素子を含むことができる。デマルチプレクサがデータ駆動部１１０の出力端子及びデータライン１０２の間に配置されると、データ駆動部１１０のデータ出力チャネル数が減少されることができる。デマルチプレクサアレイ１１２は省略され得る。

表示パネル駆動部は、タッチセンサを駆動するためのタッチセンサ駆動部をさらに含むことができる。タッチセンサ駆動部は、図１において省略されている。データ駆動部とタッチセンサ駆動部とは、１つのドライブＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に集積され得る。モバイル機器やウエアラブル機器において、タイミングコントローラ１３０、電源部１４０、データ駆動部１１０、タッチセンサ駆動部などは、１つのドライブＩＣに集積され得る。

表示パネル駆動部は、ディスプレイモードにおいてタイミングコントローラ１３０の制御下に、低速駆動モード（Ｌｏｗ ｓｐｅｅｄ ｄｒｉｖｉｎｇ ｍｏｄｅ）で動作することができる。低速駆動モードは、入力映像を分析して、入力映像が予め設定された時間の間変化がないとき、表示装置の消費電力を減らすために設定されることができる。低速駆動モードは、静止映像が一定の時間以上入力されるとき、ピクセルのリフレッシュレート（Ｒｅｆｒｅｓｈ ｒａｔｅ）を下げることにより、表示パネル駆動部と表示パネル１００との消費電力を減らすことができる。低速駆動モードは、静止映像が入力されるときに限定されない。例えば、表示装置が待機モードで動作するか、ユーザコマンド又は入力映像が所定の時間以上表示パネル駆動部に入力されないとき、表示パネル駆動部は低速駆動モードで動作することができる。

データ駆動部１１０は、ディスプレイモードにおいてデジタル－アナログ変換器（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ、以下、「ＤＡＣ」という）を用いて、毎フレーム期間ごとにタイミングコントローラ１３０からデジタル信号として受信される入力映像のピクセルデータを、ガンマ補償電圧に変換してデータ電圧を出力する。データ駆動部１１０は、センシングモードにおいてＤＡＣを用いてタイミングコントローラ１３０からデジタル信号として受信されるセンシング用データを、ガンマ補償電圧に変換してセンシング用データ電圧を出力する。

ガンマ基準電圧ＶＧＭＡは、分圧回路を通して階調別のガンマ補償電圧に分圧されてＤＡＣへ供給される。データ電圧は、データ駆動部１１０のチャネルの各々から出力バッファを通して出力される。

データ駆動部１１０のデータ出力チャネルの各々は、データライン１０２を通してピクセル１０１へ印加されるデータ電圧を出力する回路のみを含む。データ駆動部１１０はセンシングチャネルを含まない。従来の外部補償用データ駆動部１１０はセンシングチャネルを含むが、本発明のデータ駆動部１１０はセンシングチャネルを含む必要がない。センシングチャネルは、基準電圧Ｖｒｅｆが印加される電源ラインを通してピクセル１０１に連結され、増幅器、積分器、サンプル＆ホルダ回路（Ｓａｍｐｌｅ ＆ Ｈｏｌｄｅｒ ｃｉｒｕｉｔ）とアナログ－デジタル変換器（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ、以下、「ＡＤＣ」という。）を含むことができる。本発明のデータ駆動部１１０は、センシングチャネルを含んでいないため、安価なドライブＩＣで構成され得、他のモデルの表示装置とも互換可能である。

ゲート駆動部１２０は、ピクセルアレイのＴＦＴアレイ及び配線と共に、表示パネル１００の回路層１２に直接形成されるＧＩＰ（Ｇａｔｅ ｉｎ ｐａｎｅｌ）回路で具現され得る。ＧＩＰ回路は、表示パネル１００の非表示領域であるベゼル領域（Ｂｅｚｅｌ）ＢＺ上に配置されるか、入力映像が再現されるピクセルアレイ内に分散配置され得る。ゲート駆動部１２０は、ディスプレイモードにおいてタイミングコントローラ１３０の制御下に、ゲート信号をゲートライン１０３へ順次に出力する。ゲート駆動部１２０は、シフトレジスタ（Ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）を用いてゲート信号をシフトさせることにより、それらの信号をゲートライン１０３へ順次に供給することができる。ゲート信号は、スキャンパルス、初期化パルス及びセンシングパルスを含むことができる。

ゲート駆動部１２０のシフトレジスタは、スタートパルス（ｓｔａｒｔ ｐｕｌｓｅ）とシフトクロック（Ｓｈｉｆｔ ｃｌｏｃｋ）とに応答してゲート信号のパルスを出力し、シフトクロックのタイミングに合わせてそのパルスをシフトする。

タイミングコントローラ１３０は、ホストシステム２００から入力映像のデジタルビデオデータＤＡＴＡと、それに同期するタイミング信号とを受信する。タイミング信号は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、クロックＣＬＫ及びデータイネーブル信号ＤＥなどを含むことができる。データイネーブル信号ＤＥをカウントする方法から垂直期間と水平期間とが分かるため、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃとは省略され得る。データイネーブル信号ＤＥは、１水平期間１Ｈの周期を有する。

ホストシステム２００は、テレビ（Ｔｅｌｅｖｉｓｉｏｎ）システム、タブレット型コンピュータ、ノートブック型コンピュータ、ナビゲーションシステム、パーソナルコンピュータ（ＰＣ）、ホームシアターシステム、モバイル機器、ウエアラブル機器、車両システムのうちのいずれか１つであり得る。ホストシステム２００はビデオソースからの映像信号を表示パネル１００の解像度に合わせてスケーリングし、タイミング信号と共にタイミングコントローラ１３０へ伝送することができる。ホストシステム２００は、電源部１４０に供給される直流入力電圧と、ピクセル駆動電圧ＥＬＶＤＤを発生するメイン電源とを含むことができる。

タイミングコントローラ１３０は、ノーマル駆動モード（Ｎｏｒｍａｌ ｄｒｉｖｉｎｇ ｍｏｄｅ）において入力フレーム周波数をｉ倍までシフトして、入力フレーム周波数×ｉ（ｉは自然数）Ｈｚのフレーム周波数で表示パネル駆動部の動作タイミングを制御することができる。入力フレーム周波数は、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｔａｎｄａｒｄｓ Ｃｏｍｍｉｔｔｅｅ）方式において６０Ｈｚであり、ＰＡＬ（Ｐｈａｓｅ－Ａｌｔｅｒｎａｔｉｎｇ Ｌｉｎｅ）方式において５０Ｈｚである。タイミングコントローラ１３０は、低速駆動モードにおいてピクセルのリフレッシュレートを下げるべく、フレーム周波数を１Ｈｚ～３０Ｈｚの間の周波数に下げて、表示パネル駆動部の駆動周波数を低下させることができる。

タイミングコントローラ１３０は、ホストシステムから受信されたタイミング信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥを基に、データ駆動部１１０の動作タイミングを制御するためのデータタイミング制御信号、デマルチプレクサアレイ１１２の動作タイミングを制御するための制御信号、及び、ゲート駆動部１２０の動作タイミングを制御するためのゲートタイミング制御信号を発生する。タイミングコントローラ１３０は、表示パネル駆動部の動作タイミングを制御して、データ駆動部１１０、デマルチプレクサアレイ１１２、タッチセンサ駆動部、及びゲート駆動部１２０を同期させる。

タイミングコントローラ１３０から出力されたゲートタイミング制御信号は、図示せぬレベルシフター（Ｌｅｖｅｌ ｓｈｉｆｔｅｒ）に供給され得る。レベルシフターは、タイミングコントローラ１３０からゲートタイミング信号を入力されて、スタートパルスとシフトクロックとを出力する。スタートパルスとシフトクロックとは、ゲートオン電圧ＶＧＨ及びゲートオフ電圧ＶＧＬの間でスイング（Ｓｗｉｎｇ）される。レベルシフターから出力されるスタートパルスとシフトクロックとは、ゲート駆動部１２０に供給される。

電流センシング部１５０は、センシングモードにおいてピクセル駆動電圧ＥＬＶＤＤが印加される第１電源ラインに連結され、その第１電源ラインに流れる電流を測定する。センシングモードにおいて、予め設定されたブロックの大きさ内に存在するピクセル１０１の電気的特性が同時に測定される。したがって、電流センシング部１５０は、複数のピクセル１０１を含むブロックごとに１つの電流センシング値を出力する。

図３は、本発明の一実施例によるピクセル回路と、ディスプレイモードにおいてピクセル回路に流れる電流を示す回路図である。図４は、ディスプレイモードにおいて図３に示されたピクセル回路に印加される信号と、主要ノードの電圧とを示す波形図である。図４及び図６において、「Ｇａｔｅ」は第１ノードｎ１の電圧であり、「Ｓｏｕｒｃｅ」は第２ノードｎ２の電圧である。図６において、「Ｉｄｓ」は駆動素子ＤＴのドレイン－ソース間電流であり、ディスプレイモードにおいて発光素子ＥＬに流れる電流Ｉ_ＥＬと同一である。図３及び図５に示されたピクセル回路は、内部補償回路を含むピクセル回路を例示したものであり、本発明のピクセル回路はこれに限定されないことに注意すべきである。

図３及び図４を参照すれば、ピクセル回路は、発光素子ＥＬ、発光素子ＥＬを駆動する駆動素子ＤＴ、複数のスイッチ素子Ｍ１～Ｍ３、及びキャパシタＣｓｔを含む。駆動素子ＤＴとスイッチ素子Ｍ１～Ｍ３とは、ｎチャネルＯｘｉｄｅＴＦＴで具現され得る。

このピクセル回路は、ピクセル駆動電圧ＥＬＶＤＤが印加される第１電源ラインＰＬ、低電位の電源電圧ＥＬＶＳＳが印加される電源ライン、初期化電圧Ｖｉｎｉｔが印加される電源ライン、基準電圧Ｖｒｅｆが印加される第２電源ラインＲＬ、データ電圧Ｖｄａｔａが印加されるデータラインＤＬ、及び、ゲート信号ＩＮＩＴ、ＳＥＮＳＥ、ＳＣＡＮが印加されるゲートラインに連結される。

ピクセル回路の駆動期間は、ディスプレイモードにおいて、図４に示されたように、初期化段階Ｔｉ、センシング段階Ｔｓ、データ書き込み段階Ｔｗ、ブースティング段階Ｔｂｏｏｓｔ、及び発光段階Ｔｅｍに分けられ得る。初期化段階Ｔｉにおいてピクセル回路が初期化される。センシング段階Ｔｓにおいて、駆動素子ＤＴのしきい値電圧Ｖｔｈがサンプリングされて、キャパシタＣｓｔに貯蔵される。データ書き込み段階Ｔｗにおいて、ピクセルデータのデータ電圧Ｖｄａｔａが駆動素子ＤＴのゲート電極が連結された第１ノードｎ１に印加される。データ書き込み段階Ｔｗにおいて、キャパシタＣｓｔに貯蔵された駆動素子ＤＴのしきい値電圧Ｖｔｈだけデータ電圧Ｖｄａｔａが補償される。

ブースティング段階Ｔｂｏｏｓｔにおいて、第１及び第２ノードｎ１、ｎ２がフローティング（ｆｌｏａｔｉｎｇ）され、これらのノードｎ１、ｎ２の電圧が上昇する。発光段階Ｔｅｍにおいて、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓに応じて発生される電流Ｉ_ＥＬが発光素子ＥＬに供給されて、ピクセルデータの階調値に対応する輝度で発光され得る。

初期化段階Ｔｉにおいて、初期化パルスＩＮＩＴとセンシングパルスＳＥＮＳＥとの電圧がゲートオン電圧ＶＧＨであり、スキャンパルスＳＣＡＮの電圧がゲートオフ電圧ＶＧＬである。初期化段階Ｔｉにおいて駆動素子ＤＴがターンオンされ、センシング段階Ｔｓにおいて第２ノードｎ２の電圧が上昇する。

センシング段階Ｔｓにおいて、初期化パルスＩＮＩＴの電圧がゲートオン電圧ＶＧＨであり、センシングパルスＳＥＮＳＥとスキャンパルスＳＣＡＮとの電圧がゲートオフ電圧ＶＧＬである。データ書き込み段階Ｔｗにおいて、ピクセルデータのデータ電圧Ｖｄａｔａに同期するスキャンパルスＳＣＡＮは、ゲートオン電圧ＶＧＨとして発生される。初期化パルスＩＮＩＴとセンシングパルスＳＥＮＳＥとの電圧は、データ書き込み段階Ｔｗにおいてゲートオフ電圧ＶＧＬである。発光段階Ｔｅｍにおいて、ゲート信号ＩＮＩＴ、ＳＥＮＳＥ、ＳＣＡＮの電圧は、ゲートオフ電圧ＶＧＬである。

ピクセル回路に印加される定電圧ＥＬＶＤＤ、ＥＬＶＳＳ、Ｖｉｎｉｔ、Ｖｒｅｆは、駆動素子ＤＴの飽和（ｓａｔｕｒａｔｉｏｎ）領域の動作のための電圧マージン（ｍａｒｇｉｎ）を含んで設定され得る。初期化電圧Ｖｉｎｉｔは、ピクセル駆動電圧ＥＬＶＤＤよりも低い電圧である。基準電圧Ｖｒｅｆは、初期化電圧Ｖｉｎｉｔよりも低く、低電位の電源電圧ＥＬＶＳＳ以上の電圧に設定され得るが、これに限定されない。基準電圧Ｖｒｅｆは、ディスプレイモードとセンシングモードとにおいて、異なる電圧に発生され得る。ゲートオン電圧ＶＧＨは、ピクセル駆動電圧ＥＬＶＤＤよりも高い電圧であり、ゲートオフ電圧ＶＧＬは、低電位の電源電圧ＥＬＶＳＳよりも低い電圧に設定され得る。

発光素子ＥＬはＯＬＥＤで具現され得る。ＯＬＥＤは、アノード電極及びカソード電極の間に形成された有機化合物層を含む。有機化合物層は、正孔注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ）ＨＩＬ、正孔輸送層（Ｈｏｌｅ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ）ＨＴＬ、発光層（Ｅｍｉｓｓｉｏｎ ｌａｙｅｒ）ＥＭＬ、電子輸送層（Ｅｌｅｃｔｒｏｎ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ）ＥＴＬ及び電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ）ＥＩＬを含むことができる、これに限定されない。発光素子ＥＬのアノード電極は第２ノードｎ２に連結され、カソード電極は低電位の電源電圧ＥＬＶＳＳが印加される電源ラインに連結される。発光素子ＥＬのアノード電極とカソード電極とに電圧が印加されると、正孔輸送層ＨＴＬを通過した正孔と電子輸送層ＥＴＬを通過した電子とが発光層ＥＭＬへ移動して励起子が形成され、発光層ＥＭＬから可視光が放出される。

駆動素子ＤＴは、ゲート－ソース間電圧Ｖｇｓに応じて電流Ｉ_ＥＬを発生して、発光素子ＥＬを駆動する。駆動素子ＤＴは、ピクセル駆動電圧が印加される第１電源ラインＰＬに連結された第１電極、第１ノードｎ１に連結されたゲート電極、及び、第２ノードｎ２に連結された第２電極を含む。

キャパシタＣｓｔは、第１ノードｎ１及び第２ノードｎ２の間に連結されて、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓを貯蔵する。

第１スイッチ素子Ｍ１は、初期化段階Ｔｉにおいて初期化パルスＩＮＩＴのゲートオン電圧ＶＧＨに応じてターンオンされ、初期化電圧Ｖｉｎｉｔを第１ノードｎ１に印加する。第１スイッチ素子Ｍ１は、初期化電圧Ｖｉｎｉｔが印加される電源ラインに連結された第１電極、初期化パルスＩＮＩＴが印加される第１ゲートラインに連結されたゲート電極、及び、第１ノードｎ１に連結された第２電極を含む。

第２スイッチ素子Ｍ２は、初期化段階ＴｉにおいてセンシングパルスＳＥＮＳＥのゲートオン電圧ＶＧＨに応じてターンオンされ、第２ノードｎ２へ基準電圧Ｖｒｅｆを供給する。第２スイッチ素子Ｍ２は、第２ノードｎ２に連結された第１電極、センシングパルスＳＥＮＳＥが印加される第２ゲートラインに連結されたゲート電極、及び、基準電圧Ｖｒｅｆが印加される第２電源ラインＲＬに連結された第２電極を含む。

ディスプレイモードにおいて、基準電圧Ｖｒｅｆはブラック階調電圧のマージン（ｍａｒｇｉｎ）確保用電圧に設定され、駆動素子ＤＴの累積駆動時間又は劣化量に応じてその電圧が可変し得る。基準電圧Ｖｒｅｆは、ディスプレイモードにおいて予め設定されたマージン電圧範囲、例えば０～３Ｖの間で可変可能である。

第３スイッチ素子Ｍ３は、データ書き込み段階Ｔｗにおいて、データ電圧Ｖｄａｔａに同期するスキャンパルスＳＣＡＮのゲートオン電圧ＶＧＨに応じてターンオンされて、データラインＤＬを第１ノードｎ１に連結する。データ電圧Ｖｄａｔａは、データ書き込み段階Ｔｗにおいて第１ノードｎ１に印加される。第３スイッチ素子Ｍ３は、データ電圧Ｖｄａｔａが印加されるデータラインＤＬに連結された第１電極、スキャンパルスＳＣＡＮが印加される第３ゲートラインに連結されたゲート電極、及び、第１ノードｎ１に連結された第２電極を含む。

図５は、センシングモードにおいて、図３に示されたピクセル回路に流れる電流を示す回路図である。図６は、センシングモードにおいてピクセル回路に印加される信号と主要ノードの電圧とを示す波形図である。

図５及び図６を参照すれば、センシングモードにおいてピクセル回路は、初期化段階Ｔｉ、センシング段階Ｔｓ、及びブースティング段階Ｔｂｏｏｓｔなしに駆動され得る。したがって、ピクセル回路の駆動期間は、センシング段階において、データ書き込み段階Ｔｗと非発光センシング段階Ｔｖｓｃとに分けられ得る。

データ書き込み段階Ｔｗにおいてピクセル回路に入力映像のピクセルデータと無関係に予め設定されたセンシング用データ電圧Ｖｓｄａｔａが、データラインＤＬを通してセンシングされる１ブロックに属するピクセル１０１へ共通に印加される。センシング用データ電圧Ｖｓｄａｔａは、第１電源ラインＰＬを通してブロック単位でピクセル１０１にて流れる小さな電流を集めて測定しなければならないので、センシング用データ電圧Ｖｓｄａｔａは、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓを大きくするために、フルホワイト（Ｆｕｌｌ Ｗｈｉｔｅ）電圧又は純色（Ｒ、Ｇ、Ｂ）のフルグレー（Ｆｕｌｌ Ｇｒａｙ）電圧に設定され得る。フルホワイト電圧は、Ｒ、Ｇ及びＢサブピクセルに印加されるＲ、Ｇ及びＢデータの最大電圧である。純色のフルグレー電圧は、Ｒ、Ｇ及びＢのうちのいずれか１色のサブピクセルに印加される最大電圧である。

センシングパルスＳＥＮＳＥは、センシングモードの全体期間の間ゲートオン電圧ＶＧＨを維持する。したがって、第２スイッチ素子Ｍ２は、センシングモードの全体期間の間オン状態を維持し、ピクセル１０１において電流Ｉが第２ノードｎ２を経由して、センシング用基準電圧Ｖｒｅｆが印加される第２電源ラインＲＬを通して流れる。その結果、センシングモードにおいてピクセル１０１の発光素子ＥＬに電流が流れないので、ピクセル１０１が非発光状態でセンシングされる。

非発光センシング段階Ｔｖｓｃにおいて駆動素子ＤＴはオン状態を維持し、ブロック単位でピクセル１０１に流れる電流が、ピクセル駆動電圧ＥＬＶＤＤが印加される第１電源ラインＰＬに溜まり、当該ブロックに属するピクセル１０１の電流和がセンシングされ得る。

図７は、表示パネル１００を制御するコントロールボードＣＰＣＢを示す図である。

図７を参照すれば、表示パネル１００にＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）が接着され得る。ＣＯＦはドライブＩＣ（ＳＩＣ）を含み、ソースボードＳＰＣＢを表示パネル１００に連結する。ドライブＩＣ（ＳＩＣ）はデータ駆動部１１０を含むことができる。

タイミングコントローラ１３０、電源部１４０、及び電流センシング部１５０は、コントロールボードＣＰＣＢ上に実装され得る。コントロールボードＣＰＣＢは、可撓性回路フィルム、例えばＦＰＣ（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）を介してソースボードＳＰＣＢに連結され得る。

電源部１４０から出力される基準電圧Ｖｒｅｆは、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）、ソースボードＳＰＣＢ及びＣＯＦを経由して表示パネル１００へ供給され得る。

表示パネル１００上の第２電源ラインＲＬは、ＣＯＦ、ソースボードＳＰＣＢ、及びＦＰＣを経由して、電源部１４０に連結され得る。表示パネル１００上の全ての第２電源ラインＲＬが、ショートバーＳＢに連結され得る。他の実施例において、ショートバーＳＢは、ピクセル１０１が同時にセンシングされるブロックの大きさに分離することができる。ショートバーＳＢは、表示パネル１００上の一側に形成されて、ＣＯＦに実装されたドライブＩＣ（ＳＩＣ）の内部ではないＣＯＦのダミー配線に連結される。

センシング部１５０は、ピクセル駆動電圧ＥＬＶＤＤをスイッチングするスイッチ素子１５２、シャント抵抗（Ｓｈｕｎｔ ｒｅｓｉｓｔｏｒ）１５４、及びＡＤＣ１５６を含むことができる。スイッチ素子１５２は、ディスプレイモードにおいてピクセル駆動電圧ＥＬＶＤＤを第１電源ラインＰＬへ直接印加し、センシングモードにおいてピクセル駆動電圧ＥＬＶＤＤを第１電源ラインＰＬに連結されたシャント抵抗１５４に連結する。シャント抵抗１５４及びＡＤＣ１５６は、電流センサの役割を果たす。センシングモードにおいて、シャント抵抗１５４は第１電源ラインＰＬに直列に連結され、ＡＤＣ１５６は、シャント抵抗１５４の両端電圧降下をデジタル値に変換して、電流センシングデータを出力する。

したがって、センシング部１５０は、センシングモードにおいてピクセル駆動電圧ＥＬＶＤＤが印加される第１電源ラインＰＬに連結されたシャント抵抗１５４を用いて、コントロールボードＣＰＣＢ上で現在センシングされるブロックのピクセル１０１に流れる電流をセンシングする。センシング部１５０で測定された電流センシングデータ（デジタル値）は、タイミングコントローラ１３０に提供される。タイミングコントローラ１３０は、センシング部１５０から受信されたブロック別の電流センシングデータに対応する補償値を生成し、その補償値を入力映像のピクセルデータに足したり掛けたりして、当該ブロックに属するピクセル１０１の電気的特性の変化を補償することができる。タイミングコントローラ１３０は、ブロック間の境界が視認されないように、予め設定された空間補間（Ｓｐａｔｉａｌ ｉｎｔｅｒｐｏｌａｔｉｏｎ）アルゴリズムを用いて、ブロック別センシングデータの解像力を向上させることができる。

図８は、センシングモードにおいてブロック単位でピクセルが順次にセンシングされる一例を示す図である。

図８を参照すれば、表示パネル１００の画面は、予め設定された大きさのブロックＢＬに仮想分割されて、ブロック単位でセンシングされ得る。ブロックＢＬの各々は、複数のピクセル１０１０を含む。例えば、ブロックＢＬは、３０ｐｉｘｅｌｓ×３０ｐｉｘｅｌｓの大きさに設定され得るが、これに限定されない。

センシングモードにおいて、ブロックＢＬにはブロック単位でセンシング用データ電圧Ｖｓｄａｔａが順次に印加される。電流測定対象ブロックＢＬのピクセル１０１にセンシング用データ電圧Ｖｓｄａｔａが印加され、それ以外の他のブロックＢＬのピクセル１０１へブラック階調電圧が印加される。ブラック階調電圧が印加されるピクセル１０１において駆動素子ＤＴがターンオフされるため、そのピクセル１０１にて電流が流れない。したがって、画面の全てのピクセル１０１に電源ラインが共通に連結されても、センシング用データ電圧Ｖｓｄａｔａが印加される電流測定対象ブロックＢＬにおいてのみピクセル１０１の電流が測定され得る。

表示パネル駆動部は、タイミングコントローラ１３０の制御下に、図８で矢印のようなスキャニング方向に沿って電流を測定しようとするブロックＢＬをシフトしながら、センシング用データ電圧Ｖｓｄａｔａをブロック単位でピクセル１０１へ順次に供給する。センシングモードにおいて電流が測定された後、ピクセル１０１へブラック階調電圧が印加され、センシング用データ電圧Ｖｓｄａｔａが印加される他のブロックのピクセル１０１に流れる電流が同時に測定される。

図９は、ピクセル回路のモード別駆動信号を示す波形図である。図９において、初期化パルスＩＮＩＴは省略されている。

図９を参照すれば、ディスプレイモードにおいて入力映像のピクセルデータＤＡＴＡがデータ電圧Ｖｄａｔａに変換されて、ピクセル１０１に書き込まれる。ゲート信号ＩＮＩＴ、ＳＣＡＮ、ＳＥＮＳＥのパルスは、ディスプレイモードにおいてゲート駆動部１２０のシフトレジスタにより順次にシフトされる。スキャンパルスＳＣＡＮとセンシングパルスＳＥＮＳＥとのパルス幅は、１水平期間１Ｈであり得る。

センシングモードにおいて入力映像と無関係に、予め設定されたセンシング用データＳＤＡＴＡがデータ電圧Ｖｓｄａｔａに変換されて、ピクセル１０１に供給される。センシングモードにおいて、ゲート信号ＩＮＩＴ、ＳＣＡＮ、ＳＥＮＳＥのうちで初期化パルスＩＮＩＴとスキャンパルスＳＣＡＮとは、ディスプレイモードと同じ方法により順次にシフトされる。センシングパルスＳＥＮＳＥは、センシングモードにおいて、ピクセル１０１が非発光状態を維持するように、スイングせずにゲートオン電圧ＶＧＨに維持される。

タイミングコントローラ１３０は、センシングモードにおいて、測定対象ブロックＢＬに印加されるセンシング用データ電圧を発生すべく、センシング用データ（デジタルデータ）をデータ駆動部へ伝送し、測定対象ブロックＢＬ以外の他のブロックＢＬに印加されるブラック階調電圧を発生すべく、ブラック階調データＢＤＡＴＡをデータ駆動部１１０へ伝送する。したがって、データ駆動部１１０は、ディスプレイモードにおいて、入力映像のデータ電圧Ｖｄａｔａを出力する反面、センシングモードにおいて、センシング用データ電圧及びブラック階調電圧の間でスイングするセンシング用データ電圧Ｖｓｄａｔａを出力することができる。

ゲート駆動部１２０は、初期化パルスＩＮＩＴを出力するシフトレジスタ、スキャンパルスＳＣＡＮを出力するシフトレジスタ、及び、センシングパルスＳＥＮＳＥを出力するシフトレジスタを含む。

図１０は、センシングパルスを出力するシフトレジスタの一例を示す。

図１０を参照すれば、シフトレジスタは、従属的に連結された信号伝達部ＳＴ（ｎ－１）～ＳＴ（ｎ＋２）を含む。信号伝達部ＳＴ（ｎ－１）～ＳＴ（ｎ＋２）の各々は、スタート信号ＶＳＴが入力されるＶＳＴノード、シフトクロックＣＬＫ１～ＣＬＫ４が入力されるＣＬＫノード、センシングパルスＳＥＮＳＥ（ｎ－１）～ＳＥＮＳＥ（ｎ＋２）が出力される第１出力ノード、及び、キャリー信号ＣＡＲが出力される第２出力ノードを含む。

スタート信号ＶＳＴは、一般的に第１信号伝達部に入力される。図１０において、第ｎ－１信号伝達部ＳＴ（ｎ－１）は第１信号伝達部であり得る。シフトクロックＣＬＫ１～ＣＬＫ４は、４相（ｐｈａｓｅ）クロックであり得るが、これに限定されない。

第ｎ－１信号伝達部ＳＴ（ｎ－１）に従属的に連結された信号伝達部ＳＴ（ｎ）～ＳＴ（ｎ＋２）は、前の信号伝達部からのキャリー信号ＣＡＲをスタート信号として入力されて、駆動され始める。信号伝達部ＳＴ（ｎ－１）～ＳＴ（ｎ＋２）の各々は、第１出力ノードを介してセンシングパルスＳＥＮＳＥ（ｎ－１）～ＳＥＮＳＥ（ｎ＋２）を出力すると共に、第２出力ノードを介してキャリー信号ＣＡＲを出力する。

信号伝達部ＳＴ（ｎ－１）～ＳＴ（ｎ＋２）の各々は、第１制御ノードＱ、第２制御ノードＱＢ、及びバッファＢＵＦを含む。バッファＢＵＦは、フルアップトランジスタＴｕと、フルダウントランジスタＴｄとを介して、ゲート信号を、第１出力ノードを介してゲートラインへ出力する。

バッファＢＵＦは、第１制御ノードＱが充電された状態でシフトクロックＣＬＫ１～ＣＬＫ４が入力されるとき、シフトクロックＣＬＫ１～ＣＬＫ４の電圧を第１出力ノードに供給して、第１出力ノードの電圧を立ち上げ（ｒｉｓｉｎｇ）、第２制御ノードＱＢが充電されるとき、第１出力ノードを放電させることでセンシングパルスＳＥＮＳＥ（ｎ－１）～ＳＥＮＳＥ（ｎ＋２）を立ち下げ（ｆａｌｌｉｎｇ）る。

フルアップトランジスタＴｕは、第１制御ノードＱに連結されたゲート電極、シフトクロックＣＬＫ１～ＣＬＫ４が入力されるＣＬＫノードに連結された第１電極、及び、第１出力ノードに連結された第２電極を含む。フルダウントランジスタＴｄは、第２制御ノードＱＢに連結されたゲート電極、第１出力ノードに連結された第１電極、及び、低電位の基準電圧ＳＥＶＳＳが印加されるＶＳＳノードに連結された第２電極を含む。

第１制御ノードＱ及び第２制御ノードＱＢの間にインバータ（Ｉｎｖｅｒｔｅｒ）が連結される。したがって、第１制御ノードＱがハイ電圧であるとき、第２制御ノードＱＢはロー電圧であり、第１制御ノードＱがロー電圧であるとき、第２制御ノードＱＢはハイ電圧である。

フルアップトランジスタＴｕは、第１制御ノードＱの電圧が充電され、シフトクロックＣＬＫ１～ＣＬＫ４のハイ電圧が入力されるときにターンオンされて、第１出力ノードの電圧をゲートオン電圧ＶＧＨまで充電させる。第１制御ノードＱの電圧は、シフトクロックＣＬＫ１～ＣＬＫ４の電圧がゲートオン電圧ＶＧＨに立ち上げられるときにブートストラップ（ｂｏｏｔｓｔｒａｐｐｉｎｇ）されて、ゲートオン電圧ＶＧＨよりも高い電圧にブースト（Ｂｏｏｓｔｉｎｇ）される。フルアップトランジスタＴｕｐは、第１制御ノードＱの電圧が自分のしきい値電圧よりも高くなるときにターンオンされて、第１出力ノードを充電する。

第２制御ノードＱＢの電圧は、第１制御ノードＱがゲートオン電圧ＶＧＨ以上の電圧で充電されるとき、ゲートオフ電圧ＶＧＬに放電する。フルダウントランジスタＴｄは、第２制御ノードＱＢの電圧がゲートオン電圧ＶＧＨで充電されるときにターンオンされ、第１出力ノードへゲートオフ電圧ＶＧＬを供給してゲートラインを放電させる。このとき、センシングパルスＳＥＮＳＥ（ｎ－１）～ＳＥＮＳＥ（ｎ＋２）の電圧がゲートオフ電圧ＶＧＬまで低くなる。

シフトレジスタのバッファＢＵＦに入力される電圧は、モード別に変わることができる。バッファＢＵＦに連結されたＣＬＫノードの電圧は、図１１ａに示されたように、ディスプレイモードにおいてシフトクロックＣＬＫ１～ＣＬＫ４によりゲートオン電圧ＶＧＨ及びゲートオフ電圧ＶＧＬの間でスイングすることができる。低電位の基準電圧ＳＥＶＳＳは、図１１ａに示されたように、ディスプレイモードにおいてゲートオフ電圧ＶＧＬに維持される。一例として、ディスプレイモードにおいて、図１１ａに示されたように、フルアップトランジスタＴｕに、１８［Ｖ］及び－１２［Ｖ］の間でスイングするシフトクロックＣＬＫが入力され、フルダウントランジスタＴｄに連結されたＶＳＳノードに、－６［Ｖ］の低電位の基準電圧ＳＥＶＳＳが印加され得る。フルアップトランジスタＴｕは、第１制御ノードＱがハイ電圧で充電されるとき、ＣＬＫノードの電圧で第１出力ノードを充電させ、フルダウントランジスタＴｄは、第２制御ノードＱＢがハイ電圧で充電されるとき、第１出力ノードを低電位の基準電圧ＳＥＶＳＳまで放電させる。したがって、ディスプレイモードにおいてシフトレジスタは、第１出力ノードを介してセンシングパルスＳＥＮＳＥ（ｎ－１）～ＳＥＮＳＥ（ｎ＋２）を出力する。

バッファＢＵＦに連結されたＣＬＫノードとＶＳＳノードとの電圧は、図１１ｂに示されたように、センシングモードにおいてゲートオン電圧ＶＧＨ、例えば１８［Ｖ］である。したがって、バッファＢＵＦのトランジスタＴｕ、Ｔｄは、交互に充電される第１及び第２制御ノードＱ、ＱＢの電圧に応じて交互にターンオンされるため、センシングモードにおいてセンシングパルスＳＥＮＳＥ（ｎ－１）～ＳＥＮＳＥ（ｎ＋２）が出力される第１出力ノードの電圧は、ゲートオン電圧ＶＧＨを維持する。その結果、センシングモード期間の間、ピクセル１０１の第２スイッチ素子Ｍ２はオン状態を維持し、ピクセル１０１の電流が第２電源ラインＲＬを通して放電されるので、ピクセル１０１が非発光状態でセンシングされる。

図１２は、本発明の一実施例による電流センシング部１５０を詳細に示す図である。図１２において、「ＳＰ」は電流測定対象ブロックＢＬのサブピクセルである。

図１２を参照すれば、スイッチ素子１５２は、ディスプレイモードにおいて、ピクセル駆動電圧ＥＬＶＤＤが印加されるＶＤＤノードを第１電源ラインＰＬに連結する。ディスプレイモードにおいて、ピクセル駆動電圧ＥＬＶＤＤがシャント抵抗１５４を経由せずにピクセル１０１へ印加される。スイッチ素子１５２は、センシングモードにおいて、ＶＤＤノードをシャント抵抗１５４に連結する。

センシングモードにおいて、ピクセル駆動電圧ＥＬＶＤＤは、シャント抵抗１５４と第１電源ラインＰＬを通してピクセル１０１に印加され、電流測定対象ブロックＢＬ内のピクセル１０１から流れる電流が、第１電源ラインＰＬとシャント抵抗１５４とを通して流れるようになる。このとき、シャント抵抗１５４において電圧降下が発生し、シャント抵抗１５４の両端電圧がＡＤＣ１５６に入力されて、第１電源ラインＰＬに流れる電流がセンシングされる。

本発明の表示装置は、ＡＤＣ１５６及びタイミングコントローラ１３０の間に連結された設定レジスタ（Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｒｅｇｉｓｔｅｒ）１５７及び通信部１５８をさらに含むことができる。

設定レジスタ１５７は、ＡＤＣ１５６の出力信号（デジタル値）に応じる電力値が予め設定されたパワーレジスタ（Ｐｏｗｅｒ ｒｅｇｉｓｔｅｒ）、ＡＤＣの出力信号のビット別電流値が予め設定された電流レジスタ（Ｃｕｒｒｅｎｔ ｒｅｇｉｓｔｅｒ）、ＡＤＣの出力信号のビット別電圧値が予め設定された電流レジスタ（Ｃｕｒｒｅｎｔ ｒｅｇｉｓｔｅｒ）、警報状況が設定された警報レジスタ（Ａｌｅｒｔ ｒｅｇｉｓｔｅｒ）などを含む。設定レジスタ１５７は省略可能である。

通信部１５８は、ＡＤＣ１５６の出力信号をタイミングコントローラ１３０に伝送するか、又は設定レジスタ１５７を介して入力されたＡＤＣ１５６の出力信号をタイミングコントローラ１３０に伝送する。通信部１５８は、Ｉ^２Ｃ又はＳＭＢｕｓインターフェース回路で具現され得るが、これに限定されない。

タイミングコントローラ１３０は、通信部１５８を介して受信されたＡＤＣ１５６の出力信号を基に電流測定対象ブロックＢＬの電流を判断し、その電流値に対応する補償値を生成する。タイミングコントローラ１３０は、設定レジスタ１５７に設定されたデータを読み取って、ＡＤＣ１５６の出力信号から第１電源ラインＰＬの電流値を判断し、ピクセル駆動電圧ＥＬＶＤＤの変動とＡＤＣ１５６の入力電圧が、予め設定された電圧範囲を超えるオーバーフロー（Ｏｖｅｒｆｌｏｗ）であるかどうかを判断することができる。

本発明の表示装置は、基準電圧スイッチ素子１４１をさらに含むことができる。電源部１４０は、ディスプレイモードにおいてピクセル１０１に供給される第１基準電圧Ｖｒｅｆ１と、センシングモードにおいてピクセル１０１に供給される第２基準電圧Ｖｒｅｆ２とを出力することができる。第１基準電圧Ｖｒｅｆ１は、ピクセル１０１のブラック階調電圧のマージン（ｍａｒｇｉｎ）確保用電圧に設定されて、駆動素子ＤＴの累積駆動時間又は劣化量に応じて０［Ｖ］～３［Ｖ］間で可変し得る。第２基準電圧Ｖｒｅｆ２は、センシングモードにおいてピクセル１０１に一定の電圧、例えば接地電圧ＧＮＤ（＝０Ｖ）に設定され得る。

タイミングコントローラ１３０は、電源部１４０の出力電圧をモード別に制御し、基準電圧スイッチ素子１４１を制御することができる。基準電圧スイッチ素子１４１は、タイミングコントローラ１３０の制御下に、ディスプレイモードにおいて第１基準電圧Ｖｒｅｆ１を第２電源ラインＲＬに供給し、センシングモードにおいて第２基準電圧Ｖｒｅｆ２を第２電源ラインＲＬに供給する。

ピクセル駆動電圧ＥＬＶＤＤは、タイミングコントローラ１３０又はホストシステム２００の制御下に、モード別にその電圧が変更され得る。例えば、ピクセル駆動電圧ＥＬＶＤＤは、センシングモードにおいてピクセル１０１に流れる電流を大きくするために、ディスプレイモードにおいて設定された電圧よりも高い電圧であり得る。ピクセル駆動電圧ＥＬＶＤＤは、負荷変動に応じてその電圧が変わることができる。

図１３は、本発明の一実施例によるシャント抵抗とＡＤＣとの連結構造を示す図である。図１４乃至図１５ｃは、本発明の他の実施例によるシャント抵抗とＡＤＣとの連結方法を示す図である。

ピクセル駆動電圧ＥＬＶＤＤが特定電圧に固定されると、シャント抵抗１５４は図１３に示されたように、ＡＤＣ１５６に直接連結されることができる。

ピクセル駆動電圧ＥＬＶＤＤが変動されるか、モード別にその電圧が可変する場合、ＡＤＣの入力電圧を測定するためのスイッチ素子１５５がシャント抵抗１５４及びＡＤＣ１５６の間に連結されることができる。スイッチ素子１５５は、タイミングコントローラ１３０の制御下に、シャント抵抗１５４及びＡＤＣの入力端子の間の接点を変更することができる。

シャント抵抗１５４は、図１５ａ乃至図１５ｃに示されたように、ピクセル駆動電圧ＥＬＶＤＤ及び負荷の間に連結された高電位側のシャント抵抗１５４ａと、負荷及び接地電圧ＧＮＤの間に連結された低電位側のシャント抵抗１５４ｄとを含むことができる。負荷は、センシングモードにおいて電流測定対象ブロックＢＬであり得る。

スイッチ素子１５５は、図１５ａのように、ピクセル駆動電圧ＥＬＶＤＤと接地電圧ＧＮＤとをＡＤＣ１５６の第１及び第２入力端子に連結することができる。このとき、タイミングコントローラ１３０は、ピクセル駆動電圧ＥＬＶＤＤとＡＤＣの入力電圧範囲を判断することができる。タイミングコントローラ１３０は、第１シャント抵抗１５４ａの両端電圧差がＡＤＣ１５６の入力電圧範囲以内であれば、スイッチ素子１５５を制御して、図１５ｂのように第１シャント抵抗１５４ａをＡＤＣ１５６の第１及び第２入力端子に連結する。反面に、タイミングコントローラ１３０は、ピクセル駆動電圧ＥＬＶＤＤが上昇してＡＤＣ１５６の入力電圧範囲を超えるオーバーフロー電圧がＡＤＣ１５６に入力されるとき、図１５ｃのようにスイッチ素子１５５を制御して、第２シャント抵抗１５４ｄをＡＤＣ１５６の第１及び第２入力端子に連結し、ＡＤＣ１５６のオーバーフローを防止することができる。

以上より、発明が解決しようとする課題、課題を解決するための手段、発明の効果に記載した明細書の内容が請求項の必須的な特徴を特定するものではないので、請求項の権利範囲は明細書の内容に記載した事項によって制限されない。

以上、添付の図面を参照して本発明の実施例をより詳細に説明したが、本発明は必ずしもこのような実施例に限るものではなく、本発明の技術思想を逸脱しない範囲内で様々に変形して実施することができる。したがって、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく説明するためのものであり、このような実施例によって本発明の技術思想の範囲が限定されるものではない。それゆえに、以上で記述した実施例は、あらゆる面で例示的なものであり、非限定的なものであると理解すべきである。本発明の保護範囲は、請求の範囲によって解釈されるべきであり、それと同等な範囲内にある全ての技術思想は本発明の権利範囲に含まれるものであると解釈されるべきであろう。

１００ 表示パネル
１０１ ピクセル
１０２ データライン
１０３ ゲートライン
１１０ データ駆動部
１２０ ゲート駆動部
１３０ タイミングコントローラ
１４０ 電源部
１５０ 電流センシング部
１５２ スイッチ素子
１５４ シャント抵抗
１５６ ＡＤＣ

Claims (14)

1. ピクセル駆動電圧と基準電圧とが印加される電源ライン、データ電圧が印加されるデータライン、及び、ゲート信号が印加される複数のゲートラインに連結された複数のピクセルと、
   ディスプレイモードにおいて複数の前記ピクセルに入力映像のピクセルデータを書き込み、センシングモードにおいて前記入力映像と無関係に、予め設定されたセンシングデータを複数の前記ピクセルに書き込む表示パネル駆動部と、
   前記センシングモードにおいて前記ピクセル駆動電圧が印加される第１電源ラインに流れる電流を測定して、複数の前記ピクセルを同時にセンシングするセンシング部とを含み、
   前記表示パネル駆動部は、
   複数のデータ電圧出力チャネルを通して、前記ディスプレイモードにおいて前記ピクセルデータのデータ電圧を、前記センシングモードにおいて前記センシングデータのデータ電圧を出力するデータ駆動部と、
   前記ゲート信号を出力するゲート駆動部とを含む、表示装置。
2. 前記データ駆動部は、センシング回路が含まれたチャネルなしに、前記データ電圧が出力される複数のデータ出力を含む、請求項１に記載の表示装置。
3. 前記ピクセル駆動電圧、前記基準電圧、初期化電圧及び低電位の電源電圧を出力する電源部と、
   前記データ駆動部へ前記入力映像の前記ピクセルデータと前記センシングデータとを供給し、前記データ駆動部と前記ゲート駆動部との動作タイミングを制御し、前記センシング部から入力されるセンシングデータに対応する補償値を生成するタイミングコントローラをさらに含む、請求項１に記載の表示装置。
4. 前記ピクセルは、前記初期化電圧が印加される電源ラインに連結され、
   前記ピクセルの駆動期間は、
   前記ディスプレイモードにおいて初期化段階、センシング段階、第１データ書き込み段階、ブースティング段階及び発光段階に分けられ、
   前記センシングモードにおいて第２データ書き込み段階、非発光センシング段階に分けられる、請求項３に記載の表示装置。
5. 前記ゲート信号は、
   前記初期化段階と前記センシング段階とにおいてゲートオン電圧として発生され、前記第１データ書き込み段階、第２データ書き込み段階、前記ブースティング段階、前記発光段階及び前記非発光センシング段階においてゲートオフ電圧として発生される初期化パルスと、
   前記初期化段階において前記ゲートオン電圧として発生され、前記センシング段階、前記ディスプレイモードの前記第１データ書き込み段階、前記ブースティング段階及び前記発光段階において前記ゲートオフ電圧として発生され、前記センシングモードの全体期間の間前記ゲートオン電圧として発生されるセンシングパルスと、
   前記第１データ書き込み段階及び第２データ書き込み段階において前記データ電圧に同期する前記ゲートオン電圧として発生され、前記初期化段階、前記センシング段階、前記ブースティング段階、前記発光段階及び前記非発光センシング段階において前記ゲートオフ電圧として発生されるスキャンパルスとを含み、
   前記ピクセルの各々は、
   前記ゲートオン電圧に応答してターンオンされ、前記ゲートオフ電圧に応答してターンオフされる複数のスイッチ素子を含む、請求項４に記載の表示装置。
6. 前記ピクセルの各々は、
   前記ピクセル駆動電圧が印加される前記第１電源ラインに連結された第１電極、第１ノードに連結されたゲート電極、及び、第２ノードに連結された第２電極を含む駆動素子と、
   前記第２ノードに連結されたアノード電極と、前記低電位の電源電圧が印加されるカソード電極とを含む発光素子と、
   前記第１ノード及び前記第２ノードの間に連結されたキャパシタと、
   前記初期化電圧が印加される第１電極、前記初期化パルスが印加されるゲート電極、及び、前記第１ノードに連結された第２電極を含む第１スイッチ素子と、
   前記第２ノードに連結された第１電極、前記センシングパルスが印加されるゲート電極、及び、前記基準電圧が印加される第２電源ラインに連結された第２電極を含む第２スイッチ素子と、
   前記データ電圧が印加されるデータラインに連結された第１電極、前記スキャンパルスが印加されるゲート電極、及び、前記第１ノードに連結された第２電極を含む第３スイッチ素子とを含む、請求項５に記載の表示装置。
7. 前記ディスプレイモードの前記発光段階において前記発光素子に電流が流れ、
   前記センシングモードにおいて前記第２ノード、前記第２スイッチ素子及び前記第２電源ラインに沿って電流が流れ、前記発光素子が非発光状態を維持する、請求項６に記載の表示装置。
8. 前記基準電圧は、
   前記ディスプレイモードにおいて前記ピクセルの駆動累積時間が経つにつれて予め設定された電圧範囲内で変わる第１基準電圧と、
   前記センシングモードにおいて前記電圧範囲内の特定電圧レベルに固定される第２基準電圧とを含む、請求項１に記載の表示装置。
9. 前記ディスプレイモードにおいて前記第１基準電圧を前記ピクセルに連結された第２電源ラインに印加し、前記センシングモードにおいて前記第２基準電圧を前記第２電源ラインに印加するスイッチ素子をさらに含む、請求項８に記載の表示装置。
10. 前記ピクセル駆動電圧は、前記ディスプレイモードよりも前記センシングモードにおいて高くなる、請求項１に記載の表示装置。
11. 前記センシング部は、
    シャント抵抗と、
    前記センシングモードにおいて前記第１電源ラインに前記シャント抵抗を直列に連結するスイッチ素子と、
    前記センシングモードにおいて前記シャント抵抗の両端電圧差をデジタル値に変換するアナログ－デジタル変換器とを含む、請求項１に記載の表示装置。
12. 前記シャント抵抗は、
    前記ピクセル駆動電圧及び前記ピクセルの間に連結された第１シャント抵抗と、
    接地電圧及び前記ピクセルの間に連結された第２シャント抵抗とを含む、請求項１１に記載の表示装置。
13. 前記センシングモードにおいて、
    前記ピクセル駆動電圧及び前記接地電圧の間の電圧差と、前記第１シャント抵抗の両端電圧差とを前記アナログ－デジタル変換器の入力端子に供給し、前記アナログ－デジタル変換器の入力電圧でオーバーフローが発生するとき、前記第２シャント抵抗の両端電圧差を前記アナログデジタル変換器の入力端子に供給するスイッチ素子をさらに含む、請求項１２に記載の表示装置。
14. 前記ゲート駆動部は、
    前記センシングパルスを出力するシフトレジスタを含み、
    前記シフトレジスタの信号伝達部の各々は、
    第１制御ノードに連結されたゲート電極、ＣＬＫノードに連結された第１電極、及び、前記センシングパルスが出力される出力ノードに連結された第２電極を含むフルアップトランジスタと、
    第２制御ノードに連結されたゲート電極、前記出力ノードに連結された第１電極、及び、ＶＳＳノードに連結された第２電極を含むフルダウントランジスタとを含み、
    前記ディスプレイモードにおいて前記ＣＬＫノードへ前記ゲートオン電圧及び前記ゲートオフ電圧の間でスイングするクロックが入力され、前記ＶＳＳノードに低電位の基準電圧が印加され、前記センシングモードにおいて前記ＣＬＫノードと前記ＶＳＳノードとのそれぞれに前記ゲートオン電圧が印加される、請求項５に記載の表示装置。

Images