CN115280471A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN115280471A
CN115280471A CN202080098195.1A CN202080098195A CN115280471A CN 115280471 A CN115280471 A CN 115280471A CN 202080098195 A CN202080098195 A CN 202080098195A CN 115280471 A CN115280471 A CN 115280471A
Authority
CN
China
Prior art keywords
semiconductor
main surface
region
semiconductor substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080098195.1A
Other languages
English (en)
Inventor
玉城朋宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN115280471A publication Critical patent/CN115280471A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

使用具有第1主面(10a)以及第2主面(10b)的半导体基板(10)形成半导体装置(100)。在半导体基板(10)的第1主面(10a)与第2主面(10b)之间形成有第1导电类型的第1半导体区域(101；201)。在第1半导体区域(101；201)与第1主面(10a)之间形成有第2导电类型的第2半导体区域(102、202)。第1半导体区域(101；201)包含氢关联施主，第1半导体区域(101；201)的氢关联施主的浓度是第1半导体区域(101；201)的杂质浓度以上。

Description

半导体装置及其制造方法
技术领域
本公开涉及半导体装置及其制造方法。
背景技术
在将硅(Si)作为半导体材料的例如IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)等功率用半导体装置(功率器件)的n型漂移层中，一般而言使用通过基于FZ(Floating Zone，浮动分区)法的晶体生长来形成的FZ基板。在FZ基板中，在晶体生长时作为n型的掺杂物而掺杂有磷。在FZ基板的电阻率过低时发生耐压降低的问题，在FZ基板的电阻率过高时抗破坏性的降低、鸣震等振荡成为问题。为了防止发生这些问题，有效的是抑制n型漂移层的电阻率的偏差，优选为使电阻率的公差收敛于±10％程度的范围内。
但是，在想要用300mm口径的基板(晶片)来制造由硅构成的功率器件的情况下，只能够获得用MCZ(Magnetic field applied Czochralski，磁场直拉)法来制造的MCZ基板。在MCZ法中，由于熔融硅中的磷的偏析效果，随着成为晶片的材料的锭(ingot)生长，被取入到硅晶体中的磷的浓度变高。因此，MCZ锭中的电阻率在锭的生长方向上出现偏差，难以使锭内的电阻率公差收敛于±10％以内。其结果，在从MCZ锭切出的MCZ基板中产生电阻率的偏差。
因此，虽然尝试通过在MCZ锭的晶体中逆向掺杂硼来改善电阻率的偏差，但即便使用这个方法，MCZ锭的约22％的电阻率公差也不被收敛于±10％以内(例如专利文献1)。
另外，在严格地管理MCZ锭的电阻率公差时，为了显著地降低费用效率，优选为在半导体装置的制造阶段中使基板的电阻率均匀化。但是，现有技术的工序复杂，难以在短时间使基板的电阻率均匀化(例如专利文献2)。
现有技术文献
专利文献1：美国专利申请公开第2018/0097064号说明书
专利文献2：日本专利第5228282号公报
发明内容
在专利文献2中，公开了如下技术：一边使质子的射程峰值位置偏移将质子的射程的分布的半值宽除以整数而得到的距离，一边将质子多次照射(注入)到基板，从而使基板均匀地施主化。但是，为了使作为耐压保持层的漂移层的全域均匀地施主化，需要使用大型的回旋加速器装置，以10MeV以上的高能量将质子照射数次。另外，虽然也能够利用例如注入能量为2MeV程度的离子注入装置来实施该技术，但在该情况下，硅中的质子的射程的分布的半值宽变小到10μm以下，所以需要相当次数的照射，制造成本增大。
本公开是为了解决以上那样的课题而完成的，其目的在于提供一种能够利用半导体装置的制造阶段中的简易的工序而得到n型漂移层的均匀的电阻率的半导体装置及其制造方法。
本公开所涉及的半导体装置具备：半导体基板，具有第1主面以及第2主面；第1导电类型的第1半导体区域，形成于所述半导体基板的所述第1主面与所述第2主面之间；以及第2导电类型的第2半导体区域，形成于所述第1半导体区域与所述第1主面之间，所述第1半导体区域包含氢关联施主，所述第1半导体区域的所述氢关联施主的浓度是所述第1半导体区域的杂质浓度以上。
本公开所涉及的半导体装置通过在其制造阶段中使轻离子或者电子射线贯通半导体基板并实施氢等离子体处理和退火这样的简易的工序，能够利用氢关联施主来补偿不足量的施主，能够得到成为n型漂移层的第1半导体区域的均匀的电阻率。
本公开的目的、特征、形态以及优点通过以下的详细的说明和附图而会变得更加明确。
附图说明
图1是实施方式1所涉及的半导体装置(PiN二极管)的剖面图。
图2是示出实施方式1所涉及的半导体装置的深度方向的掺杂物浓度分布的图。
图3是示出实施方式1所涉及的半导体装置的制造工序的流程图。
图4是针对半导体基板的轻离子照射的示意图。
图5是实施方式2所涉及的半导体装置(IGBT)的剖面图。
图6是实施方式3所涉及的半导体装置(SJ-MOSFET)的剖面图。
图7是示出实施方式3所涉及的半导体装置的制造工序的流程图。
图8是实施方式3所涉及的半导体基板(SJ基板)的剖面图。
图9是示出实施方式3所涉及的半导体基板中的p柱层的部分的深度方向的掺杂物浓度分布的图。
图10是示出实施方式3所涉及的半导体基板中的n柱层的部分的深度方向的掺杂物浓度分布的图。
图11是示出实施方式4所涉及的半导体装置的制造工序的流程图。
图12是示出实施方式4所涉及的半导体装置(PiN二极管)的深度方向的掺杂物浓度分布的图。
(符号说明)
10：半导体基板；10a：第1主面；10b：第2主面；20：轻离子；30：高浓度n型基板；31：n型外延层；100：PiN二极管；101：n型漂移层；102：p型阳极层；103：n型阴极层；104：n型缓冲层；105：阳极电极；106：阴极电极；200：IGBT；201：n型漂移层；202：p型基极层；203：n型发射极层；204：p型集电极层；205：n型缓冲层；206：栅极绝缘膜；207：栅电极；208：层间绝缘膜；209：发射极电极；210：集电极电极；300：SJ-MOFSFET；301：n型柱层；302：p型柱层；303：p型基极层；304：n型源极层；305：n型漏极层；306：栅极绝缘膜；307：栅电极；308：层间绝缘膜；309：源电极；310：漏电极。
具体实施方式
<实施方式1>
图1是示出作为实施方式1所涉及的半导体装置的PiN二极管100的结构的剖面图。为了简化，在图1中仅图示作为二极管动作的活性区域的构造，省略了活性区域的外侧的周边区域中设置的末端构造的图示。
使用作为利用MCZ法来形成的硅基板(MCZ基板)的半导体基板10，形成实施方式1的PiN二极管100。但是，半导体基板10的种类不限于此，例如既可以是利用FZ(FloatingZone，浮区)法形成的硅基板(FZ基板)，也可以是在利用CZ(Czochralski)法形成的硅基板上设置外延生长层而成的CZ外延基板。关于半导体基板10的种类，适当选择具有适合于要制造的半导体装置的特性的种类即可。
在此，将半导体基板10的表侧(在图1中是上侧)的主面定义为第1主面10a，并将背侧(在图1中是下侧)的主面定义为第2主面10b。另外，以下将第1导电类型设为n型、并将第2导电类型设为p型来进行说明。
如图1所示，在半导体基板10的第1主面10a与第2主面10b之间，形成有第1导电类型的n型漂移层101(第1半导体区域)。在半导体基板10的第1主面10a侧的表层部、即n型漂移层101与第1主面10a之间，形成有第2导电类型的p型阳极层102(第2半导体区域)。在半导体基板10的第2主面10b侧的表层部、即n型漂移层101与第2主面10b之间，形成有杂质的峰值浓度比n型漂移层101高的第1导电类型的n型阴极层103(第3半导体区域)。在n型漂移层101与n型阴极层103之间，形成有杂质的峰值浓度比n型漂移层101高、并且杂质的峰值浓度比n型阴极层103低的第1导电类型的n型缓冲层104。
另外，在半导体基板10的第1主面10a上，形成有与p型阳极层102连接的阳极电极105。在半导体基板10的第2主面10b上，形成有与n型阴极层103连接的阴极电极106。
图2是示出PiN二极管100的深度方向的掺杂物浓度分布的图，示出了p型阳极层102、n型漂移层101、n型缓冲层104、n型阴极层103的深度方向的掺杂物浓度分布。如图2所示，n型漂移层101在从其第1主面10a侧(基板表面侧)的端部至第2主面10b侧(基板底面侧)的端部为止的全域中包含氢关联施主。另外，在n型漂移层101中，在从其第1主面10a侧的端部至第2主面10b侧的端部为止的全域中，氢关联施主浓度始终为n型漂移层101的杂质浓度(磷或者砷的浓度)以上，从第2主面10b朝向第1主面10a而连续地增加。即，n型漂移层101的氢关联施主浓度在n型漂移层101的第1主面10a侧的端部最高，在n型漂移层101的第2主面10b侧的端部最低。
图3是示出实施方式1所涉及的PiN二极管100的制造方法的流程图。以下，参照图3，说明PiN二极管100的制造方法。
在表面元件形成工序(步骤S101)中，首先准备由掺杂有磷的n型的硅构成的半导体基板10的晶片。此时，半导体基板10中的磷浓度低于用于在完成的半导体装置中得到期望的耐压的磷浓度，半导体基板10成为高电阻率的状态。被掺杂到半导体基板10的n型的杂质也可以是砷。并且，在半导体基板10的第1主面10a侧，形成PiN二极管100的元件构造。即，在半导体基板10的第1主面10a侧的表层部形成p型阳极层102，而且在第1主面10a上形成与p型阳极层102连接的阳极电极105。
在背面磨削工序(步骤S102)中，以使半导体基板10成为用于耐压保持而所需的期望的厚度的方式，对半导体基板10的第2主面10b进行磨削。此时，也可以通过化学蚀刻磨削进行将破碎层去掉的处理。
在背面扩散层形成工序(步骤S103)中，首先通过向半导体基板10的第2主面10b注入磷，从而在半导体基板10的第2主面10b侧的表层部形成n型缓冲层104。另外，在半导体基板10的第2主面10b侧的表层部中的比n型缓冲层104浅的位置，形成杂质的峰值浓度比n型缓冲层104高的n型阴极层103。此时，也可以在n型阴极层103的表层部的一部分，选择性地形成第2导电类型的p型阴极层。
此外，在步骤S101以及步骤S103中未形成p型阳极层102、n型阴极层103以及n型缓冲层104而残留的半导体基板10的n型的区域成为n型漂移层101。
在轻离子照射工序(步骤S104)中，如图4所示从半导体基板10的第2主面10b侧，按照1MeV以上的加速能量以贯通半导体基板10的方式照射氦(He)等轻离子20，从而在半导体基板10的硅的全域中产生损伤。由此，半导体基板10成为在硅的损伤区域中产生了从晶格位置脱离的晶格间(Interstitial，间隙)硅(Sii)、晶格位置空出的空穴(V；Vacancy)等的状态。此外，轻离子是氦(He)或氢(H)、或者它们的同位素即可，轻离子照射的剂量是1×1014cm-2以上且1×1016cm-2以下即可。
在氢等离子体照射和退火工序(步骤S105)中，首先通过从半导体基板10的第2主面10b侧进行氢等离子体照射，从而向硅的损伤区域导入氢(H)。然后，在向损伤区域导入了氢的状态下，进行300℃以上且450℃以下的退火。由此，空穴与晶片含有的氧(O)进行反应而形成VO缺陷，而且VO缺陷与通过氢等离子体照射来导入的氢进行反应而形成VOH缺陷。VOH缺陷在从传导带起0.35eV的周围的位置处形成电子陷阱能级，并且对氢关联的施主化作出贡献。其结果，在半导体基板10中的全域中形成氢关联施主，得到图2所示的掺杂物浓度分布。
在背面电极形成工序(步骤S106)中，在半导体基板10的第2主面10b上，作为在封装密封时所需的背面电极而形成阴极电极106。
通过以上的工序，形成有图1所示的结构的PiN二极管100的器件晶片完成。
这样，根据实施方式1，在功率器件的制造阶段中，通过使轻离子贯通高电阻率的半导体基板10的晶片并实施氢等离子体处理和退火这样的简易的工序，利用氢关联施主来补偿半导体基板10的不足量的施主，从而能够得到n型漂移层的均匀的电阻率。即，能够在器件制造阶段中使晶片的电阻率均匀化。
<实施方式2>
在实施方式2中，示出将使用半导体基板10而形成的半导体装置设为MOS(MetalOxide Semiconductor，金属氧化物半导体)型器件的例子。图5是示出作为实施方式2所涉及的半导体装置的IGBT200的结构的剖面图。为了简化，在图5中仅图示IGBT的单位单元部分的构造，省略了设置于周边区域的末端构造的图示。
在实施方式2中，设为形成IGBT200的半导体基板10是MCZ基板。但是，半导体基板10的种类不限于此，例如也可以是FZ基板、CZ外延基板等。
如图5所示，在半导体基板10的第1主面10a与第2主面10b之间，形成有第1导电类型的n型漂移层201(第1半导体区域)。在半导体基板10的第1主面10a侧的表层部、即n型漂移层201与第1主面10a之间的一部分的区域中，选择性地形成有第2导电类型的p型基极层202(第2半导体区域)。另外，在p型基极层202的表层部的一部分的区域中，形成有第1导电类型的n型发射极层203。
在半导体基板10的第2主面10b侧的表层部、即n型漂移层201与第2主面10b之间，形成有杂质的峰值浓度比n型漂移层201高的第2导电类型的p型集电极层204(第4半导体区域)。在n型漂移层201与p型集电极层204之间，形成有杂质的峰值浓度比n型漂移层201高、且杂质的峰值浓度比p型集电极层204低的第1导电类型的n型缓冲层205。
另外，在半导体基板10的第1主面10a上，以横跨n型漂移层201、p型基极层202以及n型发射极层203的方式形成有栅极绝缘膜206，在其上形成有栅电极207。栅电极207被配置成隔着栅极绝缘膜206而与n型漂移层201、p型基极层202以及n型发射极层203对置。在栅电极207上形成有层间绝缘膜208，在层间绝缘膜208上形成有发射极电极209。在层间绝缘膜208中形成有到达n型发射极层203的接触孔，发射极电极209经由该接触孔而与n型发射极层203连接。
在半导体基板10的第2主面10b上，形成有与p型集电极层204连接的集电极电极210。
n型漂移层201在其全域中包含氢关联施主。另外，在n型漂移层201中，从半导体基板10的第1主面10a侧至第2主面10b侧，氢关联施主浓度始终为n型漂移层201的杂质浓度(磷或者砷的浓度)以上，从第2主面10b朝向第1主面10a而连续地增加。
利用基本上与图3相同的流程图来表示实施方式2的IGBT200的制造方法。以下，参照图3，说明IGBT200的制造方法。
在表面元件形成工序(步骤S101)中，首先准备由掺杂有磷的n型的硅构成的半导体基板10的晶片。此时，半导体基板10中的磷浓度低于用于在完成的半导体装置中得到期望的耐压的磷浓度，半导体基板10成为高电阻率的状态。被掺杂到半导体基板10的n型的杂质也可以是砷。然后，在半导体基板10的第1主面10a侧，形成IGBT200的元件构造。即，在半导体基板10的第1主面10a侧的表层部，形成p型基极层202以及n型发射极层203。接下来，在第1主面10a上，形成栅极绝缘膜206、栅电极207、层间绝缘膜208以及发射极电极209。此时，发射极电极209经由形成于层间绝缘膜208的接触孔而与n型发射极层203连接。
在背面磨削工序(步骤S102)中，以使半导体基板10成为用于耐压保持而所需的期望的厚度的方式，对半导体基板10的第2主面10b进行磨削。此时，也可以通过化学蚀刻磨削进行将破碎层去掉的处理。
在背面扩散层形成工序(步骤S103)中，首先通过向半导体基板10的第2主面10b注入磷，从而在半导体基板10的第2主面10b侧的表层部形成n型缓冲层205。另外，在半导体基板10的第2主面10b侧的表层部中的比n型缓冲层205浅的位置，形成杂质的峰值浓度比n型缓冲层205高的p型集电极层204。
此外，在步骤S101以及步骤S103中未形成p型基极层202、n型发射极层203、p型集电极层204以及n型缓冲层205而残留的半导体基板10的n型的区域成为n型漂移层201。
在轻离子照射工序(步骤S104)中，如图4所示从半导体基板10的第2主面10b侧，按照1MeV以上的加速能量，以贯通半导体基板10的方式照射氦(He)等轻离子20，从而在半导体基板10的硅的全域中产生损伤。
在氢等离子体照射和退火工序(步骤S105)中，首先通过从半导体基板10的第2主面10b侧进行氢等离子体照射，从而向硅的损伤区域导入氢(H)。然后，在向损伤区域导入了氢的状态下，进行300℃以上且450℃以下的退火。其结果，在半导体基板10中的全域中形成氢关联施主，得到上述n型漂移层201的掺杂物浓度分布。即，在n型漂移层201的全域中，得到氢关联施主浓度始终高于磷浓度、且氢关联施主浓度从半导体基板10的第2主面10b朝向第1主面10a而连续地增加的掺杂物浓度分布。
在背面电极形成工序(步骤S106)中，在半导体基板10的第2主面10b上，作为在封装密封时所需的背面电极而形成集电极电极210。
通过以上的工序，形成有图5所示的结构的IGBT200的器件晶片完成。
此外，图5的IGBT200是平面栅构造，但也可以是沟槽栅构造。在采用沟槽栅构造的情况下，栅极绝缘膜206以及栅电极207形成于在半导体基板10的第1主面10a中形成的沟槽内。另外，以使沟槽内的栅电极207隔着栅极绝缘膜206而与n型漂移层201、p型基极层202以及n型发射极层203对置的方式，在沟槽的侧壁形成p型基极层202以及n型发射极层203，按照使底部到达至p型基极层202下方的n型漂移层201为止的深度来形成沟槽。
另外，也可以代替p型集电极层204而形成杂质的峰值浓度比n型漂移层201高的第1导电类型的n型漏极层，从而使实施方式2的半导体装置成为MOSFET(Metal OxideSemiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)。该MOSFET也可以是沟槽栅构造。
另外，也可在半导体基板10的第2主面10b侧的表层部，与p型集电极层204一起部分地形成n型集电极层。即，也可以在n型漂移层201与第2主面10b之间形成p型集电极层204以及与其邻接的n型集电极层。
另外，也可以在半导体基板10的第1主面10a设置IGBT区域和二极管区域，在IGBT区域中的半导体基板10的第2主面10b侧的表层部形成p型集电极层204，并在二极管区域中的半导体基板10的第2主面10b侧的表层部形成n型阴极层，从而使实施方式2的半导体装置成为RC(Reverse-Conducting，逆导)型的IGBT。即，也可以在n型漂移层201与第2主面10b之间，形成p型集电极层204以及与其邻接的n型阴极层。
<实施方式3>
在实施方式3中，示出将使用半导体基板10来形成的半导体装置设为SJ(Super-Junction，超结)类型的MOS型器件的例子。图6是示出作为实施方式3所涉及的半导体装置的SJ-MOFSFET300的结构的剖面图。为了简化，在图6中仅图示MOSFET的单位单元部分的构造，省略了设置于周边区域的末端构造的图示。
在实施方式3中，设为形成SJ-MOFSFET300的半导体基板10是CZ外延基板。但是，半导体基板10的种类不限于此，例如也可以是MCZ法、FZ基板等。
如图6所示，在半导体基板10的第1主面10a与第2主面10b之间，形成有第1导电类型的n型柱层301(第1半导体柱区域)以及第2导电类型的p型柱层302(第2半导体柱区域)。n型柱层301和p型柱层302相互邻接，朝向横向(与第1主面10a水平的方向)而交替地设置。
在半导体基板10的第1主面10a侧的表层部、即n型柱层301以及p型柱层302与第1主面10a之间的一部分的区域中，选择性地形成有第2导电类型的p型基极层303。另外，在p型基极层303的表层部的一部分的区域中，形成有第1导电类型的n型源极层304。
在半导体基板10的第2主面10b侧的表层部、即n型柱层301以及p型柱层302与第2主面10b之间，形成有杂质的峰值浓度比n型柱层301以及p型柱层302高的第1导电类型的n型漏极层305。
另外，在半导体基板10的第1主面10a上，以横跨n型柱层301、p型基极层303以及n型源极层304的方式形成有栅极绝缘膜306，并在其上形成有栅电极307。栅电极307被配置成隔着栅极绝缘膜306而与n型柱层301、p型基极层303以及n型源极层304对置。在栅电极307上形成有层间绝缘膜308，在层间绝缘膜308上形成有源电极309。在层间绝缘膜308中形成有到达n型源极层304的接触孔，源电极309经由该接触孔而与n型源极层304连接。
在半导体基板10的第2主面10b上形成有与n型源极层304连接的漏电极310。
此外，关于实施方式3中的半导体基板10的掺杂物浓度分布，在后面叙述。
图7是示出实施方式3所涉及的SJ-MOFSFET300的制造方法的流程图。以下，参照图7，说明SJ-MOFSFET300的制造方法。
在SJ基板制造工序(步骤S301)中，首先如图8所示准备半导体基板10，该半导体基板10是在高浓度地掺杂有磷或者砷的高浓度n型基板30上使掺杂有磷的n型外延层31生长而成的CZ外延基板。然后，在半导体基板10的n型外延层31内，形成n型柱层301以及p型柱层302。此时，n型柱层301和p型柱层302相互邻接，朝向横向而被交替地配置。以下，将形成有n型柱层301以及p型柱层302的半导体基板10称为“SJ基板10”。
SJ基板10的制造方法可以是任意的方法，例如能够使用通过反复进行多次外延生长和离子注入而形成n型柱层以及p型柱层的多外延制造方式、通过在硅层中形成沟槽并以填埋该沟槽的方式使硅外延生长而形成n型柱层以及p型柱层的沟槽填充方式等。
在表面元件形成工序(步骤S302)中，在半导体基板10的第1主面10a侧，形成SJ-MOFSFET300的元件构造。首先，在SJ基板10的第1主面10a侧的表层部，形成p型基极层303以及n型源极层304。接下来，在第1主面10a上，形成栅极绝缘膜306、栅电极307、层间绝缘膜308以及源电极309。此时，源电极309经由形成于层间绝缘膜308的接触孔而与n型源极层304连接。
在充电平衡评价工序(步骤S303)中，评价SJ基板10的充电平衡。通过利用晶片测试来评价元件耐压、或者评价充电平衡监视用的TEG(Test Element Group，测试元件组)，从而进行充电平衡的评价。充电平衡监视用的TEG既可以是形成于与产品晶片不同的监视基板上的TEG，也可以是在产品晶片上的无效区域或预先规定的TEG区域中设置的TEG。通过充电平衡的评价，关于n型柱层301以及p型柱层302，计算相对充电平衡而言不足的施主浓度以及受主浓度。
在轻离子照射工序(步骤S304)中，根据通过步骤S303得到的施主浓度的不足量的计算结果，如图4所示从SJ基板10的第2主面10b侧，按照1MeV以上的加速能量，以贯通半导体基板10的方式照射氦(He)等轻离子20，从而在SJ基板10的硅的全域中产生损伤。
在氢等离子体照射和退火工序(步骤S305)中，首先通过从SJ基板10的第2主面10b侧进行氢等离子体照射，向硅的损伤区域导入氢(H)。然后，在向损伤区域导入了氢的状态下进行300℃以上且450℃以下的退火。其结果，在SJ基板10中的全域中形成氢关联施主。在该工序中，在通过调整氢关联施主浓度来评价SJ基板10的充电平衡之后，能够将充电平衡校正为期望的值。
在背面磨削工序(步骤S306)中，为了降低SJ-MOFSFET300的导通电阻，对处于SJ基板10的第2主面10b侧的高浓度n型基板30进行磨削。此时，也可以通过化学蚀刻磨削进行将破碎层去掉的处理。此外，在该工序中未被去除而残留的高浓度n型基板30的部分成为n型漏极层305。
在背面电极形成工序(步骤S307)中，在SJ基板10的第2主面10b上，作为在封装密封时所需的背面电极而形成漏电极310。
通过以上的工序，形成有图6所示的结构的IGBT200的器件晶片完成。
在图9中，示出进行步骤S304以及S305的处理之后的SJ基板10(图8)中的p型柱层302的部分的深度方向的掺杂物浓度分布、即沿着图8的A1-A2线的掺杂物浓度分布。另外，在图10中，示出进行步骤S304以及S305的处理之后的SJ基板10中的n型柱层301的部分的深度方向的掺杂物浓度分布、即沿着图8的B1-B2线的掺杂物浓度分布。
如图9所示，被导入到p型柱层302的氢关联施主的浓度在从第1主面10a侧的端部至第2主面10b侧的端部为止的全域中始终低于p型柱层302的杂质浓度(硼的浓度)，并从第2主面10b朝向第1主面10a而连续地增加。即，p型柱层302的氢关联施主的浓度在p型柱层302的第1主面10a侧的端部最高，在p型柱层302的第2主面10b侧的端部最低，具有氢关联施主从第1主面10a侧朝向第2主面10b侧而减少那样的梯度。氢关联施主在电荷上补偿硼的受主，所以p型柱层302的深度方向上的有效掺杂物浓度成为从SJ基板10的第1主面10a侧朝向第2主面10b侧而增加那样的梯度。
另外，如图10那样，被导入到n型柱层301的氢关联施主的浓度在从第1主面10a侧的端部至第2主面10b侧的端部为止的全域中始终低于n型柱层301的杂质浓度(磷或者砷的浓度)，从第2主面10b朝向第1主面10a而连续地增加。即，n型柱层301的氢关联施主的浓度也在n型柱层301的第1主面10a侧的端部最高，在n型柱层301的第2主面10b侧的端部最低，具有氢关联施主从第1主面10a侧朝向第2主面10b侧而减少那样的梯度。因此，n型柱层301的深度方向上的有效掺杂物浓度成为从SJ基板10的第1主面10a侧朝向第2主面10b侧而减少那样的梯度。
因此，在实施方式3的SJ-MOFSFET300中成为如下构造：SJ基板10的第1主面10a侧为p富余，且朝向SJ基板10的第2主面10b而逐渐变得n富余。由此，针对充电失衡量的耐压的灵敏度增加而能够使峰值耐压增加，所以可得到能够确保更高的耐压这样的效果。
此外，图6的SJ-MOFSFET300是平面栅构造，但也可以是沟槽栅构造。在采用沟槽栅构造的情况下，栅极绝缘膜306以及栅电极307形成于在SJ基板10的第1主面10a中形成的沟槽内。另外，以使沟槽内的栅电极307隔着栅极绝缘膜306而与n型柱层301、p型基极层303以及n型源极层304对置的方式，p型基极层303以及n型源极层304形成于沟槽的侧壁，按照使底部到达至p型基极层303下方的n型柱层301为止的深度来形成沟槽。
另外，也可以代替n型源极层304而形成杂质的峰值浓度比n型柱层301以及p型柱层302高的第2导电类型的p型集电极层，从而使实施方式3的半导体装置成为SJ-IGBT。该SJ-IGBT也可以是沟槽栅构造。
<实施方式4>
在实施方式4中，并非通过轻离子照射，而是通过电子射线照射来进行由于向晶片全域导入氢关联施主而在半导体基板10的硅中产生损伤的工序。电子射线具有透射性比He、质子等轻离子高这样的特征。因此，不论是与图4同样地从半导体基板10的晶片的第2主面10b照射电子射线，还是与图4相逆地从晶片的第1主面10a照射电子射线，都能够产生均匀的损伤。因此，被导入到半导体基板10的氢关联施主在半导体基板10的深度方向上被均匀地导入。
例如，图11是在实施方式1的PiN二极管100的制造方法中代替轻离子照射而进行电子射线照射的情况的流程图。在图11中，将图3的轻离子照射工序(步骤S104)置换为电子射线照射工序(步骤S104a)。在步骤S104a中，除了并非是轻离子照射而是进行电子射线照射以外，图11的流程基本上与图3的流程相同。但是，电子射线的照射能量优选为400keV以上且3MeV以下的范围。另外，在步骤S104a中，既可以从半导体基板10的第1主面10a侧照射电子射线，也可以从第2主面10b侧照射电子射线。
另外，图12示出按照图11的流程来制造的PiN二极管100的深度方向的掺杂物浓度分布。与图2同样地，n型漂移层101在其全域中包含氢关联施主，在n型漂移层101的全域中，氢关联施主浓度始终是n型漂移层101的杂质浓度(磷或者砷的浓度)以上。但是，与图2不同，半导体基板10的深度方向的氢关联施主的浓度在n型漂移层101的全域中变得均匀。
在此，示出了相对于实施方式1的半导体装置的制造方法而言代替轻离子照射而进行电子射线照射的例子，但本实施方式还能够应用于实施方式2以及3。
此外，能够自由地组合各实施方式，或者将各实施方式适当变形、省略。
上述说明在所有的形态中只是例示，应理解为可设想未例示的无数的变形例。

Claims (20)

1.一种半导体装置，具备：
半导体基板，具有第1主面以及第2主面；
第1导电类型的第1半导体区域，形成于所述半导体基板的所述第1主面与所述第2主面之间；以及
第2导电类型的第2半导体区域，形成于所述第1半导体区域与所述第1主面之间，
所述第1半导体区域包含氢关联施主，
所述第1半导体区域的所述氢关联施主的浓度是所述第1半导体区域的杂质浓度以上。
2.根据权利要求1所述的半导体装置，其中，
所述第1半导体区域的所述氢关联施主的浓度从所述第2主面朝向所述第1主面而连续地增加。
3.根据权利要求1或者2所述的半导体装置，其中，
在所述第1半导体区域与所述第2主面之间，具有杂质的峰值浓度比所述第1半导体区域高的第1导电类型的第3半导体区域。
4.根据权利要求1或者2所述的半导体装置，其中，
在所述第1半导体区域与所述第2主面之间，具有杂质的峰值浓度比所述第1半导体区域高的第2导电类型的第4半导体区域。
5.根据权利要求1或者2所述的半导体装置，其中，
在所述第1半导体区域与所述第2主面之间，具有第1导电类型的第5半导体区域以及与所述第5半导体区域邻接的第2导电类型的第6半导体区域。
6.根据权利要求1至5中的任意一项所述的半导体装置，其中，
所述半导体基板是MCZ基板。
7.一种半导体装置，具备：
半导体基板，具有第1主面以及第2主面；以及
在与所述第1主面平行的方向上交替地配置的第1导电类型的第1半导体柱区域以及第2导电类型的第2半导体柱区域，形成于所述半导体基板的所述第1主面与所述第2主面之间，
所述第1半导体柱区域以及所述第2半导体柱区域包含氢关联施主，
所述第1半导体柱区域以及所述第2半导体柱区域的所述氢关联施主的浓度是所述第1半导体柱区域的杂质浓度以下并且是所述第2半导体柱区域的杂质浓度以下。
8.根据权利要求7所述的半导体装置，其中，
所述第1半导体柱区域以及所述第2半导体柱区域的所述氢关联施主的浓度从所述第2主面朝向所述第1主面而连续地增加。
9.根据权利要求7或者8所述的半导体装置，其中，
在所述第1半导体柱区域以及所述第2半导体柱区域与所述第2主面之间，具有杂质的峰值浓度比所述第1半导体柱区域以及所述第2半导体柱区域高的第1导电类型的半导体区域。
10.根据权利要求7或者8所述的半导体装置，其中，
在所述第1半导体柱区域以及所述第2半导体柱区域与所述第2主面之间，具有杂质的峰值浓度比所述第1半导体柱区域以及所述第2半导体柱区域高的第2导电类型的半导体区域。
11.一种半导体装置的制造方法，具备：
第1工序，在掺杂有磷或者砷的半导体基板的第1主面侧，形成半导体装置的元件构造；
第2工序，对所述半导体基板的第2主面侧进行磨削；
第3工序，在所述半导体基板的所述第2主面侧形成n型或者p型的扩散层；
第4工序，以贯通所述半导体基板的方式照射轻离子或者电子射线；
第5工序，针对所述半导体基板的所述第2主面照射氢等离子体并进行退火；以及
第6工序，在所述半导体基板的第2主面上形成电极。
12.根据权利要求11所述的半导体装置的制造方法，其中，
从所述第2主面侧对所述半导体基板照射所述轻离子。
13.根据权利要求11或者12所述的半导体装置的制造方法，其中，
所述轻离子是氦或氢、或者它们的同位素。
14.根据权利要求11或者12所述的半导体装置的制造方法，其中，
所述轻离子的照射的加速能量是1MeV以上且23MeV以下。
15.根据权利要求13或者14所述的半导体装置的制造方法，其中，
所述轻离子的照射的剂量是1×1014cm-2～1×1016cm-2。
16.根据权利要求11至15中的任意一项所述的半导体装置的制造方法，其中，
在所述第4工序中，对所述半导体基板照射所述轻离子，
所述退火的温度是300℃以上且450℃以下。
17.根据权利要求11至16中的任意一项所述的半导体装置的制造方法，其中，
在所述第4工序中，对所述半导体基板照射所述轻离子，
从所述半导体基板的所述第1主面到所述第2主面，氢关联施主的浓度为所述半导体基板的杂质浓度以上。
18.根据权利要求17所述的半导体装置的制造方法，其中，
所述半导体基板中的所述氢关联施主的浓度从所述第1主面朝向所述第2主面而连续地增加。
19.根据权利要求11所述的半导体装置的制造方法，其中，
在所述第4工序中，对所述半导体基板照射所述电子射线，
所述电子射线的照射的加速能量是400keV～3MeV。
20.根据权利要求11或者19所述的半导体装置的制造方法，其中，
在所述第4工序中，对所述半导体基板照射所述电子射线，
从所述半导体基板的所述第1主面到所述第2主面，氢关联施主的浓度为所述半导体基板的杂质浓度以上。
CN202080098195.1A 2020-03-13 2020-03-13 半导体装置及其制造方法 Pending CN115280471A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/010983 WO2021181644A1 (ja) 2020-03-13 2020-03-13 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN115280471A true CN115280471A (zh) 2022-11-01

Family

ID=77671054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080098195.1A Pending CN115280471A (zh) 2020-03-13 2020-03-13 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20230111002A1 (zh)
JP (1) JP6976493B1 (zh)
CN (1) CN115280471A (zh)
DE (1) DE112020006883T5 (zh)
WO (1) WO2021181644A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7466790B1 (ja) 2023-02-27 2024-04-12 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342073B1 (ko) * 2000-03-29 2002-07-02 조중열 반도체 소자의 제조 방법
JP2004273863A (ja) * 2003-03-10 2004-09-30 Sansha Electric Mfg Co Ltd 半導体ウエハの製造法
JP5228282B2 (ja) 2006-03-28 2013-07-03 トヨタ自動車株式会社 電力用半導体装置及びその製造方法
JP4412344B2 (ja) * 2007-04-03 2010-02-10 株式会社デンソー 半導体装置およびその製造方法
JP6067585B2 (ja) * 2011-12-28 2017-01-25 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6024400B2 (ja) * 2012-11-07 2016-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
CN109065441B (zh) * 2013-06-26 2023-06-30 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6311840B2 (ja) * 2015-06-17 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102015114177A1 (de) 2015-08-26 2017-03-02 Infineon Technologies Ag Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers

Also Published As

Publication number Publication date
WO2021181644A1 (ja) 2021-09-16
DE112020006883T5 (de) 2022-12-29
JPWO2021181644A1 (zh) 2021-09-16
US20230111002A1 (en) 2023-04-13
JP6976493B1 (ja) 2021-12-08

Similar Documents

Publication Publication Date Title
US10388775B2 (en) Semiconductor device having multiple field stop layers
JP5641055B2 (ja) 半導体装置およびその製造方法
JP4919700B2 (ja) 半導体装置及びその製造方法
US8361893B2 (en) Semiconductor device and substrate with chalcogen doped region
US9166000B2 (en) Power semiconductor device with an edge termination region
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR20160023632A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US10607839B2 (en) Method of reducing an impurity concentration in a semiconductor body
KR20170105427A (ko) 반도체 장치 형성 방법
JP2024024105A (ja) 半導体装置
CN107039253B (zh) 用于处理硅晶圆的方法
US6969657B2 (en) Superjunction device and method of manufacture therefor
CN107768422B (zh) 半导体装置以及半导体装置的制造方法
JP6976493B1 (ja) 半導体装置およびその製造方法
US20230197772A1 (en) Semiconductor device
US11245010B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6780335B2 (ja) 逆阻止ｍｏｓ型半導体装置および逆阻止ｍｏｓ型半導体装置の製造方法
WO2023176887A1 (ja) 半導体装置および半導体装置の製造方法
US20240128349A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20230402511A1 (en) Semiconductor device and manufacturing method of semiconductor device
WO2022265061A1 (ja) 半導体装置および半導体装置の製造方法
US20220123133A1 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
JP2023062606A (ja) 半導体装置および半導体装置の製造方法
CN117836952A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination