CN115148826A - 一种深沟槽碳化硅jfet结构的制作方法 - Google Patents

一种深沟槽碳化硅jfet结构的制作方法 Download PDF

Info

Publication number
CN115148826A
CN115148826A CN202211081099.3A CN202211081099A CN115148826A CN 115148826 A CN115148826 A CN 115148826A CN 202211081099 A CN202211081099 A CN 202211081099A CN 115148826 A CN115148826 A CN 115148826A
Authority
CN
China
Prior art keywords
trench structure
deep
layer
shallow trench
deep trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211081099.3A
Other languages
English (en)
Other versions
CN115148826B (zh
Inventor
陈显平
钱靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Shenzhen Pingchuang Semiconductor Co ltd
Original Assignee
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Shenzhen Pingchuang Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Pingchuang Semiconductor Research Institute Co ltd, Shenzhen Pingchuang Semiconductor Co ltd filed Critical Chongqing Pingchuang Semiconductor Research Institute Co ltd
Priority to CN202211081099.3A priority Critical patent/CN115148826B/zh
Publication of CN115148826A publication Critical patent/CN115148826A/zh
Application granted granted Critical
Publication of CN115148826B publication Critical patent/CN115148826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请提供了一种深沟槽碳化硅JFET结构及制作方法。该结构在源极引入深沟槽结构，并在沟槽底部和侧壁形成P型离子注入区，同时在栅极引入浅沟槽结构，同时在沟槽底部和侧壁形成P型离子注入区。栅源极之间形成垂直导电沟道，提高器件的载流子迁移率，降低器件比导通电阻，提升器件功率密度，进一步缩小芯片面积。同时，源极深沟槽结构在器件关断时，能够降低栅极所受电场，降低器件漏电流。

Description

一种深沟槽碳化硅JFET结构的制作方法
技术领域
本申请涉及碳化硅JFET结构技术领域，具体涉及一种深沟槽碳化硅JFET结构的制作方法。
背景技术
碳化硅材料具有比硅材料在禁带宽度、临界击穿电场、热导率等方面都有很大的优势，近年来碳化硅功率器件受到了广泛的市场关注。碳化硅材料的禁带度是硅的3倍，临界击穿电场是硅的10倍，热导率是硅的4倍。使用碳化硅材料制成的功率器件比硅器件具有更高的工作频率、更小的损耗以及更高的工作温度和功率密度，热别适合应用于高压、大功率、高温、抗辐射的电力电子器件中。碳化硅结型场效应晶体管（SiC JFET）是一种通过在PN结端施加电压来改变导电沟道通断，从而实现对漏源极电流控制的耗尽型器件。碳化硅JFET器件具有驱动简单、不含栅氧化层、可靠性高等优势，非常适合用于高温、高压、高可靠的电力***中。
现有技术中提出的沟槽JFET结构解决方案，通过在沟槽侧壁和底部使用倾斜及垂直离子注入方式，在沟槽侧壁和底部形成离子注入区。通过在沟槽侧壁和底部的离子注入区上设置栅极接触区，源极位于两个沟槽之间的碳化硅表面。使用该方法制作的沟槽型碳化硅JFET器件虽然具有垂直的导电沟道，但是该结构的缺点是明显的。该结构在关断时，位于两个栅极中间位置距离PN结较远，相比沟槽边沿而言具有较弱的耗尽能力，在器件关断时，高压电场垂直作用于耗尽区最薄弱的位置（如图1所示），导致器件漏电流大。
发明内容
为了解决上述技术问题，本发明旨在提供一种深沟槽碳化硅JFET结构，该结构在源极引入深沟槽结构，并在沟槽底部和侧壁形成P型离子注入区，同时在栅极引入浅沟槽结构，同时在沟槽底部和侧壁形成P型离子注入区。栅源极之间形成垂直导电沟道，提高器件的载流子迁移率，降低器件比导通电阻，提升器件功率密度，进一步缩小芯片面积。同时，源极深沟槽结构在器件关断时，能够降低栅极所受电场，降低器件漏电流。本申请所采用的技术方案如下：
一种深沟槽碳化硅JFET结构，该结构从下到上依次为漏极、N+衬底、N缓冲层、N-漂移层、P注入区、沟槽结构、栅极、N+注入区、绝缘层、源极。
进一步的，所述N+衬底为N型掺杂，掺杂浓度在1E19cm-3以上。
进一步的，所述N缓冲层为N型掺杂，掺杂浓度在1E18cm-3至1E19cm-3之间。
进一步的，所述N-漂移层为N型轻掺杂，根据器件关断时所承受电压的不同，掺杂浓度在1E14cm-3至9E17cm-3之间，厚度在3μm-50μm之间。
进一步的，所述沟槽结构包括深沟槽结构和浅沟槽结构两部分，其中深沟槽结构与源极相连接，深沟槽结构的侧壁及底部由P注入区包裹，深沟槽结构内填充有导电材料介质，导电材料包括多晶硅或其他导电材料介质。
进一步的，两个深沟槽结构之间分布有一个浅沟槽结构，浅沟槽结构的沟槽深度h2小于深沟槽结构的沟槽深度h1，且h1 ≥ h2 + w，其中w为导电沟道宽度。
进一步的，浅沟槽结构的侧壁和底部由P注入区包裹，浅沟槽结构内填充的介质与深沟槽内填充的介质材料一致，将浅沟槽结构内填充的介质作为JFET结构的栅极部分；在浅沟槽结构及包裹浅沟槽结构的侧壁的P注入区上部，设置有绝缘层，由所述绝缘层将栅极与源极进行电气隔绝。
进一步的，在N-漂移层上表面设置有N+注入区，N+注入区被深沟槽结构及浅沟槽结构的侧壁的P注入区间隔分布，N+注入区上表面与源极相连接，与源极形成欧姆接触；在N+衬底层下表面设置漏极，所述漏极与N+衬底层形成欧姆接触。
进一步的，对深沟槽结构进行多次刻蚀，形成多级深沟槽结构。
一种用于制作深沟槽碳化硅JFET结构的方法，其特征在于，该方法包括如下步骤：
步骤1、在N+衬底上生长N缓冲层，在N缓冲层上外延生长N-漂移层；
步骤2、在N-漂移层上进行N型离子注入，形成N+注入区；
步骤3、在N-漂移层上进行深沟槽刻蚀，形成设置于源极的深沟槽结构；
步骤4、在N-漂移层上进行浅沟槽刻蚀，形成设置于栅极的浅沟槽结构；
步骤5、对浅沟槽结构及深沟槽结构的侧壁和底部进行P型离子注入，形成P注入区，并高温激活；
步骤6、对浅沟槽结构和深沟槽结构填充导电介质材料；
步骤7、在栅极的浅沟槽结构上方沉积绝缘层；
步骤8、在N-漂移区上方沉积欧姆接触金属层，与深沟槽结构内导电介质材料、深沟槽结构的侧壁P注入区及N+注入区形成良好欧姆接触，并沉积厚金属层形成源极；
步骤9、在N+衬底层远离N缓冲层表面沉积欧姆接触金属层，与N+衬底形成良好欧姆接触，并沉积厚金属层形成漏极。
通过本申请实施例，可以获得如下技术效果：
（1）本发明中所述深沟槽碳化硅JFET结构能够在器件关断时，对栅源极之间的薄弱区域形成很好的保护作用，大大减小器件关断时候的漏电流，提升器件关断特性；
（2）本发明中通过在源极引入深沟槽结构，降低栅极底部所受电场，提升栅极可靠性，可兼容现有碳化硅加工工艺。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1 为现有技术方案在JFET关断时耗尽区与电场关系图；
图2 为本发明的深沟槽SiC JFET结构示意图；
图3为深沟槽SiC JFET关断时耗尽区与电场关系图；
图4为深沟槽SiC JFET结构制作方法的流程示意图；
图5-1至图5-7为本发明方法各步骤中间产物的结构示意图；
图6为多级深沟槽碳化硅JFET结构。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施例，都属于本申请保护的范围。
图2为本发明的深沟槽SiC JFET结构示意图。该结构从下到上依次为漏极、N+衬底、N缓冲层、N-漂移层、P注入区、沟槽结构、栅极、N+注入区、绝缘层、源极；
所述N+衬底为N型掺杂，掺杂浓度在1E19cm-3以上；
所述N缓冲层为N型掺杂，掺杂浓度在1E18cm-3至1E19cm-3之间；
所述N-漂移层为N型轻掺杂，根据器件关断时所承受电压的不同，掺杂浓度在1E14cm-3至9E17cm-3之间，厚度在3μm-50μm之间；
所述沟槽结构包括深沟槽结构和浅沟槽结构两部分，其中深沟槽结构与源极相连接，深沟槽结构的侧壁及底部由P注入区包裹，深沟槽结构内填充有导电材料介质，导电材料包括多晶硅或其他导电材料介质；
两个深沟槽结构之间分布有一个浅沟槽结构，浅沟槽结构的沟槽深度h2小于深沟槽结构的沟槽深度h1，且h1 ≥ h2 + w，其中w为导电沟道宽度；
浅沟槽结构的侧壁和底部由P注入区包裹，浅沟槽结构内填充的介质与深沟槽内填充的介质材料一致，将浅沟槽结构内填充的介质作为JFET结构的栅极部分；
在浅沟槽结构及包裹浅沟槽结构的侧壁的P注入区上部，设置有绝缘层，由所述绝缘层将栅极与源极进行电气隔绝；
在N-漂移层上表面设置有N+注入区，N+注入区被深沟槽结构及浅沟槽结构的侧壁的P注入区间隔分布，N+注入区上表面与源极相连接，与源极形成欧姆接触；
在N+衬底层下表面设置漏极，所述漏极与N+衬底层形成欧姆接触；
上述深沟槽SiC JFET器件结构原理如下：导通状态时，栅极施加负电压，漏极施加正电压，源极电压为0时，栅极与源极在深沟槽与浅沟槽之间形成垂直方向的导电沟道，电流从漏极经导电沟道流至源极，完成器件导通；垂直方向的导电沟道能够很好地提升载流子迁移率，降低器件比导通电阻，实现高的功率密度。关断状态时，深沟槽JFET器件内部耗尽区边沿和电场分布如图3所示。由于深沟槽结构作为源极存在，深沟槽底部及侧壁的P型注入区在器件关断时能够对栅源极之间的薄弱区域形成很好的保护作用，薄弱点位置位于栅极位置下方，错开了沟道所在位置，如此可大大减小器件关断时候的漏电流，提升器件关断特性。
图4为深沟槽SiC JFET结构制作方法的流程示意图，图5-1至图5-7为本发明方法各步骤中间产物的结构示意图。该制作方法包括如下步骤：
步骤1、在N+衬底上生长N缓冲层，在N缓冲层上外延生长N-漂移层；如图5-1所示；
步骤2、在N-漂移层上进行N型离子注入，形成N+注入区；如图5-2所示；
步骤3、在N-漂移层上进行深沟槽刻蚀，形成设置于源极的深沟槽结构；如图5-3所示；
步骤4、在N-漂移层上进行浅沟槽刻蚀，形成设置于栅极的浅沟槽结构；如图5-4所示；
步骤5、对浅沟槽结构及深沟槽结构的侧壁和底部进行P型离子注入，形成P注入区，并高温激活；
步骤6、对浅沟槽结构和深沟槽结构填充导电介质材料；如图5-5所示；
步骤7、在栅极的浅沟槽结构上方沉积绝缘层；如图5-6所示；
步骤8、在N-漂移区上方沉积欧姆接触金属层，与深沟槽结构内导电介质材料、深沟槽结构的侧壁P注入区及N+注入区形成良好欧姆接触，并沉积厚金属层形成源极；如图5-7所示；
步骤9、在N+衬底层远离N缓冲层表面沉积欧姆接触金属层，与N+衬底形成良好欧姆接触，并沉积厚金属层形成漏极；
在一种实施方式中，对深沟槽结构进行多次刻蚀，形成多级深沟槽结构，同样能够起到上述发明的得作用，达到本次发明目的，如图6所示。
上述技术方案在源极引入深沟槽结构，并在沟槽底部和侧壁形成P型离子注入区，同时在栅极引入浅沟槽结构，同时在沟槽底部和侧壁形成P型离子注入区。栅源极之间形成垂直导电沟道，提高器件的载流子迁移率，降低器件比导通电阻，提升器件功率密度，进一步缩小芯片面积。同时，源极深沟槽结构在器件关断时，能够降低栅极所受电场，降低器件漏电流。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式作出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种深沟槽碳化硅JFET结构，其特征在于，该结构从下到上依次为漏极、N+衬底、N缓冲层、N-漂移层、P注入区、沟槽结构、栅极、N+注入区、绝缘层、源极。
2.根据权利要求1所述的结构，其特征在于，所述N+衬底为N型掺杂，掺杂浓度在1E19cm-3以上。
3.根据权利要求1所述的结构，其特征在于，所述N缓冲层为N型掺杂，掺杂浓度在1E18cm-3至1E19cm-3之间。
4.根据权利要求1所述的结构，其特征在于，所述N-漂移层为N型轻掺杂，根据器件关断时所承受电压的不同，掺杂浓度在1E14cm-3至9E17cm-3之间，厚度在3μm-50μm之间。
5.根据权利要求1所述的结构，其特征在于，所述沟槽结构包括深沟槽结构和浅沟槽结构两部分，其中深沟槽结构与源极相连接，深沟槽结构的侧壁及底部由P注入区包裹，深沟槽结构内填充有导电材料介质，导电材料包括多晶硅或其他导电材料介质。
6.根据权利要求5所述的结构，其特征在于，两个深沟槽结构之间分布有一个浅沟槽结构，浅沟槽结构的沟槽深度h2小于深沟槽结构的沟槽深度h1，且h1 ≥ h2 + w，其中w为导电沟道宽度。
7.根据权利要求1所述的结构，其特征在于，浅沟槽结构的侧壁和底部由P注入区包裹，浅沟槽结构内填充的介质与深沟槽内填充的介质材料一致，将浅沟槽结构内填充的介质作为JFET结构的栅极部分；在浅沟槽结构及包裹浅沟槽结构的侧壁的P注入区上部，设置有绝缘层，由所述绝缘层将栅极与源极进行电气隔绝。
8.根据权利要求1所述的结构，其特征在于，在N-漂移层上表面设置有N+注入区，N+注入区被深沟槽结构及浅沟槽结构的侧壁的P注入区间隔分布，N+注入区上表面与源极相连接，与源极形成欧姆接触；在N+衬底层下表面设置漏极，所述漏极与N+衬底层形成欧姆接触。
9.根据权利要求1所述的结构，其特征在于，对深沟槽结构进行多次刻蚀，形成多级深沟槽结构。
10.一种用于制作如权利要求1至9之一所述深沟槽碳化硅JFET结构的方法，其特征在于，该方法包括如下步骤：
步骤1、在N+衬底上生长N缓冲层，在N缓冲层上外延生长N-漂移层；
步骤2、在N-漂移层上进行N型离子注入，形成N+注入区；
步骤3、在N-漂移层上进行深沟槽刻蚀，形成设置于源极的深沟槽结构；
步骤4、在N-漂移层上进行浅沟槽刻蚀，形成设置于栅极的浅沟槽结构；
步骤5、对浅沟槽结构及深沟槽结构的侧壁和底部进行P型离子注入，形成P注入区，并高温激活；
步骤6、对浅沟槽结构和深沟槽结构填充导电介质材料；
步骤7、在栅极的浅沟槽结构上方沉积绝缘层；
步骤8、在N-漂移区上方沉积欧姆接触金属层，与深沟槽结构内导电介质材料、深沟槽结构的侧壁P注入区及N+注入区形成良好欧姆接触，并沉积厚金属层形成源极；
步骤9、在N+衬底层远离N缓冲层表面沉积欧姆接触金属层，与N+衬底形成良好欧姆接触，并沉积厚金属层形成漏极。
CN202211081099.3A 2022-09-06 2022-09-06 一种深沟槽碳化硅jfet结构的制作方法 Active CN115148826B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211081099.3A CN115148826B (zh) 2022-09-06 2022-09-06 一种深沟槽碳化硅jfet结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211081099.3A CN115148826B (zh) 2022-09-06 2022-09-06 一种深沟槽碳化硅jfet结构的制作方法

Publications (2)

Publication Number Publication Date
CN115148826A true CN115148826A (zh) 2022-10-04
CN115148826B CN115148826B (zh) 2023-01-06

Family

ID=83416334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211081099.3A Active CN115148826B (zh) 2022-09-06 2022-09-06 一种深沟槽碳化硅jfet结构的制作方法

Country Status (1)

Country Link
CN (1) CN115148826B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116110957A (zh) * 2023-04-17 2023-05-12 深圳平创半导体有限公司 一种SiC多级阶梯***栅沟槽MOSFET器件及其制作方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318409A (ja) * 2002-04-23 2003-11-07 Denso Corp 半導体装置及びその製造方法
JP2005340249A (ja) * 2004-05-24 2005-12-08 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2008277324A (ja) * 2007-04-25 2008-11-13 Denso Corp 縦型ｍｏｓｆｅｔを有する半導体装置
US20140145212A1 (en) * 2011-08-10 2014-05-29 Denso Corporation Silicon carbide semiconductor device and method of manufacturing the same
US20140361349A1 (en) * 2013-06-06 2014-12-11 United Silicon Carbide, Inc. Trench shield connected jfet
US20160126346A1 (en) * 2014-11-03 2016-05-05 Hestia Power Inc. Silicon carbide field effect transistor
US20190035882A1 (en) * 2016-02-23 2019-01-31 Denso Corporation Compound semiconductor device and method for manufacturing the same
US20200243641A1 (en) * 2017-05-17 2020-07-30 Rohm Co., Ltd. Semiconductor device
CN112103346A (zh) * 2020-10-22 2020-12-18 东南大学 一种高击穿电压的沟槽功率器件及其制造方法
CN112614879A (zh) * 2020-11-27 2021-04-06 株洲中车时代半导体有限公司 碳化硅器件的元胞结构、其制备方法及碳化硅器件
CN112786679A (zh) * 2019-11-08 2021-05-11 株洲中车时代电气股份有限公司 碳化硅mosfet器件的元胞结构及碳化硅mosfet器件
CN217086575U (zh) * 2022-02-25 2022-07-29 成都功成半导体有限公司 一种碳化硅沟槽式mosfet

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318409A (ja) * 2002-04-23 2003-11-07 Denso Corp 半導体装置及びその製造方法
JP2005340249A (ja) * 2004-05-24 2005-12-08 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2008277324A (ja) * 2007-04-25 2008-11-13 Denso Corp 縦型ｍｏｓｆｅｔを有する半導体装置
US20140145212A1 (en) * 2011-08-10 2014-05-29 Denso Corporation Silicon carbide semiconductor device and method of manufacturing the same
US20140361349A1 (en) * 2013-06-06 2014-12-11 United Silicon Carbide, Inc. Trench shield connected jfet
US20160126346A1 (en) * 2014-11-03 2016-05-05 Hestia Power Inc. Silicon carbide field effect transistor
US20190035882A1 (en) * 2016-02-23 2019-01-31 Denso Corporation Compound semiconductor device and method for manufacturing the same
US20200243641A1 (en) * 2017-05-17 2020-07-30 Rohm Co., Ltd. Semiconductor device
CN112786679A (zh) * 2019-11-08 2021-05-11 株洲中车时代电气股份有限公司 碳化硅mosfet器件的元胞结构及碳化硅mosfet器件
CN112103346A (zh) * 2020-10-22 2020-12-18 东南大学 一种高击穿电压的沟槽功率器件及其制造方法
CN112614879A (zh) * 2020-11-27 2021-04-06 株洲中车时代半导体有限公司 碳化硅器件的元胞结构、其制备方法及碳化硅器件
CN217086575U (zh) * 2022-02-25 2022-07-29 成都功成半导体有限公司 一种碳化硅沟槽式mosfet

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116110957A (zh) * 2023-04-17 2023-05-12 深圳平创半导体有限公司 一种SiC多级阶梯***栅沟槽MOSFET器件及其制作方法

Also Published As

Publication number Publication date
CN115148826B (zh) 2023-01-06

Similar Documents

Publication Publication Date Title
US9627520B2 (en) MOS transistor having a cell array edge zone arranged partially below and having an interface with a trench in an edge region of the cell array
US10886396B2 (en) Transistor structures having a deep recessed P+ junction and methods for making same
CN109920854B (zh) Mosfet器件
US5349224A (en) Integrable MOS and IGBT devices having trench gate structure
CN110148629B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
WO2011039888A1 (ja) 半導体装置
EP0763259A1 (en) Punch-through field effect transistor
JP2005510059A (ja) 電界効果トランジスタ半導体デバイス
CN111816707B (zh) 消除体内曲率效应的等势降场器件及其制造方法
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
CN112164719B (zh) 具有等势浮空槽的低阻器件及其制造方法
KR100762545B1 (ko) Ｌｍｏｓｆｅｔ 및 그 제조 방법
CN216980573U (zh) 一种半导体场效应管及电子设备
CN111697078A (zh) 高雪崩耐量的vdmos器件及制备方法
CN115148826B (zh) 一种深沟槽碳化硅jfet结构的制作方法
CN113066865B (zh) 降低开关损耗的半导体器件及其制作方法
CN113659009A (zh) 体内异性掺杂的功率半导体器件及其制造方法
CN113594255A (zh) 沟槽型mosfet器件及其制备方法
CN111261713B (zh) 沟槽型igbt器件结构
CN109698237A (zh) 一种沟槽栅碳化硅mosfet器件及其制造方法
KR20010102278A (ko) 게이트 항복을 방지한 실리콘 탄화물 횡형 금속 산화물반도체 전계 효과 트랜지스터
KR20230107367A (ko) Finfet 전력 반도체 디바이스들
CN113990935A (zh) 一种沟槽碳化硅mosfet器件及其制备方法
CN113972261A (zh) 碳化硅半导体器件及制备方法
CN107863378B (zh) 超结mos器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant