CN216980573U - 一种半导体场效应管及电子设备 - Google Patents
一种半导体场效应管及电子设备 Download PDFInfo
- Publication number
- CN216980573U CN216980573U CN202122410836.7U CN202122410836U CN216980573U CN 216980573 U CN216980573 U CN 216980573U CN 202122410836 U CN202122410836 U CN 202122410836U CN 216980573 U CN216980573 U CN 216980573U
- Authority
- CN
- China
- Prior art keywords
- region
- substrate
- drift layer
- heavily doped
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 230000005669 field effect Effects 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 239000010410 layer Substances 0.000 claims description 117
- 239000000463 material Substances 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 10
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- 238000000034 method Methods 0.000 description 16
- 230000000903 blocking effect Effects 0.000 description 11
- 239000000969 carrier Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请公开了一种半导体场效应管包括：衬底、第一漂移层、超级结结构、阱区、接触区、源极区、栅极沟槽以及栅极结构。超级结结构位于第一漂移层远离衬底一侧，超级结结构包括两个第一重掺杂区和至少一个位于第一重掺杂区之间的第二重掺杂区，第一重掺杂区的掺杂浓度大于第一漂移层的掺杂浓度；阱区位于超级结结构远离衬底的一侧；源极区位于阱区远离超级结结构的一侧；接触区位于第一漂移层远离衬底的一侧；栅极沟槽贯穿阱区以及源极区；栅极结构填充栅极沟槽；其中，衬底、第一漂移层、第一重掺杂层与源极区具有第一掺杂类型，第二重掺杂层和阱区具有第二掺杂类型，第一导掺杂类型与第二掺杂类型为相反的掺杂类型。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种金属-氧化物-半导体场效应管(MetalOxide Semiconductor Field Effect Transistor，MOSEFET)及电子设备。
背景技术
随着科技的发展，传统的Si材料因为物理性能以及结构的限制已经无法满足高温、高频以及高功率等的极端场景中的需求。第三代半导体材料碳化硅SiC由于其具有宽禁带、高临界击穿电场、高饱和漂移速率等特性，由SiC制作的半导体器件能够在上述极端场景中良好的工作，进而为硬件设施和软件***带来显著的性能提升。
在功率器件中，与结型场效应晶体管(Junction Field-Effect Transistor，JFET)相比， MOSFET具有输入阻抗高、开关速度稳定性高、导通电阻低等优点，MOSFET的栅极电流非常低，输入阻抗高，从而大大简化了驱动电路。与双极结型晶体管(BipolarJunction Transistor，BJT)相比，MOSFET为多数载流子导电，没有少子注入的过程，从而可以在更高的频率工作。
与此同时，半导体器件中的MOSFET逐渐由平面型MOSFET转变为沟槽型 MOSFET。与平面型MOSFET相比，沟槽型MOSFET由于没有横向扩散金属氧化物半导体(Diffused MetalOxide Semiconductor，LDMOSFET)所具有的结型场效应晶体管 (Junction Field-EffectTransistor，JFET)区，增加了开启时导电通道的电流密度，去除了平面型MOSFET导通时由JFET区带来的电阻成分。且沟槽型MOSFET的导电沟道垂直于MOSFET的衬底平面，从而沟槽型MOSFET的导电沟道的长度较短，导通电阻小，进而可以减小器件功耗。
然而在现有的沟槽型MOSFET中，在沟槽的拐角处由于电场集中效应，增加了MOSFET中位于沟槽拐角处的栅氧化层两侧的电场强度，从而导致MOSFET中栅极氧化层的击穿电压小于位于沟槽拐角处的PN结的击穿电压，因此，现有技术中沟槽型 MOSFET的最大阻断电压受栅氧化层厚度的限制。
实用新型内容
本申请提供一种半导体场效应管，能够在不显著增加半导体场效应管的尺寸的情况下增大最大阻断电压和减小导通电阻。
一方面，本申请实施例提供一种半导体场效应管，包括：基衬底和位于所述衬底一侧的第一漂移层，所述第一漂移层的掺杂浓度小于所述衬底的掺杂浓度。
超级结结构，所述超级结结构位于所述第一漂移层远离所述衬底一侧，所述超级结结构包括两个第一重掺杂区和至少一个位于所述第一重掺杂区之间的第二重掺杂区。
阱区，所述阱区位于所述超级结结构远离所述基底的一侧。源极区，所述源极区位于所述阱区远离所述超级结结构的一侧。
接触区，所述接触区位于所述第一漂移层远离所述衬底的一侧，沿平行于所述衬底的方向，所述接触区位于所述源极区两侧。
栅极沟槽所述栅极沟槽贯穿所述阱区以及所述源极区，沿平行于所述基底的方向，所述栅极沟槽的宽度与所述第二重掺杂区的宽度相同。
栅极结构，所述栅极结构填充所述栅极沟槽。
其中，所述衬底、第一漂移层、所述第一重掺杂区与所述源极区具有第一掺杂类型，所述第二重掺杂区和所述阱区具有第二掺杂类型，所述第一导掺杂类型与所述第二掺杂类型为相反的掺杂类型。
第二方面，本申请提供一种电子设备，包括上述半导体场效应管。本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术提供的一种半导体场效应管的结构示意图；
图2为本申请实施例提供的一种半导体场效应管的结构示意图；
图3为本申请实施例提供的又一种半导体场效应管的结构示意图；
图4为本申请实施例提供的再一种半导体场效应管的结构示意图；
图5为本申请实施例提供的又一种半导体场效应管的结构示意图；
图6为本申请实施例提供的再一种半导体场效应管的结构示意图；
图7a为本申请实施例提供的又一种半导体场效应管的结构示意图；
图7b为本申请实施例提供的再一种半导体场效应管的结构示意图；
附图标记：
100-基底；101-漂移层；102-阱区；103-源极区；104-接触区；105-沟槽；106-栅氧化层；107-栅极；108-层间介质层；109-源极；110-漏极；200-衬底；201-第一漂移层； 210-超级结结构；220-阱区；230-源极区；231-接触区；232-源极沟槽；240-栅极沟槽；250-栅极结构；260-第二漂移层；270-第三漂移层；280-层间介质层；290-源极金属层； 300-漏极；2101-第一重掺杂区；2102-第二重掺杂区；2501-栅极；2502-栅极；240a-栅极沟槽的底部；232a-源极沟槽的底部。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
下面将结合附图，对本公开一些实施例中的技术方策进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围，除非上下文另有要求，否则，在整个说明书和权利要求书中，术语包括(comprise)，及其他形式例如第三人称单数形式“包括(comprises)和现在分词形式“包括 (comprising)”被解释为开放、包含的意思。在说明书的描述中，术语“一个实施例(one embodiment)、一些实施例(some embodiments)、“示例性实施例(exemplarv embodiments)、“特定示例(specificexample)或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。
此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。术语“第一”“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上，在描述一此实施例时，可能使用了“连接”及其衍伸的表达。例如，描述些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此问有直接物理接触或电接触。如本文所使用的那样，“约”或“近似”包括所闸述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差 (即，测量***的局限性)所确定。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状。
在介绍本申请技术方案之前，下面先对本申请相关知识进行介绍：
在相关技术中，如图1所示，沟槽型半导体场效应管包括，衬底100、漂移层101、阱区102、源极区103、接触区104、栅极沟槽105、栅氧化层106、栅极107、层间介质层108、源极109以及漏极110。
衬底100的掺杂类型为第一掺杂类型，示例的，第一掺杂类型为N型，衬底100的材料为硅Si、碳化硅SiC和锗Ge等半导体材料中的一种或者多种。
漂移层101位于衬底100的一侧，漂移层101通过在衬底100外延生长形成，漂移层101的掺杂类型与衬底100的类型相同，漂移层101的掺杂浓度小于衬底100的掺杂浓度，示例的。衬底100为重掺杂，漂移层101为轻掺杂。
阱区102位于漂移层101背离衬底100的一侧，阱区102的掺杂类型为第二掺杂类型。示例的，当第一掺杂类型为N型时，第二掺杂类型为P型，阱区102可以通过离子注入的工艺形成。
源极区103位于阱区102背离漂移层101的一侧，源极区103掺杂类型为第一掺杂类型，源极区103通过光刻工艺和离子注入工艺形成，光刻工艺用于确定进行离子注入的范围。
接触区104位于阱区102背离漂移层101的一侧，接触区104的掺杂类型为第二掺杂类型，接触区104通过光刻工艺和离子注入工艺形成，光刻工艺用于确定进行离子注入的范围。
栅极沟槽105贯穿源极区103以及阱区102。
栅氧化层106位于沟槽105的表面，栅极107填充在沟槽105内，即栅氧化层106 用于隔离栅极107与漂移层101，隔离栅极107与阱区102，隔离栅极107与源极区103。相比于接触区104，源极区103更靠近栅氧化层106。示例的，栅极107的材料为单晶硅、多晶硅或者单晶硅与多晶硅的混合物等。
层间介质层108覆盖栅极107的表面，示例的，层间介质层108的材料为半导体材料的氧化物。
源极109至少覆盖层间介质层108的表面，且源极109位于源极区103背离阱区102的一侧，且源极109位于接触区104背离阱区102的一侧。源极109为金属电极，示例的，源极109的材料为钛Ti、镍Ni、金Au、银Ag中的一种或者多种。
漏极110位于衬底100背离漂移层101的一侧，示例的，漏极110的材料为钛Ti、镍Ni、金Au、银Ag中的一种或者多种。
相关技术中当沟槽型半导体场效应源极109和漏极110施加反向电压(示例的，在漏极施加正电压，在源极施加0V电压)时，在图1所示的沟槽型半导体场效应管中栅极沟槽105的底部(图1中虚线框内的部分)由于电场不均匀产生电场集中效应，容易导致栅极氧化层106发生击穿。此时，漂移层101与阱区102在位于栅极沟槽105的底部的形成的PN结还未被击穿。这样一来，沟槽型半导体场效应管的耐压受栅极氧化层 106的击穿电压而不是PN结的击穿电压的限制。
此外，对于沟槽型半导体场效应管，如果想获得更大的耐压，可以通过增加漂移层101的厚度，降低漂移层101的掺杂浓度来实现，这样必然会导致沟槽型半导体场效应管导通电阻的增大，同时增加漂移层101的厚度还会导致沟槽型半导体场效应管的制作成本上升
为了解决上述问题，如图2所示，本申请实施例提供一种半导体场效应管，包括：衬底200、第一漂移层201、超级结结构210、阱区220、源极区230以及栅极沟槽240 和栅极结构250。
衬底200具有第一掺杂类型，示例的，第一掺杂类型为N型，衬底200的材料为硅Si、碳化硅SiC和锗Ge等半导体材料中的一种或者多种。
第一漂移层201具有第一掺杂类型，第一漂移层201的掺杂浓度小于衬底200的掺杂浓度，且第一漂移层201浓度小于第一重掺杂区2101的浓度。示例的，衬底200的掺杂浓度在1x1018cm-3至1x1019cm-3之间，第一漂移层201的掺杂浓度在1x1015cm-3 至2x1016cm-3之间。第一漂移层201通过金属有机化合物化学气相沉淀(Metal-Organic Chemical VaporDeposition，MOCVD)工艺形成。
第一漂移层201为半导体场效应管提供了较大的最大阻断电压。第一漂移层201的厚度和掺杂浓度决定了半导体场效应管的导通电阻和最大阻断电压，在掺杂浓度不变的情况下，第一漂移层201的厚度越厚，半导体场效应管的最大阻断电压越大，但是与此同时，也会导致半导体场效应管的导通电阻变大。
示例的，第一漂移层201的厚度为4um-5um，第一漂移层201的掺杂杂质为氮N或者磷P。
超级结结构210位于衬底200第一漂移层201远离衬底200的一侧，超级结结构包括两个第一重掺杂区2101和位于第一重掺杂区2101之间的第二重掺杂区2102。第一重掺杂区2101的掺杂类型与衬底200相同，第二重掺杂区2102具有第二掺杂类型，第一掺杂类型与第二掺杂类型为相反的掺杂类型。示例的，在第一掺杂类型为N型的情况下，第二掺杂类型为P型。
第一重掺杂区2101和第二重掺杂区2102的掺杂程度均为重掺杂，示例的，第一重掺杂区2101的掺杂浓度在1x1018cm-3至2x1019cm-3之间，第二重掺杂区的掺杂浓度在1x1018cm-3至2x1019cm-3之间。第一重掺杂区2101和第二重掺杂区2102通过离子注入工艺形成。
阱区220位于超级结结构210远离衬底200的一侧，阱区220具有第二掺杂类型，阱区220用于形成半导体场效应管中的导电沟道。
源极区230，源极区230位于阱区220背离超级结结构210的一侧，源极区230具有第一掺杂类型，源极区230用于收集导电沟道中的载流子。源极区230的的掺杂程度为重掺杂，示例的，源极区230的掺杂浓度在2x1018cm-3至4x1019cm-3之间。
接触区231，接触区231位于的第一漂移层201远离衬底200的一侧，沿平行于衬底200的方向，接触区231位于源极区230两侧。
栅极沟槽240贯穿阱区220以及源极区230，沿平行于衬底200的方向，阱区220 包括位于栅极沟槽240两侧的两部分，且源极区230包括位于栅极沟槽240两侧的两部分，栅极沟槽240的宽度与第二重掺杂区2102的宽度相同。示例的，栅极沟槽的宽度为2um-3um。
栅极结构250填充栅极沟槽240，栅极结构250用于为半导体场效应管提供栅极电压，当栅极电压小于半导体场效应管的开启电压时，衬底200与源极区230之间无法形成导电通道，此时半导体场效应管关闭。当栅极电压大于半导体场效应管的开启电压时，阱区220靠近栅极沟槽240的一侧产生反型层，从而产生导电沟道，这样一来，源极区 230收集的载流子通过导电沟道流向衬底200，此时半导体场效应管开启。这样一来，实现了半导体场效应管的基本功能。
当半导体场效应管不施加栅极电压的情况下，衬底200和源极区230之间能承受的最大电压差称为半导体场效应管的最大阻断电压。
在上述基础上，第一重掺杂区2101与第二重掺杂区2102形成PN结，在半导体场效应管不施加电压的情况下，由于载流子的扩散作用，在第一重掺杂区2101与第二重掺杂区2102接触的部分形成耗尽区，耗尽区中的载流子数量很少，为一个高电阻区域，这样一来，可以增大半导体场效应管的最大阻断电压。在半导体场效应管的栅极结构250 上施加反向电压情况下，载流子进行进一步扩散进而形成更宽的耗尽区，能够进一步增大半导体场效应管的最大阻断电压。
在一些实施例中，第一重掺杂区2101的掺杂浓度大于第一漂移层201的掺杂浓度。
在此基础上，可以通过离子注入的工艺形成第一重掺杂区2101，简化了制作工艺。同时，可以减小在半导体场效应管导通时的导通电阻。
在一些实施例中，如图3所示，还包括：第二漂移层260。
第二漂移层260至少位于栅极沟槽240的底部240a与第二重掺杂区之间，示例的，第二漂移层260的厚度为1um-2um。沿垂直于衬底200的方向，第一重掺杂区2101的厚度大于第二重掺杂区2102的厚度，示例的，第一重掺杂区2101的厚度比第二重掺杂区2102的厚度多0.1um-0.2um。第一漂移层260具有第一掺杂类型，即第二漂移层260 的掺杂类型与所述衬底200的掺杂类型相同，第二漂移层260的掺杂浓度低于第二重掺杂区2102的掺杂浓度。
在一些实施例中，栅极结构250包括栅氧化层2501和栅极2502，栅氧化层2501位于栅极沟槽240的表面；栅极2501填充在栅极沟槽240内。示例的，栅极2502的材料为单晶硅、多晶硅或导电金属中的一种或者多种。
基于此，第二漂移层260的掺杂浓度较低，为形成栅氧化层2501提供了较好的生长界面，有利于提升栅氧化层2501的质量。
在一些实施例中，如图4所示，第二漂移层260还位于阱区220和第一重掺杂区2101之间。
基于此，在半导体场效应管开启时，第二漂移层260为载流子的流动提供通道，有利于降低半导体场效应管的导通电阻。
在一些实施例中，栅氧化层2501的厚度为
在一些实施例中，如图5所示，半导体场效应管还包括第三漂移层270。第三漂移层270位于第二漂移层260与阱区220之间，第三漂移层270具有第一掺杂类型，且第三漂移层270的掺杂浓度大于第二漂移层260的掺杂浓度。示例的，第三漂移层270的掺杂浓度在1x1015cm-3至1x1016cm-3之间，第三漂移层270的厚度为0.5um-1um。示例的，第三漂移层270通过MOCVD工艺形成。
基于此，在半导体场效应管开启时，第三漂移层270为载流子的流动提供通道，有利于降低半导体场效应管的导通电阻。
一些实施例中，如图6所示，半导体场效应管还包括层间介质层280，源极金属层290和漏极300。
层间介质层280位于栅极结构250远离超级结结构的一侧，层间介质层280用于保护栅极结构250以及隔离栅极结构250和源极金属层290。示例的，层间介质层280设置在栅极结构250的表面。
源极金属层290，源极金属层290位于接触区231远离衬底200的一侧，源极金属层290位于源极区230远离衬底的一侧，以及层间介质层280远离栅极结构250的一侧。接触区231与源极金属层290形成欧姆接触。基于此，可以减小半导体场效应管的导通电阻。
漏极300位于衬底200背离超级结结构210的一侧，漏极300的材料为导电金属，示例的，漏极300的材料为钛Ti、镍Ni、金Au和银Ag中的一种或者多种的组合，漏极300的厚度为3um-5um。
在一些实施例中，半导体场效应管还包括：源极沟槽232。源极沟槽232至少贯穿源极区和阱区220，源极沟槽的底部232a与接触区231的顶部齐平，源极金属层290 填充源极沟槽232。
在此基础上，可以在制作用于刻蚀形成第二重掺杂区2102的半导体结构时同时制作用于刻蚀形成接触区231的半导体结构，简化了制作工艺。
在一些实施例中，源极沟槽232为多个；沿平行于衬底200的方向，源极沟槽232 间隔设置，且源极沟槽232的宽度与相邻的两个源极沟槽232之间间隔的宽度相同。
基于此，可以保证位于源极沟槽232底部的超级结结构不受影响。
在一些实施例中，如图7b所示，源极沟槽232的底部232a低于栅极沟槽底部240a。示例的，源极沟槽232的底部232a比栅极沟槽底部240a低0.1um-0.2um。在此基础上，可以在刻蚀形成第二重掺杂区2102的同时刻蚀形成接触区231，简化了制作工艺。
在一些实施例中，层间介质层280的材料为正硅酸乙酯TEOS，PBSG、BSG和PSG 中的一种或者多种的组合。
在一些实施例中，衬底200、第一漂移层201和阱区220的材料为碳化硅SiC。
基于上述设计实验，并记录实验结果。实验条件：
在栅极电压VGS＝20V，漏极电流ID＝40A的情况下，测试半导体场效应管的导通电阻RDSON；其中，VGS＞Vth，且ID等于饱和电流。
在栅极电压VGS＝0，漏极电流ID＝100uA的情况下，测试半导体场效应管的最大阻断电压BVdss。
实验结果：
| 测试参数 | 现有技术 | 本申请实施例 |
| RDS<sub>ON</sub>(mΩ) | 80 | 65 |
| BVdss(V) | 1286 | 1502 |
基于上述，本申请实施例提供的半导体场效应管的导通电阻RDSON小于现有技术半导体场效应管中的导通电阻RDSON，最大阻断电压BVdss小于现有技术半导体场效应管中的最大阻断电压BVdss，整体性能优于现有技术。
另一方面，本申请实施例提供一种电子设备，该电子设备包括上述半导体场效应管。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。
Claims (14)
1.一种半导体场效应管，其特征在于，包括：
衬底和位于所述衬底一侧的第一漂移层；所述第一漂移层的掺杂浓度小于所述衬底的掺杂浓度；超级结结构，所述超级结结构位于所述第一漂移层远离所述衬底一侧，所述超级结结构包括两个第一重掺杂区和至少一个位于所述第一重掺杂区之间的第二重掺杂区；
阱区，所述阱区位于所述超级结结构远离基底的一侧；源极区，所述源极区位于所述阱区远离所述超级结结构的一侧；
接触区，所述接触区位于所述第一漂移层远离所述衬底的一侧，沿平行于所述衬底的方向，所述接触区位于所述源极区两侧；
栅极沟槽，所述栅极沟槽贯穿所述阱区以及所述源极区，沿平行于所述基底的方向，所述栅极沟槽的宽度与所述第二重掺杂区的宽度相同；
栅极结构，所述栅极结构填充所述栅极沟槽；
其中，所述衬底、第一漂移层、所述第一重掺杂区与所述源极区具有第一掺杂类型，所述接触区、所述第二重掺杂区和所述阱区具有第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型为相反的掺杂类型。
2.根据权利要求1所述的半导体场效应管，其特征在于，所述第一重掺杂区的掺杂浓度大于所述第一漂移层的掺杂浓度。
3.根据权利要求1所述的半导体场效应管，其特征在于，还包括：第二漂移层；所述第二漂移层至少位于所述栅极沟槽的底部与所述第二重掺杂区之间；
沿垂直于所述衬底的方向，所述第一重掺杂区的厚度大于所述第二重掺杂区的厚度；
所述第二漂移层具有第一掺杂类型，所述第二漂移层的掺杂浓度低于所述第二重掺杂区的浓度。
4.根据权利要求3所述的半导体场效应管，其特征在于，所述第二漂移层还位于所述阱区与所述第一重掺杂区之间。
5.根据权利要求4所述的半导体场效应管，其特征在于，还包括：
第三漂移层，所述第三漂移层位于所述第一漂移层与所述阱区之间，所述第三漂移层的掺杂浓度大于所述第一漂移层的掺杂浓度，且所述第三漂移层的掺杂类型具有第一掺杂类型。
6.根据权利要求1-5任一项所述的半导体场效应管，其特征在于，所述栅极结构包括：
栅氧化层，所述栅氧化层位于所述栅极沟槽的表面；
栅极，所述栅极填充在所述栅极沟槽内。
7.根据权利要求6所述的半导体场效应管，其特征在于，所述栅氧化层的厚度为
8.根据权利要求6所述的半导体场效应管，其特征在于，还包括：
层间介质层，所述层间介质层位于所述栅极结构远离所述超级结结构的一侧；源极金属层，所述源极金属层位于所述源极区远离所述衬底的一侧，所述接触区远离所述衬底的一侧，以及所述层间介质层远离所述栅极结构的一侧；
漏极，所述漏极位于所述基底背离所述超级结结构的一侧。
9.根据权利要求8所述的半导体场效应管，其特征在于，还包括：至少两个源极沟槽；所述源极沟槽至少贯穿所述源极区和所述阱区，所述源极沟槽的底部与所述接触区的顶部齐平，所述源极金属层填充所述源极沟槽。
10.根据权利要求9所述的半导体场效应管，其特征在于，所述源极沟槽为多个；沿平行于所述衬底的方向，所述源极沟槽间隔设置，且所述源极沟槽的宽度与相邻的两个所述源极沟槽之间间隔的宽度相同。
11.根据权利要求10所述的半导体场效应管，其特征在于，所述源极沟槽的底部低于所述栅极沟槽的底部。
12.根据权利要求11所述的半导体场效应管，其特征在于，所述层间介质层的材料为正硅酸乙酯TEOS，PBSG、BSG和PSG中的一种或者多种的组合。
13.根据权利要求1所述的半导体场效应管，其特征在于，所述衬底和所述阱区的材料为碳化硅。
14.一种电子设备，其特征在于，该电子设备包括根据权利要求1至13中任一权利要求所述的半导体场效应管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122410836.7U CN216980573U (zh) | 2021-09-30 | 2021-09-30 | 一种半导体场效应管及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122410836.7U CN216980573U (zh) | 2021-09-30 | 2021-09-30 | 一种半导体场效应管及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216980573U true CN216980573U (zh) | 2022-07-15 |
Family
ID=82344158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202122410836.7U Active CN216980573U (zh) | 2021-09-30 | 2021-09-30 | 一种半导体场效应管及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216980573U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116435335A (zh) * | 2023-03-22 | 2023-07-14 | 瑶芯微电子科技(上海)有限公司 | 沟槽型mosfet电场屏蔽保护结构及制备方法 |
| CN117457731A (zh) * | 2023-12-22 | 2024-01-26 | 深圳天狼芯半导体有限公司 | 一种栅极下方具有P型空间层的SiC垂直IGBT及制备方法 |
| CN117976699A (zh) * | 2024-02-01 | 2024-05-03 | 杭州芯迈半导体技术有限公司 | 一种碳化硅沟槽栅mosfet的元胞结构及版图 |
-
2021
- 2021-09-30 CN CN202122410836.7U patent/CN216980573U/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116435335A (zh) * | 2023-03-22 | 2023-07-14 | 瑶芯微电子科技(上海)有限公司 | 沟槽型mosfet电场屏蔽保护结构及制备方法 |
| CN116435335B (zh) * | 2023-03-22 | 2024-03-22 | 瑶芯微电子科技(上海)有限公司 | 沟槽型mosfet电场屏蔽保护结构及制备方法 |
| CN117457731A (zh) * | 2023-12-22 | 2024-01-26 | 深圳天狼芯半导体有限公司 | 一种栅极下方具有P型空间层的SiC垂直IGBT及制备方法 |
| CN117457731B (zh) * | 2023-12-22 | 2024-05-28 | 深圳天狼芯半导体有限公司 | 一种栅极下方具有P型空间层的SiC垂直IGBT及制备方法 |
| CN117976699A (zh) * | 2024-02-01 | 2024-05-03 | 杭州芯迈半导体技术有限公司 | 一种碳化硅沟槽栅mosfet的元胞结构及版图 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220028980A1 (en) | Method of Manufacturing Silicon Carbide Semiconductor Devices | |
| CN216980573U (zh) | 一种半导体场效应管及电子设备 | |
| US6673679B1 (en) | Semiconductor device with alternating conductivity type layer and method of manufacturing the same | |
| EP0746030B1 (en) | Trench-gated power MOSFET with protective diodes in a periodically repeating pattern | |
| US6285060B1 (en) | Barrier accumulation-mode MOSFET | |
| US10522673B2 (en) | Semiconductor device having a schottky barrier diode | |
| KR102259531B1 (ko) | 고전압 mosfet 장치 및 상기 장치의 제조방법 | |
| US6700141B2 (en) | Semiconductor device | |
| US8441046B2 (en) | Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances | |
| US7723783B2 (en) | Semiconductor device | |
| US6359308B1 (en) | Cellular trench-gate field-effect transistors | |
| KR101018870B1 (ko) | 반도체 장치 | |
| US10686062B2 (en) | Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances | |
| JP2003273355A (ja) | 半導体素子およびその製造方法 | |
| JP2003101022A (ja) | 電力用半導体素子 | |
| US10692999B2 (en) | High voltage MOSFET devices and methods of making the devices | |
| KR20000029577A (ko) | 선형전류-전압특성을가지는반도체부품 | |
| JP3998454B2 (ja) | 電力用半導体装置 | |
| CN112201690A (zh) | Mosfet晶体管 | |
| EP1703566A1 (en) | MOS device having at least two channel regions | |
| CN115148826B (zh) | 一种深沟槽碳化硅jfet结构的制作方法 | |
| CN116741828A (zh) | 沟渠式栅极晶体管组件 | |
| US20050173757A1 (en) | Trench-gate semiconductor devices | |
| CN114628525A (zh) | 一种沟槽型SiC MOSFET器件及其制造方法 | |
| CN114464669A (zh) | 超结frd结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |