CN115129101A - 分流稳压器 - Google Patents

分流稳压器 Download PDF

Info

Publication number
CN115129101A
CN115129101A CN202210232275.2A CN202210232275A CN115129101A CN 115129101 A CN115129101 A CN 115129101A CN 202210232275 A CN202210232275 A CN 202210232275A CN 115129101 A CN115129101 A CN 115129101A
Authority
CN
China
Prior art keywords
circuit
terminal
voltage
drive circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210232275.2A
Other languages
English (en)
Inventor
冨冈勉
泽井英幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN115129101A publication Critical patent/CN115129101A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/613—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in parallel with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供一种分流稳压器，可在电源启动时等输出电压低时，快速且稳定地转移到高精度的通常动作。本发明的分流稳压器包括：多个电阻，串联连接于输出端子与接地端子之间，构成分压电路；输出晶体管，连接于输出端子与接地端子之间；第一驱动电路，包括输出第一基准电压的第一基准电压电路与误差放大器，基于分压电路的第一输出端子的电压来控制输出晶体管；第二驱动电路，基于分压电路的第二输出端子的电压来控制输出晶体管；以及启动控制电路，基于第一基准电压来切换第一驱动电路与第二驱动电路的动作，其中，第二驱动电路的启动时间比第一驱动电路短。

Description

分流稳压器
技术领域
本发明涉及一种分流稳压器(shunt regulator)，详细而言涉及一种低电压下的稳定动作。
背景技术
图4为表示以往的分流稳压器的电路图。
图4的分流稳压器包括基准电压电路101、误差放大器(error amplifier)102、N型金属氧化物半导体(Negative-channel Metal Oxide Semiconductor，NMOS)晶体管103以及分压电阻R1、分压电阻R2。
分流稳压器若输入有电源电压Vin，则在外接电阻110中流动电流，利用由此产生的输出电压Vout将负载111驱动。若将电阻值R的外接电阻110中流动的电流设为Ir，负载111中流动的电流设为Io，分流稳压器IC中流动的电流设为Ic，则输出电压Vout由以下的式子表示。
Vout＝Vin-Ir/R＝Vin-(Io+Ic)/R
分流稳压器中，NMOS晶体管103调整电流Ic而获得所需的输出电压Vout。即，分流稳压器中，始终有电流Io向负载111的流动及分流稳压器IC中电流Ic的流动，因此消耗电流多，但由于电源电压Vin是经由外接电阻110而被输入，因而电源电压Vin不受限制，也不受变动的影响。进而，分流稳压器具有输出电压Vout的精度良好的特征(例如，参照专利文献1)。
因此，分流稳压器可用于输出电流Io可以少但要求输出电压Vout的精度的用途中。
[现有技术文献]
[专利文献]
[专利文献1]美国专利第8085006号说明书
发明内容
[发明所要解决的问题]
然而，所述分流稳压器的电路的运行电压是基于输出电压Vout，因此在输出电压Vout变低的情况下等，基准电压电路101所输出的基准电压也变低。因此，存在输出电压Vout达到所需电压为止的时间变长的课题。
本发明是鉴于所述课题而成，其目的在于提供一种可缩短输出电压从低状态至达到所需电压为止的时间的分流稳压器。
[解决问题的技术手段]
本发明的一实施例的分流稳压器包括：输出端子，经由外接电阻而连接于电源端子；多个电阻，串联连接于所述输出端子与接地端子之间，构成分压电路；输出晶体管，连接于所述输出端子与接地端子之间；第一驱动电路，包括输出第一基准电压的第一基准电压电路与误差放大器，基于所述分压电路的第一输出端子的电压来控制所述输出晶体管；第二驱动电路，基于所述分压电路的第二输出端子的电压来控制所述输出晶体管；以及启动控制电路，基于所述第一基准电压来切换所述第一驱动电路与所述第二驱动电路的动作，其中，所述第二驱动电路的启动时间比所述第一驱动电路短。
[发明的效果]
根据本发明的分流稳压器，包括控制输出晶体管的第一驱动电路与第二驱动电路、以及切换第一驱动电路与第二驱动电路的动作的启动控制电路，因此能够缩短输出电压从低状态至达到所需电压为止的时间。
附图说明
图1是表示本实施方式的分流稳压器的框图。
图2是表示本实施方式的启动控制电路的一例的电路图。
图3是表示本实施方式的第二驱动电路的另一例的电路图。
图4是表示现有的分流稳压器的框图。
[符号的说明]
10：第一驱动电路
11：第一基准电压电路
12：第一误差放大器
13、14、15：电阻
16、23、31：NMOS晶体管
20：第二驱动电路
21：第二基准电压电路
22：第二误差放大器
24、32：恒流电路
25：反相放大电路
30：启动控制电路
33：反相电路
100：分流稳压器
具体实施方式
以下，参照附图对本发明的分流稳压器进行说明。
图1是表示本实施方式的分流稳压器100的框图。
图1的分流稳压器100包括第一基准电压电路11、第一误差放大器12、构成分压电路的电阻13、电阻14及电阻15、NMOS晶体管16、第二基准电压电路21、第二误差放大器22、以及启动控制电路30。第一基准电压电路11与第一误差放大器12构成第一驱动电路10。第二基准电压电路21与第二误差放大器22构成第二驱动电路20。
电阻13、电阻14及电阻15串联连接于输出端子与接地端子之间。第一误差放大器12在反相输入端子-连接有第一基准电压电路11的输出端子，在非反相输入端子+连接有分压电路的第一输出端子FB1(电阻13与电阻14的连接点)，输出端子连接于NMOS晶体管16的栅极。第二误差放大器22在反相输入端子-连接有第二基准电压电路21的输出端子，在非反相输入端子+连接有分压电路的第二输出端子FB2(电阻14与电阻15的连接点)，输出端子连接于NMOS晶体管16的栅极。启动控制电路30在输入端子连接有第一基准电压电路11的输出端子，第一输出端子S1连接于第一误差放大器12的控制端子，第二输出端子S2连接于第二误差放大器22的控制端子。
第一驱动电路10在通常状态下运行，因此要求高精度、稳定地运行。因此，例如在第一基准电压电路11设置低通滤波器等，电路的启动时间比较长。此处，第二驱动电路20在分流稳压器启动时或输出电压Vout降低时运行，因此与第一驱动电路10相比，精度、稳定性不受重视而电路的启动时间比较短。另外，第二基准电压电路21的最低运行电压设定得比第一基准电压电路11的最低运行电压低。进而，基于第二驱动电路20的输出电压Vout设定得至少比第一基准电压电路11的最低运行电压高。
图2是表示本实施方式的启动控制电路30的一例的电路图。
启动控制电路30包括NMOS晶体管31、恒流电路32及反相电路33。启动控制电路30通过NMOS晶体管31的漏极电流与恒流电路32的电流的比较来输出控制信号。
NMOS晶体管31的源极连接于接地端子，栅极连接于启动控制电路30的输入端子，漏极连接于第二输出端子S2。恒流电路32的其中一端子连接于分流稳压器的输出端子，另一端子连接于第二输出端子S2。反相电路33的输入端子连接于第二输出端子S2，输出端子连接于第一输出端子S1。
如所述那样构成的分流稳压器100如以下那样运行。
若输入有电源电压Vin，则在外接电阻110中流动电流，在输出端子进行输出电压Vout的输出。关于输出电压Vout，由连接于输出端子的负载111的电容或分流稳压器100的内部电容等进行电荷充电，因此，从第一基准电压电路11的最低运行电压以下的电压逐渐上升。此时，第一基准电压电路11输出比规定的基准电压Vref1低的电压，并随着输出电压Vout的上升而逐渐上升。启动控制电路30的NMOS晶体管31的漏极电流随着输入有基准电压Vref1的栅极的电压的上升而逐渐增加。
当NMOS晶体管31的漏极电流比恒流电路32的电流少时，启动控制电路30向第二输出端子S2输出高(Hi)电平的控制信号，向第一输出端子S1输出低(Lo)电平的控制信号。即，在启动时等输出电压Vout低且基准电压Vref1低时，第二驱动电路20根据Hi电平的控制信号运行，第一驱动电路10根据Lo电平的控制信号停止。
此处，第一驱动电路10及第二驱动电路20通过例如误差放大器的运行电流的接通/断开、或者设置于输出端子的开关的接通/断开来控制动作。而且，停止的驱动电路的输出被设计为高阻抗。
NMOS晶体管16的栅极电压通过启动时间比较短的第二驱动电路20的输出电压V2进行控制。而且，输出电压Vout可通过第二驱动电路20快速上升至第一基准电压电路11的最低运行电压以上。
若第一基准电压电路11输出规定的基准电压Vref1，则NMOS晶体管31的漏极电流比恒流电路32的电流多，启动控制电路30向第二输出端子S2输出Lo电平的控制信号、向第一输出端子S1输出Hi电平的控制信号。即，第一驱动电路10根据Hi电平的控制信号运行，第二驱动电路20根据Lo电平的控制信号停止。因此，分流稳压器100通过NMOS晶体管16以第一驱动电路10的输出电压V1运行，以稳定的输出电压Vout转移到高精度的通常动作。此处，第一输出端子S1与第二输出端子S2的信号反转的NMOS晶体管31的栅极电压是被认为基准电压Vref1比规定的电压低、且第一基准电压电路11充分稳定地运行的电压。
如以上所说明那样，本实施方式的分流稳压器100包括精度或稳定性比第一驱动电路10差，但电路的启动时间比较短的第二驱动电路20、以及切换第一驱动电路10与第二驱动电路20的启动控制电路30，因此可在电源启动时等输出电压Vout低时，快速稳定地转移到高精度的通常动作。
图3是表示本实施方式的第二驱动电路20的另一例的电路图。
第二驱动电路20包括NMOS晶体管23、恒流电路24及反相放大电路25。反相放大电路25例如是源极接地放大电路。
NMOS晶体管23的源极连接于接地端子，栅极连接于分压电路的第二输出端子FB2，漏极连接于反相放大电路25的输入端子。恒流电路24的其中一端子连接于分流稳压器的输出端子，另一端子连接于反相放大电路25的输入端子。反相放大电路25的控制端子连接于第二输出端子S2，输出端子连接于第二驱动电路20的输出端子。
图3的第二驱动电路20控制输入至栅极的分压电路的第二输出端子FB2的电压，以使NMOS晶体管23的漏极电流与恒流电路24的电流相等。调整恒流电路24的电流或NMOS晶体管23的尺寸，以使此时的分压电路的第二输出端子FB2的电压与图1的基准电压Vref2相等。
图3的第二驱动电路20与图1同样地，通过运行电流的接通/断开或设置于输出端子的开关的接通/断开等来控制动作。而且，停止时的输出被设计为高阻抗。
图3的第二驱动电路20与图1的第二驱动电路20相比不包括第二误差放大器22、第二基准电压电路21，与第一驱动电路10相比精度、稳定性较差，但满足电路的启动时间比较短的功能，因此可起到与图1的第二驱动电路20相同的效果。
以上，对本发明的实施方式进行了说明，但本发明并不限定于所述实施方式，能够在不脱离本发明主旨的范围内进行各种变更。例如，图2所示的启动控制电路30只要可基于第一基准电压电路11的基准电压Vref1输出控制信号即可，因此只要满足功能则并不限定于此电路。另外，例如，说明了第一驱动电路10及第二驱动电路20的控制信号以Hi电平运行，以Lo电平停止，但逻辑能够自由设计。例如，从启动控制电路30输出的控制信号可更换，也可为相同的信号。在启动控制电路30的控制信号为相同信号的情况下，也可无反相电路33。

Claims (4)

1.一种分流稳压器，其特征在于，包括：
输出端子，经由外接电阻而连接于电源端子；
多个电阻，串联连接于所述输出端子与接地端子之间，构成分压电路；
输出晶体管，连接于所述输出端子与所述接地端子之间；
第一驱动电路，包括输出第一基准电压的第一基准电压电路与第一误差放大器，基于所述分压电路的第一输出端子的电压来控制所述输出晶体管；
第二驱动电路，基于所述分压电路的第二输出端子的电压来控制所述输出晶体管；以及
启动控制电路，基于所述第一基准电压来切换所述第一驱动电路与所述第二驱动电路的动作，其中
所述第二驱动电路的启动时间比所述第一驱动电路短。
2.根据权利要求1所述的分流稳压器，其特征在于，所述第二驱动电路包括输出第二基准电压的第二基准电压电路与第二误差放大器。
3.根据权利要求1所述的分流稳压器，其特征在于，
所述第二驱动电路包括：
恒流电路，其中一端子连接于所述输出端子；
N型金属氧化物半导体晶体管，漏极连接于所述恒流电路的另一端子，栅极连接于所述分压电路的第二输出端子，源极连接于所述接地端子；以及
反相放大电路，输入端子连接于所述恒流电路的另一端子，控制端子连接于所述启动控制电路的控制端子，利用输出电压控制所述输出晶体管。
4.根据权利要求1至3中任一项所述的分流稳压器，其特征在于，
所述启动控制电路包括：
恒流电路，其中一端子连接于所述输出端子；以及
N型金属氧化物半导体晶体管，漏极连接于所述恒流电路的另一端子，栅极连接于所述第一基准电压电路，源极连接于所述接地端子。
CN202210232275.2A 2021-03-25 2022-03-09 分流稳压器 Pending CN115129101A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-050898 2021-03-25
JP2021050898A JP7504050B2 (ja) 2021-03-25 2021-03-25 シャントレギュレータ

Publications (1)

Publication Number Publication Date
CN115129101A true CN115129101A (zh) 2022-09-30

Family

ID=83363294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210232275.2A Pending CN115129101A (zh) 2021-03-25 2022-03-09 分流稳压器

Country Status (5)

Country Link
US (1) US11994892B2 (zh)
JP (1) JP7504050B2 (zh)
KR (1) KR20220133776A (zh)
CN (1) CN115129101A (zh)
TW (1) TW202238305A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220138796A (ko) * 2021-04-06 2022-10-13 에이블릭 가부시키가이샤 션트 레귤레이터

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3394509B2 (ja) 1999-08-06 2003-04-07 株式会社リコー 定電圧電源
JP2002023870A (ja) 2000-07-10 2002-01-25 Ricoh Co Ltd 基準電圧回路および該基準電圧回路を用いたボルテージ・レギュレータ
US6586917B1 (en) * 2001-10-19 2003-07-01 National Semiconductor Corporation Battery charger shunt regulator with dual feedback control
JP4150326B2 (ja) * 2003-11-12 2008-09-17 株式会社リコー 定電圧回路
CN101189795B (zh) * 2005-06-03 2010-06-09 株式会社自动网络技术研究所 电源控制器和半导体装置
DE102006007479B4 (de) 2006-02-17 2017-08-10 Infineon Technologies Ag Shunt-Regler
US7969127B1 (en) 2008-04-25 2011-06-28 National Semiconductor Corporation Start-up circuit for a shunt regulator
JP6354720B2 (ja) 2015-09-25 2018-07-11 株式会社デンソー 保護回路付きのレギュレータ回路
US10678282B1 (en) * 2018-01-09 2020-06-09 Maxim Integrated Products, Inc. Linear voltage regulators and associated methods

Also Published As

Publication number Publication date
TW202238305A (zh) 2022-10-01
JP7504050B2 (ja) 2024-06-21
JP2022148990A (ja) 2022-10-06
KR20220133776A (ko) 2022-10-05
US20220308614A1 (en) 2022-09-29
US11994892B2 (en) 2024-05-28

Similar Documents

Publication Publication Date Title
US11061422B2 (en) Low dropout linear regulator and voltage stabilizing method therefor
US8872491B2 (en) Regulator and DC/DC converter
JP4966592B2 (ja) 電源回路
US7315154B2 (en) Voltage regulator
KR101136691B1 (ko) 정전압 회로
US20090237047A1 (en) Switching power source
US10061334B2 (en) Voltage regulator
CN109839979B (zh) 低压降稳压器及电源输出装置
US7312598B1 (en) Capacitor free low drop out regulator
KR20110087234A (ko) 스위칭 레귤레이터
US11747844B2 (en) Voltage regulator
CN115129101A (zh) 分流稳压器
KR20050033867A (ko) 전압 조정기
US20060208773A1 (en) Circuit arrangement with a transistor having a reduced reverse current
KR100569731B1 (ko) 구동 전원 안정화 회로를 가진 박막 트랜지스터 액정 표시 장치
JP5421683B2 (ja) スイッチング電源装置
US9054579B2 (en) Power supply circuit
CN115525095A (zh) 电压调节器供电电路以及供电方法
US7005924B2 (en) Current limiting circuit with rapid response feedback loop
CN112558680B (zh) 线性调整器及其控制电路
CN110531826B (zh) 低压降分流稳压器
US20050122750A1 (en) Synchronous rectifying type switching regulator control circuit and semiconductor integrated circuit including the same
CN220510773U (zh) 用于断路器控制单元的保护电路、断路器控制单元及断路器
EP2075668A2 (en) CPU core voltage supply circuit
US11689195B2 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Udaida 4106-73, Daizi, Udaida cho, Kitakyuku, Nagano Prefecture, Japan (postcode: 389-0293)

Applicant after: ABLIC Inc.

Address before: 9-6, 3-dingmu, Mita, Tokyo, Japan

Applicant before: ABLIC Inc.

CB02 Change of applicant information
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination