KR20220138796A - 션트 레귤레이터 - Google Patents
션트 레귤레이터 Download PDFInfo
- Publication number
- KR20220138796A KR20220138796A KR1020220005491A KR20220005491A KR20220138796A KR 20220138796 A KR20220138796 A KR 20220138796A KR 1020220005491 A KR1020220005491 A KR 1020220005491A KR 20220005491 A KR20220005491 A KR 20220005491A KR 20220138796 A KR20220138796 A KR 20220138796A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- circuit
- output terminal
- terminal
- reference voltage
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims abstract description 82
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims 5
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/613—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in parallel with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
- G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/04—Voltage dividers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/1659—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
[과제] 동작시에 큰 전류가 흐르는 회로를 구비하고 있어도, 통상 동작시의 소비 전류를 줄이는 것이 가능한 션트 레귤레이터를 제공한다.
[해결수단] 출력 단자와 접지 단자 사이에 접속되는 콘덴서(112); 출력 단자와 접지 단자 사이에 접속되는 분압 회로 및 출력 트랜지스터(15); 분압 회로의 출력 단자(FB)의 전압과 기준 전압(Vref)에 기초하여 출력 트랜지스터(15)를 제어하는 에러 앰프(12); 비휘발성 메모리(16); 비휘발성 메모리(16)에 데이터의 독출 신호(Vcnt)를 출력하는 메모리 제어 회로(17); 및 출력 단자의 전압이 비휘발성 메모리(16)의 데이터 독출 동작을 허가하는 소정의 전압이 되었음을 검출하여 메모리 제어 회로(17)에 검출 신호(Vdet)를 출력하는 전압 검출 회로(20);를 구비하고, 비휘발성 메모리(16)의 동작 전류는 콘덴서(112)로부터 공급되는 것을 특징으로 한다.
[해결수단] 출력 단자와 접지 단자 사이에 접속되는 콘덴서(112); 출력 단자와 접지 단자 사이에 접속되는 분압 회로 및 출력 트랜지스터(15); 분압 회로의 출력 단자(FB)의 전압과 기준 전압(Vref)에 기초하여 출력 트랜지스터(15)를 제어하는 에러 앰프(12); 비휘발성 메모리(16); 비휘발성 메모리(16)에 데이터의 독출 신호(Vcnt)를 출력하는 메모리 제어 회로(17); 및 출력 단자의 전압이 비휘발성 메모리(16)의 데이터 독출 동작을 허가하는 소정의 전압이 되었음을 검출하여 메모리 제어 회로(17)에 검출 신호(Vdet)를 출력하는 전압 검출 회로(20);를 구비하고, 비휘발성 메모리(16)의 동작 전류는 콘덴서(112)로부터 공급되는 것을 특징으로 한다.
Description
본 발명은 션트 레귤레이터에 관한 것이다.
도 5는 종래의 션트 레귤레이터를 보여주는 회로도이다.
도 5의 션트 레귤레이터는, 기준 전압 회로(101)와, 에러 앰프(error amplifier; 102)와, NMOS 트랜지스터(103)와, 분압 저항(R1, R2)을 구비하고 있다.
션트 레귤레이터는, 전원 전압(Vin)이 입력되면, 외부 저항(110)에 전류가 흐름으로써 발생한 출력 전압(Vout)으로 부하(111)를 구동한다. 저항값(R)의 외부 저항(110)에 흐르는 전류를 Ir, 부하(111)에 흐르는 전류를 Io, 션트 레귤레이터(IC)에 흐르는 전류를 Ic로 하면, 출력 전압(Vout)은 이하의 식으로 표기된다.
Vout=Vin-Ir/R=Vin-(Io+Ic)/R
션트 레귤레이터는, NMOS 트랜지스터(103)가 전류(Ic)를 조정하여 원하는 출력 전압(Vout)을 얻는다. 즉, 션트 레귤레이터는, Ir=Io+Ic이기 때문에, 션트 레귤레이터(IC)에 흐르는 전류(Ic)를 예상하여 전류(Ir)를 결정할 필요가 있다(예를 들어, 특허문헌 1 참조).
그러나 상술한 션트 레귤레이터는, 동작시에 큰 전류가 흐르는 회로(예를 들어 비휘발성 메모리)를 구비하고 있는 경우, 그 회로의 동작 전류도 예상하여 전류(Ir)를 결정할 필요가 있기 때문에, 그 회로가 동작하지 않을 때에 NMOS 트랜지스터(103)가 그만큼 전류를 흘려보낼 필요가 있다. 따라서, 종래의 션트 레귤레이터는, 그 회로가 동작하지 않는 통상 동작시에 큰 전류가 쓸데없이 흐른다는 과제가 있었다.
본 발명은 상기 과제를 감안하여 이루어지며, 동작시에 큰 전류가 흐르는 회로를 구비하고 있어도, 통상 동작시의 소비 전류를 줄일 수 있는 션트 레귤레이터를 제공하는 것을 목적으로 한다.
본 발명의 일 실시형태의 션트 레귤레이터는, 외부 저항을 통해 전원 단자에 접속되는 출력 단자; 상기 출력 단자와 접지 단자 사이에 접속되는 콘덴서; 상기 출력 단자와 상기 접지 단자 사이에 직렬로 접속되는 분압 회로; 상기 출력 단자와 상기 접지 단자 사이에 접속된 출력 트랜지스터; 제1 기준 전압을 출력하는 제1 기준 전압 회로; 상기 분압 회로의 출력 단자의 전압과 상기 제1 기준 전압에 기초하여 상기 출력 트랜지스터를 제어하는 에러 앰프; 비휘발성 메모리; 상기 비휘발성 메모리에 데이터의 독출 신호를 출력하는 메모리 제어 회로; 및 상기 출력 단자의 전압이 상기 비휘발성 메모리의 데이터 독출 동작을 허가하는 소정의 전압이 되었음을 검출하여 상기 메모리 제어 회로에 검출 신호를 출력하는 전압 검출 회로;를 구비하고, 상기 비휘발성 메모리의 동작 전류는 상기 콘덴서로부터 공급되는 것을 특징으로 한다.
본 발명의 션트 레귤레이터에 의하면, 출력 단자에 콘덴서를 마련하고, 출력 전압을 검출하는 전압 검출 회로를 구비하였으므로, 동작시에 큰 전류가 흐르는 회로를 구비하고 있어도, 통상 동작시의 소비 전류를 줄이는 것이 가능해진다.
도 1은 본 실시형태의 션트 레귤레이터를 보여주는 블록도이다.
도 2는 본 실시형태의 전압 검출 회로의 일 예를 보여주는 회로도이다.
도 3은 본 실시형태의 전압 검출 회로의 다른 예를 보여주는 회로도이다.
도 4는 본 실시형태의 전압 검출 회로의 다른 예를 보여주는 회로도이다.
도 5는 종래의 션트 레귤레이터를 보여주는 블록도이다.
도 2는 본 실시형태의 전압 검출 회로의 일 예를 보여주는 회로도이다.
도 3은 본 실시형태의 전압 검출 회로의 다른 예를 보여주는 회로도이다.
도 4는 본 실시형태의 전압 검출 회로의 다른 예를 보여주는 회로도이다.
도 5는 종래의 션트 레귤레이터를 보여주는 블록도이다.
이하, 본 발명의 션트 레귤레이터에 대해, 도면을 참조하여 설명한다.
도 1은 본 실시형태의 션트 레귤레이터(100)를 보여주는 블록도이다.
션트 레귤레이터(100)는, 예로서, 데이터 독출시에 큰 전류가 흐르는 비휘발성 메모리를 구비하고 있다. 그리고, 외부 저항이 흘려보내는 전류는 비휘발성 메모리의 동작 전류를 고려하지 않은 양으로 설정되어 있다.
도 1의 션트 레귤레이터(100)는, 기준 전압 회로(11)와, 에러 앰프(12)와, 분압 회로를 구성하는 저항(13, 14)과, 출력 트랜지스터인 NMOS 트랜지스터(15)와, 비휘발성 메모리(16)와, 메모리 제어 회로(17)와, 전압 검출 회로(20)와, 외부 저항(110) 및 콘덴서(112)를 구비하고 있다.
저항(13, 14)은 출력 단자와 접지 단자 사이에 직렬로 접속되어 있다. 에러 앰프(12)는, 반전 입력 단자(-)에 기준 전압 회로(11)의 출력 단자가 접속되며, 비반전 입력 단자(+)에 분압 회로의 출력 단자(FB)(저항(13)과 저항(14)의 접속점)가 접속되고, 출력 단자가 NMOS 트랜지스터(15)의 게이트에 접속되어 있다. 전압 검출 회로(20)는, 입력 단자가 션트 레귤레이터(100)의 출력 단자에 접속되며, 출력 단자가 메모리 제어 회로(17)의 입력 단자에 접속되어 있다. 메모리 제어 회로(17)의 출력 단자는 비휘발성 메모리(16)의 입력 단자에 접속되어 있다. 비휘발성 메모리(16)의 출력 단자는, 예를 들어, 분압 회로의 제어 단자나 기준 전압 회로(11)의 제어 단자에 접속되어 있다. 콘덴서(112)는 션트 레귤레이터(100)의 출력 단자와 접지 단자 사이에 접속되어 있다. 외부 저항(110)은, 전원 전압(Vin)이 입력되는 전원 단자와 션트 레귤레이터(100)의 출력 단자 사이에 접속되어 있다. 부하(111)는 션트 레귤레이터(100)의 출력 단자와 접지 단자 사이에 접속되어 있다.
비휘발성 메모리(16)는, 션트 레귤레이터(100)의 회로 파라미터의 데이터, 예를 들어 기준 전압 회로(11)나 분압 회로의 조정용 데이터가 저장되어 있다. 비휘발성 메모리(16)는, 데이터의 독출이 가능한 전압의 범위가 있기 때문에, 독출 최저 전압 이하에서 독출한 데이터는 보장되지 않는다. 메모리 제어 회로(17)는, 전압 검출 회로(20)의 검출 신호(Vdet)에 따라, 비휘발성 메모리(16)의 데이터를 독출하는 제어 신호(Vcnt)를 출력한다. 전압 검출 회로(20)는, 션트 레귤레이터(100)의 출력 전압(Vout)이 비휘발성 메모리(16)의 동작을 허가하는 소정의 전압이 되었음을 검출하여, 검출 신호(Vdet)를 출력한다.
도 2는 본 실시형태의 전압 검출 회로(20)의 일 예를 보여주는 회로도이다.
전압 검출 회로(20)는, 분압 회로를 구성하는 저항(21, 22)과, 기준 전압 회로(23)와, 컴퍼레이터(comparator; 24)를 구비하고 있다.
저항(21, 22)은 출력 단자와 접지 단자 사이에 접속된다. 컴퍼레이터(24)는, 비반전 입력 단자(+)에 분압 회로의 출력 단자(FB2)(저항(21, 22)의 접속점)가 접속되며, 반전 입력 단자(-)에 기준 전압 회로(23)의 출력 단자가 접속되며, 출력 단자로부터 검출 신호(Vdet)를 출력한다.
상술한 바와 같이 구성된 션트 레귤레이터(100)는 이하와 같이 동작한다.
전원 전압(Vin)이 입력되면, 외부 저항(110)에 전류가 흘러 출력 단자에 출력 전압(Vout)을 출력한다. 출력 전압(Vout)은 출력 단자에 접속된 콘덴서(112)에 전하(電荷)가 충전됨으로써 서서히 상승한다. 따라서, 전압 검출 회로(20)의 분압 회로의 출력 단자(FB2)의 전압도 서서히 상승한다. 컴퍼레이터(24)는, 비반전 입력 단자(+)에 입력되는 출력 단자(FB2)의 전압이 기준 전압 회로(23)의 기준 전압(Vref1) 이상이 되면 Hi 레벨의 검출 신호(Vdet)를 출력한다.
메모리 제어 회로(17)는, 입력 단자에 전압 검출 회로(20)의 출력 단자로부터 Hi 레벨의 검출 신호(Vdet)가 입력되면 래치(latch)하여, 출력 단자로부터 비휘발성 메모리(16)의 입력 단자에 Hi 레벨의 제어 신호(Vcnt)를 출력한다. 비휘발성 메모리(16)는, Hi 레벨의 제어 신호(Vcnt)가 입력되면, 데이터의 독출을 개시한다.
비휘발성 메모리(16)의 데이터 독출 동작에는 큰 전류를 필요로 하는데, 그 전류는 콘덴서(112)에 축적된 전하로부터 공급된다. 이 때문에, 콘덴서(112)의 전압, 즉 출력 단자의 출력 전압(Vout)은, 비휘발성 메모리(16)의 데이터 독출 동작에 따라 서서히 저하된다. 여기서, 기준 전압(Vref1)은, 비휘발성 메모리(16)의 데이터 독출 동작이 종료될 때까지 출력 전압(Vout)이 독출 최저 전압을 밑돌지 않는 전압으로 설정되어 있다. 그리고, 비휘발성 메모리(16)의 데이터 독출 동작이 종료되면, 콘덴서(112)의 전압과 함께 출력 단자의 출력 전압(Vout)은 서서히 상승하여, 통상적인 동작 상태로 이행한다. 또한, 메모리 제어 회로(17)는, 전압 검출 회로(20)의 검출 신호(Vdet)의 래치를 해제하여 다시 검출 신호(Vdet)를 받아도, 제어 신호(Vcnt)를 출력하지 않도록 구성된다.
이상 설명한 바와 같이, 본 실시형태의 션트 레귤레이터(100)는, 전압 검출 회로(20)가 출력 단자의 출력 전압(Vout)이 비휘발성 메모리(16)의 데이터 독출 동작에 필요한 전압에 도달하였음을 검출하여, 데이터 독출 동작에 필요한 전류를 콘덴서(112)가 공급하는 구성으로 하였기 때문에, 통상 동작시의 소비 전류를 줄일 수 있다.
도 3은 본 실시형태의 전압 검출 회로(20)의 다른 예를 보여주는 회로도이다.
전압 검출 회로(20)는, 분압 회로를 구성하는 저항(21, 22)과, 상한 전압 검출 회로를 구성하는 기준 전압 회로(23) 및 컴퍼레이터(24)와, 하한 전압 검출 회로를 구성하는 기준 전압 회로(25) 및 컴퍼레이터(26)와, SR 래치 회로(27)를 구비하고 있다.
저항(21, 22)은 출력 단자와 접지 단자 사이에 접속된다. 컴퍼레이터(24)는, 비반전 입력 단자(+)에 분압 회로의 출력 단자(FB2)(저항(21, 22)의 접속점)가 접속되며, 반전 입력 단자(-)에 기준 전압 회로(23)의 출력 단자가 접속되며, 출력 단자로부터 상한 검출 신호를 출력한다. 컴퍼레이터(26)는, 반전 입력 단자(-)에 분압 회로의 출력 단자(FB2)(저항(21, 22)의 접속점)가 접속되며, 비반전 입력 단자(+)에 기준 전압 회로(25)의 출력 단자가 접속되며, 출력 단자로부터 하한 검출 신호를 출력한다. SR 래치 회로(27)는, 세트 단자(S)에 컴퍼레이터(24)의 출력 단자가 접속되며, 리셋 단자(R)에 컴퍼레이터(26)의 출력 단자가 접속되며, 출력 단자(Q)로부터 검출 신호(Vdet)를 출력한다.
상술한 바와 같이 구성된 션트 레귤레이터(100)는 이하와 같이 동작한다.
전원 전압(Vin)이 입력되면, 외부 저항(110)에 전류가 흘러 출력 단자에 출력 전압(Vout)을 출력한다. 출력 전압(Vout)은, 출력 단자에 접속된 콘덴서(112)에 전하가 충전됨으로써 서서히 상승한다. 따라서, 전압 검출 회로(20)의 분압 회로의 출력 단자(FB2)의 전압도 서서히 상승한다. 컴퍼레이터(24)는, 비반전 입력 단자(+)에 입력되는 출력 단자(FB2)의 전압이 기준 전압 회로(23)의 기준 전압(Vref1) 이상이 되면 Hi 레벨의 상한 검출 신호를 출력한다.
SR 래치 회로(27)는, 세트 단자(S)에 Hi 레벨의 상한 검출 신호가 입력되면 출력 단자(Q)로부터 Hi 레벨의 검출 신호(Vdet)를 출력한다. 메모리 제어 회로(17)는, 입력 단자에 전압 검출 회로(20)의 출력 단자로부터 Hi 레벨의 검출 신호(Vdet)가 입력되면, 출력 단자로부터 비휘발성 메모리(16)의 입력 단자에 Hi 레벨의 제어 신호(Vcnt)를 출력한다. 비휘발성 메모리(16)는, Hi 레벨의 제어 신호(Vcnt)가 입력되면, 데이터의 독출을 개시한다.
도 3의 전압 검출 회로(20)는 컴퍼레이터(26)와 기준 전압 회로(25)를 구비하고 있다. 기준 전압 회로(25)는, 출력 단자의 출력 전압(Vout)이 비휘발성 메모리(16)의 독출 최저 전압을 밑돌지 않는 전압으로 설정되어 있다. 따라서, 컴퍼레이터(26)는, 분압 회로의 출력 단자(FB2)의 전압이 기준 전압(Vref2)을 밑돌면, 출력 단자로부터 Hi 레벨의 하한 검출 신호를 출력한다.
SR 래치 회로(27)는, 리셋 단자(R)에 Hi 레벨의 하한 검출 신호가 입력되면 출력 단자(Q)로부터 Lo 레벨의 검출 신호(Vdet)를 출력한다. 메모리 제어 회로(17)는, 입력 단자에 전압 검출 회로(20)의 출력 단자로부터 Lo 레벨의 검출 신호(Vdet)가 입력되면, 비휘발성 메모리(16)에의 Hi 레벨의 제어 신호(Vcnt)의 출력을 정지한다. 따라서, 비휘발성 메모리(16)는 데이터의 독출을 정지한다. 여기서, 메모리 제어 회로(17)는, 도 3의 전압 검출 회로(20)가 하한 검출 신호에 기초하여 Lo 레벨의 검출 신호(Vdet)를 출력하기 때문에, 래치하는 기능은 구비하지 않아도 된다.
데이터의 독출을 정지하면 출력 단자의 출력 전압(Vout)이 상승하고, 컴퍼레이터(24)는, 비반전 입력 단자(+)에 입력되는 출력 단자(FB2)의 전압이 기준 전압 회로(23)의 기준 전압(Vref1) 이상이 되면 Hi 레벨의 상한 검출 신호를 출력한다. 따라서, 비휘발성 메모리(16)는 데이터의 독출을 재개한다.
도 3의 전압 검출 회로(20)는, 상기한 동작을 반복함으로써, 출력 단자의 출력 전압(Vout)이 비휘발성 메모리(16)의 독출 최저 전압을 밑돌지 않는 전압 범위에서 독출 동작을 하는 것이 가능해진다. 따라서, 도 3의 전압 검출 회로(20)를 구비한 션트 레귤레이터(100)는, 비휘발성 메모리(16)의 독출 동작 중의 출력 단자의 출력 전압(Vout)의 변동 등 예기치 못한 상태에도 대응하는 것이 가능하다.
이상, 본 발명의 실시형태에 대해 설명하였지만, 본 발명은 상기 실시형태에 한정되지 않고, 본 발명의 취지를 벗어나지 않는 범위에서 여러 가지 변경이 가능하다. 동작시에 큰 전류가 흐르는 회로로서 비휘발성 메모리를 예로 설명하였지만, 상시 동작하지 않는 회로이면 이에 한정되지 않는다. 또한, 예를 들어, 도 2에 도시된 전압 검출 회로(20)는, 도 4에 도시된 바와 같은 정전류 회로(28)와 NMOS 트랜지스터(29)로 구성한 전류 비교 회로로 구성해도 된다. 이 회로는 도 3에 도시된 전압 검출 회로(20)에도 적용할 수 있다. 또한, 예를 들어, 도 3에 도시된 전압 검출 회로(20)는, SR 래치 회로에 상한 검출 신호와 하한 검출 신호를 출력할 수 있으면 되기 때문에, 기준 전압 회로를 공통으로 하고, 분압 회로의 출력 단자를 2개 마련하여 구성해도 된다. 또한, 기능을 만족하면 SR 래치 회로에 한정되지 않는다. 또한, 예를 들어, 전압 검출 회로(20)의 상한 검출 신호와 하한 검출 신호는, Hi 레벨의 검출 신호라고 설명하였지만, 논리는 자유롭게 설계하는 것이 가능하다.
11, 23, 25 기준 전압 회로
12 에러 앰프
13, 14, 21, 22 저항
15, 29 NMOS 트랜지스터
16 비휘발성 메모리
17 메모리 제어 회로
20 전압 검출 회로
24, 26 컴퍼레이터
27 SR 래치 회로
28 정전류 회로
100 션트 레귤레이터
110 외부 저항
111 부하
112 콘덴서
12 에러 앰프
13, 14, 21, 22 저항
15, 29 NMOS 트랜지스터
16 비휘발성 메모리
17 메모리 제어 회로
20 전압 검출 회로
24, 26 컴퍼레이터
27 SR 래치 회로
28 정전류 회로
100 션트 레귤레이터
110 외부 저항
111 부하
112 콘덴서
Claims (7)
- 외부 저항을 통해 전원 단자에 접속되는 출력 단자;
상기 출력 단자와 접지 단자 사이에 접속되는 콘덴서;
상기 출력 단자와 상기 접지 단자 사이에 직렬로 접속되는 분압 회로;
상기 출력 단자와 상기 접지 단자 사이에 접속된 출력 트랜지스터;
제1 기준 전압을 출력하는 제1 기준 전압 회로;
상기 분압 회로의 출력 단자의 전압과 상기 제1 기준 전압에 기초하여 상기 출력 트랜지스터를 제어하는 에러 앰프;
비휘발성 메모리;
상기 비휘발성 메모리에 데이터의 독출 신호를 출력하는 메모리 제어 회로; 및
상기 출력 단자의 전압이 상기 비휘발성 메모리의 데이터 독출 동작을 허가하는 소정의 전압이 되었음을 검출하여 상기 메모리 제어 회로에 검출 신호를 출력하는 전압 검출 회로;를 구비하고,
상기 비휘발성 메모리의 동작 전류는 상기 콘덴서로부터 공급되는 것을 특징으로 하는, 션트 레귤레이터. - 청구항 1에 있어서,
상기 전압 검출 회로는,
상기 출력 단자와 상기 접지 단자 사이에 직렬로 접속되는 제2 분압 회로;
제2 기준 전압을 출력하는 제2 기준 전압 회로; 및
상기 제2 분압 회로의 출력 단자의 전압과 상기 제2 기준 전압에 기초하여 상기 검출 신호를 출력하는 제1 컴퍼레이터;를 구비한 것을 특징으로 하는, 션트 레귤레이터. - 청구항 1에 있어서,
상기 전압 검출 회로는,
상기 출력 단자와 상기 접지 단자 사이에 직렬로 접속되는 제2 분압 회로;
한쪽의 단자가 상기 출력 단자에 접속된 정전류 회로; 및
상기 제2 분압 회로의 출력 단자가 게이트에 접속되며, 상기 정전류 회로의 다른 쪽의 단자가 드레인에 접속되며, 접지 단자가 소스에 접속된 NMOS 트랜지스터;를 구비한 것을 특징으로 하는, 션트 레귤레이터. - 청구항 1에 있어서,
상기 전압 검출 회로는,
상기 출력 단자와 상기 접지 단자 사이에 직렬로 접속되는 제2 분압 회로;
제2 기준 전압을 출력하는 제2 기준 전압 회로;
상기 제2 분압 회로의 출력 단자의 전압과 상기 제2 기준 전압에 기초하여 상한 검출 신호를 출력하는 제1 컴퍼레이터;
제3 기준 전압을 출력하는 제3 기준 전압 회로; 및
상기 제2 분압 회로의 출력 단자의 전압과 상기 제3 기준 전압에 기초하여 하한 검출 신호를 출력하는 제2 컴퍼레이터;를 구비하고,
상기 상한 검출 신호 및 상기 하한 검출 신호에 기초하여 상기 검출 신호를 출력하는 것을 특징으로 하는, 션트 레귤레이터. - 청구항 1에 있어서,
상기 전압 검출 회로는,
상기 출력 단자와 상기 접지 단자 사이에 직렬로 접속되는 제2 분압 회로;
제2 기준 전압을 출력하는 제2 기준 전압 회로;
상기 제2 분압 회로의 제1 출력 단자의 전압과 상기 제2 기준 전압에 기초하여 상한 검출 신호를 출력하는 제1 컴퍼레이터; 및
상기 제2 분압 회로의 제2 출력 단자의 전압과 상기 제2 기준 전압에 기초하여 하한 검출 신호를 출력하는 제2 컴퍼레이터;를 구비하고,
상기 상한 검출 신호 및 상기 하한 검출 신호에 기초하여 상기 검출 신호를 출력하는 것을 특징으로 하는, 션트 레귤레이터. - 청구항 4 또는 청구항 5에 있어서,
상기 전압 검출 회로는,
상기 상한 검출 신호가 세트 단자에 입력되며, 상기 하한 검출 신호가 리셋 단자에 입력되며, 출력 단자로부터 상기 검출 신호를 출력하는 래치 회로를 구비한 것을 특징으로 하는, 션트 레귤레이터. - 외부 저항을 통해 전원 단자에 접속되는 출력 단자;
상기 출력 단자와 접지 단자 사이에 접속되는 콘덴서;
상기 출력 단자와 상기 접지 단자 사이에 직렬로 접속되는 분압 회로;
상기 출력 단자와 상기 접지 단자 사이에 접속된 출력 트랜지스터;
제1 기준 전압을 출력하는 제1 기준 전압 회로;
상기 분압 회로의 출력 단자의 전압과 상기 제1 기준 전압에 기초하여 상기 출력 트랜지스터를 제어하는 에러 앰프;
동작시에 큰 전류가 흐르는 회로; 및
상기 출력 단자의 전압이 상기 동작시에 큰 전류가 흐르는 회로의 동작을 허가하는 소정의 전압이 되었음을 검출하여 그 회로에 동작 허가 신호를 출력하는 전압 검출 회로;를 구비하고,
상기 동작시에 큰 전류가 흐르는 회로의 동작 전류는 상기 콘덴서로부터 공급되는 것을 특징으로 하는, 션트 레귤레이터.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021064500A JP7511517B2 (ja) | 2021-04-06 | 2021-04-06 | シャントレギュレータ |
| JPJP-P-2021-064500 | 2021-04-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220138796A true KR20220138796A (ko) | 2022-10-13 |
Family
ID=83449701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220005491A KR20220138796A (ko) | 2021-04-06 | 2022-01-13 | 션트 레귤레이터 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11809208B2 (ko) |
| JP (1) | JP7511517B2 (ko) |
| KR (1) | KR20220138796A (ko) |
| CN (1) | CN115202422A (ko) |
| TW (1) | TW202240334A (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8085006B2 (en) | 2006-02-17 | 2011-12-27 | Infineon Technologies Ag | Shunt regulator |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003243631A (ja) | 2002-02-18 | 2003-08-29 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム |
| JP4854604B2 (ja) | 2007-06-20 | 2012-01-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、それを搭載したカードおよびその動作方法 |
| JP5096947B2 (ja) | 2008-01-31 | 2012-12-12 | シャープ株式会社 | 非接触ｉｃカード |
| JP5578861B2 (ja) | 2010-01-18 | 2014-08-27 | トレックス・セミコンダクター株式会社 | スイッチング電源回路 |
| DE102017201705B4 (de) * | 2017-02-02 | 2019-03-14 | Dialog Semiconductor (Uk) Limited | Spannungsregler mit Ausgangskondensatormessung |
| JP7504050B2 (ja) * | 2021-03-25 | 2024-06-21 | エイブリック株式会社 | シャントレギュレータ |
-
2021
- 2021-04-06 JP JP2021064500A patent/JP7511517B2/ja active Active
-
2022
- 2022-01-13 KR KR1020220005491A patent/KR20220138796A/ko active Search and Examination
- 2022-01-17 CN CN202210048559.6A patent/CN115202422A/zh active Pending
- 2022-01-21 TW TW111102533A patent/TW202240334A/zh unknown
- 2022-01-25 US US17/584,314 patent/US11809208B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8085006B2 (en) | 2006-02-17 | 2011-12-27 | Infineon Technologies Ag | Shunt regulator |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202240334A (zh) | 2022-10-16 |
| JP2022160022A (ja) | 2022-10-19 |
| CN115202422A (zh) | 2022-10-18 |
| US20220317714A1 (en) | 2022-10-06 |
| US11809208B2 (en) | 2023-11-07 |
| JP7511517B2 (ja) | 2024-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8710813B2 (en) | Low drop-out regulator providing constant current and maximum voltage limit | |
| US7315154B2 (en) | Voltage regulator | |
| US9535439B2 (en) | LDO current limit control with sense and control transistors | |
| US7893671B2 (en) | Regulator with improved load regulation | |
| US20080157730A1 (en) | High-voltage generation circuit and method for reducing overshoot of output voltage | |
| US20100148856A1 (en) | Regulation of Recovery Rates in Charge Pumps | |
| US7414440B2 (en) | Low voltage detection circuit | |
| US20080203983A1 (en) | Voltage regulator with leakage current compensation | |
| US9030179B2 (en) | Switching regulator with variable compensation | |
| US10185338B1 (en) | Digital low drop-out (LDO) voltage regulator with analog-assisted dynamic reference correction | |
| US8314649B1 (en) | Semiconductor apparatus | |
| TWI672572B (zh) | 電壓調節器 | |
| US9971372B2 (en) | Voltage regulators | |
| US10921837B2 (en) | Voltage regulator and operating method thereof | |
| KR20220138796A (ko) | 션트 레귤레이터 | |
| US11994892B2 (en) | Shunt regulator | |
| US10845835B1 (en) | Voltage regulator device and control method for voltage regulator device | |
| US20030122590A1 (en) | Low voltage detector | |
| JP2022160022A5 (ko) | ||
| KR100364428B1 (ko) | 고전압 레귤레이션 회로 | |
| TWI697750B (zh) | 穩壓裝置及穩壓裝置的控制方法 | |
| JP5640441B2 (ja) | 直流電源装置およびレギュレータ用半導体集積回路 | |
| KR102169715B1 (ko) | 앰프 특성을 이용한 셀프 전류 제한 회로 | |
| US20230134098A1 (en) | Control circuit for dc-dc converters with current limit and control method thereof | |
| CN110622096B (zh) | 电子控制装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |