CN113948463B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113948463B
CN113948463B CN202010692389.6A CN202010692389A CN113948463B CN 113948463 B CN113948463 B CN 113948463B CN 202010692389 A CN202010692389 A CN 202010692389A CN 113948463 B CN113948463 B CN 113948463B
Authority
CN
China
Prior art keywords
layer
side wall
groove
sidewall
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010692389.6A
Other languages
English (en)
Other versions
CN113948463A (zh
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010692389.6A priority Critical patent/CN113948463B/zh
Publication of CN113948463A publication Critical patent/CN113948463A/zh
Application granted granted Critical
Publication of CN113948463B publication Critical patent/CN113948463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：在目标层上形成核心层；在核心层的侧壁形成第一侧墙；沿第二方向在相邻第一侧墙之间的目标层上形成牺牲层，牺牲层覆盖位于第一侧壁的第一侧墙侧壁，且与位于第二侧壁的第一侧墙相间隔；在目标层上形成填充层；去除牺牲层形成开口；至少去除位于第一侧壁的第一侧墙，形成沟槽；形成位于沟槽侧壁且填充于核心层侧壁与填充层之间的侧墙结构层，位于沟槽侧壁的侧墙结构层围成第一凹槽；形成第二凹槽，贯穿第一凹槽和位于第二侧壁的侧墙结构层之间的填充层；去除核心层，形成第三凹槽；刻蚀第一凹槽、第二凹槽和第三凹槽下方的目标层，形成目标图形。本发明实施例有利于提高目标图形的图形精度。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高目标图形的精度、布局设计灵活度和自由度。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层；在所述目标层上，形成沿第一方向延伸且沿第二方向间隔排布的核心层，第二方向垂直于第一方向，沿第二方向相邻核心层相对的侧壁分别为第一侧壁和第二侧壁；在所述核心层的侧壁上形成第一侧墙；沿第二方向，在相邻所述第一侧墙之间的目标层上形成牺牲层，所述牺牲层覆盖位于第一侧壁上的第一侧墙侧壁，且与位于第二侧壁的第一侧墙相间隔；在所述核心层、第一侧墙和牺牲层露出的目标层上形成填充层；去除所述牺牲层，在所述填充层中形成开口；去除位于所述第一侧壁上的第一侧墙或去除全部的第一侧墙；所述开口与所述第一侧壁围成沟槽；形成位于所述沟槽的侧壁，且填充于核心层侧壁与填充层之间的侧墙结构层，位于所述沟槽侧壁的侧墙结构层围成第一凹槽；形成第二凹槽，贯穿位于所述沟槽侧壁和位于第二侧壁的侧墙结构层之间的填充层；去除所述核心层，形成第三凹槽；所述第三凹槽、第二凹槽与第一凹槽之间由侧墙结构层相隔离；以所述侧墙结构层和填充层为掩膜，图形化所述第一凹槽、第二凹槽和第三凹槽下方的目标层，形成目标图形。
相应的，本发明实施例还提供一种半导体结构，包括：基底，包括用于形成目标图形的目标层；分立于所述目标层上的核心层，沿第一方向延伸且沿第二方向排布，第二方向垂直于第一方向，沿第二方向相邻核心层相对的侧壁分别为第一侧壁和第二侧壁；填充层，位于所述核心层露出的目标层上，沿第二方向相邻所述核心层之间形成有贯穿部分填充层的沟槽，所述沟槽暴露出所述第一侧壁，且与所述第二侧壁相间隔；侧墙结构层，位于所述沟槽的侧壁和核心层的侧壁，位于所述沟槽侧壁的侧墙结构层围成第一凹槽，所述侧墙结构层和填充层用于作为图形化目标层的掩膜；第二凹槽，沿第二方向，贯穿所述第一凹槽和位于第二侧壁的侧墙结构层之间的填充层，所述第二凹槽与第一凹槽、核心层之间由侧墙结构层相隔离；其中，所述核心层用于为形成第三凹槽占据空间。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的半导体结构的形成方法中，所述核心层为形成第三凹槽占据空间；所述牺牲层为形成开口占据空间，之后去除位于所述第一侧壁上的第一侧墙或去除全部的所述第一侧墙，所述开口暴露出所述第一侧壁，形成沟槽，并在形成位于所述沟槽的侧壁，且填充于核心层侧壁与填充层之间的侧墙结构层后，位于所述沟槽侧壁的侧墙结构层围成第一凹槽，相应地，通过所述牺牲层和侧墙结构层，定义出所述第一凹槽的图形和位置，且第一凹槽与第三凹槽之间由所述侧墙结构层相隔离；形成第二凹槽，贯穿位于所述沟槽侧壁和位于第二侧壁的侧墙结构层之间的填充层，相应地，第二凹槽与第一凹槽或第三凹槽之间由侧墙结构层相隔离；因此，本发明实施例通过所述核心层、以及牺牲层和侧墙结构层，分别对应定义出第三凹槽和第一凹槽的图形和位置，且在不同步骤中形成第二凹槽，有利于降低形成第一凹槽、第二凹槽和第三凹槽的难度、增大工艺窗口(例如：改善光学临近效应)，并提高第一凹槽、第二凹槽和第三凹槽的图形设计自由度和灵活度，使得第一凹槽、第二凹槽和第三凹槽的图形精度得到保障，而且，第一凹槽、第二凹槽和第三凹槽沿第二方向间隔排布，且相邻的凹槽之间均由所述侧墙结构层相隔离，有利于使相邻的凹槽之间实现设计最小间隔(Designed minimum space)，相应地，在以所述侧墙结构层和填充层为掩膜，图形化所述第一凹槽、第二凹槽和第三凹槽下方的目标层，形成目标图形后，目标图形的图形质量和图形精度得到了提高，且沿第二方向的相邻目标图形之间易于实现满足设计最小间隔。
此外，本发明实施例先形成核心层，再在核心层的侧壁上形成第一侧墙，第一侧墙为外侧墙(Outer spacer)；在去除核心层形成第三凹槽之后，沿第一方向相邻的第三凹槽之间的距离由核心层定义，与先形成凹槽、再在凹槽的侧壁形成内侧墙相比，本发明实施例中，沿第一方向相邻的第三凹槽之间的距离不是相邻核心层之间的距离与两倍的第一侧墙厚度之和，有利于使沿第一方向相邻的第三凹槽之间实现更小的距离，相应地，在图形化所述第一凹槽、第二凹槽和第三凹槽下方的目标层形成目标图形后，相邻的目标图形在头对头(Head To Head)的位置处能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度，而且，本发明实施例有利于节约工艺成本。
附图说明
图1至图24是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图25至图27是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。具体地，目前后段制程中，金属互连线的图形化工艺的难度大，工艺窗口小。
例如：当互连图案的图形较为复杂时，光刻工艺所需要的光罩(Mask)的数量较多，不仅导致工艺成本过高，而且光罩的图案复杂，光罩的光学邻近修正处理也具有较高的难度，导致形成的互连线的图形精度和图形质量较差，甚至还易导致互连线在不需要连接的位置处发生短接(Bridge)的问题。
一种方法利用伪互连线(Dummy lines)，以增大光刻工艺的窗口、降低掩膜图案复杂度。在器件工作时，这些伪互连线处于浮接状态，也就是说，这些互连线不与外部电路或其他互连结构电连接。但是，这些浮接的伪互连线容易增大后段互连的寄生电容，导致形成的半导体结构的性能不佳。
为了解决所述技术问题，本发明实施例提供的半导体结构的形成方法中，通过所述核心层、以及牺牲层和侧墙结构层，分别对应定义出第三凹槽和第一凹槽的图形和位置，且在不同步骤中形成第二凹槽，有利于降低形成第一凹槽、第二凹槽和第三凹槽的难度、增大工艺窗口，并提高第一凹槽、第二凹槽和第三凹槽的图形设计自由度和灵活度，使得第一凹槽、第二凹槽和第三凹槽的图形精度得到保障，而且，第一凹槽、第二凹槽和第三凹槽沿第二方向间隔排布，且相邻的凹槽之间均由所述侧墙结构层相隔离，有利于使相邻的凹槽之间实现设计最小间隔，相应地，在以所述侧墙结构层和填充层为掩膜，图形化所述第一凹槽、第二凹槽和第三凹槽下方的目标层，形成目标图形后，目标图形的图形质量和图形精度得到了提高，且沿第二方向的相邻目标图形之间易于实现满足设计最小间隔。
此外，本发明实施例先形成核心层，再在核心层的侧壁上形成第一侧墙，第一侧墙为外侧墙；在去除核心层形成第三凹槽之后，沿第一方向相邻的第三凹槽之间的距离由核心层定义，与先形成凹槽、再在凹槽的侧壁形成内侧墙相比，本发明实施例中，沿第一方向相邻的第三凹槽之间的距离不是相邻核心层之间的距离与两倍的第一侧墙厚度之和，有利于使沿第一方向相邻的第三凹槽之间实现更小的距离，相应地，在图形化所述第一凹槽、第二凹槽和第三凹槽下方的目标层形成目标图形后，相邻的目标图形在头对头的位置处能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度，而且，本发明实施例有利于节约工艺成本。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图24是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图1，提供基底(未标示)，包括用于形成目标图形的目标层110。
基底用于为后续工艺制程提供平台。目标层110为待进行图形化以形成目标图形的膜层。其中，目标图形可以为栅极结构、后段制程中的互连槽、鳍式场效应晶体管(FinFET)中的鳍部、全包围栅极(GAA)晶体管中的沟道叠层或硬掩膜(hard mask，HM)层等图形。
本实施例中，目标层110包括介电层111。后续图形化介电层111，在介电层111中形成多个互连槽，之后再在互连槽中形成互连线，介电层111用于实现相邻互连线之间的电隔离。相应地，本实施例中，所述目标图形为互连槽。
因此，介电层111为金属层间介质(Inter Metal Dielectric，IMD)层。
相应地，本实施例中，基底中可以形成有晶体管、电容器等半导体器件，基底中还可以形成有电阻结构、导电结构等功能结构。本实施例中，所述基底包括衬底100和位于衬底100上的目标层110。
介电层111的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。本实施例中，介电层111的材料为超低k介质材料，从而降低后段金属互连结构之间的寄生电容，进而减小后段RC延迟。具体地，超低k介质材料可以为SiOCH。
本实施例中，目标层110为叠层结构，目标层110还包括位于介电层111上的硬掩膜材料层112。后续图形化目标层110的步骤中，先图形化硬掩膜材料层112，形成硬掩膜层，之后再以硬掩膜层为掩膜，图形化所述介电层111，有利于提高图形化介电层111的工艺稳定性，相应提高图形传递的精度。
硬掩膜材料层112的材料包括氮化钛、碳化钨、氧化硅、碳氧化硅和碳氮氧化硅中的一种或多种。作为一种示例，硬掩膜材料层112的材料为氮化钛。
在具体工艺中，根据实际的工艺需求，还能够在硬掩膜材料层112和介电层111之间设置应力缓冲层，以提高硬掩膜材料层112和介电层111之间的粘附性、减小膜层之间产生的应力。此外，还能够在硬掩膜材料层112和应力缓冲层之间、以及硬掩膜材料层112上设置刻蚀停止层，以定义后续刻蚀工艺的停止位置，有利于提高后续图形化工艺的效果。关于应力缓冲层和刻蚀停止层的相关描述，本发明实施例在此不再赘述。
参考图2和图3，图2为俯视图，图3为图2在AA位置处的剖面图，在所述目标层110上，形成沿第一方向(如图2中X方向所示)延伸且沿第二方向(如图2中Y方向所示)间隔排布的核心(Mandrel)层120，第二方向垂直于第一方向，沿第二方向相邻核心层120相对的侧壁分别为第一侧壁11和第二侧壁12。
核心层120用于为形成第三凹槽占据空间位置，从而定义后续第三凹槽的图形和位置。与直接通过刻蚀工艺形成第三凹槽相比，本实施例先形成核心层120，后续再去除核心层120形成第三凹槽，有利于降低第三凹槽的形成难度、增大形成第三凹槽的工艺窗口，使第三凹槽的图形精度得到保障，相应地，后续刻蚀第三凹槽下方的目标层110以形成目标图形后，有利于提高目标图形的图形精度。而且，核心层120还为后续形成第一侧墙提供支撑。
本实施例中，核心层120为易于去除的材料，从而降低后续去除核心层120的工艺难度。核心层120为单层或多层结构，核心层120的材料包括无定形硅、多晶硅、单晶硅、氧化硅、氮化硅和无定型碳中的一种或多种。
作为一种示例，核心层120为单层结构，核心层120的材料为无定形硅。
本实施例中，以在所述目标层110上形成两个核心层120作为一种示例。在其他实施例中，核心层还能够为其他数量。
沿第二方向相邻核心层120相对的侧壁分别为第一侧壁11和第二侧壁12，第一侧壁11和第二侧壁12之间间隔设置。
参考图4和图5，图4为俯视图，图5为图4在AA位置处的剖面图，在所述核心层120的侧壁上形成第一侧墙130。
后续步骤还包括：沿第二方向，在相邻所述第一侧墙130之间的目标层110上形成牺牲层，所述牺牲层覆盖位于第一侧壁11上的第一侧墙130侧壁；之后去除牺牲层，形成开口；去除位于所述第一侧壁11上的第一侧墙130或去除全部的第一侧墙130，使所述开口与所述第一侧壁11围成沟槽；形成位于所述沟槽的侧壁，且填充于核心层120侧壁与填充层之间的侧墙结构层，位于所述沟槽侧壁的侧墙结构层围成第一凹槽；形成第二凹槽，贯穿位于所述沟槽30侧壁和位于第二侧壁12的侧墙结构层之间的填充层。
后续去除核心层120形成第三凹槽。相应地，与具有第二侧壁12的核心层120所对应的第三凹槽和所述第二凹槽之间的间隔由所述第一侧墙130定义，从而通过形成第一侧墙130，易于通过调整第一侧墙130的形成厚度，使第一凹槽和第二凹槽之间满足设计最小间隔。
而且，本实施例中，先形成核心层120，再在核心层120的侧壁上形成第一侧墙130，因此，核心层120的图形和位置用于定义后续第三凹槽的图形和位置，沿第一方向相邻的核心层120之间的距离用于定义第三凹槽之间的距离，第一侧墙130为外侧墙(OuterSpacer)，沿第一方向相邻的第三凹槽之间的距离不是相邻核心层120之间的距离与两倍的第一侧墙130厚度之和，有利于使沿第一方向相邻的第三凹槽之间实现更小的距离，相应地，在图形化所述第一凹槽、第二凹槽和第三凹槽下方的目标层110形成目标图形后，相邻的目标图形在头对头(Head To Head，HTH)的位置处能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度。
此外，与利用切断(Cut)工艺以减小第三凹槽在头对头的位置处的距离的方案相比，进行切断工艺需要利用一张光罩(Mask)，本发明实施例相应省去了一张光罩，有利于节约工艺成本。
其中，本实施例中，所述头对头的位置处指的是：在沿膜层或凹槽的延伸方向上，相邻的所述膜层相对的位置处，或者，相邻的凹槽相对的位置处。
后续形成牺牲层以及填充层的工艺均包括刻蚀工艺，为此，所述第一侧墙130的材料选取为：第一侧墙130和核心层120、牺牲层、以及填充层的材料之间具有较高的刻蚀选择性。所述第一侧墙130的材料包括氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种。
本实施例中，所述第一侧墙130的材料为氮化硅。
本实施例中，形成所述第一侧墙130的步骤包括：在所述核心层120和目标层110上保形覆盖第一侧墙膜(图未示)；去除位于所述目标层110顶面和核心层120顶面的第一侧墙膜，保留位于核心层120侧壁的第一侧墙膜作为所述第一侧墙130。
具体地，采用原子层沉积(Atomic Layer Deposition，ALD)工艺形成第一侧墙膜。采用原子层沉积工艺形成的第一侧墙膜的厚度均匀性好，且能够使第一侧墙膜具有良好的台阶覆盖能力。
相应地，由于第一侧墙膜保形覆盖目标层110的顶面、核心层120的顶面和侧壁，因此，本实施例中能够采用各向异性的无掩膜刻蚀工艺去除位于目标层110和核心层120的顶面的第一侧墙膜，形成第一侧墙130的步骤不需用到光罩，有利于降低工艺成本。具体地，采用各向异性的干法刻蚀工艺进行各向异性的无掩膜刻蚀工艺，有利于保证将位于目标层110和核心层120的顶面的侧墙膜完全去除的同时，对其他膜层结构的损伤较小，而且有利于减小对位于核心层120侧壁的侧墙膜的横向刻蚀。
参考图6和图7，图6为俯视图，图7为图6在AA位置处的剖面图，沿第二方向，在相邻所述第一侧墙130之间的目标层110上形成牺牲层140，所述牺牲层140覆盖位于第一侧壁11上的第一侧墙130侧壁，且与位于第二侧壁12的第一侧墙130相间隔。
牺牲层140用于为形成开口占据空间位置。后续在所述核心层120、第一侧墙130和牺牲层140露出的目标层110上形成填充层，以及去除位于所述第一侧壁11上的第一侧墙130或去除全部的第一侧墙130，使所述开口10与所述第一侧壁11围成沟槽后，所形成的沟槽用于为后续形成侧墙结构层提供支撑，从而使位于沟槽中的侧墙结构层能够围成第一凹槽。
因此，本发明实施例中，通过所述牺牲层140和侧墙结构层，定义出所述第一凹槽的图形和位置，且第一凹槽与第三凹槽之间由所述侧墙结构层相隔离。
与直接通过刻蚀工艺或单个膜层定义出第一凹槽的形状和位置相比，本发明实施例通过牺牲层140和侧墙结构层定义出第一凹槽的图形和位置，在形成牺牲层140的步骤中，牺牲层140的关键尺寸大于后续第一凹槽的关键尺寸(例如：沿第一方向和第二方向的尺寸)，有利于降低形成牺牲层140的工艺难度，例如：降低形成牺牲层140的光刻工艺难度、提高对形成牺牲层140的光刻工艺容忍度，进而使牺牲层140的图形质量和图形精度较高，相应地，后续形成的第一凹槽的图形质量和图形精度也较高。
本实施例中，牺牲层140覆盖位于第一侧壁11上的第一侧墙130侧壁，且与位于第二侧壁12的第一侧墙130相间隔，因此，沿第二方向，牺牲层140与第二侧壁12上的第一侧墙130之间还有剩余空间用于填充后续的填充层。
所述牺牲层140的材料和核心层120的材料不同。牺牲层140与核心层120的材料具有刻蚀选择性，从而后续去除牺牲层140的步骤中，核心层120能够保留。所述牺牲层140的材料包括有机平坦化材料、氧化硅和无定型碳中的一种或多种。其中，有机平坦化材料包括BARC(Bottom Anti-reflective coating，底部抗反射涂层)、SOC(spin-on carbon，旋涂碳)等。本实施例中，牺牲层140的材料为旋涂碳。旋涂碳的填充性能较好，且旋涂碳材料易于被刻蚀，有利于降低形成牺牲层140的难度。
本实施例中，形成所述牺牲层140的步骤中，所述牺牲层140的顶面高于所述核心层120的顶面。形成牺牲层140的过程包括形成覆盖第一侧墙130和核心层120的平坦层以及图形化平坦层的步骤，通过使牺牲层140的顶面高于核心层120的顶面，从而省去了去除高于核心层120顶面的平坦层以使牺牲层140顶面与核心层120顶面相齐平的过程，而且去除高于核心层120顶面的平坦层的工艺难度较大，进而有利于降低形成牺牲层140的工艺难度。
本实施例中，牺牲层140还覆盖位于第一侧壁11上的第一侧墙130顶面。
相应地，本实施例中，形成所述牺牲层140的步骤包括：在所述目标层110上形成覆盖所述核心层120和第一侧墙130的平坦层(图未示)；图形化所述平坦层，保留沿第二方向位于相邻第一侧墙130之间的部分目标层110上，且覆盖位于第一侧壁11上的第一侧墙130侧壁的部分平坦层作为牺牲层140。
本实施例中，采用旋涂工艺形成平坦层。旋涂工艺操作简单，工艺成本低。
本实施例中，采用各向异性的干法刻蚀工艺，图形化所述平坦层。
在其他实施例中，所述牺牲层的顶面还能够与所述核心层的顶面相齐平。相应地，形成所述牺牲层的步骤包括：在所述目标层上形成覆盖所述核心层和第一侧墙的平坦层；图形化所述平坦层，保留沿第二方向位于相邻所述第一侧墙之间，且覆盖位于第一侧壁上的第一侧墙侧壁的部分平坦层；去除高于所述核心层顶面的平坦层，形成所述牺牲层。
或者，形成所述牺牲层的步骤包括：在所述目标层上形成覆盖所述核心层和第一侧墙的平坦层；去除高于所述核心层顶面的平坦层；去除高于所述核心层顶面的平坦层后，图形化所述平坦层，保留沿第二方向位于相邻所述第一侧墙之间，且覆盖位于第一侧壁上的第一侧墙侧壁的部分平坦层作为牺牲层。
参考图8至图10，在所述核心层120、第一侧墙130和牺牲层140露出的目标层110上形成填充层160。
填充层160用于与后续的侧墙结构层，作为后续图形化目标层110的掩膜。
所述填充层160选用与核心层120、牺牲层140以及第一侧墙130的材料具有刻蚀选择性的材料。所述填充层160的材料包括旋涂氧化硅、金属氧化物(例如：氧化钛)、多晶硅和无定型硅。本实施例中，填充层160的材料为旋涂氧化硅。
本实施例中，形成填充层160的步骤包括：
如图8所示，在目标层110上形成覆盖核心层120和牺牲层140的填充材料层150。
形成填充材料层150的工艺包括原子层沉积工艺、化学气相沉积工艺和旋涂工艺中的一种或多种。作为一种示例，采用旋涂工艺形成填充材料层150。旋涂工艺操作简单，工艺成本低，且有利于提高填充材料层150的顶面平坦度。
如图9和图10所示，图9为俯视图，图10为图9在AA位置处的剖面图，去除高于核心层120顶面的填充材料层150，剩余的填充材料层150用于作为填充层160。
本实施例中，采用干法刻蚀工艺，例如：各向异性的干法刻蚀工艺，去除高于核心层120顶面的填充材料层150。
参考图11至图12，图11为俯视图，图12为图11在AA位置处的剖面图，去除所述牺牲层140，在所述填充层160中形成开口10。
所述半导体结构的形成方法还包括：去除位于所述第一侧壁11上的第一侧墙130或去除全部的第一侧墙130。所述开口10用于在去除位于所述第一侧壁11上的第一侧墙130或去除全部的第一侧墙130后，与第一侧壁11围成沟槽。
本实施例中，所述牺牲层140还覆盖位于第一侧壁11上的第一侧墙130顶面。因此，先去除牺牲层140，暴露出位于第一侧壁11的第一侧墙130，后续再去除位于所述第一侧壁11上的第一侧墙130或去除全部的第一侧墙130。
去除牺牲层140的工艺包括湿法刻蚀和干法刻蚀中的一种或两种工艺。
本实施例中，采用干法刻蚀工艺去除牺牲层140。具体地，所述牺牲层140的材料为旋涂碳，利用灰化工艺，去除牺牲层140。作为一种示例，利用氧气等离子体去除牺牲层140，去除牺牲层140的工艺简单、难度低，且对其他膜层的影响小。在其他实施例中，根据实际牺牲层的材料，还能够选择其他合适的工艺去除牺牲层。
在另一些实施例中，当牺牲层露出第一侧墙的顶面时，还能够根据实际的工艺需求，调整去除牺牲层、与去除位于所述第一侧壁上的第一侧墙或去除全部的第一侧墙的先后顺序。
参考图13至图14，图13为俯视图，图14为图13在AA位置处的剖面图，去除位于所述第一侧壁11上的第一侧墙130或去除全部的第一侧墙130。
去除位于所述第一侧壁11上的第一侧墙130或去除全部的第一侧墙130后，所述开口10与所述第一侧壁11围成沟槽30。
沟槽30的侧壁用于为形成侧墙结构层提供支撑。相应地，沟槽30和位于沟槽30侧壁的侧墙结构层用于定义第一凹槽的图形和位置。
通过至少去除位于第一侧壁11上的第一侧墙130，暴露出所述核心层120的第一侧壁11，从而后续在沟槽30的侧壁上形成侧墙结构层后，位于沟槽30侧壁的侧墙结构层围成第一凹槽，第一凹槽与第一侧壁11的间隔为所述侧墙结构层的厚度，相应地，后续第三凹槽与第一凹槽之间的间隔能够为侧墙结构层的厚度，进而有利于使第三凹槽和第一凹槽之间满足设计最小间隔。
本实施例中，去除全部的所述第一侧墙130，形成暴露出所述核心层120侧壁的第一间隙20。位于所述第一侧壁11的第一间隙20与所述开口10相连通，且与所述开口10构成沟槽30。
去除全部的第一侧墙130的工艺包括干法刻蚀和湿法刻蚀中的一种或两种工艺。本实施例中，采用湿法刻蚀工艺，去除第一侧墙130，湿法刻蚀工艺易于实现较高的刻蚀选择比，有利于将第一侧墙130去除干净，且操作简单。具体地，第一侧墙130的材料为氮化硅，湿法刻蚀工艺的刻蚀溶液为热磷酸溶液。
参考图15和图16，图15为俯视图，图16为图15在AA位置处的剖面图，形成位于所述沟槽30的侧壁，且填充于核心层120侧壁与填充层160之间的侧墙结构层170，位于所述沟槽30侧壁的侧墙结构层170围成第一凹槽101。
第一凹槽101用于定义目标图形的图形和位置。
侧墙结构层170用于与填充层160用于作为图形化目标层110的掩膜。
本实施例中，所述牺牲层140用于为形成开口10占据空间，之后去除位于所述第一侧壁11上的第一侧墙130或去除全部的所述第一侧墙130，使所述开口10暴露出所述第一侧壁11，形成沟槽30，并在形成侧墙结构层170后，位于所述沟槽30侧壁的侧墙结构层170围成所述第一凹槽101，相应地，通过所述牺牲层140和侧墙结构层170，定义出所述第一凹槽101的图形和位置。
而且，第一凹槽101与后续第三凹槽之间由所述侧墙结构层170相隔离，第一凹槽101与后续第二凹槽之间也由所述侧墙结构层170相隔离，有利于使相邻的凹槽之间实现设计最小间隔。
本实施例中，由于去除全部的第一侧墙130，因此，形成位于所述沟槽30的侧壁且填充所述第一间隙20的第二侧墙，所述第二侧墙用于作为所述侧墙结构层170。相应地，侧墙结构层170为单层结构。
本实施例中，沿平行于基底的方向，位于沟槽30侧壁的所述第二侧墙的厚度大于或等于0.5倍的第一侧墙130厚度。第二侧墙的厚度大于或等于0.5倍的第一侧墙130厚度，从而保证第二侧墙能够将位于核心层120和填充层160之间的第一间隙20填充满。
本实施例中，沿平行于基底的方向，所述第二侧墙的厚度和第一侧墙130的厚度相同，相应地，后续形成第二凹槽和第三凹槽后，沿第二方向，相邻两个凹槽之间的间隔均相同，在图形化第一凹槽101、第二凹槽和第三凹槽下方的目标层110以形成目标图形后，沿第二方向，目标图形之间的间隔也相同，从而有利于提高目标图形的间隔均一性。
在具体实施中，第二侧墙的厚度还能够与第一侧墙130的厚度不相同，从而能够根据实际需求，通过调整第二侧墙和第一侧墙130的厚度，使得相邻两个凹槽之间的间隔不同，进而提高目标图形之间间隔的设计灵活度和自由度。
本实施例中，第二侧墙选用与核心层120、目标层110以及牺牲层140具有刻蚀选择性的材料，第二侧墙的材料包括氧化钛、氧化硅、氮化硅、碳化硅、碳氧化硅、氧化铝和无定形硅中的一种或多种。
第二侧墙的材料与第一侧墙130的材料相同或不同。
本实施例中，形成第二侧墙的步骤包括：在填充层160和核心层120顶面、沟槽30的侧壁和底部、第一间隙20中形成第二侧墙膜(图未示)；去除位于填充层160和核心层120顶面以及沟槽30底部的第二侧墙膜，形成第二侧墙。
本实施例中，形成第二侧墙膜的工艺包括原子层沉积工艺。
本实施例中，采用各向异性的干法刻蚀工艺，去除位于填充层160和核心层120顶面以及沟槽30底部的第二侧墙膜。
参考图17和图18，图17为俯视图，图18为图17在AA位置处的剖面图，形成第二凹槽102，贯穿所述第一凹槽101和位于第二侧壁12的侧墙结构层170之间的填充层160。具体地，第二凹槽102贯穿位于所述沟槽30侧壁和位于第二侧壁12的侧墙结构层170之间的填充层160。
第二凹槽102用于定义后续目标图形的图形和位置。
本实施例中，在形成第二凹槽102的步骤中，由于填充层160与侧墙结构层170的材料具有较高的刻蚀选择比，因此，即使用于形成第二凹槽102的掩膜层暴露出部分的侧墙结构层170，所述侧墙结构层170被误刻蚀的概率低，从而使得第二凹槽102的刻蚀工艺能够根据所述侧墙结构层170的位置实现自对准，相应增大了形成第二凹槽102的工艺窗口，且使得第二凹槽102与第一凹槽101之间、以及第二凹槽102与核心层120之间能够被所述侧墙结构层170间隔，相应有利于使相邻的凹槽之间实现设计最小间隔。
本实施例中，采用刻蚀工艺(例如：干法刻蚀)，刻蚀第一凹槽101和位于第二侧壁12的侧墙结构层170之间的填充层160，形成所述第二凹槽102。
本实施例中，由于填充层160和侧墙结构层170之间具有较高的刻蚀选择比，因此，刻蚀第一凹槽101和位于第二侧壁12的侧墙结构层170之间的填充层160的步骤中，对侧墙结构层170的刻蚀速率低，从而使得在第二方向，位于沟槽30侧壁和位于第二侧壁12的侧墙结构层170能够起到定义刻蚀停止位置的作用，有利于降低形成第二凹槽102的难度、增大形成第二凹槽102的工艺窗口，进而有利于提高第二凹槽102的图形精度和图形质量。相应地，后续形成的目标图形的图形精度和图形质量也较高。
参考图19和图20，图19为俯视图，图20为图19在AA位置处的剖面图，去除所述核心层120，形成第三凹槽103；所述第三凹槽103、第二凹槽102与第一凹槽101之间由侧墙结构层170相隔离。
本发明实施例通过核心层120、以及牺牲层140和侧墙结构层170，分别对应定义出第三凹槽103和第一凹槽101的图形和位置，并且在不同步骤中形成第二凹槽102，有利于降低形成第一凹槽101、第二凹槽102和第三凹槽103的难度、增大工艺窗口(例如：改善光学临近效应)，并提高第一凹槽101、第二凹槽102和第三凹槽103的图形设计自由度和灵活度，使得第一凹槽101、第二凹槽102和第三凹槽103的图形精度得到保障，而且，第一凹槽101、第二凹槽102和第三凹槽103沿第二方向(如图19中Y方向所示)间隔排布，且相邻的凹槽之间均由所述侧墙结构层170相隔离，有利于使相邻的凹槽之间实现设计最小间隔，相应地，在以所述侧墙结构层170和填充层160为掩膜，图形化所述第一凹槽101、第二凹槽102和第三凹槽103下方的目标层110，形成目标图形后，目标图形的图形质量和图形精度得到了提高，且沿第二方向的相邻目标图形之间易于实现满足设计最小间隔。
此外，本发明实施例先形成核心层120，再在核心层120的侧壁上形成第一侧墙130，第一侧墙130为外侧墙(Outer spacer)，沿第一方向相邻的第三凹槽103之间的距离由核心层120定义，有利于使沿第一方向相邻的第三凹槽103之间实现更小的距离，相应地，在图形化所述第一凹槽101、第二凹槽102和第三凹槽103下方的目标层110形成目标图形后，相邻的目标图形在头对头的位置处能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度，而且，本发明实施例有利于节约工艺成本。
去除核心层120的工艺包括湿法刻蚀和干法刻蚀中的一种或两种工艺。
作为一种示例，采用湿法刻蚀工艺去除核心层120。本实施例中，湿法刻蚀工艺的刻蚀溶液包括TMAH溶液(四甲基氢氧化铵溶液)，SC1溶液或SC2溶液。其中，SC1溶液指的是NH4OH和H2O2的混合溶液，SC2溶液指的是HCl和H2O2的混合溶液。
参考图21和图22，图21为俯视图，图22为图21在AA位置处的剖面图，以所述侧墙结构层170和填充层160为掩膜，图形化所述第一凹槽101、第二凹槽102和第三凹槽103下方的目标层110，形成目标图形。
由前述可知，第一凹槽101、第二凹槽102和第三凹槽103的图形设计自由度和灵活度高，使得第一凹槽101、第二凹槽102和第三凹槽103的图形精度得到保障，而且，有利于使相邻的凹槽之间实现设计最小间隔，相应地，在图形化所述第一凹槽101、第二凹槽102和第三凹槽103下方的目标层110，形成目标图形后，目标图形的图形质量和图形精度得到了提高，且沿第二方向的相邻目标图形之间易于实现满足设计最小间隔。此外，本发明有利于使相邻的目标图形在头对头的位置处能够实现更小的距离。
本实施例中，所述目标层110包括介电层111，因此，以所述侧墙结构层170和填充层160为掩膜，图形化所述第一凹槽101、第二凹槽102和第三凹槽103下方的目标层110，形成互连槽40。相应地，目标图形为互连槽40。
互连槽40用于为形成后段制程中的互连线提供空间。
具体地，本实施例中，以侧墙结构层170和填充层160为掩膜，图形化第一凹槽101、第二凹槽102和第三凹槽103下方的硬掩膜材料层112，形成硬掩膜层175；以硬掩膜层175为掩膜，图形化介电层111，形成所述互连槽40。
结合参考图23和图24，图23为俯视图，图24为图23在AA位置处的剖面图，本实施例中，所述半导体结构的形成方法还包括：在所述互连槽40中形成互连线180。
本实施例中形成的互连槽40在头对头的位置处能够实现较小的距离，相应地，互连线180在头对头的位置处也能够实现较小的距离，从而有利于提高互连线180在头对头的位置处的连线能力，还有利于提高互连线180的布局设计的自由度和灵活度；而且，相邻的互连槽40在沿第二方向上的间隔易于满足设计最小间隔，且互连槽40的图形精度较高，相应有利于使互连线180在第二方向上的间距满足设计最小间隔、以及提高互连线180的图形精度，进而提高半导体结构的性能。
互连线180用于实现半导体结构与外部电路或其他互连结构的电连接。
本实施例中，互连线180的材料为铜。其他实施例中，互连线的材料还能够为钴、钨、铝等导电材料。
本实施例中，在互连线180的步骤中，还去除所述填充层160、侧墙结构层170以及硬掩膜层175。
图25至图27是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：
参考图25，去除位于所述第一侧壁11a上的第一侧墙130a，形成暴露出所述第一侧壁11a的第二间隙(未标示)；所述第二间隙与所述开口(未标示)相连通，且与所述开口构成所述沟槽30a。
本实施例中，在去除所述牺牲层之后，去除位于所述第一侧壁11a上的第一侧墙130a。去除位于第一侧壁11a上的第一侧墙130a的步骤中，去除所述开口侧壁暴露出的所述第一侧墙130a，有利于降低去除位于第一侧壁11a的第一侧墙130a的工艺难度。
相应地，本实施例中，去除所述开口侧壁暴露出的所述第一侧墙130a的工艺包括各向同性的干法刻蚀工艺。各向同性的干法刻蚀工艺具有各向同性刻蚀的特性，从而能够将所述开口侧壁暴露出的第一侧墙130a去除，且对位于填充层160a和第一核心层120a之间的第一侧墙130a的刻蚀量较少，此外，干法刻蚀工艺的工艺可控性和刻蚀精度较高，有利于减小对其他膜层的损伤。
参考图26，形成位于所述沟槽30a的侧壁，且填充于核心层120a侧壁与填充层160a之间的侧墙结构层170a，位于所述沟槽30a侧壁的侧墙结构层170a围成第一凹槽101a。
本实施例中，在所述沟槽30a的侧壁形成第二侧墙165a，所述第二侧墙165a与第一侧墙130a构成所述侧墙结构层170a。
因此，本实施例中，第二侧墙165a围成所述第一凹槽101a。
参考图27，形成第二凹槽102a，贯穿位于所述沟槽30a侧壁和位于第二侧壁12a的侧墙结构层170a之间的填充层160a。
本实施例中，形成第二凹槽102a后，所述第二凹槽102a与所述第一凹槽101a之间由所述第二侧墙165a相隔离，所述第二凹槽102a与所述核心层120a之间由所述第一侧墙130a相隔离，相应地，后续去除核心层120a形成第三凹槽后，所述第二凹槽102a与第三凹槽之间由第一侧墙130a相隔离。
后续步骤与前述实施例相同，本实施例在此不再赘述。对本实施例半导体结构的形成方法的具体描述，可参考前述实施例中的相应描述，在此不再赘述。
相应的，本发明还提供一种半导体结构。参考图17和图18，图17为俯视图，图18为图17在AA位置处的剖面图，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：基底，包括用于形成目标图形的目标层110；分立于所述目标层110上的核心层120，沿第一方向(如图17中X方向所示)延伸且沿第二方向(如图17中Y方向所示)排布，第二方向垂直于第一方向，沿第二方向相邻核心层120相对的侧壁分别为第一侧壁11和第二侧壁12；填充层160，位于所述核心层120露出的目标层110上，沿第二方向相邻所述核心层120之间还形成有贯穿部分填充层160的沟槽(未标示)，所述沟槽暴露出所述第一侧壁11，且与所述第二侧壁12相间隔；侧墙结构层170，位于所述沟槽的侧壁和核心层120的侧壁，位于沟槽侧壁的侧墙结构层170围成第一凹槽101，所述侧墙结构层170和填充层160用于作为图形化目标层110的掩膜；第二凹槽102，沿第二方向，贯穿第一凹槽101和位于第二侧壁12的侧墙结构层170之间的填充层160，所述第二凹槽102与第一凹槽101、核心层120之间由侧墙结构层170相隔离；其中，核心层120用于为形成第三凹槽占据空间。
所述核心层120用于为形成第三凹槽占据空间，核心层120相应定义出第三凹槽的图形和位置；通过所述沟槽和侧墙结构层170，定义出所述第一凹槽101的图形和位置，且第一凹槽101与第三凹槽之间由所述侧墙结构层170相隔离；第二凹槽102，贯穿第一凹槽101和位于第二侧壁12的侧墙结构层170之间的填充层160，相应地，第二凹槽102与第一凹槽101或第三凹槽之间由所述侧墙结构层170相隔离；因此，本发明实施例通过所述核心层120、以及沟槽和侧墙结构层170，分别对应定义出第三凹槽和第一凹槽101的图形和位置，有利于降低第一凹槽101、第二凹槽102和第三凹槽的形成难度、增大工艺窗口(例如：改善光学临近效应)，从而提高第一凹槽101、第二凹槽102和第三凹槽的图形设计自由度和灵活度，使得第一凹槽101、第二凹槽102和第三凹槽的图形精度得到保障，而且，第一凹槽101、第二凹槽102和第三凹槽沿第二方向间隔排布，相邻的凹槽之间均由所述侧墙结构层170相隔离，有利于使相邻的凹槽之间实现设计最小间隔。
相应地，后续以所述侧墙结构层170和填充层160为掩膜，图形化所述第一凹槽101、第二凹槽102和第三凹槽下方的目标层110，形成目标图形后，目标图形的图形质量和图形精度得到了提高，且沿第二方向的相邻目标图形之间易于实现满足设计最小间隔。
此外，本发明实施例中，侧墙结构层170位于核心层120的外侧壁，位于核心层120外侧壁的侧墙结构层170为外侧墙(Outer spacer)；在去除核心层120形成第三凹槽之后，沿第一方向相邻的第三凹槽之间的距离由核心层120定义，有利于使沿第一方向相邻的第三凹槽之间实现更小的距离，相应地，在图形化所述第一凹槽101、第二凹槽102和第三凹槽下方的目标层110以形成目标图形后，相邻的目标图形在头对头(Head To Head)的位置处能够实现更小的距离，有利于提高目标图形的布局设计灵活度和自由度。
目标层110为待进行图形化以形成目标图形的膜层。目标图形可以为栅极结构、后段制程中的互连槽、鳍式场效应晶体管(FinFET)中的鳍部、全包围栅极(GAA)晶体管中的沟道叠层或硬掩膜(hard mask，HM)层等图形。
本实施例中，目标层110包括介电层111。后续图形化介电层111，在介电层111中形成多个互连槽，之后再在互连槽中形成互连线，介电层111用于实现相邻互连线之间的电隔离。因此，介电层111为IMD层。相应地，本实施例中所述目标图形为互连槽。
相应地，本实施例中，基底中可以形成有晶体管、电容器等半导体器件，基底中还可以形成有电阻结构、导电结构等功能结构。本实施例中，所述基底包括衬底100和位于衬底100上的目标层110。
本实施例中，介电层111的材料为超低k介质材料。
本实施例中，目标层110为叠层结构，目标层110还包括位于介电层111上的硬掩膜材料层112。后续图形化目标层110的步骤中，先图形化硬掩膜材料层112，形成硬掩膜层，之后再以硬掩膜层为掩膜，图形化所述介电层111，有利于提高图形化介电层111的工艺稳定性，相应提高图形传递的精度。
作为一种示例，所述硬掩膜材料层112的材料为氮化钛。
核心层120用于为形成第三凹槽占据空间位置，从而定义后续第三凹槽的图形和位置。与直接通过刻蚀工艺形成第三凹槽相比，本实施例先形成核心层120，后续再去除核心层120形成第三凹槽，有利于降低第三凹槽的形成难度、增大形成第三凹槽的工艺窗口，使第三凹槽的图形精度得到保障，相应地，后续刻蚀第三凹槽下方的目标层110以形成目标图形后，有利于提高目标图形的图形精度。
本实施例中，核心层120选用易于去除的材料，从而降低后续去除核心层120的工艺难度。核心层120为单层或多层结构，核心层120的材料包括无定形硅、多晶硅、单晶硅、氧化硅、氮化硅和无定型碳中的一种或多种。
作为一种示例，核心层120为单层结构，核心层120的材料为无定形硅。
填充层160用于与侧墙结构层170，作为后续图形化目标层110的掩膜。
所述填充层160选用与核心层120、侧墙结构层170的材料具有刻蚀选择性的材料。所述填充层160的材料包括旋涂氧化硅、金属氧化物(例如：氧化钛)、多晶硅和无定型硅。本实施例中，填充层160的材料为旋涂氧化硅。
沟槽的侧壁用于为形成侧墙结构层170提供支撑。相应地，沟槽和位于沟槽侧壁的侧墙结构层170用于定义第一凹槽101的图形和位置。
第一凹槽101用于定义目标图形的图形和位置。
侧墙结构层170用于与填充层160共同作为图形化目标层110的掩膜。
而且，第一凹槽101与后续第三凹槽之间由所述侧墙结构层170相隔离，第一凹槽101与第二凹槽102之间也由所述侧墙结构层170相隔离，有利于使相邻的凹槽之间实现设计最小间隔。
本实施例中，侧墙结构层170为单层结构，侧墙结构层170为第二侧墙，所述第一凹槽101相应由位于沟槽侧壁的所述第二侧墙围成。
本实施例中，第二侧墙选用与核心层120、目标层110具有刻蚀选择性的材料，第二侧墙的材料包括氧化钛、氧化硅、氮化硅、碳化硅、碳氧化硅、氧化铝和无定形硅中的一种或多种。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
图27是本发明半导体结构另一实施例的结构示意图。本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述侧墙结构层170a包括位于所述核心层120a侧壁与填充层160a之间的第一侧墙130a，以及位于所述沟槽(未标示)侧壁的第二侧墙165a；所述第一凹槽101由所述第二侧墙165a围成。
所述第一侧墙130a的材料包括氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种。第二侧墙165a与第一侧墙130a的材料相同或不同。
沿第二方向，所述第二凹槽102a贯穿第一凹槽101a和位于第二侧壁12a的第一侧墙130a之间的填充层160a。在第二方向，第二凹槽102a一侧侧壁暴露出所述第二侧墙165a，另一侧侧壁暴露出位于第二侧壁12a的第一侧墙130a。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，包括用于形成目标图形的目标层；
在所述目标层上，形成沿第一方向延伸且沿第二方向间隔排布的核心层，第二方向垂直于第一方向，沿第二方向相邻核心层相对的侧壁分别为第一侧壁和第二侧壁；
在所述核心层的侧壁上形成第一侧墙；
沿第二方向在相邻所述第一侧墙之间的目标层上形成牺牲层，牺牲层覆盖位于第一侧壁上的第一侧墙侧壁，且与位于第二侧壁的第一侧墙相间隔；
在所述核心层、第一侧墙和牺牲层露出的目标层上形成填充层；
去除所述牺牲层，在所述填充层中形成开口；
去除位于所述第一侧壁上的第一侧墙或去除全部的第一侧墙；所述开口与所述第一侧壁围成沟槽；
形成位于所述沟槽的侧壁，且填充于核心层侧壁与填充层之间的侧墙结构层，位于所述沟槽侧壁的侧墙结构层围成第一凹槽；
形成第二凹槽，贯穿位于所述沟槽侧壁和位于第二侧壁的侧墙结构层之间的填充层；
去除所述核心层，形成第三凹槽；所述第三凹槽、第二凹槽与第一凹槽之间由侧墙结构层相隔离；
以所述侧墙结构层和填充层为掩膜，图形化所述第一凹槽、第二凹槽和第三凹槽下方的目标层，形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，去除全部的所述第一侧墙，形成暴露出所述核心层侧壁的第一间隙；
位于所述第一侧壁的第一间隙与所述开口相连通，且与所述开口构成所述沟槽；
形成位于所述沟槽的侧壁且填充所述第一间隙的第二侧墙，所述第二侧墙用于作为所述侧墙结构层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，去除位于所述第一侧壁上的第一侧墙，形成暴露出所述第一侧壁的第二间隙；所述第二间隙与所述开口相连通，且与所述开口构成所述沟槽；
在所述沟槽的侧壁形成第二侧墙，所述第二侧墙与第一侧墙构成所述侧墙结构层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，在去除所述牺牲层之后，去除位于所述第一侧壁上的第一侧墙；
去除位于第一侧壁上的第一侧墙的步骤中，去除所述开口侧壁暴露出的所述第一侧墙。
5.如权利要求2或3所述的半导体结构的形成方法，其特征在于，沿平行于基底的方向，位于所述沟槽侧壁的第二侧墙的厚度大于或等于0.5倍的第一侧墙的厚度。
6.如权利要求2或3所述的半导体结构的形成方法，其特征在于，沿平行于基底的方向，位于所述沟槽侧壁的第二侧墙厚度和第一侧墙的厚度相同。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料和核心层的材料不同。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括BARC、SOC、氧化硅和无定型碳中的一种或多种。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙的材料包括氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述牺牲层的工艺包括湿法刻蚀或干法刻蚀中的一种或两种工艺。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，去除全部的所述第一侧墙的工艺包括干法刻蚀和湿法刻蚀中的一种或两种工艺。
12.如权利要求4所述的半导体结构的形成方法，其特征在于，去除位于所述开口侧壁暴露出的第一侧墙的工艺包括各向同性的干法刻蚀工艺。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述目标层包括介电层；
以所述侧墙结构层和填充层为掩膜，图形化所述第一凹槽、第二凹槽和第三凹槽下方的介电层，在所述介电层中形成多个互连槽；
所述半导体结构的形成方法还包括：在所述互连槽中形成互连线。
14.一种半导体结构，其特征在于，包括：
基底，包括用于形成目标图形的目标层；
分立于所述目标层上的核心层，沿第一方向延伸且沿第二方向排布，第二方向垂直于第一方向，沿第二方向相邻核心层相对的侧壁分别为第一侧壁和第二侧壁；
填充层，位于所述核心层露出的目标层上，沿第二方向相邻所述核心层之间形成有贯穿部分填充层的沟槽，所述沟槽暴露出所述第一侧壁，且与所述第二侧壁相间隔；
侧墙结构层，位于所述沟槽的侧壁和核心层的侧壁，位于所述沟槽侧壁的侧墙结构层围成第一凹槽，所述侧墙结构层和填充层用于作为图形化目标层的掩膜；
第二凹槽，沿第二方向贯穿所述第一凹槽和位于第二侧壁的侧墙结构层之间的填充层，所述第二凹槽与第一凹槽、核心层之间由侧墙结构层相隔离；其中，所述核心层用于为形成第三凹槽占据空间。
15.如权利要求14所述的半导体结构，其特征在于，所述侧墙结构层包括位于所述核心层侧壁与填充层之间的第一侧墙，以及位于所述沟槽侧壁的第二侧墙；所述第一凹槽由所述第二侧墙围成；沿第二方向，所述第二凹槽贯穿第一凹槽和位于第二侧壁的第一侧墙之间的填充层；
或者，所述侧墙结构层为单层结构。
16.如权利要求14所述的半导体结构，其特征在于，所述填充层的材料包括旋涂氧化硅、金属氧化物、多晶硅和无定型硅。
17.如权利要求14所述的半导体结构，其特征在于，所述目标层包括介电层；所述目标图形为互连槽。
18.如权利要求14所述的半导体结构，其特征在于，所述核心层的材料包括多晶硅、无定型硅、氧化硅、氮化硅和无定型碳中的一种或多种。
19.如权利要求14所述的半导体结构，其特征在于，所述侧墙结构层的材料包括氧化硅、氮化硅、氧化铝、氮化铝、氮化钛和氧化钛中的一种或多种。
CN202010692389.6A 2020-07-17 2020-07-17 半导体结构及其形成方法 Active CN113948463B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010692389.6A CN113948463B (zh) 2020-07-17 2020-07-17 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010692389.6A CN113948463B (zh) 2020-07-17 2020-07-17 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN113948463A CN113948463A (zh) 2022-01-18
CN113948463B true CN113948463B (zh) 2024-03-08

Family

ID=79326708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010692389.6A Active CN113948463B (zh) 2020-07-17 2020-07-17 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113948463B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253027A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 双重图形及其形成方法
CN107731666A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 双重图形化的方法
CN111370299A (zh) * 2018-12-26 2020-07-03 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US10714343B1 (en) * 2019-02-02 2020-07-14 Semiconductor Manufacturing (Shanghai) International Corporation Semiconductor structure and method for forming same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406682B2 (en) * 2014-09-12 2016-08-02 International Business Machines Corporation Method and structure for preventing epi merging in embedded dynamic random access memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253027A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 双重图形及其形成方法
CN107731666A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 双重图形化的方法
CN111370299A (zh) * 2018-12-26 2020-07-03 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US10714343B1 (en) * 2019-02-02 2020-07-14 Semiconductor Manufacturing (Shanghai) International Corporation Semiconductor structure and method for forming same

Also Published As

Publication number Publication date
CN113948463A (zh) 2022-01-18

Similar Documents

Publication Publication Date Title
US20200279945A1 (en) FinFET Device
CN112151608B (zh) 半导体结构及其形成方法
CN113782487B (zh) 半导体结构及其形成方法
CN111524855B (zh) 半导体结构及其形成方法
US11769672B2 (en) Semiconductor structure and forming method thereof
CN113363203A (zh) 半导体器件的形成方法
CN111199880B (zh) 一种半导体器件的制造方法和半导体器件
US11651964B2 (en) Semiconductor structure and forming method thereof
US11810787B2 (en) Semiconductor structure formation method and mask
CN113948463B (zh) 半导体结构及其形成方法
US20210384072A1 (en) Semiconductor structure and forming method thereof
CN112885714B (zh) 半导体结构及其形成方法
CN113948462B (zh) 半导体结构及其形成方法
CN113948461B (zh) 半导体结构的形成方法
CN113782488B (zh) 半导体结构及其形成方法
CN113745151B (zh) 半导体结构及其形成方法
CN113745152B (zh) 半导体结构及其形成方法
CN114171451A (zh) 半导体结构及其形成方法
CN117012706A (zh) 半导体结构及其形成方法
CN114388431A (zh) 半导体结构的形成方法
CN115206936A (zh) 半导体结构及其形成方法
CN117116745A (zh) 半导体结构的形成方法及掩膜版
CN114664727A (zh) 半导体结构的形成方法
CN114823300A (zh) 半导体结构的形成方法
CN114823320A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant