CN112151608B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112151608B
CN112151608B CN201910579468.3A CN201910579468A CN112151608B CN 112151608 B CN112151608 B CN 112151608B CN 201910579468 A CN201910579468 A CN 201910579468A CN 112151608 B CN112151608 B CN 112151608B
Authority
CN
China
Prior art keywords
mask
side wall
layer
sidewall
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910579468.3A
Other languages
English (en)
Other versions
CN112151608A (zh
Inventor
施维
胡友存
汤霞梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910579468.3A priority Critical patent/CN112151608B/zh
Priority to US16/556,743 priority patent/US11011412B2/en
Publication of CN112151608A publication Critical patent/CN112151608A/zh
Application granted granted Critical
Publication of CN112151608B publication Critical patent/CN112151608B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有核心层，核心层上形成有硬掩膜层，硬掩膜层内形成有第一掩膜开口；在第一掩膜开口露出的核心层内形成第一掩膜沟槽，第一掩膜沟槽沿延伸方向包括多个子掩膜沟槽，子掩膜沟槽通过第一掩膜开口露出的核心层相隔离；在子掩膜沟槽侧壁上形成第一侧墙；去除第一掩膜开口所在区域的核心层，在核心层对应位置处形成由第一侧墙和基底围成的第二掩膜沟槽，第二掩膜沟槽和第一掩膜沟槽通过第一侧墙相隔离；在第二掩膜沟槽的侧壁上形成第二侧墙，第一侧墙和基底、以及第二侧墙和基底围成第一目标沟槽。侧壁相接触的第一侧墙和第二侧墙作为剪切部件，改善了第一目标沟槽端部的圆角问题。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与衬底的导通是通过互连结构实现的。随着技术节点的推进，互连结构的尺寸也变得越来越小；相应的，形成互连结构的工艺难度也越来越大，而互连结构的形成质量对后段(back end ofline，BEOL)电学性能以及器件可靠性的影响很大，严重时会影响半导体器件的正常工作。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高晶体管的性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有核心层，所述核心层上形成有硬掩膜层，所述硬掩膜层内形成有第一掩膜开口；在所述第一掩膜开口露出的所述核心层内形成第一掩膜沟槽，沿所述第一掩膜沟槽的延伸方向，所述第一掩膜沟槽包括多个子掩膜沟槽，且所述多个子掩膜沟槽通过所述第一掩膜开口露出的核心层相隔离；在所述子掩膜沟槽的侧壁上形成第一侧墙；去除所述第一掩膜开口所在区域的核心层，在所述核心层对应的位置处形成由所述第一侧墙和基底围成的第二掩膜沟槽，所述第二掩膜沟槽和所述第一掩膜沟槽通过所述第一侧墙相隔离；在所述第二掩膜沟槽的侧壁上形成第二侧墙，且形成所述第二侧墙后，所述第一侧墙和基底、以及所述第二侧墙和基底围成第一目标沟槽。
相应的，本发明实施例还提供一种半导体结构，包括：基底；核心层，位于所述基底上，所述核心层内形成有掩膜沟槽组，沿所述掩膜沟槽组的延伸方向，所述掩膜沟槽组包括第一掩膜沟槽和第二掩膜沟槽，且所述第一掩膜沟槽包括多个相隔离的子掩膜沟槽；第一侧墙，位于所述子掩膜沟槽的侧壁上，沿所述掩膜沟槽组的延伸方向，所述第一侧墙适于使所述子掩膜沟槽和所述第二掩膜沟槽相隔离；第二侧墙，位于所述第二掩膜沟槽的侧壁上，且沿所述掩膜沟槽组的延伸方向，所述第二侧墙覆盖所述第一侧墙的侧壁，其中，所述第一侧墙和基底、以及所述第二侧墙和基底围成第一目标沟槽；硬掩膜层，位于所述核心层上，所述硬掩膜层内形成有第一掩膜开口，所述第一掩膜开口与所述掩膜沟槽组一一对应，且所述第一掩膜开口露出相对应的所述掩膜沟槽组。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例在基底上形成有核心层，所述核心层上形成有具有第一掩膜开口的硬掩膜层，随后在所述第一掩膜开口露出的所述核心层内形成由多个子掩膜沟槽构成的第一掩膜沟槽，并在所述子掩膜沟槽的侧壁上形成第一侧墙后，去除所述第一掩膜开口所在区域的核心层，在所述核心层对应的位置处形成由所述第一侧墙和基底围成的第二掩膜沟槽，接着在所述第二掩膜沟槽的侧壁上形成第二侧墙；因此，沿所述第一掩膜开口的延伸方向，所述第一侧墙的侧壁和第二侧墙的侧壁相接触，侧壁相接触的所述第一侧墙和第二侧墙用于作为剪切部件(cut feature)，将所述第一掩膜开口对应于核心层内的图形进行切断，从而在所述核心层内形成由所述第一侧墙和基底、以及所述第二侧墙和基底围成的第一目标沟槽；与第一掩膜开口的图形和第一目标沟槽的图形一一对应的方案相比，沿所述第一掩膜开口的延伸方向，所述第一侧墙和第二侧墙的宽度均小于相邻第一目标沟槽端部(head to head)的距离，且所述第一侧墙和第二侧墙均通过沉积和刻蚀相结合的工艺形成，因此，所述第一侧墙和第二侧墙的侧壁垂直度较高，这有利于改善第一目标沟槽端部的圆角(rounding)问题，从而提高所述第一目标沟槽的形貌质量和尺寸精度，进而提高晶体管的性能。
附图说明
图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；
图5至图45是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
经研究发现，随着技术节点的不断缩小，光刻胶图形的间距也不断减小。然而，在光刻工艺的影响下，光刻胶图形容易出现变形、失真等问题。当所述光刻胶图形转移至待图形化膜层内以形成目标图形(例如：目标沟槽)时，相应会降低所述目标图形的图形精度，从而导致晶体管的性能下降。
现结合一种半导体结构的形成方法，分析晶体管性能下降的原因。
图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图。
结合参考图1和图2，图1是俯视图，图2是图1沿a1a2割线的剖面图，提供基底10，所述基底10上形成有核心(mandrel)层20，所述核心层20上形成有硬掩膜(hard mask，HM)层30，所述硬掩膜层30内形成有掩膜开口31。
所述掩膜开口31用于定义后续形成于核心层20中的目标沟槽的形状、位置和尺寸。其中，所述掩膜开口31通过依次进行的光刻工艺和刻蚀工艺形成于所述硬掩膜层30内。
结合参考图3和图4，图3是基于图1的俯视图，图4是图3沿a1a2割线的剖面图，以所述硬掩膜层30为掩膜，刻蚀所述掩膜开口31露出的核心层20，在所述核心层20内形成目标沟槽21。
如图3所示，沿所述目标沟槽21的延伸方向，相邻目标沟槽21端部之间的核心层20用于作为剪切部件22，从而实现相邻目标沟槽21的隔离。
由于所述掩膜开口31(如图1所示)定义了所述目标沟槽21的形状、位置和尺寸，且所述掩膜开口31通过依次进行的光刻工艺和刻蚀工艺形成于所述硬掩膜层30内，因此，所述形成方法直接通过硬掩膜层30定义了相邻目标沟槽21的切断位置。
但是，沿所述掩膜开口31的延伸方向，所述掩膜开口31端部的尺寸(CD)较小，因此，在光刻工艺的影响下，所述掩膜开口31端部容易出现圆角问题。所述掩膜开口31的图形传递至所述核心层20中形成目标沟槽21后，沿所述目标沟槽21的延伸方向，所述目标沟槽21的端部也会出现圆角问题，圆角问题还会导致目标沟槽21的尺寸精度下降。
后续制程通常还包括：以所述硬掩膜层30为掩膜，刻蚀所述目标沟槽21露出的基底10，在所述基底10内形成目标开口。
相应的，沿所述目标开口的延伸方向，所述目标开口的端部也会出现圆角问题，从而导致所述目标开口的形貌质量和尺寸精度下降，进而对晶体管的性能造成不良影响。
例如：当所述基底10包括衬底(图未示)以及位于所述衬底上的介电层(图未示)时，所述目标开口形成于所述介电层中，所述目标开口用于为后续形成金属互连线提供空间位置。所述目标开口的形貌质量和尺寸精度下降，相应会降低所述金属互连线的形成质量，从而影响金属互连线的性能，进而对晶体管的性能造成不良影响。
为了解决所述技术问题，本发明实施例在基底上形成有核心层，所述核心层上形成有具有第一掩膜开口的硬掩膜层，随后在所述第一掩膜开口露出的所述核心层内形成由多个子掩膜沟槽构成的第一掩膜沟槽，并在所述子掩膜沟槽的侧壁上形成第一侧墙后，去除所述第一掩膜开口所在区域的核心层，在所述核心层对应的位置处形成由所述第一侧墙和基底围成的第二掩膜沟槽，接着在所述第二掩膜沟槽的侧壁上形成第二侧墙；因此，沿所述第一掩膜开口的延伸方向，所述第一侧墙的侧壁和第二侧墙的侧壁相接触，侧壁相接触的所述第一侧墙和第二侧墙用于作为剪切部件，将所述第一掩膜开口对应于核心层内的图形进行切断，从而在所述核心层内形成由所述第一侧墙和基底、以及所述第二侧墙和基底围成的第一目标沟槽；与第一掩膜开口的图形和第一目标沟槽的图形一一对应的方案相比，沿所述第一掩膜开口的延伸方向，所述第一侧墙和第二侧墙的宽度均小于相邻第一目标沟槽端部的距离，且所述第一侧墙和第二侧墙均通过沉积和刻蚀相结合的工艺形成，因此，所述第一侧墙和第二侧墙的侧壁垂直度较高，这有利于改善第一目标沟槽端部的圆角问题，从而提高所述第一目标沟槽的形貌质量和尺寸精度，进而提高晶体管的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图45是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
结合参考图5至图8，图5是俯视图，图6是图5沿Y1Y2割线的剖面图，图7是基于图5的俯视图，图8是图7沿Y1Y2割线的剖面图，提供基底100，所述基底100上形成有核心层200，所述核心层200上形成有硬掩膜层300(如图8所示)，所述硬掩膜层300内形成有第一掩膜开口310(如图7所示)。
所述基底100用于为后续制程提供工艺平台。本实施例中，以所形成的半导体结构为平面晶体管为例，所述基底100包括衬底101(如图6所示)。
具体地，所述衬底101为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
在其他实施例中，当所形成的半导体结构为鳍式场效应晶体管时，所述基底相应可以包括衬底以及凸出于所述衬底的鳍部。
所述基底100还可以包括其他结构，例如，栅极结构、掺杂区、浅沟槽隔离结构(shallow trench isolation，STI)、接触孔插塞和介电层等。其中，所述栅极结构可以为金属栅结构或多晶硅栅结构。
本实施例中，所述基底100还包括形成于所述衬底101上的介电层102(如图6所示)。
所述介电层102用于实现后续所形成的互连结构之间的电隔离。
本实施例中，所述介电层102为金属层间介质(inter metal dielectric，IMD)层，所述介电层102用于实现后段制程中金属互连结构之间的电隔离。
具体地，以所述介电层102为第一金属层间介质为例，所述介电层102用于实现第一金属互连线(即M1layer)之间的电隔离。其中，所述第一金属互连线指的是最靠近接触孔插塞的金属互连结构。
为此，所述介电层102的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。
本实施例中，所述介电层102的材料为超低k介质材料，从而降低后段金属互连结构之间的寄生电容，进而减小后段RC延迟。具体地，所述超低k介质材料可以为SiOCH。
需要说明的是，为了便于图示，仅在图6中示意了衬底101和介电层102，在后续的剖面图中，未对基底100进行区分。
所述核心层200用于起到图形转移的作用，从而在所述基底100内形成目标开口，且易于通过对核心层200进行各工艺制程，使得目标开口的布局、形貌和尺寸满足工艺需求。
后续还会去除所述核心层200，因此所述核心层200为易于被去除的材料，且去除核心层200的工艺对基底100的损伤较小。本实施例中，所述核心层200的材料为无定型硅。无定型硅是半导体领域中常用的核心层材料。在其他实施例中，所述核心层的材料还可以为无定型碳、非晶锗或非晶硅锗。
所述硬掩膜层300用于作为图形化所述核心层200和基底100的掩膜。
所述硬掩膜层300的材料可以包括氧化钛、氮化钛、氧化硅、氮化硅、氮氧化硅和碳化硅中的一种或多种。
本实施例中，所述介电层102为金属层间介质层，因此，所述硬掩膜层300为金属硬掩膜(metal hard mask，MHM)材料层。具体地，所述硬掩膜层300的材料为氮化钛。氮化钛是后段制程中常用的金属硬掩膜层材料。
具体地，形成所述硬掩膜层300的步骤包括：结合参考图5和图6，在所述核心层200上形成硬掩膜材料层305；在所述硬掩膜材料层305上形成第一底部抗反射涂(bottomanti-reflective coating，BARC)层400；在所述第一底部抗反射涂层400上形成第一光刻胶层410，所述第一光刻胶层410内形成有露出部分第一底部抗反射涂层400的第一图形开口415；结合参考图7和图8，以所述第一光刻胶层410为掩膜，沿所述第一图形开口415，依次刻蚀所述第一底部抗反射涂层400和硬掩膜材料层305，刻蚀后的剩余硬掩膜材料层305作为所述硬掩膜层300。
所述第一底部抗反射涂层400用于减小曝光时的反射效应，从而提高图形的转移精度，进而提高所述第一图形开口415的形貌质量和尺寸精准度。具体地，所述第一底部抗反射涂层400可以为旋涂碳(spin on carbon，SOC)层。
在沿所述第一图形开口415刻蚀所述第一底部抗反射涂层400的过程中，BARC材料和光刻胶的刻蚀选择比较小，因此，第一光刻胶层410会发生损耗。
本实施例中，在形成所述硬掩膜层300后，所述硬掩膜层300上仅保留所述第一底部抗反射涂层400。相应的，所述形成方法还包括：去除所述第一底部抗反射涂层400。具体地，采用灰化工艺，去除所述第一底部抗反射涂层400。
在其他实施例中，当所述第一底部抗反射涂层上还保留有第一光刻胶层时，所述形成方法相应还包括：去除所述第一光刻胶层和第一底部抗反射涂层。
结合参考图9至图14，在所述第一掩膜开口310(如图7所示)露出的所述核心层200内形成第一掩膜沟槽210(如图13所示)，沿所述第一掩膜沟槽210的延伸方向，所述第一掩膜沟槽210包括多个子掩膜沟槽211(如图13所示)，且所述多个子掩膜沟槽211通过所述第一掩膜开口310露出的核心层200相隔离。
所述第一掩膜沟槽210用于为后续在所述基底100内形成目标开口提供工艺基础。而且，所述第一掩膜开口310用于为后续形成第一侧墙做准备，所述第一掩膜开口310露出的核心层200用于为后续形成第二侧墙做准备。
以下结合附图，对形成所述第一掩膜沟槽210的步骤做详细说明。
结合参考图9至图12，图9是基于图7的俯视图，图10是图9沿Y1Y2割线的剖面图，图11是基于图9的俯视图，图12是图11沿Y1Y2割线的剖面图，形成覆盖所述第一掩膜开口310(如图7所示)的部分底部的第一保护层420(如图11所示)，所述第一保护层420适于沿所述第一掩膜开口310的延伸方向，将所述第一掩膜开口310分为多个相隔离的子掩膜开口315(如图11所示)。
所述第一保护层420作为剪切部件，通过形成所述第一保护层420，将所述第一掩膜开口310对应于核心层200内的图形进行切断。
其中，与第一掩膜开口的图形和子掩膜沟槽的图形一一对应的方案相比，通过采用所述第一保护层420作为剪切部件，使得沿所述第一掩膜开口310的延伸方向上，与所述第一保护层420侧壁相对应的子掩膜沟槽211侧壁的垂直度较高，从而提高后续第一侧墙和第二侧墙的侧壁垂直度。
本实施例中，与所述第一掩膜开口310延伸方向相垂直的方向上，所述第一保护层420的长度大于所述第一掩膜开口310的宽度，也就是说，所述第一保护层420横跨所述第一掩膜开口310，且覆盖所述第一掩膜开口310两侧的部分硬掩膜层300。
通过使所述第一保护层420的长度大于所述第一掩膜开口310的宽度，从而提高第一保护层420对所述第一掩膜开口310的部分底部的遮挡效果，进而有利于提高所述子掩膜开口315的形貌质量和尺寸精度；而且，沿所述第一掩膜开口310延伸方向上，有利于进一步提高所述第一保护层420侧壁的垂直度，从而进一步提高相对应的子掩膜沟槽211侧壁的垂直度。
所述第一保护层420通过图形化工艺所形成，因此，为了简化工艺复杂度、降低工艺成本，所述第一保护层420的材料为BARC材料，从而与光刻工艺相兼容。对BARC材料的具体描述，可参考前述对第一底部抗反射涂层400(如图6所示)的相应描述，在此不再赘述。
本实施例中，形成所述第一保护层420的步骤包括：结合参考图9和图10，形成覆盖所述硬掩膜层300和核心层200的第一保护材料层425；在所述第一保护材料层425上形成第二光刻胶层430，所述第二光刻胶层430横跨所述第一掩膜开口310(如图7所示)；结合参考图11和图12，以所述第二光刻胶层430(如图9所示)为掩膜，刻蚀所述第一保护材料层425，剩余所述第一保护材料层425作为所述第一保护层420。
需要说明的是，为了便于图示，图9采用点划线示意出所述第一掩膜开口310的轮廓。
本实施例中，所述第二光刻胶层43用于作为图形化所述第一保护材料层425的掩膜，用于定义所述第一保护层420的位置、形成和尺寸，因此，与所述第一掩膜开口310延伸方向相垂直的方向上，所述第二光刻胶层430的长度大于所述第一掩膜开口310的宽度。
本实施例中，采用干法刻蚀工艺刻蚀所述第一保护材料层425。干法刻蚀工艺具有各向异性的刻蚀特性，有利于提高所述第一保护层420的侧壁形貌质量，从而提高后续制程的图形传递效果。
还需要说明的是，BARC材料和光刻胶的刻蚀选择比较小，因此，所述第二光刻胶层410会发生损耗。本实施例中，在形成所述第一保护层420后，所述第二光刻胶层430被去除。
结合参考图13至图14，图13是基于图11的俯视图，图14是图13沿Y1Y2割线的剖面图，以所述硬掩膜层300和第一保护层420(如图11所示)为掩膜，刻蚀所述核心层200，形成多个子掩膜沟槽211，且沿所述第一掩膜开口310(如图7所示)的延伸方向排列的所述多个子掩膜沟槽211构成第一掩膜沟槽210。
所述多个子掩膜沟槽211用于为后续形成第一侧墙提供工艺基础，且用于为后续在所述核心层200内形成第一目标沟槽提供工艺基础。
本实施例中，平行于所述基底100表面且沿所述第一掩膜开口310的延伸方向，所述子掩膜沟槽211的尺寸各不相同。其中，部分子掩膜沟槽211用于定义后续形成于所述核心层200内的第一目标沟槽的位置，部分子掩膜沟槽211用于实现相邻第一目标沟槽的隔离。
因此，沿平行于所述基底100表面且沿所述第一掩膜开口310的延伸方向，所述子掩膜沟槽211的尺寸根据后续形成的第一目标沟槽的布局和尺寸、所述第一侧墙的厚度、以及相邻所述第一目标沟槽端部的距离决定。
本实施例中，后续在多个子掩膜沟槽211的侧壁上形成第一侧墙，因此，沿平行于所述基底100表面的方向，部分子掩膜沟槽211的尺寸小于或等于所述第一侧墙的厚度值的一半，从而使得第一侧墙能够填充至部分区域的所述子掩膜沟槽211中，填充至所述子掩膜沟槽211中的第一侧墙用于作为剪切部件，进而实现相邻第一目标沟槽的隔离。
本实施例中，采用干法刻蚀工艺刻蚀所述核心层200，在所述第一掩膜开口310露出的所述核心层200内形成所述第一掩膜沟槽210。干法刻蚀工艺具有各向异性的刻蚀特性，从而能够提高所述子掩膜沟槽211的侧壁形貌质量，进而提高后续制程的图形传递效果。
本实施例中，形成所述第一掩膜沟槽210后，还包括：去除所述第一保护层420。具体地，采用灰化工艺，去除所述第一保护层420。
结合参考图15至图17，图15是基于图13的俯视图，图16是图15沿Y1Y2割线的剖面图，图17是图15沿X1X2割线的剖面图，在所述子掩膜沟槽211的侧壁上形成第一侧墙500。
所述第一侧墙500用于为后续形成第二侧墙提供工艺基础。
而且，在后续刻蚀所述基底100的步骤中，所述第一侧墙500还能够起到刻蚀掩膜的作用。
此外，沿所述第一掩膜开口310(如图7所示)的延伸方向，所述子掩膜沟槽211侧壁上的第一侧墙500用于作为剪切部件，从而在核心层200内形成相隔离的第一目标沟槽。相应的，后续以所述第一侧墙500和硬掩膜层300为掩膜对第一掩膜沟槽210露出的基底100进行刻蚀后，所述第一侧墙500用于将第一掩膜开口310对应于基底100内的图形进行切割，从而在基底100内形成多个相隔离的目标开口。
具体地，形成所述第一侧墙500的步骤包括：形成第一侧墙膜，所述第一侧墙膜保形覆盖所述子掩膜沟槽211的侧壁和底部、以及所述硬掩膜层300的顶部和侧壁；采用无掩膜干法刻蚀工艺，沿垂直于所述基底100表面的方向刻蚀第一侧墙膜，保留所述子掩膜沟槽211侧壁上的剩余第一侧墙膜作为所述第一侧墙500。
本实施例中，采用原子层沉积工艺形成所述第一侧墙膜。通过采用原子层沉积工艺，所述第一侧墙膜以原子层的形式进行沉积，原子层沉积工艺具有良好的台阶覆盖能力和间隙填充能力，且能够形成厚度均一性较好的膜层材料，有利于提高所述第一侧墙膜的形成质量以及厚度均一性、提高所述第一侧墙膜在部分子掩膜沟槽211中的填充效果。
本实施例中，采用无掩膜干法刻蚀工艺进行刻蚀，从而能够去除所述子掩膜沟槽211底部和硬掩膜层300顶部的第一侧墙膜的同时，使得所述子掩膜沟槽211侧壁上的第一侧墙膜能够被保留。
需要说明的是，所述第一侧墙膜还保形覆盖硬掩膜层300的侧壁，但是，与所述子掩膜沟槽211相比，所述第一掩膜开口310的深度更小，因此，在刻蚀所述第一侧墙膜的过程中，所述第一掩膜开口310侧壁上的第一侧墙膜能够被去除。
本实施例中，平行于所述基底100表面且沿所述第一掩膜开口310的延伸方向，所述子掩膜沟槽211的尺寸各不相同。
根据工艺需求，部分区域的所述第一侧墙500填充于对应的所述子掩膜沟槽211中。具体地，沿平行于所述基底100表面的方向，部分子掩膜沟槽211的尺寸小于或等于所述第一侧墙500的厚度值的一半，在形成所述第一侧墙膜的过程中，随着沉积材料厚度的不断增加，最终使位于所述子掩膜沟槽211侧壁上的第一侧墙膜相接触，从而将对应的所述子掩膜沟槽211填满。
相应的，部分子掩膜沟槽211的尺寸较大，所述第一侧墙500仅覆盖对应的所述子掩膜沟槽211的侧壁上，且所述第一侧墙500露出对应的所述子掩膜沟槽211的部分底部。
在其他实施例中，所述第一侧墙也可以均露出对应的所述子掩膜沟槽的部分底部。
本实施例中，沿所述第一掩膜开口310的延伸方向，相邻所述子掩膜沟槽211之间的核心层200侧壁的垂直度较高，且所述第一侧墙500通过沉积和刻蚀相结合的工艺形成，因此，所述第一侧墙500的侧壁垂直度较高。
所述第一侧墙500材料包括氧化钛、氮化钛、氧化硅、氮化硅、氮氧化硅和碳化硅中的一种或多种。
所述第一侧墙500的材料与所述核心层200的材料不同，所述第一侧墙500的材料与所述基底100的材料也不同，从而能够在刻蚀所述核心层200和基底100的步骤中，使得所述第一侧墙500不容易被去除，从而使所述第一侧墙500起到刻蚀掩膜的作用。
还需要说明的是，后续制程还包括刻蚀硬掩膜层300的步骤，且在刻蚀硬掩膜层300的步骤中，所述第一侧墙500起到刻蚀掩膜的作用，因此，在刻蚀所述硬掩膜层300的步骤中，所述硬掩膜层300和第一侧墙500之间具有较高的刻蚀选择比。
本实施例中，所述第一侧墙500和硬掩膜层300的材料不同，所述第一侧墙500的材料为氧化钛。氮化钛与氧化钛之间的刻蚀选择比较高。
结合参考图18至图26，去除所述第一掩膜开口310(如图7所示)所在区域的核心层200，在所述核心层200对应的位置处形成由所述第一侧墙500和基底100围成的第二掩膜沟槽220(如图24所示)，所述第二掩膜沟槽220和所述第一掩膜沟槽210(如图15所示)通过所述第一侧墙500相隔离。
所述第二掩膜沟槽220用于为后续形成第二侧墙提供工艺基础，且用于为后续在所述核心层200内形成第一目标沟槽提供工艺基础。
其中，沿所述第一掩膜开口310的延伸方向，相邻所述子掩膜沟槽211(如图13所示)之间的核心层200侧壁的垂直度较高，所述第一侧墙500的侧壁垂直度也较高，因此，所述第二掩膜沟槽220侧壁的垂直度也较高。
本实施例中，平行于所述基底100表面且沿所述第一掩膜开口310的延伸方向，所述第二掩膜沟槽220的尺寸各不相同。其中，部分所述第二掩膜沟槽220用于定义后续形成于所述核心层200内的第一目标沟槽的位置，部分第二掩膜沟槽220用于实现相邻第一目标沟槽的隔离。
因此，沿平行于所述基底100表面且沿所述第一掩膜开口310的延伸方向，所述第二掩膜沟槽220的尺寸根据后续形成的第一目标沟槽的布局和尺寸、所述第二侧墙的厚度、以及相邻所述第一目标沟槽端部的距离决定。
本实施例中，后续在所述第二掩膜沟槽220的侧壁上形成第二侧墙，因此，沿平行于所述基底100表面的方向，部分第二掩膜沟槽220的尺寸小于或等于所述第二侧墙的厚度值的一半，从而使得第二侧墙能够填充至部分区域的所述第二掩膜沟槽220中，填充至所述第二掩膜沟槽220中的第二侧墙也为用于作为剪切部件，进而实现相邻第一目标沟槽的隔离。
在其他实施例中，也可以为：所有第二掩膜沟槽的尺寸均小于或等于所述第二侧墙的厚度值的一半，或者，所有第二掩膜沟槽的尺寸均大于所述第二侧墙的厚度值的一半。
以下结合附图，对形成所述第二掩膜沟槽220的步骤做详细说明。
结合参考图18至图23，图18是基于图15的俯视图，图19是图18沿Y1Y2割线的剖面图，图20是图18沿X1X2割线的剖面图，图21是基于图18俯视图，图22是图21沿Y1Y2割线的剖面图，图23是图21沿X1X2割线的剖面图，在所述硬掩膜层300上形成第二保护层440(如图21所示)，所述第二保护层440填充于所述第一掩膜沟槽210(如图15所示)内，且所述第二保护层440露出所述第一掩膜开口310(如图7所示)所在区域的核心层200。
后续制程还包括去除所述第一掩膜开口310所在区域的核心层200，所述第二保护层440用于在该制程中对第一掩膜沟槽210露出的基底100起到保护作用，从而减小对基底100造成的损伤。
所述第二保护层440通过图形化工艺所形成，因此，为了简化工艺复杂度、降低工艺成本，所述第二保护层440的材料为BARC材料，从而与光刻工艺相兼容。对BARC材料的具体描述，可参考前述对第一底部抗反射涂层400(如图6所示)的相应描述，在此不再赘述。
本实施例中，形成所述第二保护层440的步骤包括：结合参考图18至图20，形成覆盖所述硬掩膜层300、第一侧墙500和核心层200的第二保护材料层445，所述第二保护材料层445还填充于所述第一掩膜沟槽210(如图15所示)内；在所述第二保护材料层445上形成第三光刻胶层450，所述第三光刻胶层450露出所述第一掩膜开口310所在区域的核心层200上方的第二保护材料层445；以所述第三光刻胶层450为掩膜，刻蚀所述第二保护材料层445，形成所述第二保护层440；结合参考图21至图23，以所述第三光刻胶层440为掩膜，刻蚀所述第二保护材料层445，剩余所述第二保护材料层445作为所述第二保护层440。
需要说明的是，为了便于图示，图18和图21中，采用实线示意出所述子掩膜沟槽211(如图15所示)的轮廓，采用点划线示意出所述第一侧墙500(如图15所示)的轮廓。
本实施例中，所述第一掩膜开口310所在区域的核心层200侧壁上形成有第一侧墙500，所述核心层200顶部形成有硬掩膜层300，在所述第一侧墙500和硬掩膜层300的作用下，增大了形成所述第二保护层440时光刻工艺的工艺窗口。例如：所述第二保护层440不仅露出所述第一掩膜开口310所在区域的核心层200，还可以露出所述核心层200侧壁上的第一侧墙500和所述核心层200顶部上的部分硬掩膜层300。
本实施例中，采用干法刻蚀工艺刻蚀所述第二保护材料层445。干法刻蚀工艺具有各向异性的刻蚀特性，有利于提高所述第一保护层420的侧壁形貌质量，从而提高后续制程的图形传递效果。
还需要说明的是，BARC材料和光刻胶的刻蚀选择比较小，因此，所述第三光刻胶层450会发生损耗。本实施例中，在形成所述第二保护层440后，所述第三光刻胶层450被去除。
结合参考图24至图26，图24是基于图21的俯视图，图25是图24沿Y1Y2割线的剖面图，图26是图24沿X1X2割线的剖面图，以所述第二保护层440为掩膜，去除露出的所述核心层200，形成所述第二掩膜沟槽220。
本实施例中，采用干法刻蚀工艺刻蚀所述核心层200。干法刻蚀工艺具有各向异性的刻蚀特性，从而有利于提高所述第二掩膜沟槽220的侧壁形貌质量，从而提高后续制程的图形传递效果。
本实施例中，形成所述第二掩膜沟槽220后，保留所述第二保护层440。
后续制程还包括在所述第二掩膜沟槽220的侧壁上形成第二侧墙，通过保留所述第二保护层440，使所述第二保护层440对所述第一掩膜沟槽210(如图15所示)起到保护作用，从而防止在所述子掩膜沟槽211(如图15所示)中的第一侧墙500侧壁上形成所述第二侧墙。
本实施例中，形成所述第二掩膜沟槽220后，沿所述第一掩膜开口310(如图7所示)延伸方向排列的所述第二掩膜沟槽220和第一掩膜沟槽210构成掩膜沟槽组(未标示)，所述掩膜沟槽组的数量为多个，且所述多个掩膜沟槽组平行排列。
结合参考图27至图32，在所述第二掩膜沟槽220的侧壁上形成第二侧墙510(如图27所示)，且形成所述第二侧墙510后，所述第一侧墙500和基底100、以及所述第二侧墙510和基底100围成第一目标沟槽250(如图30所示)。
在后续刻蚀所述基底100的步骤中，所述第二侧墙510能够起到刻蚀掩膜的作用。而且，沿所述第一掩膜开口310(如图7所示)的延伸方向，所述第二侧墙510用于作为剪切部件，从而在核心层200内形成相隔离的第一目标沟槽。
本实施例中，沿所述第一掩膜开口310的延伸方向，所述第二掩膜沟槽220侧壁的垂直度较高，且所述第二侧墙510通过沉积和刻蚀相结合的工艺形成，因此，所述第二侧墙510的侧壁垂直度较高。
其中，沿所述第一掩膜开口310的延伸方向，所述第一侧墙500的侧壁和第二侧墙510的侧壁相接触，侧壁相接触的所述第一侧墙500和第二侧墙510用于作为剪切部件，将所述第一掩膜开口310对应于核心层200内的图形进行切断，从而在所述核心层200内形成由所述第一侧墙500和基底100、以及所述第二侧墙510和基底100围成的第一目标沟槽250；与第一掩膜开口的图形和第一目标沟槽的图形一一对应的方案相比，沿所述第一掩膜开口310的延伸方向，所述第一侧墙500和第二侧墙510的宽度均小于相邻第一目标沟槽250端部的距离，且所述第一侧墙500和第二侧墙510均通过沉积和刻蚀相结合的工艺形成，因此，所述第一侧墙500和第二侧墙510的侧壁垂直度较高，这有利于改善第一目标沟槽250端部的圆角问题，从而提高所述第一目标沟槽250的形貌质量和尺寸精度，进而提高晶体管的性能。
相应的，后续以所述第二侧墙510、第一侧墙500和硬掩膜层300为掩膜对基底100进行刻蚀后，所述第二侧墙510也用于将第一掩膜开口310对应于基底100内的图形进行切割，从而在基底100内形成多个相隔离的目标开口，且目标开口的形貌质量和尺寸精度也较高。
具体地，结合参考图27至图29，图27是基于图24的俯视图，图28是图27沿Y1Y2割线的剖面图，图29是图27沿X1X2割线的剖面图，形成所述第二侧墙510的步骤包括：形成第二侧墙膜，所述第二侧墙膜保形覆盖所述第二掩膜沟槽220的侧壁和底部、以及所述第二保护层440的顶部和侧壁；采用无掩膜干法刻蚀工艺，沿垂直于所述基底100表面的方向刻蚀所述第二侧墙膜，保留所述第二掩膜沟槽220侧壁上的剩余第二侧墙膜作为所述第二侧墙510。
本实施例中，采用原子层沉积工艺形成所述第二侧墙膜。通过采用原子层沉积工艺，所述第二侧墙膜以原子层的形式进行沉积，原子层沉积工艺具有良好的台阶覆盖能力和间隙填充能力，且能够形成厚度均一性较好的膜层材料，有利于提高所述第二侧墙膜的形成质量以及厚度均一性、提高所述第二侧墙膜在部分第二掩膜沟槽220中的填充效果。
本实施例中，采用无掩膜干法刻蚀工艺进行刻蚀，从而能够去除所述第二掩膜沟槽220底部和第二保护层440顶部的第二侧墙膜的同时，使得所述第二掩膜沟槽220侧壁上的第二侧墙膜能够被保留。
相应的，所述第二侧墙510还会形成于所述第二保护层440的侧壁上。
需要说明的是，所述第二侧墙膜还保形覆盖所述第二保护层440的侧壁，但是，通过刻蚀工艺形成所述第二掩膜沟槽220的过程中，所述第二保护层440也会发生损耗，与所述第二掩膜沟槽220相比，所述第二保护层440的厚度更小，因此，在刻蚀所述第二侧墙膜的过程中，所述第二保护层440侧壁上的第二侧墙膜也能够被去除。
本实施例中，平行于所述基底100表面且沿所述第一掩膜开口310的延伸方向，所述第二掩膜沟槽220的尺寸各不相同，根据相邻第一目标沟槽端部的距离，部分区域的所述第二侧墙510填充于对应的所述第二掩膜沟槽220中，部分区域的所述第二侧墙510露出对应的所述第二掩膜沟槽220的部分底部。
在其他实施例中，所述第二侧墙也可以均填充于对应的所述第二掩膜沟槽中，或者，所述第二侧墙均露出对应的所述第二掩膜沟槽的部分底部。
所述第二侧墙510材料包括氧化钛、氮化钛、氧化硅、氮化硅、氮氧化硅和碳化硅中的一种或多种，从而能够在后续刻蚀所述基底100的步骤中，起到刻蚀掩膜的作用。
需要说明的是，后续制程还包括刻蚀硬掩膜层300的步骤，且在刻蚀硬掩膜层300的步骤中，所述第二侧墙510起到刻蚀掩膜的作用，因此，在刻蚀所述硬掩膜层300的步骤中，所述硬掩膜层300和第二侧墙510之间具有较高的刻蚀选择比。
本实施例中，所述第二侧墙510和硬掩膜层300的材料不同，所述第二侧墙510的材料为氧化钛。氮化钛与氧化钛之间的刻蚀选择比较高。
而且，所述第二侧墙510侧壁与第一侧墙500侧壁相接触，所述第二侧墙510和第一侧墙500的材料相同，这有利于提高所述第二侧墙510侧壁与第一侧墙500的粘附性，从而提高工艺稳定性。
结合参考图30至图32，图30是基于图27的俯视图，图31是图30沿Y1Y2割线的剖面图，图32是图30沿X1X2割线的剖面图，形成所述第二侧墙510后，还包括：去除所述第二保护层440(如图27所示)。
本实施例中，所述第二保护层440的材料为BARC材料，因此，采用灰化工艺，去除所述第二保护层440。
结合参考图33至图44，形成所述第一目标沟槽250(如图30所示)后，所述形成方法还包括：与所述第一掩膜开口310(如图7所示)延伸方向相垂直的方向上，图形化相邻所述第一目标沟槽250之间的硬掩膜层300，在所述硬掩膜层300内形成露出部分核心层200的第二掩膜开口360(如图39所示)。
所述第二掩膜开口360用于定义后续形成于核心层200中的第二目标沟槽的位置、形状和尺寸。
具体地，沿所述第一掩膜开口310延伸方向排列的所述第二掩膜沟槽220和第一掩膜沟槽210构成掩膜沟槽组(未标示)，因此，图形化相邻所述掩膜沟槽组之间的所述硬掩膜层300，形成所述第二掩膜开口360。
以下结合附图，对形成所述第二掩膜开口360的步骤做详细说明。
结合参考图33至图35，图33是基于图30的俯视图，图34是图33沿B1B2割线的剖面图，图35是图33沿X1X2割线的剖面图，形成覆盖所述硬掩膜层300、第一侧墙500和第二侧墙510的第二底部抗反射涂层460，所述第二底部抗反射涂层460还填充于所述第一目标沟槽250(如图30所示)中；在所述第二底部抗反射涂层460上形成第四光刻胶层470，所述第四光刻胶层470露出待刻蚀的硬掩膜层300上方的第二底部抗反射涂层460。
本实施例中，通过所述第四光刻胶层470直接定义出第二目标沟槽的位置，且使得第二目标沟槽的端部距离满足工艺需求。
对所述第二底部抗反射涂层460的具体描述，可参考前述对第一底部抗反射涂层400(如图6所示)的相应描述，在此不再赘述。
本实施例中，由于所述第一侧墙500和硬掩膜层300的材料不同，且所述第二侧墙510和硬掩膜层300的材料也不同，因此，后续图形化所述硬掩膜层300的工艺对第一侧墙500和第二侧墙510的损伤较小。相应的，所述第四光刻胶层470不仅露出待刻蚀的硬掩膜层300上方的第二底部抗反射涂层460，还可以露出所述第一目标沟槽250、第一侧墙500和第二侧墙510上方的第二底部抗反射涂层460，从而显著增大了光刻工艺的工艺窗口。
结合参考图36至图38，图36是基于图33的俯视图，图37是图36沿B1B2割线的剖面图，图38是图36沿X1X2割线的剖面图，以所述第四光刻胶层470为掩膜，刻蚀所述第二底部抗反射涂层460。
刻蚀所述第二底部抗反射涂层460后，露出待刻蚀的硬掩膜层300，从而为后续刻蚀所述硬掩膜层300做准备。
本实施例中，所述第四光刻胶层470还露出所述第一目标沟槽250、第一侧墙500和第二侧墙510上方的第二底部抗反射涂层460，因此，刻蚀所述第二底部抗反射涂层460后，剩余第二底部抗反射涂层460还露出所述第一目标沟槽250、第一侧墙500和第二侧墙510。
需要说明的是，所述第一侧墙500和硬掩膜层300的材料不同，且所述第二侧墙510和硬掩膜层300的材料也不同，因此，即使第一侧墙500和第二侧墙510暴露在图形化硬掩膜层300的工艺环境中，图形化所述硬掩膜层300的工艺对第一侧墙500和第二侧墙510的损耗也较小。
还需要说明的是，BARC材料和光刻胶的刻蚀选择比较小，因此，所述第四光刻胶层470会发生损耗。本实施例中，在刻蚀所述第二底部抗反射涂层460后，所述第四光刻胶层470被去除。
结合参考图39至图41，图39是基于图36的是俯视图，图40是图39沿B1B2割线的剖面图，图41是图39沿X1X2割线的剖面图，刻蚀剩余的所述第二底部抗反射涂层460露出的硬掩膜层300。
本实施例中，采用干法刻蚀工艺刻蚀所述硬掩膜层300，在所述硬掩膜层300内形成第二掩膜开口360。干法刻蚀工艺具有各向异性的刻蚀特性，从而有利于提高所述第二掩膜开口360的侧壁形貌质量，进而提高后续制程的图形传递效果。
本实施例中，形成所述第二掩膜开口360后，还包括：去除剩余的所述第二底部抗反射涂层460。
具体地，采用灰化工艺，去除剩余的所述第二底部抗反射涂层460。
结合参考图42至图44，图42是基于图39的俯视图，图43是图42沿B1B2割线的剖面图，图44是图42沿X1X2割线的剖面图，以所述第一侧墙500、第二侧墙510以及剩余的所述硬掩膜层300为掩膜，去除所述第二掩膜开口360(如图39所示)露出的所述核心层200，在所述核心层200内形成第二目标沟槽260(如图42所示)。
通过分别形成第一目标沟槽250和第二目标沟槽260，提高了光刻工艺的工艺窗口，例如，缓解光刻工艺解析度的限制，从而使得所述第一目标沟槽250和第二目标沟槽260的图形精度均能得到提高，相应的，后续刻蚀所述第一目标沟槽250和第二目标沟槽260露出的基底100以形成目标开口后，所述目标开口的图形精度相应得到了提高。
而且，在形成所述第二目标沟槽260的过程中，以所述第一侧墙500和第二侧墙510作为掩膜，所述核心层200与第一侧墙500之间具有较大的刻蚀选择比，所述核心层200与第二侧墙510之间也具有较大的刻蚀选择比，这显著提高了形成所述第二目标沟槽260的工艺窗口，防止所述第一目标沟槽250和第二目标沟槽260出现贯通的问题，而且，易于使相邻第一目标沟槽250和第二目标沟槽260的间距满足设计最小间隔(designed minimum space)，且使得第二目标沟槽260的图形精度得到保障。
相应的，所述第一目标沟槽250和第二目标沟槽260通过所述第一侧墙500和第二侧墙510实现隔离。
本实施例中，所述子掩膜沟槽211(如图15所示)的侧壁上形成有第一侧墙500，所述第二掩膜沟槽220(如图24所示)的侧壁上形成有第二侧墙510，所述第一侧墙500、第二侧墙510和剩余硬掩膜层300包覆所述核心层200中不希望被刻蚀的部分，因此，在所述第一侧墙500、第二侧墙510和剩余硬掩膜层300的保护作用下，能够采用湿法刻蚀工艺，去除所述第二掩膜开口360露出的所述核心层200，工艺简单，且对核心层200的去除效果好。
而且，所述湿法刻蚀工艺对所述核心层200和第一侧墙500的刻蚀选择比较高，所述湿法刻蚀工艺对所述核心层200和第二侧墙510的刻蚀选择比较高，所述湿法刻蚀工艺对所述核心层200和硬掩膜层300的刻蚀选择比也较高，且湿法刻蚀工艺是通过化学反应的方式，有利于减小对第一侧墙500、第二侧墙510和硬掩膜层300的损伤，从而使第一目标沟槽250和第二目标沟槽260的形貌质量得到保证，且防止所述第一目标沟槽250和第二目标沟槽260出现贯通的问题。
结合参考图45，图45是基于图42的俯视图，所述形成方法还包括：以所述硬掩膜层300、第一侧墙500和第二侧墙510为掩膜，刻蚀所述第一目标沟槽250(如图42所示)露出的基底100(如图6所示)，在所述基底100内形成目标开口103。
所述目标开口103用于为后续形成功能结构提供空间位置。
通过前述形成方法，改善了第一目标沟槽250端部的圆角问题，这相应提高了所述目标开口103的形貌质量和尺寸精度，从而提高晶体管的性能。
本实施例中，采用干法刻蚀工艺进行刻蚀，从而进一步提高第一目标沟槽103的形貌质量。
具体地，图形化所述基底100的步骤包括：图形化所述介电层102(如图6所示)，在所述介电层102内形成所述第一目标沟槽103。相应的，所述第一目标沟槽103用于为后续形成互连结构提供空间位置。
本实施例中，在所述基底100内形成目标开口103的步骤还包括：在刻蚀所述第一目标沟槽250露出的基底100的步骤中，还刻蚀所述第二目标沟槽260露出的基底100。
相应的，后续步骤还包括：在所述目标开口103中形成互连结构。所述目标开口103的形貌质量和尺寸精度较高，从而使得所述互连结构的形貌和布局满足设计需求，相应提高了所述互连结构的性能。
本实施例中，所述介电层102为金属层间介质层，因此，所述互连结构为后段制程中的金属互连线。例如，所述金属互连线为第一金属(M1)互连线。
随着电路集成度的增加，后段金属互连线的设计复杂度越来越高，相邻金属互连线的间距也越来越小，通过前述方法，提高了金属互连线的质量，从而提高晶体管的性能和可靠性。
在其他实施例中，当所述介电层为层间介质层时，所述互连结构相应为接触孔插塞。
相应的，本发明实施例还提供一种半导体结构。结合参考图42至图44，示出了本发明半导体结构一实施例的结构示意图，图42是俯视图，图43是图42沿B1B2割线的剖面图，图44是图42沿X1X2割线的剖面图。
所述半导体结构包括：基底100；核心层200，位于所述基底100上，所述核心层200内形成有掩膜沟槽组(未标示)，沿所述掩膜沟槽组的延伸方向，所述掩膜沟槽组包括第一掩膜沟槽210(如图15所示)和第二掩膜沟槽220(如图24所示)，且所述第一掩膜沟槽210包括多个相隔离的子掩膜沟槽211(如图15所示)；第一侧墙500，位于所述子掩膜沟槽211的侧壁上，沿所述掩膜沟槽组的延伸方向，所述第一侧墙500适于使所述子掩膜沟槽211和所述第二掩膜沟槽220相隔离；第二侧墙510，位于所述第二掩膜沟槽220的侧壁上，且沿所述掩膜沟槽组的延伸方向，所述第二侧墙510覆盖所述第一侧墙500的侧壁，其中，所述第一侧墙500和基底100、以及所述第二侧墙520和基底100围成第一目标沟槽250；硬掩膜层300，位于所述核心层200上，所述硬掩膜层300内形成有第一掩膜开口310(如图7所示)，所述第一掩膜开口310与所述掩膜沟槽组一一对应，且所述第一掩膜开口310露出相对应的所述掩膜沟槽组。
第一侧墙500位于所述子掩膜沟槽211的侧壁上，所述第二侧墙510位于所述第二掩膜沟槽220的侧壁上，且所述第一侧墙500和基底100、以及所述第二侧墙520和基底100围成第一目标沟槽250。因此，沿所述第一掩膜开口310的延伸方向，所述第一侧墙500的侧壁和第二侧墙510的侧壁相接触，侧壁相接触的所述第一侧墙500和第二侧墙510用于作为剪切部件，将所述第一掩膜开口310对应于核心层200内的图形进行切断，从而获得相隔离的多个第一目标沟槽250。
与第一掩膜开口的图形和第一目标沟槽的图形一一对应的方案相比，本实施例中，沿所述第一掩膜开口310的延伸方向，所述第一侧墙500和第二侧墙510的宽度均小于相邻第一目标沟槽250端部的距离，且所述第一侧墙500和第二侧墙510均通过沉积和刻蚀相结合的工艺形成，这使得所述第一侧墙500和第二侧墙510的侧壁垂直度较高，从而有利于改善第一目标沟槽250端部的圆角问题，相应提高了所述第一目标沟槽250的形貌质量和尺寸精度，进而提高晶体管的性能。
本实施例中，以所述半导体结构为平面晶体管为例，所述基底100包括衬底101(如图6所示)。
具体地，所述衬底101为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
在其他实施例中，当所形成的半导体结构为鳍式场效应晶体管时，所述基底相应可以包括衬底以及凸出于所述衬底的鳍部。
所述基底100还可以包括其他结构，例如，栅极结构、掺杂区、浅沟槽隔离结构、接触孔插塞和介电层等。其中，所述栅极结构可以为金属栅结构或多晶硅栅结构。
本实施例中，所述基底100还包括位于所述衬底101上的介电层102(如图6所示)。
所述介电层102用于实现互连结构之间的电隔离。
本实施例中，所述介电层102为金属层间介质层，所述介电层102用于实现后段制程中金属互连结构之间的电隔离。
具体地，以所述介电层102为第一金属层间介质为例，所述介电层102用于实现第一金属互连线之间的电隔离。其中，所述第一金属互连线指的是最靠近接触孔插塞的金属互连结构。
本实施例中，所述介电层102的材料为超低k介质材料，从而降低后段金属互连结构之间的寄生电容，进而减小后段RC延迟。具体地，所述超低k介质材料可以为SiOCH。
所述掩膜沟槽组通过图形化所述核心层200的方式形成，所述硬掩膜层300用于作为图形化所述核心层200的掩膜。其中，所述第一掩膜开口310用于定义掩膜沟槽组所在的区域。
而且，形成晶体管的制程通常还包括：以所述硬掩膜层300、第一侧墙500和第二侧墙510为掩膜，刻蚀所述第一目标沟槽250露出的基底100，在所述基底内形成目标开口，因此，所述硬掩膜层300还用于作为图形化所述基底1000的掩膜。
所述硬掩膜层300的材料可以包括氧化钛、氮化钛、氧化硅、氮化硅、氮氧化硅和碳化硅中的一种或多种。
本实施例中，所述介电层102为金属层间介质层，因此，所述硬掩膜层300为金属硬掩膜材料层。具体地，所述硬掩膜层300的材料为氮化钛。氮化钛是后段制程中常用的金属硬掩膜层材料。
所述核心层200用于起到图形转移的作用，从而将所述核心层200中的图形转移至所述基底100中，从而在所述基底100内形成目标开口，且易于通过对核心层200进行各工艺制程，使得目标开口的布局、形貌和尺寸满足工艺需求。
本实施例中，所述核心层200的材料为无定型硅。无定型硅是半导体领域中常用的核心层材料。在其他实施例中，所述核心层的材料还可以为无定型碳、非晶锗或非晶硅锗。
所述第一掩膜沟槽210和第二掩膜沟槽220用于为第一目标沟槽250的形成提供工艺基础。
具体地，所述第一掩膜沟槽210用于为第一侧墙500的形成提供工艺平台，所述第二掩膜沟槽220用于为第二侧墙510的形成提供工艺平台做准备。
所述第一掩膜沟槽210包括多个相隔离的子掩膜211沟槽。
本实施例中，平行于所述基底100表面且沿所述第一掩膜开口310的延伸方向，所述子掩膜沟槽211的尺寸各不相同。其中，部分子掩膜沟槽211用于定义第一目标沟槽250的位置，部分子掩膜沟槽211用于实现相邻第一目标沟槽250的隔离。
因此，沿平行于所述基底100表面且沿所述第一掩膜开口310的延伸方向，所述子掩膜沟槽211的尺寸根据第一目标沟槽250的布局和尺寸、所述第一侧墙500的厚度、以及相邻所述第一目标沟槽250端部的距离决定。
本实施例中，所述第一侧墙500位于所述子掩膜沟槽211的侧壁上，沿所述掩膜沟槽组的延伸方向，所述第一侧墙500适于使所述子掩膜沟槽211和所述第二掩膜沟槽220相隔离。
而且，在后续刻蚀所述基底100的步骤中，所述第一侧墙500起到刻蚀掩膜的作用。
此外，沿所述第一掩膜开口310的延伸方向，所述子掩膜沟槽211侧壁上的第一侧墙500用于作为剪切部件，从而使第一目标沟槽250相隔离。相应的，后续以所述第一侧墙500和硬掩膜层300为掩膜对第一目标沟槽250露出的基底100进行刻蚀后，所述第一侧墙500用于将所述第一掩膜开口310对应于基底100内的图形进行切割，从而在基底100内形成多个相隔离的目标开口。
本实施例中，根据工艺需求，平行于所述基底100表面且沿所述第一掩膜开口310的延伸方向，部分子掩膜沟槽211的尺寸小于或等于所述第一侧墙500的厚度值的一半，因此，部分区域的所述第一侧墙500填充于对应的所述子掩膜沟槽211中，部分区域的所述第一侧墙500露出对应的所述子掩膜沟槽211的部分底部。
在其他实施例中，所述第一侧墙也可以均露出所述子掩膜沟槽的部分底部。
所述第一侧墙500材料包括氧化钛、氮化钛、氧化硅、氮化硅、氮氧化硅和碳化硅中的一种或多种。
所述第一侧墙500的材料与所述核心层200的材料不同，所述第一侧墙500的材料与所述基底100的材料也不同，从而能够在刻蚀所述核心层200和基底100的步骤中，使得所述第一侧墙500不容易被去除，进而使所述第一侧墙500起到刻蚀掩膜的作用。
需要说明的是，形成所述半导体结构的制程包括以第一侧墙500为掩膜刻蚀硬掩膜层300的步骤，因此，在刻蚀所述硬掩膜层300的步骤中，所述硬掩膜层300和第一侧墙500之间具有较高的刻蚀选择比。
本实施例中，所述第一侧墙500和硬掩膜层300的材料不同，所述第一侧墙500的材料为氧化钛。氮化钛与氧化钛之间的刻蚀选择比较高。
本实施例中，平行于所述基底100表面且沿所述第一掩膜开口310的延伸方向，所述第二掩膜沟槽220的尺寸各不相同。其中，部分所述第二掩膜沟槽220用于定义第一目标沟槽250的位置，部分第二掩膜沟槽220用于实现相邻第一目标沟槽250的隔离。
因此，沿平行于所述基底100表面且沿所述第一掩膜开口310的延伸方向，所述第二掩膜沟槽220的尺寸根据第一目标沟槽250的布局和尺寸、所述第二侧墙500的厚度、以及相邻所述第一目标沟槽250端部的距离决定。
在后续刻蚀所述基底100的步骤中，所述第二侧墙510能够起到刻蚀掩膜的作用。
而且，平行于所述基底100表面且沿所述第一掩膜开口310的延伸方向，所述第二侧墙510覆盖所述第一侧墙500的侧壁。所述第二侧墙510也用于作为剪切部件，从而使第一目标沟槽250相隔离，进而在基底100内形成多个相隔离的目标开口。
本实施例中，根据工艺需求，平行于所述基底100表面且沿所述第一掩膜开口310的延伸方向，部分第二掩膜沟槽220的尺寸小于或等于所述第二侧墙510的厚度值的一半，因此，部分区域的所述第二侧墙510填充于对应的所述第二掩膜沟槽220中，部分区域的所述第二侧墙510露出对应的所述第二掩膜沟槽220的部分底部。
在其他实施例中，也可以为：所述第二侧墙均填充于所述第二掩膜沟槽中，或者，所述第二侧墙均露出所述第二掩膜沟槽的部分底部。
所述第二侧墙510材料包括氧化钛、氮化钛、氧化硅、氮化硅、氮氧化硅和碳化硅中的一种或多种。所述第二侧墙510的材料与所述核心层200的材料不同，所述第二侧墙510的材料与所述基底100的材料也不同，从而能够在刻蚀所述核心层200和基底100的步骤中，使得所述第二侧墙510不容易被去除，从而使所述第二侧墙510起到刻蚀掩膜的作用。
需要说明的是，形成所述半导体结构的制程包括以第二侧墙510为掩膜刻蚀硬掩膜层300的步骤，因此，在刻蚀所述硬掩膜层300的步骤中，所述硬掩膜层300和第二侧墙510之间具有较高的刻蚀选择比。
本实施例中，所述第二侧墙510和硬掩膜层300的材料不同，所述第二侧墙510的材料为氧化钛。氮化钛与氧化钛之间的刻蚀选择比较高。
本实施例中，所述半导体结构还包括：第二目标沟槽260，与所述第一掩膜开口310延伸方向相垂直的方向上，所述第二目标沟槽260位于相邻所述第一目标沟槽250之间的核心层200内，且所述第二目标沟槽260和所述第一目标沟槽250通过所述第一侧墙500和第二侧墙510相隔离。
具体地，沿所述第一掩膜开口310延伸方向排列的所述第二掩膜沟槽220和第一掩膜沟槽210构成掩膜沟槽组(未标示)，因此，所述第二目标沟槽260位于相邻所述掩膜沟槽组之间。
其中，所述第一侧墙500位于所述子掩膜沟槽211的侧壁上，所述第二侧墙510位于所述第二掩膜沟槽220的侧壁上，且所述第二目标沟槽260和所述第一目标沟槽250通过所述第一侧墙500和第二侧墙510相隔离，因此，通过所述第一侧墙500和第二侧墙510，在形成所述半导体结构的过程中，所述第一目标沟槽250和第二目标沟槽260在不同的工艺步骤中形成，这提高了光刻工艺的工艺窗口，例如，缓解光刻工艺解析度的限制，从而使得所述第一目标沟槽250和第二目标沟槽260的图形精度均能得到提高。相应的，后续刻蚀所述第一目标沟槽250和第二目标沟槽260露出的基底100以形成目标开口后，所述目标开口的图形精度相应得到了提高，从而提高了晶体管的性能。
而且，在形成所述第二目标沟槽260的过程中，能够以所述第一侧墙500和第二侧墙510作为掩膜，所述基底100与第一侧墙500之间具有较大的刻蚀选择比，所述基底100与第二侧墙510之间也具有较大的刻蚀选择比，这显著提高了形成所述第二目标沟槽260的工艺窗口，防止所述第一目标沟槽250和第二目标沟槽260出现贯通的问题，而且，易于使相邻第一目标沟槽250和第二目标沟槽260的间距满足设计最小间隔，且使得第二目标沟槽260的图形精度得到保障。
相应的，所述硬掩膜层300内还形成有第二掩膜开口360(如图39所示)，所述第二掩膜开口360与所述第二目标沟槽260一一对应，且所述第二掩膜开口360露出相对应的所述第二目标沟槽260。所述第二掩膜开口360用于定义第二目标沟槽260的位置、形状和尺寸。
所述第二掩膜开口360通过对硬掩膜层300进行图形化的方式形成，由于所述第一侧墙500和硬掩膜层300的材料不同，且所述第二侧墙510和硬掩膜层300的材料也不同，因此，即使第一侧墙500和第二侧墙510暴露在图形化硬掩膜层300的工艺环境中，图形化所述硬掩膜层300的工艺对第一侧墙500和第二侧墙510的损伤也较小，这显著增大了形成第二掩膜开口360时所采用光刻工艺的工艺窗口。
本实施例所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (29)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有核心层，所述核心层上形成有硬掩膜层，所述硬掩膜层内形成有第一掩膜开口；
去除所述第一掩膜开口露出的部分核心层，在所述第一掩膜开口露出的所述核心层内形成第一掩膜沟槽，沿所述第一掩膜沟槽的延伸方向，所述第一掩膜沟槽包括多个子掩膜沟槽，且所述多个子掩膜沟槽通过所述第一掩膜开口露出的核心层相隔离；
在所述子掩膜沟槽的侧壁上形成第一侧墙；
去除所述第一掩膜开口所在区域的剩余核心层，在所述核心层对应的位置处形成由所述第一侧墙和基底围成的第二掩膜沟槽，所述第二掩膜沟槽和所述第一掩膜沟槽通过所述第一侧墙相隔离；
在所述第二掩膜沟槽的侧壁上形成第二侧墙，且形成所述第二侧墙后，所述第一侧墙和基底、以及所述第二侧墙和基底围成第一目标沟槽。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一目标沟槽后，所述形成方法还包括：与所述第一掩膜开口延伸方向相垂直的方向上，图形化相邻所述第一目标沟槽之间的硬掩膜层，在所述硬掩膜层内形成露出部分核心层的第二掩膜开口；
以所述第一侧墙、第二侧墙以及剩余的所述硬掩膜层为掩膜，去除所述第二掩膜开口露出的所述核心层，在所述核心层内形成第二目标沟槽。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：以所述硬掩膜层、第一侧墙和第二侧墙为掩膜，刻蚀所述第一目标沟槽露出的基底，在所述基底内形成目标开口。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜沟槽的步骤包括：形成覆盖所述第一掩膜开口的部分底部的第一保护层，所述第一保护层适于沿所述第一掩膜开口的延伸方向，将所述第一掩膜开口分为多个相隔离的子掩膜开口；以所述硬掩膜层和第一保护层为掩膜，刻蚀所述核心层；
所述形成方法还包括：去除所述第一保护层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述第一保护层的步骤中，与所述第一掩膜开口延伸方向相垂直的方向上，所述第一保护层横跨所述第一掩膜开口，且覆盖所述第一掩膜开口两侧的部分硬掩膜层。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二掩膜沟槽的步骤包括：在所述硬掩膜层上形成第二保护层，所述第二保护层填充于所述第一掩膜沟槽内，且所述第二保护层露出所述第一掩膜开口所在区域的核心层；以所述第二保护层为掩膜，去除露出的所述核心层；
所述形成方法还包括：去除所述第二保护层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，在去除所述第二保护层之前，在所述第二掩膜沟槽的侧壁上形成所述第二侧墙。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述子掩膜沟槽的侧壁上形成第一侧墙的步骤包括：形成第一侧墙膜，所述第一侧墙膜保形覆盖所述子掩膜沟槽的侧壁和底部、以及所述硬掩膜层的顶部和侧壁；
采用无掩膜干法刻蚀工艺，沿垂直于所述基底表面的方向刻蚀所述第一侧墙膜，保留所述子掩膜沟槽侧壁上的剩余所述第一侧墙膜作为所述第一侧墙。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，在所述第二掩膜沟槽的侧壁上形成第二侧墙的步骤包括：形成第二侧墙膜，所述第二侧墙膜保形覆盖所述第二掩膜沟槽的侧壁和底部、以及所述第二保护层的顶部和侧壁；
采用无掩膜干法刻蚀工艺，沿垂直于所述基底表面的方向刻蚀所述第二侧墙膜，保留所述第二掩膜沟槽侧壁上的剩余所述第二侧墙膜作为所述第二侧墙。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述子掩膜沟槽的侧壁上形成第一侧墙的步骤中，所述第一侧墙露出所述子掩膜沟槽的部分底部；
或者，部分区域的所述第一侧墙填充于对应的所述子掩膜沟槽中，部分区域的所述第一侧墙露出对应的所述子掩膜沟槽的部分底部。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第二掩膜沟槽的侧壁上形成第二侧墙的步骤中，所述第二侧墙填充于对应的所述第二掩膜沟槽中；
或者，所述第二侧墙露出对应的所述第二掩膜沟槽的部分底部；
或者，部分区域的所述第二侧墙填充于对应的所述第二掩膜沟槽中，部分区域的所述第二侧墙露出对应的所述第二掩膜沟槽的部分底部。
12.如权利要求2所述的半导体结构的形成方法，其特征在于，所述硬掩膜层和第一掩膜侧墙的材料不同，所述硬掩膜层和第二掩膜侧墙的材料不同。
13.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第二目标沟槽的步骤包括：采用湿法刻蚀工艺，去除所述第二掩膜开口露出的所述核心层。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺，在所述第一掩膜开口露出的所述核心层内形成所述第一掩膜沟槽。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺，去除所述第一掩膜开口所在区域的核心层，形成所述第二掩膜沟槽。
16.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料为BARC材料。
17.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第二保护层的材料为BARC材料。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述硬掩膜层、第一侧墙和第二侧墙中任一个的材料包括氧化钛、氮化钛、氧化硅、氮化硅、氮氧化硅和碳化硅中的一种或多种。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一侧墙和第二侧墙中任一个的工艺包括原子层沉积工艺。
20.如权利要求3所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤包括：提供衬底以及形成于所述衬底上的介电层；
图形化所述基底的步骤包括：图形化所述介电层，在所述介电层内形成所述目标开口，所述目标开口适于形成互连结构。
21.如权利要求20所述的半导体结构的形成方法，其特征在于，所述介电层为金属层间介质层。
22.一种半导体结构，其特征在于，包括：
基底；
核心层，位于所述基底上，所述核心层内形成有掩膜沟槽组，沿所述掩膜沟槽组的延伸方向，所述掩膜沟槽组包括第一掩膜沟槽和第二掩膜沟槽，且所述第一掩膜沟槽包括多个相隔离的子掩膜沟槽，所述子掩膜沟槽和第二掩膜沟槽在所述掩膜沟槽组的延伸方向上交替排布；
第一侧墙，位于所述子掩膜沟槽的侧壁上，沿所述掩膜沟槽组的延伸方向，所述第一侧墙适于使所述子掩膜沟槽和所述第二掩膜沟槽相隔离；
第二侧墙，位于所述第二掩膜沟槽的侧壁上，且沿所述掩膜沟槽组的延伸方向，所述第二侧墙覆盖所述第一侧墙的侧壁，其中，所述第一侧墙和基底、以及所述第二侧墙和基底围成第一目标沟槽；
硬掩膜层，位于所述核心层上，所述硬掩膜层内形成有第一掩膜开口，所述第一掩膜开口与所述掩膜沟槽组一一对应，且所述第一掩膜开口露出相对应的所述掩膜沟槽组。
23.如权利要求22所述的半导体结构，其特征在于，所述半导体结构还包括：第二目标沟槽，与所述第一掩膜开口延伸方向相垂直的方向上，所述第二目标沟槽位于相邻所述第一目标沟槽之间的核心层内，且所述第二目标沟槽和所述第一目标沟槽通过所述第一侧墙和第二侧墙相隔离；
所述硬掩膜层内还形成有第二掩膜开口，所述第二掩膜开口与所述第二目标沟槽一一对应，且所述第二掩膜开口露出相对应的所述第二目标沟槽。
24.如权利要求22所述的半导体结构，其特征在于，所述第一侧墙露出对应的所述子掩膜沟槽的部分底部；
或者，部分区域的所述第一侧墙填充于对应的所述子掩膜沟槽中，部分区域的所述第一侧墙露出对应的所述子掩膜沟槽的部分底部。
25.如权利要求22所述的半导体结构，其特征在于，所述第二侧墙填充于对应的所述第二掩膜沟槽中；
或者，所述第二侧墙露出对应的所述第二掩膜沟槽的部分底部；
或者，部分区域的所述第二侧墙填充于对应的所述第二掩膜沟槽中，部分区域的所述第二侧墙露出对应的所述第二掩膜沟槽的部分底部。
26.如权利要求23所述的半导体结构，其特征在于，所述硬掩膜层和第一掩膜侧墙的材料不同，所述硬掩膜层和第二掩膜侧墙的材料不同。
27.如权利要求22所述的半导体结构，其特征在于，所述硬掩膜层、第一侧墙和第二侧墙中的任一个的材料包括氮化钛、氮化钛、氧化硅、氮化硅、氮氧化硅和碳化硅中的一种或多种。
28.如权利要求22所述的半导体结构，其特征在于，所述基底包括衬底以及位于所述衬底上的介电层。
29.如权利要求28所述的半导体结构，其特征在于，所述介电层为金属层间介质层。
CN201910579468.3A 2019-06-28 2019-06-28 半导体结构及其形成方法 Active CN112151608B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910579468.3A CN112151608B (zh) 2019-06-28 2019-06-28 半导体结构及其形成方法
US16/556,743 US11011412B2 (en) 2019-06-28 2019-08-30 Semiconductor structure and method for the forming same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910579468.3A CN112151608B (zh) 2019-06-28 2019-06-28 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN112151608A CN112151608A (zh) 2020-12-29
CN112151608B true CN112151608B (zh) 2023-12-15

Family

ID=73891600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910579468.3A Active CN112151608B (zh) 2019-06-28 2019-06-28 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US11011412B2 (zh)
CN (1) CN112151608B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725055B (zh) * 2019-03-22 2023-03-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP7333752B2 (ja) * 2019-12-25 2023-08-25 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN113782487B (zh) * 2020-06-10 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114373713A (zh) * 2020-10-14 2022-04-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN115223984A (zh) * 2021-04-15 2022-10-21 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN117080054B (zh) * 2023-09-22 2023-12-15 深圳市新凯来技术有限公司 半导体结构的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839781A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体精细图案的形成方法
CN104124137A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN108389796A (zh) * 2017-02-03 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109216165A (zh) * 2017-07-06 2019-01-15 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
CN109427578A (zh) * 2017-08-24 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887126B2 (en) * 2014-08-26 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Structure of dual damascene structures having via hole and trench
US10529617B2 (en) * 2017-09-29 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal routing with flexible space formed using self-aligned spacer patterning

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839781A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体精细图案的形成方法
CN104124137A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN108389796A (zh) * 2017-02-03 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109216165A (zh) * 2017-07-06 2019-01-15 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
CN109427578A (zh) * 2017-08-24 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN112151608A (zh) 2020-12-29
US20200411366A1 (en) 2020-12-31
US11011412B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
CN112151608B (zh) 半导体结构及其形成方法
CN113782487B (zh) 半导体结构及其形成方法
US7666800B2 (en) Feature patterning methods
CN111524855B (zh) 半导体结构及其形成方法
CN111199880B (zh) 一种半导体器件的制造方法和半导体器件
US11769672B2 (en) Semiconductor structure and forming method thereof
US20230290727A1 (en) Semiconductor devices and methods of manufacturing the same
CN112885714B (zh) 半导体结构及其形成方法
CN113823591B (zh) 半导体结构及其形成方法
CN112928057B (zh) 半导体结构及其形成方法
CN112018034B (zh) 半导体结构及其形成方法
CN114373713A (zh) 半导体结构及其形成方法
CN113948463B (zh) 半导体结构及其形成方法
CN113948462B (zh) 半导体结构及其形成方法
CN113745151B (zh) 半导体结构及其形成方法
CN113745152B (zh) 半导体结构及其形成方法
CN110828665A (zh) 半导体器件及其形成方法、半导体结构
CN113782488B (zh) 半导体结构及其形成方法
CN113948461B (zh) 半导体结构的形成方法
US20230317520A1 (en) Semiconductor structure and manufacturing method of the same
CN114171451A (zh) 半导体结构及其形成方法
CN115206936A (zh) 半导体结构及其形成方法
CN114639603A (zh) 半导体结构的形成方法
CN115346913A (zh) 半导体结构的形成方法
CN114823300A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant