CN113782488B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113782488B
CN113782488B CN202010526154.XA CN202010526154A CN113782488B CN 113782488 B CN113782488 B CN 113782488B CN 202010526154 A CN202010526154 A CN 202010526154A CN 113782488 B CN113782488 B CN 113782488B
Authority
CN
China
Prior art keywords
layer
forming
core
region
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010526154.XA
Other languages
English (en)
Other versions
CN113782488A (zh
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010526154.XA priority Critical patent/CN113782488B/zh
Publication of CN113782488A publication Critical patent/CN113782488A/zh
Application granted granted Critical
Publication of CN113782488B publication Critical patent/CN113782488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：图形化核心材料层，形成位于第一延伸区的核心层；在核心层的侧壁上形成侧墙；对核心材料层进行离子掺杂，适于使第一间隔区的核心材料层的耐刻蚀度大于第一连接区的核心材料层的耐刻蚀度；在第二间隔区上形成填充于相邻侧墙之间的填充层和位于第二连接区的第一凹槽；在进行离子掺杂以及形成核心层、侧墙和填充层后，去除位于第一连接区的核心层，形成位于第二凹槽，第二凹槽和第一凹槽沿第二方向间隔排列；以填充层、侧墙和位于第一间隔区的核心层为掩膜，刻蚀第一凹槽和第二凹槽下方的介质层，形成多个互连沟槽。本发明实施例有利于提高互连沟槽的图形设计自由度和灵活度。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，有利于提高互连沟槽的图形设计自由度和灵活度。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成介质层，所述介质层包括沿第一方向延伸且沿第二方向间隔排布的第一延伸区和第二延伸区，所述第一延伸区包括第一连接区和沿第一方向位于第一连接区之间的第一间隔区，所述第二延伸区包括第二连接区和沿第一方向位于第二连接区之间的第二间隔区；在所述介质层上形成核心材料层，用于形成分立于所述第一延伸区的核心层；图形化所述核心材料层，形成位于所述第一延伸区的核心层；在所述核心层的侧壁上形成侧墙；对位于所述第一间隔区的核心材料层进行离子掺杂，适于使第一间隔区的核心材料层的耐刻蚀度大于第一连接区的核心材料层的耐刻蚀度；在所述第二间隔区的介质层上形成填充于相邻侧墙之间的填充层，沿第一方向，相邻的所述填充层之间形成有位于第二连接区的第一凹槽；在进行离子掺杂、以及形成所述核心层、侧墙和填充层后，去除位于所述第一连接区的核心层，形成位于所述第一连接区的第二凹槽，所述第二凹槽和第一凹槽沿第二方向间隔排列，所述第二凹槽和第一凹槽之间由侧墙相隔离；以所述填充层、侧墙以及位于所述第一间隔区的核心层为掩膜，刻蚀所述第一凹槽和第二凹槽下方的介质层，形成多个互连沟槽。
相应的，本发明实施例还提供一种半导体结构，包括：基底；位于所述基底上的介质层，所述介质层包括沿第一方向延伸且沿第二方向间隔排布的第一延伸区和第二延伸区，所述第一延伸区包括第一连接区和沿第一方向位于第一连接区之间的第一间隔区，所述第二延伸区包括第二连接区和沿第一方向位于第二连接区之间的第二间隔区；分立于所述第一延伸区的核心层，其中，位于所述第一间隔区的所述核心层中掺杂有离子，所述离子适于增大所述核心层的耐刻蚀度，或者，位于所述第一连接区的核心层中掺杂有离子，所述离子适于减小核心层的耐刻蚀度；侧墙，位于所述核心层的侧壁上；填充层，位于所述第二间隔区的介质层上且填充于相邻所述侧墙之间，所述填充层与侧墙以及第一间隔区的核心层，用于作为刻蚀所述介质层以形成互连沟槽的掩膜；第一凹槽，位于所述第二连接区且沿所述第一方向位于相邻的所述填充层之间。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的半导体结构的形成方法中，对位于第一间隔区的核心材料层进行离子掺杂，适于使第一间隔区的核心材料层的耐刻蚀度大于第一连接区的核心材料层的耐刻蚀度，从而在后续去除第一连接区的核心层以形成第二凹槽的过程中，第一连接区的核心层和第一间隔区的核心层具有较大的刻蚀选择比，使得第一间隔区的核心层能够被保留用于作为刻蚀介质层的掩膜；而且，还形成位于第二间隔区的填充层和位于第一连接区的第一凹槽；其中，进行离子掺杂的过程包括形成第一掩膜层，用于作为离子掺杂的掩膜，第一掩膜层相应定义第二凹槽的图形，形成填充层的过程包括形成位于第二连接区的第二掩膜层，第二掩膜层相应定义第一凹槽的图形；本发明实施例在不同步骤中，分别利用第一掩膜层定义第二凹槽的图形、利用第二掩膜层定义第一凹槽的图形，第一延伸区和第二延伸区沿第二方向间隔排布，从而有利于防止进行离子掺杂的步骤和形成填充层的步骤互相影响，也就是说，有利于防止第一掩膜层对第一凹槽的图形产生影响、以及防止第二掩膜层对第二凹槽的图形产生影响，相应有利于降低第一掩膜层和第二掩膜层的图案复杂度和设计自由度与灵活度，第一掩膜层和第二掩膜层通过光刻工艺形成，从而有利于降低形成第一掩膜层和第二掩膜层的光刻工艺的难度、增大光刻工艺的工艺窗口(例如：减小光学邻近效应)，进而有利于提高第一凹槽和第二凹槽的图形精度、图形设计自由度和灵活度，使第一凹槽和第二凹槽在沿第二方向的间隔能够满足设计最小间隔，第一凹槽和第二凹槽用于定义互连沟槽的图形，因此有利于提高互连沟槽的图形设计自由度和灵活度，且使互连沟槽之间实现更小的间距以及在头对头(Tip to Tip)的位置处实现更小的距离。
而且，本发明实施例中所述填充层和侧墙、以及位于第一间隔区的核心层用于作为刻蚀介质层以形成互连沟槽的掩膜，也就是说，通过填充层和侧墙定义、以及位于第一间隔区的核心层所需的互连沟槽的图形，使本发明实施例省去形成伪互连沟槽的过程，后续在互连沟槽中形成互连线，相应使本发明实施例避免形成浮接(Floating)的互连线，从而有利于减小后段互连结构之间的寄生电容，进而有利于提升半导体结构的性能。
附图说明
图1至图10是一种半导体结构的形成方法中各步骤对应的结构示意图；
图11至图39是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图40至图47是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
具体实施方式
目前后段互连结构的图形化方法较为复杂，而且工艺难度较大、工艺窗口较小。现结合一种半导体结构的形成方法分析形成后段互连结构的图形化方法复杂的原因。
参考图1至图10，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1和图2，图1为俯视图，图2为图1在a-a处的剖面图，提供基底1；在所述基底1上形成介质层2；在所述介质层2上形成分立的核心层3；形成环绕所述核心层3的侧壁的侧墙结构4。
参考图3和图4，图3为俯视图，图4为图3在a-a处的剖面图，去除所述核心层3，所述侧墙结构4围成沿第一方向(如图3中Y方向所示)延伸的沟槽5，多个所述沟槽5沿第二方向(如图3中X方向所示)依次排列。
参考图5和图6，图5为俯视图，图6为图5在a-a处的剖面图，在所述介质层2上形成覆盖部分的所述侧墙结构4的掩膜层6，所述掩膜层6中形成有掩膜开口7，沿所述第二方向暴露出部分的所述沟槽5、以及部分所述侧墙结构4之间的所述介质层2。
参考图7和图8，图7为俯视图，图8为图7在a-a处的剖面图，以所述掩膜层6和所述侧墙结构4为掩膜，刻蚀所述掩膜开口7和侧墙结构4露出的介质层2，形成贯穿所述介质层2的开口8。
参考图9和图10，图9为俯视图，图10为图9在a-a处的剖面图，在所述开口8中形成互连线9。
上述形成方法中，通过以所述侧墙结构4和掩膜层6共同作为刻蚀介质层2的掩膜，形成所述开口8，也就是说，以所述侧墙结构4和掩膜层6共同定义互连线9的图案，且未形成伪互连线(Dummy Lines)，也不需进行去除伪互连线的步骤。
但是，上述方法中，掩膜层6的图案复杂，掩膜层6通常通过光刻工艺形成，例如：形成掩膜层6包括进行光学邻近修正的过程，掩膜层6的图案复杂，导致光学邻近修正的难度较大，这容易导致形成的掩膜层6的图案与设计要求的图案不一致，进而导致互连线9的图案难以满足设计的要求，且互连线9的图形质量和图形精度较差，甚至容易导致互连线9在不需要连接的位置处发生短接(Bridge)的问题。
为了解决上述的问题，目前还提出了另一种后段互连结构的图形化方法。所述方法与前述方法的相同之处在此不再赘述，不同之处在于：这种方法在核心层的侧壁上形成侧墙、以及去除所述核心层之后，以所述侧墙为掩膜刻蚀所述介质层，在所述介质层中形成多个沿第一方向延伸且沿第二方向依次排列的互连沟槽；形成沿所述第二方向填充部分的互连沟槽的阻断结构；在所述阻断结构露出的互连沟槽中形成互连线，沿所述第一方向位于所述阻断结构两侧的互连线由所述阻断结构相隔离。
在上述方法中，通过形成阻断结构，从而使互连线在不需要连接的位置处断开。所述方法不需形成图案复杂的掩膜，有利于降低工艺难度。但是，上述形成方法中会形成多个浮接的互连线，也就是说，这些互连线不与外部电路或其他互连结构电连接，在器件工作时，这些浮接的互连线容易增大后段互连的寄生电容，导致形成的半导体结构的性能不佳。
或者，还有一种方法是在去除所述核心层之后，以所述侧墙为掩膜刻蚀所述介质层以形成互连沟槽之前，形成沿第二方向填充于填充部分的相邻侧墙之间的阻断结构，阻断结构与侧墙共同作为图形化介质层的掩膜。在这种形成方法中，在形成互连线后，所述互连线也能够在介质层中与阻断结构对应的位置处断开。但是，这种方法仍然没有解决后段互连的寄生电容过高的问题。
因此，亟需一种方法，能够增大后段互连图形化的工艺窗口，而且有利于改善后段互连的寄生电容过高的问题。
为了解决所述技术问题，本发明实施例提供的半导体结构的形成方法中，在不同步骤中，分别利用第一掩膜层定义第二凹槽的图形、利用第二掩膜层定义第一凹槽的图形，第一延伸区和第二延伸区沿第二方向间隔排布，从而有利于防止进行离子掺杂的步骤和形成填充层的步骤互相影响，也就是说，有利于防止第一掩膜层对第一凹槽的图形产生影响、以及防止第二掩膜层对第二凹槽的图形产生影响，相应有利于降低第一掩膜层和第二掩膜层的图案复杂度和设计自由度与灵活度，第一掩膜层和第二掩膜层通过光刻工艺形成，从而有利于降低形成第一掩膜层和第二掩膜层的光刻工艺的难度、增大光刻工艺的工艺窗口(例如：减小光学邻近效应)，进而有利于提高第一凹槽和第二凹槽的图形精度、图形设计自由度和灵活度，使第一凹槽和第二凹槽在沿第二方向的间隔能够满足设计最小间隔，第一凹槽和第二凹槽用于定义互连沟槽的图形，因此有利于提高互连沟槽的图形设计自由度和灵活度，且使互连沟槽之间实现更小的间距以及在头对头的位置处实现更小的距离。而且，本发明实施例中所述填充层和侧墙、以及位于第一间隔区的核心层用于作为刻蚀介质层以形成互连沟槽的掩膜，也就是说，通过填充层和侧墙定义、以及位于第一间隔区的核心层所需的互连沟槽的图形，使本发明实施例省去形成伪互连沟槽的过程，后续在互连沟槽中形成互连线，相应使本发明实施例避免形成浮接的互连线，从而有利于减小后段互连结构之间的寄生电容，进而有利于提升半导体结构的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图11至图39是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图11和图12，图11为俯视图，图12为图11在c-c处的剖面图，提供基底100。
基底100用于为工艺制程提供工艺平台。
本实施例中，基底100中可以形成有晶体管、电容器等半导体器件，基底100中还可以形成有电阻结构、导电结构等功能结构。
继续参考图11和图12，在基底100上形成介质层110，介质层110包括沿第一方向(如图11中X方向所示)延伸且沿第二方向(如图11中Y方向所示)间隔排布的第一延伸区I和第二延伸区II，第一延伸区I包括第一连接区a1和沿第一方向位于第一连接区a1之间的第一间隔区b1，第二延伸区II包括第二连接区a2和沿第一方向位于第二连接区a2之间的第二间隔区b2。后续形成的互连沟槽沿第一方向延伸。
本实施例中，介质层110为金属层间介质(Inter Metal Dielectric，IMD)层。介质层110为待图形化以形成目标图形的膜层。后续图形化介质层110，在介质层110中形成多个互连沟槽，
之后在互连沟槽中形成互连线，介质层110用于实现互连线之间的电隔离。
介质层110为单层或叠层结构。介质层110的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。本实施例中，介质层110的材料为超低k介质材料，从而降低后段金属互连结构之间的寄生电容，进而减小后段RC延迟。具体地，超低k介质材料可以为SiOCH。
参考图13和图14，图13为俯视图，图14为图13在c-c处的剖面图，在介质层110上形成核心材料层120，用于形成分立于第一延伸区I的核心层。
后续图形化核心材料层120以形成核心层，核心层为后续形成侧墙提供支撑的作用。核心材料层120的材料包括无定形硅、多晶硅、氧化硅或氮化硅。
本实施例中，在形成核心材料层120之前，半导体结构的形成方法还包括：在介质层110上形成刻蚀停止层115。
图形化核心材料层120以及后续形成侧墙、第一凹槽、第二凹槽均包括刻蚀工艺，刻蚀停止层115用于在刻蚀工艺中定义刻蚀停止的位置。
刻蚀停止层115为单层或叠层结构。作为一种示例，本实施例中，刻蚀停止层115为单层结构，刻蚀停止层115的材料为氮化硅。
参考图15至图20，对位于第一间隔区b1的核心材料层120进行离子掺杂，适于使第一间隔区b1的核心材料层120的耐刻蚀度大于第一连接区a1的核心材料层120的耐刻蚀度。
具体地，本实施例中，进行离子掺杂的步骤包括：对位于第一间隔区b1的核心材料层120进行离子掺杂，适于增大第一间隔区b1的核心材料层120的耐刻蚀度。
本实施例中，在图形化核心材料层120之前，进行离子掺杂；在后续图形化核心材料层120以形成核心层后，相应地，位于第一间隔区b1的核心层的耐刻蚀度大于第一连接区a1的核心层的耐刻蚀度。
本发明实施例中，对位于第一间隔区b1的核心材料层120进行离子掺杂，适于使第一间隔区b1的核心材料层120的耐刻蚀度大于第一连接区a1的核心材料层120的耐刻蚀度，从而在后续去除第一连接区a1的核心层以形成第二凹槽的过程中，第一连接区a1的核心层和第一间隔区b1的核心层具有较大的刻蚀选择比，使得第一间隔区b1的核心层能够被保留用于作为刻蚀介质层110的掩膜；后续还还形成位于第二间隔区的填充层和位于第一连接区的第一凹槽，第一凹槽和第二凹槽用于定义互连沟槽的图形；其中，进行离子掺杂的过程包括形成用于第一掩膜层，用于作为离子掺杂的掩膜，第一掩膜层相应定义第二凹槽的图形，形成填充层的过程包括形成位于第二连接区的第二掩膜层，第二掩膜层相应定义第一凹槽的图形；本发明实施例在不同步骤中，分别利用第一掩膜层定义第二凹槽的图形、利用第二掩膜层定义第一凹槽的图形，从而有利于防止进行离子掺杂的步骤和形成填充层的步骤互相影响，也就是说，有利于防止第一掩膜层对第一凹槽的图形产生影响、以及防止第二掩膜层对第二凹槽的图形产生影响，相应有利于降低第一掩膜层和第二掩膜层的图案复杂度和设计自由度与灵活度，第一掩膜层和第二掩膜层通过光刻工艺形成，从而有利于降低形成第一掩膜层和第二掩膜层的光刻工艺的难度、增大光刻工艺的工艺窗口(例如：减小光学邻近效应)，进而有利于提高第一凹槽和第二凹槽的图形精度、图形设计自由度和灵活度，使第一凹槽和第二凹槽在沿第二方向的间隔能够满足设计最小间隔，第一凹槽和第二凹槽用于定义互连沟槽的图形，因此有利于提高互连沟槽的图形设计自由度和灵活度，且使互连沟槽之间实现更小的间距以及在头对头(Tip to Tip)的位置处实现更小的距离。
具体地，在进行离子掺杂的过程中，即使第一掩膜层还位于第二延伸区II，也不会对第一凹槽的图形产生影响。
作为一种示例，在形成核心材料层120之后，且在图形化核心材料层120之前，对核心材料层120进行离子掺杂。
具体地，本实施例中，对位于第一间隔区b1的核心材料层120进行离子掺杂，适于增大第一间隔区b1的核心材料层120的耐刻蚀度，掺杂离子包括硼离子、磷离子和氩离子中的一种或多种。
在其他实施例中，还可以对位于第一连接区的核心材料层进行离子掺杂，适于减小第一连接区的核心材料层的耐刻蚀度。相应地，在该实施例中，可以选择合适的注入离子，从而能够起到减小核心材料层的耐刻蚀度的作用。
作为一种示例，进行离子掺杂的步骤包括：
如图15和图16所示，图15为俯视图，图16为图15在c-c处的剖面图，在介质层110上形成位于第一延伸区I和第二延伸区II的第一掩膜层121。
第一掩膜层121用于作为后续进行离子掺杂的掩膜。
本实施例中，后续进行离子掺杂的步骤包括：对位于第一间隔区b1的核心材料层120进行离子掺杂，适于增大第一间隔区b1的核心材料层120的耐刻蚀度。因此，第一掩膜层121覆盖第一连接区a1且暴露出第一间隔区b1。
由于图形化核心材料层120后，核心层位于第一延伸区I，也就是说，位于第二延伸区II的核心材料层120会被去除，因此，尽管第一掩膜层121还位于第二延伸区II，第一掩膜层121和后续的离子掺杂过程不会对第一凹槽的图形产生影响，这有利于降低形成第一掩膜层121的光刻工艺的难度，进而有利于增大光刻工艺的窗口，且有利于精确控制离子掺杂的区域，相应有利于提高后续第二凹槽的图形精度。
本实施例中，第一掩膜层121的材料包括旋涂碳(Spin-On Carbon，SOC)。
本实施例中，形成第一掩膜层121的步骤包括：在介质层110上形成第一平坦层(图未示)、以及位于第一平坦层上的第一图形层；以第一图形层为掩膜，图形化第一平坦层，形成第一掩膜层。
第一图形层用于定义第一掩膜层121的图形。第一图形层的材料包括光刻胶，第一图形层能够通过曝光、显影等光刻工艺形成。
如图17和图18所示，图17为俯视图，图18为图17在c-c处的剖面图，以第一掩膜层121为掩膜，对第一掩膜层121露出的核心材料层120进行离子掺杂。具体地，本实施例中，对第一间隔区b1的核心材料层120进行离子掺杂。
本实施例中，采用离子注入工艺，进行离子掺杂。
本实施例中，在进行离子掺杂的过程中，还对第一掩膜层121露出的第二延伸区II的核心材料层120进行离子掺杂，由于后续图形化核心材料层120的过程中，仅保留位于第一延伸区I的核心材料层120，因此，即使第二延伸区II的核心材料层120中掺杂有离子，对后续的工艺制程的影响也较小。
如图19和图20所示，图19为俯视图，图20为图19在c-c处的剖面图，去除第一掩膜层121。去除第一掩膜层121，为后续的工艺做准备。
本实施例中，采用灰化工艺和湿法去胶工艺中的一种或两种，去除第一掩膜层121。
参考图21和图22，图21为俯视图，图22为图21在c-c处的剖面图，图形化核心材料层120，形成位于第一延伸区I的核心层130。
核心层130用于为后续形成侧墙提供支撑作用。
本实施例中，在图形化核心材料层120之前，对位于第一间隔区b1的核心材料层120进行离子掺杂，因此，在图形化核心材料层120的步骤中，位于第一间隔区b1的核心层130中掺杂有离子，适于增大第一间隔区b1的核心层130的耐刻蚀度。相应地，位于第一间隔区b1的核心层130的耐刻蚀度大于位于第一连接区a1的核心层130的耐刻蚀度，从而使得后续去除位于第一连接区a1的核心层130的步骤中，第一连接区a1的核心层130与第一间隔区b1的核心层130具有较大的刻蚀选择比，使得第一间隔区b1的核心层130能够被保留作为刻蚀介质层110的掩膜。
本实施例中，位于第一间隔区b1掺杂有离子的核心层130作为抗刻蚀层31，位于第一连接区a1未掺杂有离子的核心层130作为牺牲层32。
牺牲层32用于为后续形成第二凹槽占据空间位置。
抗刻蚀层31用于作为后续图形化介质层110的掩膜。
本实施例中，采用干法刻蚀工艺，图形化核心材料层120。
参考图23和图24，图23为俯视图，图24为图23在c-c处的剖面图，在核心层130的侧壁上形成侧墙140。
位于核心层130侧壁上的侧墙140用于作为外侧墙(Outer Spacer)，用于作为后续图形化介质层110的掩膜，而且位于核心层130侧壁上的侧墙140还用于隔离核心层130和后续的填充层，从而在后续去除第一连接区a1的核心层130以形成第二凹槽、以及去除填充层以形成第一凹槽后，第一凹槽和第二凹槽能够被侧墙140隔离，因此，本实施例通过调整侧墙140的形成厚度，有利于使第一凹槽和第二凹槽之间满足设计最小间隔，相应有利于使互连沟槽之间满足设计最小间隔。
侧墙140选用与核心层130、介质层110以及后续的填充层具有刻蚀选择性的材料，侧墙140的材料包括氧化钛、氧化硅、氮化硅、碳化硅、碳氧化硅、氧化铝和无定形硅中的一种或多种。
本实施例中，在形成侧墙140的步骤中，侧墙140形成在核心层130的顶面和侧壁、以及位于核心层130之间的介质层110上。
本实施例中，形成侧墙140的工艺包括原子层沉积工艺。原子层沉积工艺包括进行多次的原子层沉积循环，以形成所需厚度的薄膜，通过选用原子层沉积工艺，有利于提高刻蚀侧墙140的厚度均一性和致密度，相应有利于提高侧墙140的硬度和耐刻蚀度，进而提高侧墙140用于作为刻蚀掩膜的效果。
后续还去除位于第一连接区a1的核心层130，因此，半导体结构的形成方法还包括：在形成侧墙140之后，且在去除位于第一连接区a1的核心层130(即牺牲层32)之前，去除位于核心层130的顶面上的侧墙140，从而暴露出核心层130的顶面。暴露出核心层130的顶面，为后续去除牺牲层32做准备。
参考图25至33，在第二间隔区b2的介质层110上形成填充于相邻侧墙140之间的填充层150，沿第一方向，相邻的填充层150之间形成有位于第二连接区a2的第一凹槽10。填充层150用于作为后续图形化介质层110的掩膜。
后续图形化第一凹槽10下方的介质层110，形成互连沟槽。
本发明实施例在形成填充层150的过程中，还需形成用于定义填充层150和第一凹槽10的图形的第二掩膜层141，由于填充层150和第一凹槽10位于第二间隔区b2的相邻侧墙140之间，即使第二掩膜层141还位于第一延伸区I，也不会对抗刻蚀层31和牺牲层32的图形产生影响，有利于防止对第二凹槽的图形产生影响，相应地，第二掩膜层141都能够沿第二方向横跨第一延伸区I和第二延伸区II，有利于降低第二掩膜层141的图案复杂度，第二掩膜层141通过光刻工艺形成，这有利于降低形成第二掩膜层141的光刻工艺的难度、增大光刻工艺的工艺窗口(例如：减小光学邻近效应)，进而提高互连沟槽的图形设计自由度和灵活度，使互连沟槽之间实现更小的间距以及在头对头(Tip toTip)的位置处实现更小的距离。
填充层150的材料包括氧化硅、金属氧化物或含硅有机物(例如：Si-ARC)等。其中，氧化硅包括旋涂氧化硅(Spin-On-Glass，SOG)；金属氧化物包括旋涂金属氧化物(Spin-OnMetal Oxide)，例如：氧化钛。填充层150的材料适用于旋涂工艺，有利于降低形成填充层150的难度。作为一种示例，填充层150覆盖位于第二间隔区b2的介质层110顶面上的侧墙140。
作为一种示例，形成填充层150和第一凹槽10的步骤包括：
如图25和图26所示，图25为俯视图，图26为图25在c-c位置处的剖面图，在第二连接区a2的介质层110上形成填充于相邻侧墙140之间的第二掩膜层141，第二掩膜层141暴露出位于第二间隔区b2的介质层110。
第二掩膜层141用于为形成第一凹槽占据空间位置，第二掩膜层141相应定义填充层的图形和位置，也就是说，后续填充层填充于第二掩膜层141露出的侧墙140侧壁之间。本实施例中，第二掩膜层141的材料包括旋涂碳(SOC)。
本实施例中，形成第二掩膜层141的步骤包括：在介质层110上形成覆盖侧墙140和核心层130的第二平坦层(图未示)以及位于第二平坦层上的第二图形层(图未示)；以第二图形层为掩膜，图形化第二平坦层。
本实施例中，第二图形层用于定义第二掩膜层141的图形。
本实施例中，第二图形层的材料包括光刻胶，第二图形层能够通过曝光、显影等光刻工艺形成。
如图27所示，在介质层110上形成填充于第二掩膜层141露出的侧墙140侧壁之间的填充材料层145，填充材料层145还覆盖侧墙140、核心层130和第二掩膜层141。填充材料层145用于经后续的刻蚀工艺，形成填充层。形成填充材料层145的工艺包括原子层沉积工艺、化学气相沉积工艺和旋涂工艺中的一种或多种。作为一种示例，采用旋涂工艺，形成填充材料层145。旋涂工艺操作简单，工艺成本低。
如图28和图29所示，图28为俯视图，图29为图28在c-c位置处的剖面图，去除高于核心层130顶面的填充材料层145，位于第二间隔区b2的剩余填充材料层145用于作为填充层150。本实施例中，采用干法刻蚀工艺，去除高于核心层130顶面的填充材料层145。
如图30和图31所示，去除第二掩膜层141，形成第一凹槽10。
采用灰化工艺和湿法去胶工艺中的一种或两种，去除第二掩膜层141。
结合参考图32和图33，图32为俯视图，图33为图32在c-c位置处的剖面图，本实施例中，在形成填充层150之后，且在去除位于第一连接区a1的核心层130之前，去除位于核心层130的顶面上的侧墙140。
去除位于核心层130的顶面上的侧墙140，从而暴露出核心层130的顶面，也就是暴露出核心层130(抗刻蚀层31和牺牲层32)的顶面，为后续去除第一连接区a1的核心层130(即牺牲层32)做准备。
本实施例中，在去除位于核心层130的顶面上的侧墙140的步骤中，还去除位于第二连接区a2的介质层110顶面上的侧墙140。
本实施例中，去除位于核心层130的顶面上的侧墙140的工艺包括各向异性的干法刻蚀工艺。各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，能够在无掩膜的环境下，将位于核心层130顶面上、以及第二连接区a2的介质层110顶面上的侧墙140去除的同时，对第一凹槽10侧壁暴露出的侧墙140的横向刻蚀量较少，相应有利于保证侧墙140用于作为刻蚀介质层110的刻蚀掩膜的作用。
在其他实施例中，还能够在形成侧墙后，且在形成填充层之前，去除位于核心层的顶面上的侧墙；半导体结构的形成方法还包括：在去除位于核心层的顶面上的侧墙的步骤中，去除位于核心层之间的介质层上的侧墙。相应地，在该实施例中，形成填充层的步骤中，填充层覆盖于第二间隔区的介质层顶面上。
参考图34和图35，图34是俯视图，图35是图34在cc位置处的剖面图，在进行离子掺杂、以及形成核心层130、侧墙140和填充层150后，去除位于第一连接区a1的核心层130(即牺牲层32)，形成位于第一连接区a1的第二凹槽20，第二凹槽20和第一凹槽10沿第二方向间隔排列，第二凹槽20和第一凹槽10之间由侧墙140相隔离。
本发明实施例在不同步骤中，分别利用第一掩膜层121定义第二凹槽20的图形、利用第二掩膜层141定义第一凹槽10的图形；在进行离子掺杂的过程中，即使第一掩膜层121还位于第二延伸区II，也不会对第一凹槽10的图形产生影响，在形成填充层150的过程中，即使第二掩膜层141还位于第一延伸区I，也不会对第二凹槽20的图形产生影响，从而有利于防止进行离子掺杂的步骤和形成填充层150的步骤互相影响，相应地，第一掩膜层121和第二掩膜层141都能够沿第二方向横跨第一延伸区I和第二延伸区II，有利于降低第一掩膜层121和第二掩膜层141的图案复杂度，第一掩膜层121和第二掩膜层141通过光刻工艺形成，这有利于降低形成第一掩膜层121和第二掩膜层141的光刻工艺的难度、增大光刻工艺的工艺窗口(例如：减小光学邻近效应)，进而提高第一凹槽10和第二凹槽20的图形精度，相应提高互连沟槽的图形设计自由度和灵活度，使互连沟槽之间实现更小的间距以及在头对头(Tip to Tip)的位置处实现更小的距离。
而且，本发明实施例通过在第一间隔区b1上形成抗刻蚀层31、在第二间隔区b2上形成填充层150，抗刻蚀层150、填充层150和侧墙140用于作为刻蚀介质层110以形成互连沟槽的掩膜，也就是说，通过抗刻蚀层31、填充层150和侧墙140定义所需的互连沟槽的图形，使本发明实施例避免形成伪互连沟槽，互连沟槽为形成互连线提供空间位置，相应使本发明实施例避免形成浮接(Floating)的互连线，从而有利于减小后段互连结构之间的寄生电容，进而有利于提升半导体结构的性能。
去除位于第一连接区a1的核心层130(即牺牲层32)的工艺包括湿法刻蚀和干法刻蚀中的一种或两种工艺。作为一种示例，牺牲层32的材料包括无定形硅，采用湿法刻蚀工艺去除牺牲层32。本实施例中，湿法刻蚀工艺的刻蚀溶液包括TMAH溶液(四甲基氢氧化铵溶液)，SC1溶液或SC2溶液。其中，SC1溶液是NH4OH和H2O2的混合溶液，SC2溶液是HCl和H2O2的混合溶液。
参考图36和图37，图36为俯视图，图37为图36在c-c位置处的剖面图，以填充层150、侧墙140以及位于第一间隔区b1的核心层130(即抗刻蚀层31)为掩膜，刻蚀第一凹槽10和第二凹槽20下方的介质层110，形成多个互连沟槽30。互连沟槽30用于为形成互连线提供空间位置。
由前述可知，沿第一方向上，相邻的第一凹槽10之间、相邻的第二凹槽20之间的距离较小，第一凹槽10、第二凹槽20在头对头的位置处具有较小的距离，因此相邻的互连沟槽30在头对头的位置处能够实现更小的距离，从而有利于提高互连沟槽30的布局设计灵活度和自由度。
而且，本实施例中，通过先形成核心层120和位于核心层120侧壁的第一侧墙130，再形成牺牲层140，有利于使牺牲层140与核心层120之间满足设计最小间隔，相应使第二凹槽20与第一凹槽10之间在沿第二方向上的间距满足设计最小间隔，进而使互连沟槽30之间满足设计最小间隔。
此外，本实施例有利于提高第一凹槽10和第二凹槽20的图形精度，相应有利于使互连沟槽30具有较高的图形精度。
具体地，以填充层150、侧墙140以及抗刻蚀层31为掩膜，刻蚀第一凹槽10和第二凹槽20下方的刻蚀停止层115和介质层110，在介质层110中形成多个互连沟槽30。
本实施例中，采用干法刻蚀工艺，例如：各向异性的干法刻蚀工艺，刻蚀第一凹槽10和第二凹槽20下方的刻蚀停止层115和介质层110。各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，有利于提高图形传递的精度。
结合参考图38和图39，图38为俯视图，图39为图38中在c-c位置处的剖面图，在形成多个互连沟槽30后，半导体结构的形成方法还包括：在互连沟槽30中形成互连线160。
本实施例中形成的互连沟槽30在头对头的位置处能够实现更小的距离，相应地，互连线180在头对头的位置处也能够实现更小的距离，有利于提高互连线160在头对头的位置处的连线能力，还有利于提高互连线160的布局设计的自由度和灵活度。
而且，相邻的互连沟槽30在沿第二方向上的间距易于满足设计最小间隔，且互连沟槽30的图形精度较高，相应有利于使互连线160在第二方向上的间距满足设计最小间隔，还有利于提高互连线160的图形精度。
互连线160用于实现半导体结构与外部电路或其他互连结构的电连接。
本实施例中，互连线160的材料为铜。其他实施例中，互连线的材料还能够为钴、钨、铝等导电材料。
本实施例中，在形成互连沟槽30后，形成互连线160之前，半导体结构的形成方法还包括：去除填充层150、侧墙140、抗刻蚀层31以及刻蚀停止层115。去除填充层150、侧墙140、抗刻蚀层31以及刻蚀停止层115，从而使得互连线160能够仅形成在互连沟槽30中，避免互连线160还形成在互连沟槽30上方的第一凹槽10和第二凹槽20中，有利于减小互连线160的填充深度，进而降低互连线160的形成难度以及提高互连线160在互连沟槽30中的填充质量。
去除填充层150、侧墙140、抗刻蚀层31以及刻蚀停止层115的工艺包括湿法刻蚀和干法刻蚀中的一种或两种工艺。
相应地，本实施例中，形成互连线180的步骤包括：在介质层110上形成填充互连沟槽60的导电层(图未示)；去除高于介质层110顶面的导电层，位于互连沟槽30中的剩余导电层作为互连线160。
本实施例中，形成导电层的工艺包括原子层沉积工艺、物理气相沉积工艺、化学气相沉积工艺和电化学镀工艺中的一种或多种。本实施例中，采用化学机械研磨工艺，去除高于介质层110顶面的导电层。
图40至图47是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：
在图形化核心材料层之后，且在去除位于第一连接区的核心层之前，对图形化后的核心材料层进行离子掺杂。具体地，在图形化核心材料层之后，且在形成侧墙之前，进行离子掺杂。
以下结合附图对本实施例图形化核心材料层和进行离子掺杂的步骤进行详细说明。
参考图40和图41，图40为俯视图，图41为图40在c-c位置处的剖面图，图形化核心材料层，形成位于第一延伸区I的核心层230。
图形化核心材料层的工艺步骤与前述实施例相同，在此不再赘述。
参考图42至图47，对核心材料层进行离子掺杂，适于使第一间隔区的核心材料层的耐刻蚀度大于第一连接区的核心材料层的耐刻蚀度。
作为一种示例，对位于第一间隔区的核心材料层进行离子掺杂，适于增大核心材料层的耐刻蚀度。
本实施例中，在图形化核心材料层之后，且在去除第一连接区的核心层230之前，对位于第一间隔区且图形化后的核心材料层进行离子掺杂。具体地，在图形化核心材料层之后，且在形成侧墙之前，进行离子掺杂。
因此，本实施例中，对位于第一间隔区的核心层230进行离子掺杂，此处的核心材料层指的是图形化后的核心材料层，即指代核心层230。。相应地，对位于第一间隔区的核心层230进行离子掺杂后，核心层230位于第一间隔区的部分用于作为抗刻蚀层231，核心层230位于第一连接区的部分作为牺牲层232，也就是说，核心层230包括位于第一间隔区的抗刻蚀层231和位于第一连接区的牺牲层232。
本实施例中，进行离子掺杂的步骤包括：
如图42和图43所示，图42为俯视图，图43为图42在c-c位置处的剖面图，在介质层210上形成位于第一延伸区I和第二延伸区II的第一掩膜层221。
作为一种示例，后续对位于第一间隔区的核心材料层进行离子掺杂，适于增大核心材料层的耐刻蚀度。相应地，第一掩膜层221覆盖第一连接区且暴露出第一间隔区。
关于第一掩膜层221的具体描述可参考前述实施例中的相应描述，在此不再赘述。
如图44和图45所示，图44为俯视图，图45为图44在c-c位置处的剖面图，以第一掩膜层221为掩膜，对第一掩膜层221露出的核心材料层进行离子掺杂。
本实施例中，对位于第一间隔区的核心材料层进行离子掺杂，适于增大核心材料层的耐刻蚀度。具体地，对位于第一间隔区的核心层230进行离子掺杂。
进行离子掺杂的具体描述请参考前述实施例中的相应描述，在此不再赘述。
如图46和图47所示，图46为俯视图，图47为图46在c-c位置处的剖面图，去除第一掩膜层221。
去除第一掩膜层221的工艺与前述实施例相同，在此不再赘述。
需要说明的是，在其他实施例中，还能够在形成侧墙之后，且在形成填充层之前，进行离子掺杂；或者，在形成侧墙之后，且在形成填充层之前，进行离子掺杂；或者，在形成填充层之后，且在去除位于第一连接区的核心层之前，进行离子掺杂。
后续步骤与前述实施例相同，本实施例在此不再赘述。
对本实施例半导体结构的形成方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
相应的，本发明还提供一种半导体结构。参考图32和图33，示出了本发明半导体结构一实施例的结构示意图。其中，图32为俯视图，图33为图32在c-c位置处的剖面图。
所述半导体结构包括：基底100；位于基底100上的介质层110，介质层110包括沿第一方向延伸且沿第二方向间隔排布的第一延伸区I(如图13所示)和第二延伸区II(如图13所示)，第一延伸区I包括第一连接区a1(如图13所示)和沿第一方向位于第一连接区之间的第一间隔区b1(如图13所示)，第二延伸区II包括第二连接区a2(如图13所示)和沿第一方向位于第二连接区a2之间的第二间隔区b2(如图13所示)；分立于第一延伸区I的核心层130，其中，位于第一间隔区b1的核心层130中掺杂有离子，离子适于增大核心层130的耐刻蚀度，或者，位于第一连接区a1的核心层130中掺杂有离子，离子适于减小核心层130的耐刻蚀度；侧墙140，位于核心层130的侧壁上；填充层150，位于第二间隔区b2的介质层110上且填充于相邻侧墙140之间，填充层150与侧墙140以及第一间隔区b1的核心层130，用于作为刻蚀介质层110以形成互连沟槽的掩膜；第一凹槽10，位于第二连接区a2且沿第一方向位于相邻的填充层150之间。
后续去除第一连接区a1的核心层130形成第二凹槽；刻蚀第一凹槽10和第二凹槽下方的介质层110，形成多个互连沟槽。第一凹槽和第二凹槽用于定义互连沟槽的图形。
本发明实施例提供的半导体结构中，位于第一间隔区b1的核心层130中掺杂有离子，离子适于增大核心层130的耐刻蚀度，或者，位于第一连接区a1的核心层130中掺杂有离子，离子适于减小核心层130的耐刻蚀度；因此，第一间隔区b1的核心层130的耐刻蚀度，大于第一连接区a1的核心层130的耐刻蚀度，而且填充层150位于第二间隔区b2的介质层110上且填充于相邻侧墙140之间；其中，在第一间隔区b1或第一连接区a1的核心层130中掺杂离子的过程包括形成第一掩膜层，用于作为离子掺杂的掩膜，第一掩膜层相应定义第二凹槽的图形，形成填充层150的过程包括形成位于第二连接区a2的第二掩膜层，第二掩膜层相应定义第一凹槽的图形；本发明实施例分别利用第一掩膜层定义第一凹槽的图形、利用第二掩膜层定义第二凹槽的图形，从而有利于防止离子掺杂和形成填充层150的步骤相互影响，相应地，第一掩膜层和第二掩膜层都能够沿第二方向横跨第一延伸区I和第二延伸区II，有利于降低第一掩膜层和第二掩膜层的图案复杂度，第一掩膜层和第二掩膜层通过光刻工艺形成，这有利于降低形成第一掩膜层和第二掩膜层的光刻工艺的难度、增大光刻工艺的工艺窗口(例如：减小光学邻近效应)，进而提高互连沟槽的图形设计自由度和灵活度，使互连沟槽之间实现更小的间距以及在头对头(Tip to Tip)的位置处实现更小的距离。
而且，本发明实施例通过使第一间隔区b1的核心层130的耐刻蚀度大于第一连接区a1的核心层130的耐刻蚀度、以及设置位于第二间隔区b2的填充层150，填充层150和侧墙140、第一间隔区b1的核心层130用于作为刻蚀介质层110以形成互连沟槽的掩膜，也就是说，通过填充层150和侧墙140、第一间隔区b1的核心层130定义所需的互连沟槽的图形，使本发明实施例避免形成伪互连沟槽，后续在互连沟槽中形成互连线，相应使本发明实施例避免形成浮接(Floating)的互连线，从而有利于减小后段互连结构之间的寄生电容，进而有利于提升半导体结构的性能。
基底100用于为工艺制程提供工艺平台。
本实施例中，基底100中可以形成有晶体管、电容器等半导体器件，基底100中还可以形成有电阻结构、导电结构等功能结构。
后续形成的互连沟槽沿第一方向延伸。
介质层110为待图形化以形成目标图形的膜层。本实施例中，介质层110为金属层间介质层。后续图形化介质层110，在介质层110中形成多个互连沟槽，之后在互连沟槽中形成互连线，介质层110用于实现互连线之间的电隔离。
介质层110为单层或叠层结构。介质层110的材料为低k介质材料、超低k介质材料、氧化硅、氮化硅或氮氧化硅等。
核心层130用于为形成侧墙140提供支撑的作用。
核心层130的材料包括无定形硅、多晶硅、氧化硅或氮化硅。
第一间隔区b1的核心层130中掺杂有离子，离子适于增大核心层130的耐刻蚀度，或者，位于第一连接区a1的核心层130中掺杂有离子，离子适于减小核心层130的耐刻蚀度。因此，第一间隔区b1的核心层130的耐刻蚀度大于第一连接区a1的核心层130的耐刻蚀度，在后续去除第一连接区a1的核心层130的过程中，第一连接区a1的核心层130与第一间隔区b1的核心层130具有较大的刻蚀选择比，使得位于第一间隔区b1的核心层130能够被保留以作为刻蚀介质层110的掩膜。
作为一种示例，第一间隔区b1的核心层130中掺杂有离子，离子适于增大核心层130的耐刻蚀度。本实施例中，位于第一连接区a1的核心层130用于作为牺牲层32，位于第一间隔区b1的核心层130用于作为抗刻蚀层31，也就是说，核心层130包括位于第一间隔区b1的抗刻蚀层31和位于第一连接区a1的牺牲层32，且抗刻蚀层31的耐刻蚀度大于牺牲层32的耐刻蚀度。
抗刻蚀层31相应用于作为刻蚀介质层110的掩膜。
牺牲层32用于为形成第二凹槽占据空间。
本实施例中，第一间隔区b1的核心层130中掺杂的离子包括硼离子、磷离子和氩离子中的一种或多种。
半导体结构还包括：刻蚀停止层115，位于介质层110与核心层130之间、介质层110与侧墙140之间、填充层150与介质层110之间、以及核心层130、侧墙140和填充层150露出的介质层110上。
形成核心层130以及形成侧墙140、第一凹槽10和后续的第二凹槽均包括刻蚀工艺，刻蚀停止层115用于在这些刻蚀工艺中定义刻蚀停止的位置。作为一种示例，刻蚀停止层115为单层结构，刻蚀停止层115的材料为氮化硅。
位于核心层130的侧壁上的侧墙140为外侧墙，用于隔离核心层130和填充层150，从而后续去除牺牲层形成第二凹槽后，第一凹槽10和第二凹槽能够被侧墙140隔离，有利于使第一凹槽10和第二凹槽之间实现最小设计间隔，相应有利于使后续的互连沟槽之间实现设计最小间隔。
侧墙140选用与核心层130、介质层110以及填充层150具有刻蚀选择性的材料，侧墙140的材料包括氧化钛、氧化硅、氮化硅、碳化硅、碳氧化硅、氧化铝和无定形硅中的一种或多种。
填充层150用于作为后续图形化介质层110的掩膜。填充层150的材料包括含硅有机物(例如：Si-ARC)、氧化硅或金属氧化物。
后续图形化第一凹槽10和第二凹槽下方的介质层110，形成目标图形。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成介质层，所述介质层包括沿第一方向延伸且沿第二方向间隔排布的第一延伸区和第二延伸区，所述第一延伸区包括第一连接区和沿第一方向位于第一连接区之间的第一间隔区，所述第二延伸区包括第二连接区和沿第一方向位于第二连接区之间的第二间隔区；
在所述介质层上形成核心材料层，用于形成分立于所述第一延伸区的核心层；
图形化所述核心材料层，形成位于所述第一延伸区的核心层；
在所述核心层的侧壁上形成侧墙；
对所述核心材料层进行离子掺杂，适于使第一间隔区的核心材料层的耐刻蚀度大于第一连接区的核心材料层的耐刻蚀度；
在所述第二间隔区上形成填充于相邻侧墙之间的填充层，沿第一方向，相邻的所述填充层之间形成有位于第二连接区的第一凹槽；
在进行离子掺杂、以及形成所述核心层、侧墙和填充层后，去除位于所述第一连接区的核心层，形成位于所述第一连接区的第二凹槽，所述第二凹槽和第一凹槽沿第二方向间隔排列；
以所述填充层、侧墙以及位于所述第一间隔区的核心层为掩膜，刻蚀所述第一凹槽和第二凹槽下方的介质层，形成多个互连沟槽。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述核心材料层之后，且在图形化所述核心材料层之前，对所述的核心材料层进行离子掺杂。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，在图形化所述核心材料层之后，且在去除位于所述第一连接区的核心层之前，对图形化后的核心材料层进行离子掺杂。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，在图形化所述核心材料层之后，且在形成所述侧墙之前，进行所述离子掺杂；
或者，在形成所述侧墙之后，且在形成所述填充层之前，进行所述离子掺杂；
或者，在形成所述填充层之后，且在去除位于所述第一连接区的核心层之前，进行所述离子掺杂。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，进行所述离子掺杂的步骤包括：对位于所述第一间隔区的核心材料层进行离子掺杂，适于增大所述第一间隔区的核心材料层的耐刻蚀度；或者，对位于所述第一连接区的核心材料层进行离子掺杂，适于减小所述第一连接区的核心材料层的耐刻蚀度。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，进行所述离子掺杂的步骤包括：在所述介质层上形成位于所述第一延伸区和第二延伸区的第一掩膜层；以所述第一掩膜层为掩膜，对所述第一掩膜层露出的核心材料层进行离子掺杂；去除所述第一掩膜层。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述侧墙的步骤中，所述侧墙形成在所述核心层的顶面和侧壁、以及位于所述核心层之间的介质层上；
所述半导体结构的形成方法还包括：在形成所述侧墙之后，且在去除所述位于所述第一连接区的核心层之前，去除位于所述核心层的顶面上的所述侧墙，暴露出所述核心层的顶面。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，在形成所述侧墙之后，且在形成所述填充层之前，去除位于所述核心层的顶面上的所述侧墙；
所述半导体结构的形成方法还包括：在去除位于所述核心层的顶面上的所述侧墙的步骤中，去除位于所述核心层之间的介质层上的所述侧墙。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，在形成所述填充层之后，且在去除所述位于所述第一连接区的核心层之前，去除位于所述核心层的顶面上的所述侧墙；
形成所述填充层的步骤中，所述填充层覆盖位于所述第二间隔区的介质层上的所述侧墙；
在去除位于所述核心层的顶面上的所述侧墙的步骤中，还去除位于所述第二连接区的介质层上的所述侧墙。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，去除位于所述核心层的顶面上的所述侧墙的工艺包括各向异性的干法刻蚀工艺。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述填充层和第一凹槽的步骤包括：在所述第二连接区的介质层上形成填充于相邻所述侧墙之间的第二掩膜层，所述第二掩膜层暴露出位于所述第二间隔区的介质层；
在所述介质层上形成覆盖填充于所述第二掩膜层露出的所述侧墙侧壁之间的填充材料层，所述填充材料层还覆盖所述侧墙、核心层和第二掩膜层；
去除高于所述核心层顶面的所述填充材料层，位于所述第二间隔区的剩余填充材料层用于作为所述填充层；
去除所述第二掩膜层，形成所述第一凹槽。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述填充材料层的工艺包括原子层沉积工艺、化学气相沉积工艺和旋涂工艺中的一种或多种。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，形成填充材料层的步骤中，所述填充层的材料包括氧化硅或金属氧化物。
14.如权利要求5所述的半导体结构的形成方法，其特征在于，进行所述离子掺杂的步骤包括：对位于所述第一间隔区的核心材料层进行离子掺杂，适于增大所述第一间隔区的核心材料层的耐刻蚀度；对位于所述第一间隔区的核心材料层进行离子掺杂的掺杂离子包括硼离子、磷离子和氩离子中的一种或多种。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述核心材料层的材料包括无定形硅、多晶硅、氧化硅或氮化硅。
16.一种半导体结构，其特征在于，包括：
基底；
位于所述基底上的介质层，所述介质层包括沿第一方向延伸且沿第二方向间隔排布的第一延伸区和第二延伸区，所述第一延伸区包括第一连接区和沿第一方向位于第一连接区之间的第一间隔区，所述第二延伸区包括第二连接区和沿第一方向位于第二连接区之间的第二间隔区；
分立于所述第一延伸区的核心层，其中，位于所述第一间隔区的所述核心层中掺杂有离子，所述离子适于增大所述核心层的耐刻蚀度，或者，位于所述第一连接区的核心层中掺杂有离子，所述离子适于减小核心层的耐刻蚀度；
侧墙，位于所述核心层的侧壁上；
填充层，位于所述第二间隔区的介质层上且填充于相邻所述侧墙之间，所述填充层与侧墙以及第一间隔区的核心层，用于作为刻蚀所述介质层以形成互连沟槽的掩膜；
第一凹槽，位于所述第二连接区且沿所述第一方向位于相邻的所述填充层之间。
17.如权利要求16所述的半导体结构，其特征在于，所述填充层的材料包括含硅有机物、氧化硅或金属氧化物。
18.如权利要求16所述的半导体结构，其特征在于，位于所述第一间隔区的所述核心层中掺杂有离子，所述离子适于增大所述核心层的耐刻蚀度；
位于所述第一间隔区的所述核心层中掺杂的离子包括硼离子、磷离子和氩离子中的一种或多种。
19.如权利要求16所述的半导体结构，其特征在于，所述核心层的材料包括无定形硅、多晶硅、氧化硅或氮化硅。
CN202010526154.XA 2020-06-09 2020-06-09 半导体结构及其形成方法 Active CN113782488B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010526154.XA CN113782488B (zh) 2020-06-09 2020-06-09 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010526154.XA CN113782488B (zh) 2020-06-09 2020-06-09 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN113782488A CN113782488A (zh) 2021-12-10
CN113782488B true CN113782488B (zh) 2024-01-26

Family

ID=78835006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010526154.XA Active CN113782488B (zh) 2020-06-09 2020-06-09 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113782488B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140028762A (ko) * 2012-08-30 2014-03-10 에스케이하이닉스 주식회사 반도체장치 제조 방법
CN108389796A (zh) * 2017-02-03 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111199880A (zh) * 2018-11-16 2020-05-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545684B (zh) * 2017-09-22 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110739210B (zh) * 2018-07-18 2022-04-12 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140028762A (ko) * 2012-08-30 2014-03-10 에스케이하이닉스 주식회사 반도체장치 제조 방법
CN108389796A (zh) * 2017-02-03 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111199880A (zh) * 2018-11-16 2020-05-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和半导体器件

Also Published As

Publication number Publication date
CN113782488A (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
CN107993925B (zh) 一种自对准四重图形技术
CN112151608B (zh) 半导体结构及其形成方法
CN111524794A (zh) 半导体结构及其形成方法
CN113782487B (zh) 半导体结构及其形成方法
CN112713087B (zh) 半导体结构及其形成方法
CN111524855B (zh) 半导体结构及其形成方法
US11769672B2 (en) Semiconductor structure and forming method thereof
CN112951720B (zh) 半导体结构的形成方法、半导体器件
US11651964B2 (en) Semiconductor structure and forming method thereof
CN113782488B (zh) 半导体结构及其形成方法
CN112885714B (zh) 半导体结构及其形成方法
CN113823591B (zh) 半导体结构及其形成方法
CN112928057B (zh) 半导体结构及其形成方法
CN114639604A (zh) 半导体结构的形成方法
CN113948463B (zh) 半导体结构及其形成方法
CN113948461B (zh) 半导体结构的形成方法
CN113745151B (zh) 半导体结构及其形成方法
CN113745152B (zh) 半导体结构及其形成方法
CN113948462B (zh) 半导体结构及其形成方法
CN113097065B (zh) 半导体结构及其形成方法
CN114171451A (zh) 半导体结构及其形成方法
CN114823300A (zh) 半导体结构的形成方法
CN114664727A (zh) 半导体结构的形成方法
CN114639603A (zh) 半导体结构的形成方法
CN115206936A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant