CN112885714B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112885714B
CN112885714B CN201911203882.0A CN201911203882A CN112885714B CN 112885714 B CN112885714 B CN 112885714B CN 201911203882 A CN201911203882 A CN 201911203882A CN 112885714 B CN112885714 B CN 112885714B
Authority
CN
China
Prior art keywords
layer
core layer
mask
mask layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911203882.0A
Other languages
English (en)
Other versions
CN112885714A (zh
Inventor
王伟
苏波
孙林林
何其暘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201911203882.0A priority Critical patent/CN112885714B/zh
Priority to US16/863,289 priority patent/US11309184B2/en
Publication of CN112885714A publication Critical patent/CN112885714A/zh
Application granted granted Critical
Publication of CN112885714B publication Critical patent/CN112885714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有第一核心层、以及位于第一核心层上的第一掩膜层，第一掩膜层中形成有露出第一核心层的开口；形成覆盖第一掩膜层的第二核心层，第二核心层还填充满开口；形成贯穿第二核心层、第一掩膜层和第一核心层的第一沟槽，第一沟槽的侧壁暴露出开口中的第二核心层；在第一沟槽的侧壁上形成侧墙层；以侧墙层为掩膜，刻蚀去除第二核心层以及开口位置下方的第一核心层，形成贯穿第一核心层的第二沟槽，第二沟槽和第一沟槽之间被侧墙层隔离。本发明在第一掩膜层的保护作用下，增大了形成第二沟槽的工艺窗口。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体集成电路(integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。在集成电路发展过程中，通常功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何提高图形传递的精度成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，增大图形传递的工艺窗口。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有第一核心层、以及位于所述第一核心层上的第一掩膜层，所述第一掩膜层中形成有露出所述第一核心层的开口；形成覆盖所述第一掩膜层的第二核心层，所述第二核心层还填充满所述开口；形成贯穿所述第二核心层、第一掩膜层和第一核心层的第一沟槽，所述第一沟槽的侧壁暴露出所述开口中的第二核心层；在所述第一沟槽的侧壁形成侧墙层；以所述侧墙层为掩膜，刻蚀去除所述第二核心层、以及所述开口位置下方的所述第一核心层，形成贯穿所述第一核心层的第二沟槽，所述第二沟槽和第一沟槽之间被所述侧墙层隔离。
相应的，本发明实施例还提供一种半导体结构，包括：基底；第一核心层，位于所述基底上；第一掩膜层，位于所述第一核心层上，所述第一掩膜层中具有贯穿所述第一掩膜层的开口；第二核心层，覆盖所述第一掩膜层且填充满所述开口；第一沟槽，贯穿所述第二核心层、第一掩膜层和第一核心层；位于所述第一沟槽的侧壁且覆盖所述开口中第二核心层的朝向第一沟槽的侧壁。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例在第一核心层上形成具有开口的第一掩膜层后，形成覆盖第一掩膜层的第二核心层，所述第二核心层还填充满开口，所述第一掩膜层用于对第一核心层起到保护作用，所述开口用于定义后续第二沟槽的形状和位置；后续刻蚀去除第二核心层以及开口位置下方的第一核心层，形成贯穿第一核心层的第二沟槽后，能够使得第一掩膜层下方的第一核心层被保留，从而使第二沟槽和第一沟槽之间被侧墙层隔离；与采用掩膜(mask)以定义第二沟槽的位置的方案相比，在第一掩膜层的保护作用下，增大了形成第二沟槽的工艺窗口，从而增大了图形传递的工艺窗口，进而有利于提高图形传递的精度。
附图说明
图1至图21是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图22至图23是本发明半导体结构一实施例的结构示意图。
具体实施方式
由背景技术可知，在技术节点不断缩小的情况下，如何提高图形传递的精度成为了一种挑战，从而导致图形传递的工艺窗口越来越小。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有第一核心层、以及位于所述第一核心层上的第一掩膜层，所述第一掩膜层中形成有露出所述第一核心层的开口；形成覆盖所述第一掩膜层的第二核心层，所述第二核心层还填充满所述开口；形成贯穿所述第二核心层、第一掩膜层和第一核心层的第一沟槽，所述第一沟槽的侧壁暴露出所述开口中的第二核心层；在所述第一沟槽的侧壁形成侧墙层；以所述侧墙层为掩膜，刻蚀去除所述第二核心层、以及所述开口位置下方的所述第一核心层，形成贯穿所述第一核心层的第二沟槽，所述第二沟槽和第一沟槽之间被所述侧墙层隔离。本发明实施例中，刻蚀去除第二核心层以及开口位置下方的第一核心层，形成贯穿第一核心层的第二沟槽后，第一掩膜层下方的第一核心层被保留，从而使第二沟槽和第一沟槽之间被侧墙层隔离；与采用掩膜以定义第二沟槽的位置的方案相比，在第一掩膜层的保护作用下，增大了形成第二沟槽的工艺窗口，从而增大了图形传递的工艺窗口，进而有利于提高图形传递的精度。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图21是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图1，提供基底50，所述基底50上形成有第一核心层310、以及位于所述第一核心层310上的第一掩膜层320。
基底50用于为后续制程提供工艺平台。本实施例中，以形成半导体结构的方法应用于半导体制程中的后段(back end of line，BEOL)工艺为例，基底50包括衬底100以及位于衬底100上的介质层120，其中，衬底100内形成有若干导电结构(未图示)。
介质层120用于实现后段工艺中互连结构之间的电隔离。例如：介质层120可以为第一金属层间介质层，用于实现第一金属互连线(即M1 layer)之间的电隔离；其中，第一金属互连线指的是最靠近衬底100的互连结构。本实施例中，为了降低互连结构之间的寄生电容，从而减小RC延迟，介质层110的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)。
为此，本实施例中，基底50还包括位于介质层120表面的保护层130。保护层130用于保护介质层120，从而减小刻蚀介质层120之前的各制程对介质层120的损伤，例如，后续刻蚀介质层120上方的膜层时，保护层130的表面用于定义刻蚀停止的位置。本实施例中，保护层130的材料为氧化硅。
基底50还包括位于衬底100与介质层120之间的刻蚀停止层110，刻蚀停止层110的材料与介质层120的材料不同。刻蚀停止层110的材料可以为SiCN、SiC、SiN或BN，后续刻蚀介质层120以形成互连开口时，刻蚀停止层110表面用于定义刻蚀工艺的停止位置，以免刻蚀工艺对导电结构造成刻蚀损伤，且可以防止导电结构中的导电材料扩散至介质层120中。
后续对第一核心(mandrel)层310进行图形化后，图形化的第一核心层310用于为后续所形成的侧墙层提供支撑。后续还会去除第一核心层310，因此，第一核心层310的材料为易于被去除的材料，且去除第一核心层310的工艺对其下方膜层的损伤较小。本实施例中，第一核心层310的材料为无定型硅。在另一些实施例中，第一核心层的材料也可以为无定形碳。本实施例中，采用化学气相沉积工艺形成第一核心层310。在其他实施例中，还可以通过原子层沉积工艺形成所述第一核心层。
第一掩膜层320用于保护第一核心层310。为此，第一掩膜层320与第一核心层310的材料不同。第一掩膜层320的材料可以为氧化硅、氮化硅、氮氧化硅或碳氮氧化硅。第一核心层310的材料与第一掩膜层320的材料之间具有较高的刻蚀选择比。本实施例中，第一掩膜层320的材料为氧化硅。本实施例中，采用化学气相沉积工艺形成第一掩膜层320。在其他实施例中，还可以通过原子层沉积工艺形成所述第一掩膜层。
第一掩膜层320的厚度不宜过小，也不宜过大。如果第一掩膜层320的厚度过小，在后续的刻蚀工艺过程中，第一掩膜层320容易被过早地去除，从而降低第一掩膜层320对第一核心层310的保护作用；如果第一掩膜层320的厚度过大，相应会增加后续刻蚀第一掩膜层320以及去除第一掩膜层320的工艺难度，且还会造成工艺成本和工艺时间的浪费。为此，本实施例中，第一掩膜层320的厚度为
Figure BDA0002296519640000041
至/>
Figure BDA0002296519640000042
例如为/>
Figure BDA0002296519640000043
本实施例中，为了提高图形传递的精度，从而改善后续形成于介质层120中的互连开口的形貌，所述基底50和第一核心层310之间还形成有第二掩膜层210、以及位于第二掩膜层210上的第三掩膜层220，第二掩膜层210的耐刻蚀度大于第三掩膜层220的耐刻蚀度。在后续刻蚀第三掩膜层220时，第二掩膜层210用于起到刻蚀停止层的作用，从而提高刻蚀工艺的工艺窗口和轮廓控制。第二掩膜层210的材料为含氮的介电材料，从而提高第二掩膜层210的耐刻蚀度。本实施例中，所述第二掩膜层210的材料为氮化硅。
后续通过在第三掩膜层220中形成第一掩膜开口，进一步将第一掩膜开口的图形传递至第二掩膜层210中，并经由图形化的第二掩膜层210将图形传递至基底50中。本实施例中，第三掩膜层220的材料为氧化硅。氧化硅和氮化硅的刻蚀选择比较高，无定形硅和氧化硅的刻蚀选择比也较高。
本实施例中，第一掩膜层320和第三掩膜层220的材料相同。后续刻蚀第三掩膜层220时，第一掩膜层320暴露在刻蚀环境中，第一掩膜层320能够在刻蚀第三掩膜层220的过程中被去除，相应省去了去除第一掩膜层320的步骤，简化了工艺步骤。
参考图5，在所述第一掩膜层320中形成露出第一核心层310的开口321。
开口321用于定义后续形成于第一核心层310中的第二沟槽的位置、形状和尺寸，从而定义形成于介质层120中的互连开口的形状、尺寸和位置。其中，在第一掩膜层320的保护作用下，后续刻蚀开口321位置下方的第一核心层310时，第一掩膜层320下方的第一核心层310能够被保留，从而在第一核心层310中形成第二沟槽。
本实施例中，开口321的延伸方向为第一方向(如图4中X方向所示)，与第一方向相垂直的方向为第二方向(如图4中Y方向所示)，开口321的数量为多个，且多个开口321沿所述第二方向平行排列。
下面结合参考图2至图5，具体介绍形成所述开口321的步骤。
如图2和图3所示，图2是俯视图，图3是图2沿BB1割线的剖面图，在第一掩膜层320上形成第一图形层420，第一图形层420中形成有第一凹槽425。
第一凹槽425用于定义第一掩膜层320中待刻蚀的区域，从而定义形成于介质层120中的部分互连开口的形状、尺寸和位置。本实施例中，第一凹槽425沿第一方向(如图2中X方向所述)延伸，且沿第二方向(如图2中Y方向所示)平行排列。
本实施例中，第一图形层420的材料为光刻胶。为了提高第一凹槽425的形貌，在形成第一图形层420之前，还包括：在第一掩膜层320上形成第一平坦化层400；在第一平坦化层400上形成第一抗反射涂层410。
本实施例中，第一平坦化层400的材料为旋涂碳(spin on carbon，SOC)材料。在其他实施例中，第一平坦化层的材料还可以为ODL(organic dielectric layer，有机介电层)材料或DUO(deep UV light absorbing oxide，深紫外光吸收氧化层)材料。
本实施例中，第一抗反射涂层410为Si-ARC层，Si-ARC层有利于增有利于提高曝光均匀性，以保障图形转移的精度。
如图4和图5所示，图4是基于图2的俯视图，图5是图4沿BB1割线的剖面图，以第一图形层420(如图3所示)为掩膜，沿第一凹槽425(如图3所示)，依次刻蚀第一抗反射涂层410、第一平坦化层400和第一掩膜层320，在第一掩膜层320中形成开口321。
本实施例中，采用干法刻蚀工艺刻蚀第一掩膜层320，形成开口321，例如采用各向异性干法刻蚀工艺。各向异性干法刻蚀工艺具有各向异性的刻蚀特性，有利于提高开口321的形貌质量，使得开口321的尺寸和形成位置能够满足工艺需求。形成开口321后，还包括：去除第一图形层420、第一抗反射涂层410和第一平坦化层400。
需要说明的是，在上述图形化工艺过程中，仅形成开口321，这提高了光刻工艺和刻蚀工艺的工艺窗口。
结合参考图6和图7，图6是基于图4的俯视图，图7是图6沿BB1割线的剖面图，形成覆盖第一掩膜层320的第二核心层330，第二核心层330还填充满开口321(如图6所示)。为了便于图示，图6中的虚线框用于表示开口321的轮廓。
后续对第二核心层330进行图形化后，图形化的第二核心层330也用于为后续所形成的侧墙层提供支撑。
需要说明的是，后续制程还包括依次刻蚀第二核心层330、第一掩膜层320和第一核心层310的步骤、以及刻蚀去除第二核心层330的步骤，其中，在刻蚀第二核心层330时，第二核心层330的材料与第一掩膜层320的材料之间具有较高的刻蚀选择比，从而减小刻蚀第二核心层330的工艺对第一掩膜层320的损耗，以保证图形化的第一掩膜层320对第一核心层310的保护效果。本实施例中，在刻蚀第二核心层330时，第二核心层330与第一掩膜层320的刻蚀选择比大于或等于2:1。具体地，第二核心层330与第一掩膜层320的材料不同。而且，后续还会去除第二核心层330，因此，第二核心层330的材料为易于被去除的材料。
本实施例中，第二核心层330的材料为无定型硅，第二核心层330的材料和第一核心层310的材料相同，后续依次刻蚀第二核心层330、第一掩膜层320和第一核心层310时，便于采用相同的工艺条件刻蚀第二核心层330和第一核心层310，有利于降低工艺复杂度。在其他实施例中，所述第二核心层的材料也可以为无定形碳。
本实施例中，采用化学沉积工艺形成第二核心层330。通过选用化学沉积工艺，易于使第二核心层330填充满开口321，且使得第二核心层330的表面平坦度较高，从而提高后续图形传递的精度。
后续制程还包括形成贯穿第二核心层330、第一掩膜层320和第一核心层310的第一沟槽，本实施例中，第二核心层330覆盖第一掩膜层320，在形成第一沟槽的过程中，第二核心层330还能够对第一掩膜层320起到保护作用，降低第一掩膜层320受到损伤的概率，从而使第一掩膜层320的功能得到保障。
参考图11，形成贯穿第二核心层330、第一掩膜层320和第一核心层310的第一沟槽335，第一沟槽335的侧壁暴露出开口321(如图10所示)中的第二核心层330。
第一沟槽335用于定义第三掩膜层220中待刻蚀的部分区域，第一沟槽335还用于为侧墙层的形成提供空间位置。后续制程还包括：在第一沟槽335的侧壁形成侧墙层；以侧墙层为掩膜，刻蚀去除第二核心层330、以及开口321位置下方的第一核心层310，形成贯穿第一核心层310的第二沟槽，并使得第二沟槽和第一沟槽335之间被侧墙层隔离，第二沟槽也用于定义第三掩膜层220中待刻蚀的部分区域。通过将第一沟槽335和第二沟槽的图形传递至基底50中，从而在介质层120中形成互连开口。
本实施例中，第一沟槽335的数量为多个，且多个第一沟槽335沿第二方向(如图10中Y方向所示)平行排列。具体地，在第二方向上，第一沟槽335位于开口321的两侧，且第一沟槽335与开口321在基底50上的投影部分重叠，以满足集成电路的设计复杂度要求。在其他实施例中，根据集成电路的设计要求，在第二方向上，第一沟槽与开口在基底上的投影相邻接，也就是说，在第二方向上，第一沟槽的侧壁与邻近的开口侧壁相齐平。
下面结合参考图8至图11，具体介绍形成所述第一沟槽335的步骤。其中，为了便于图示，图8和图10中的虚线框用于表示开口321的轮廓。
结合参考图8和图9，图8是基于图6的俯视图，图9是图8沿BB1割线的剖面图，在第二核心层330上形成第二图形层450，第二图形层450内形成有第二凹槽455，第二凹槽455沿第一方向(如图8中X方向所示)延伸，且在第二方向上，第二凹槽455与开口321在基底上的投影部分重叠。
第二凹槽455用于定义第一沟槽的形貌、尺寸和形成位置。本实施例中，第二凹槽455的数量为多个，且多个第二凹槽455沿第二方向(如图8中Y方向所示)平行排列。
本实施例中，第二图形层450的材料为光刻胶。为了提高第二凹槽455的形貌，在形成第二图形层450之前，还包括：在第二核心层330上形成第二平坦化层430；在第二平坦化层430上形成第二抗反射涂层440。本实施例中，第二平坦化层430的材料为SOC材料，第二抗反射涂层440为Si-ARC层。
在其他实施例中，在第二方向上，第二凹槽与开口在基底上的投影相邻接，也就是说，在第二方向上，第二凹槽的侧壁与邻近的开口侧壁相齐平。
结合参考图10和图11，图10是基于图8的俯视图，图11是图10沿BB1割线的剖面图，以第二图形层450为掩膜，沿第二凹槽455依次刻蚀第二核心层330、第一掩膜层320和第一核心层310，形成贯穿第二核心层330、第一掩膜层320和第一核心层310的第一沟槽355，第一沟槽355的侧壁暴露出开口321中的第二核心层330。
本实施例中，采用干法刻蚀工艺依次刻蚀第二核心层330、第一掩膜层320和第一核心层310，例如采用各向异性干法刻蚀工艺。各向异性干法刻蚀工艺具有各向异性的刻蚀特性，有利于提高第一沟槽355的形貌质量，使得第一沟槽355的尺寸和形成位置能够满足工艺需求；而且，通过选用合适的刻蚀气体和参数，易于在同一刻蚀腔室中依次刻蚀第二核心层330、第一掩膜层320和第一核心层310，刻蚀工艺简单；此外，通过选用干法刻蚀工艺，易于控制刻蚀停止位置，以减小对第三掩膜层220的损伤。
需要说明的是，刻蚀第二核心层330、第一掩膜层320和第一核心层310之前，还包括：依次刻蚀第二抗反射涂层440和第二平坦化层430。形成第一沟槽335后，还包括：去除第二图形层450、第二抗反射涂层440和第二平坦化层430。
结合参考图12和图13，图12是基于图10的俯视图，图13是图12沿BB1割线的剖视图，在所述第一沟槽335的侧壁形成侧墙层500。为了便于图示，图12中的虚线框用于表示开口321的轮廓。
后续刻蚀去除第二核心层330、以及开口321位置下方的第一核心层310，形成贯穿第一核心层310的第二沟槽，通过侧墙层500，实现第二沟槽与第一沟槽335的隔离，防止第二沟槽与第一沟槽335出现贯通的问题，且使得相邻第二沟槽与第一沟槽335的间距满足设计最小间隔(designed minimum space)。此外，后续将第二沟槽与第一沟槽335的图形传递至第三掩膜层220中时，所述侧墙层500还用于作为刻蚀所述第三掩膜层220的掩膜。
为此，侧墙层500与第二核心层330的材料不同，侧墙层500与第一核心层310的材料不同，侧墙层500与第三掩膜层220的材料不同。侧墙层500的材料可以为氮化硅、氧化硅、氮氧化硅或碳化硅。本实施例中，第二核心层330和第一核心层310的材料均为无定形硅，第三掩膜层220的材料为氧化硅，因此，侧墙层500的材料为氮化硅。在后续去除第二核心层330、以及开口321位置下方的第一核心层310时，无定形硅与氮化硅具有较高的刻蚀选择比；在后续去除第一掩膜层320时，氧化硅与氮化硅也具有较高的刻蚀选择比。
具体地，形成侧墙层500的步骤包括：形成侧墙膜(图未示)，侧墙膜保形覆盖第一沟槽335的底部和侧壁、以及第二核心层330的顶部；去除第一沟槽335底部以及第二核心层330顶部的侧墙膜，保留第一沟槽335侧壁上的侧墙膜作为侧墙层500。
本实施例中，采用原子层沉积工艺形成侧墙膜。采用原子层沉积工艺形成的侧墙膜的厚度均匀性好，且侧墙膜具有良好的台阶覆盖能力，使得侧墙膜能够很好的覆盖第一沟槽335的底部拐角处。
本实施例中，采用无掩膜刻蚀工艺去除第一沟槽335底部以及第二核心层330顶部的侧墙膜。具体地，无掩膜刻蚀工艺为各向异性干法刻蚀，从而能够沿垂直于基底50表面的方向，去除第一沟槽335底部以及第二核心层330顶部的侧墙膜，并使得第一沟槽335侧壁上的侧墙膜被保留。后续刻蚀去除第二核心层330、以及开口321位置下方的第一核心层310，形成贯穿第一核心层310的第二沟槽后，部分区域的侧墙层500会单独作为刻蚀第三掩膜层220的掩膜，其他区域的侧墙层500与第一核心层310共同作为刻蚀第三掩膜层220的掩膜。
由于侧墙层500采用无掩膜刻蚀工艺形成，使得侧墙层500的宽度范围不受光刻工艺的影响，侧墙层500的宽度能够做的很小，从而使相邻第二沟槽与
第一沟槽335的间距满足设计最小间隔，且侧墙层500仍具有良好的位置精确度和形貌精确度，以避免现有的光刻工艺带来的对准误差问题。其中，根据相邻第二沟槽与第一沟槽335的间距目标值，合理设定侧墙层500的宽度。在一个实施例中，侧墙层500的宽度为
Figure BDA0002296519640000101
至/>
Figure BDA0002296519640000102
例如为/>
Figure BDA0002296519640000103
结合参考图14和图15，图14是基于图12的俯视图，图15是图14沿BB1割线的剖视图，以侧墙层500为掩膜，刻蚀去除第二核心层330(如图13所示)、以及开口321位置下方的第一核心层310，形成贯穿第一核心层310的第二沟槽325，第二沟槽325和第一沟槽335之间被侧墙层500隔离。
第二沟槽325用于定义第三掩膜层220中待刻蚀的部分区域。本实施例分别形成第一沟槽335和第二沟槽325，有利于提高形成第一沟槽335和第二沟槽325的工艺窗口(例如：改善光学邻近效应或缓解光刻工艺解析度的限制)，使第一沟槽335和第二沟槽325的图形精度得到保障，从而提高图形传递精度。
本实施例中，刻蚀去除第二核心层330、以及开口321位置下方的第一核心层310时，第二核心层330的被刻蚀速率大于侧墙层500的被刻蚀速率，第一核心层310的被刻蚀速率大于侧墙层500的被刻蚀速率，从而使得侧墙层500起到刻蚀掩膜的作用。
本实施例中，刻蚀去除第二核心层330、以及开口321位置下方的第一核心层310时，第二核心层330的被刻蚀速率大于第一掩膜层320的被刻蚀速率，第一核心层310的被刻蚀速率大于第一掩膜层320的被刻蚀速率。在第一掩膜层320的保护作用下，使得第一掩膜层320下方的第一核心层310被保留，从而形成第二沟槽325；在第一掩膜层320的保护作用下，增大了形成第二沟槽325的工艺窗口，从而增大图形传递的工艺窗口，进而提高图形传递的精度。
本实施例中，采用无掩膜层刻蚀工艺刻蚀去除第二核心层330、以及开口321位置下方的第一核心层310，因此，第二沟槽325的形成工艺不受光刻工艺的影响，显著增大了形成第二沟槽325的工艺窗口。其中，被第一掩膜层320所覆盖的第一核心层310不会被去除，因此，形成于第一掩膜层320中的开口321(如图4所示)以及侧墙层500限定了第二沟槽325的形状、尺寸和位置。
本实施例中，采用湿法刻蚀工艺刻蚀去除第二核心层330、以及开口321位置下方的第一核心层310。湿法刻蚀工艺是通过化学反应的方式，去除第二核心层330和第一核心层310，有利于减小对第一沟槽335露出的膜层(例如：第三掩膜层220)造成的损伤；而且，通过选用湿法刻蚀工艺，易于实现各膜层之间的高刻蚀选择比。
第一沟槽335的侧壁上形成有侧墙层500，侧墙层500覆盖第一核心层310的侧壁，第一掩膜层320覆盖部分第一核心层310的顶部，因此，侧墙层500和第一掩膜层320包覆部分区域的第一核心层310，从而对侧墙层500和第一掩膜层320所包覆的第一核心层310起到保护作用，显著减小了湿法刻蚀工艺对侧墙层500和第一掩膜层320所包覆的第一核心层310的损耗。而且，侧墙层500实现了第二沟槽325和第一沟槽335的隔离。
结合参考图16和图17，图16是基于图14的俯视图，图17是图16沿BB1割线的剖视图，形成第二沟槽325后，还包括：以侧墙层500和第一核心层310为掩膜，刻蚀第一沟槽335和第二沟槽325底部的第三掩膜层220，在第三掩膜层220中形成第一掩膜开口225。
其中，为了便于图示，图17中采用虚线表示第一掩膜开口225所在的空间。
第一掩膜开口225用于定义形成于介质层120中的互连开口的形状、尺寸和位置。本实施例中，采用干法刻蚀工艺，刻蚀第一沟槽335和第二沟槽325底部的第三掩膜层220，例如采用各向异性干法刻蚀工艺。
需要说明的是，第三掩膜层220和第一掩膜层320(如图15所示)的材料相同，在刻蚀第三掩膜层220的过程中，第一掩膜层320相应被去除。因此，后续无需进行去除第一掩膜层320的步骤。
形成第一掩膜开口225后，去除侧墙层500和第一核心层310。本实施例中，采用湿法刻蚀工艺去除侧墙层500和第一核心层310，易于将侧墙层500和第一核心层310去除干净。侧墙层500的材料为氮化硅，去除侧墙层500时，湿法刻蚀工艺所采用的刻蚀溶液为磷酸溶液。第一核心层310的材料为无定形硅，湿法刻蚀工艺所采用的刻蚀溶液为Cl2和HBr的混合溶液或TMAH溶液。
结合参考图18和图19，图18是基于图16的俯视图，图19是图18沿BB1割线的剖视图，以第三掩膜层220为掩膜，刻蚀第一掩膜开口225(如图17所示)底部的第二掩膜层210，在第二掩膜层210中形成第二掩膜开口211。
图形化的第二掩膜层210用于作为后续刻蚀介质层120的掩膜。本实施例中，采用干法刻蚀工艺(例如各向异性的干法刻蚀工艺)，刻蚀第二掩膜层210。
参考图20，图20是基于图19的剖面图，刻蚀第一沟槽335和第二沟槽325底部的介质层120，在介质层120中形成互连开口125。
其中，为了便于图示，图20中采用虚线表示互连开口125所在的空间。
第二沟槽325(如图16所示)和第一沟槽335(如图16所示)的图形传递至所述介质层120中，形成互连开口125。由前述分析可知，通过形成第一掩膜层320(如图15所示)，增大了形成第二沟槽325的工艺窗口，这相应提高了第二沟槽325的图形精度，从而提高了互连开口125的图形精度。
具体地，以图形化的第二掩膜层210为掩膜，沿第二掩膜开口211刻蚀所述保护层130和介质层120，暴露出刻蚀停止层110表面；接着，刻蚀刻蚀停止层110，直至暴露出衬底100中的导电结构(图未示)表面。本实施例中，采用干法刻蚀工艺进行刻蚀，以形成互连开口125。
本实施例中，形成互连开口125后，还包括：去除第二掩膜层210。
参考图21，图21是基于图20的俯视图，向所述互连开口125内填充导电材料，形成互连结构150。
互连开口125的图形精度较高，使得互连结构150的形貌和布局满足设计需求，且有利于提高互连结构150性能。本实施例中，互连结构150为后段工艺中的金属互连线，互连结构150与导电结构(图未示)电连接。其中，形成互连结构150的制程通常包括对导电材料进行平坦化处理的步骤，保护层130在平坦化处理的过程中被去除。
相应的，本发明实施例还提供一种半导体结构。结合参考图22和图23，示出了本发明半导体结构一实施例的结构示意图，图22是俯视图，图23是图22沿CC1割线的剖面图。其中，为了便于图示，图22中的虚线框用于表示开口的轮廓。
所述半导体结构包括：基底60；第一核心层810，位于所述基底60上；第一掩膜层820，位于所述第一核心层810上，所述第一掩膜层820具有贯穿所述第一掩膜层820的开口821(如图22所示)；第二核心层830，覆盖所述第一掩膜层820且填充于开口821；第一沟槽835，贯穿所述第二核心层830、第一掩膜层820和第一核心层821；侧墙层900，位于所述第一沟槽835的侧壁且覆盖所述开口821中第二核心层830的朝向第一沟槽835的侧壁。
本实施例中，基底60包括衬底600以及位于衬底600上的介质层620。衬底600内形成有若干导电结构(未图示)。介质层620用于形成互连开口，从而实现后段工艺中互连结构之间的电隔离。介质层620的材料为低k介质材料或超低k介质材料。为此，基底60还包括位于介质层620表面的保护层630。保护层630用于保护介质层620。本实施例中，保护层130的材料为氧化硅。
基底60还包括位于衬底600与介质层620之间的刻蚀停止层610，刻蚀停止层610的材料与介质层620的材料不同。刻蚀停止层610的材料可以为SiCN、SiC、SiN或BN。
第一核心层810和第二核心层830均用于为侧墙层900提供支撑。本实施例中，第一核心层810的材料为无定型硅，第二核心层830的材料为无定型硅。在另一些实施例中，第一核心层的材料也可以为无定形碳，第二核心层的材料也可以为无定形碳。
第一沟槽835贯穿第二核心层830、第一掩膜层820和第一核心层810，通过使第二核心层830的材料和第一核心层810的材料相同，在形成第一沟槽835时，便于采用相同的工艺条件刻蚀第二核心层330和第一核心层310，有利于降低工艺复杂度。
第一掩膜层820用于保护第一核心层810。具体地，第一掩膜层820中形成有露出第一核心层310的开口821，在开口821的位置处，第一核心层310和第二核心层330相接触，在其他位置处，第一掩膜层820位于第二核心层330和部分第一核心层310之间。在第一掩膜层820的保护作用下，后续能够去除
第二核心层830以及开口821位置下方的第一核心层810，并使得第一掩膜层820下方的第一核心层810被保留，从而能够形成第二沟槽，且使得第二沟槽和第一沟槽835之间被侧墙层900隔离；在第一掩膜层820的保护作用下，增大了形成第二沟槽的工艺窗口，有利于提高图形传递的精度。
为此，第一掩膜层820与第一核心层810的材料不同，第一掩膜层320与第二核心层330的材料不同，第一掩膜层320的材料可以为氧化硅、氮化硅、氮氧化硅或碳氮氧化硅。在刻蚀第一核心层810的过程中，第一核心层810的材料与第一掩膜层720的材料之间具有较高的刻蚀选择比，在刻蚀第二核心层830的过程中，第二核心层830的材料与第一掩膜层720的材料之间具有较高的刻蚀选择比，使得第一掩膜层320对第一核心层310的保护作用得到保障。本实施例中，所述第一掩膜层820的材料为氧化硅。
第一掩膜层820的厚度不宜过小，也不宜过大。如果第一掩膜层820的厚度过小，在形成第二沟槽的刻蚀工艺过程中，第一掩膜层820容易被过早地去除，从而降低图形传递的精度；如果第一掩膜层820的厚度过大，相应会增加刻蚀第一掩膜层820以及去除第一掩膜层820的工艺难度。本实施例中，第一掩膜层820的厚度为
Figure BDA0002296519640000141
至/>
Figure BDA0002296519640000142
例如为
Figure BDA0002296519640000143
本实施例中，为了提高图形传递的精度，从而改善后续形成于介质层620中的互连开口的形貌，所述半导体结构还包括：第二掩膜层710，位于基底60和第一核心层810之间；第三掩膜层720，位于第二掩膜层710和第一核心层810之间；其中，第二掩膜层710的耐刻蚀度大于第三掩膜层720的耐刻蚀度。
在后续刻蚀第三掩膜层720时，第二掩膜层710起到刻蚀停止层的作用，从而提高刻蚀工艺的工艺窗口和轮廓控制。第二掩膜层710的材料为含氮的介电材料，从而提高第二掩膜层710的耐刻蚀度。本实施例中，第二掩膜层710的材料为氮化硅。
第三掩膜层720作为图形化基底60的掩膜，后续通过对第三掩膜层720进行图形化，进一步将第三掩膜层720中的图形传递至第二掩膜层710中，并经由图形化的第二掩膜层710将图形传递至基底60中。本实施例中，第三掩膜层720的材料为氧化硅。氧化硅和氮化硅的刻蚀选择比较高，无定形硅和氧化硅的刻蚀选择比也较高。其中，第一掩膜层820和第三掩膜层720的材料相同。后续形成第二沟槽后，还会刻蚀第一沟槽835和第二沟槽底部的第三掩膜层720，刻蚀第三掩膜层720时，第一掩膜层820暴露在刻蚀环境中，因此，第一掩膜层820能够在刻蚀第三掩膜层720的过程中被去除，相应省去了去除第一掩膜层820的步骤，简化了工艺步骤。
开口821用于定义第二沟槽的位置、形状和尺寸，以定义介质层620中的互连开口的形状、位置和尺寸。本实施例中，开口821的延伸方向为第一方向(如图22中X方向所示)，与第一方向相垂直的方向为第二方向(如图22中Y方向所示)；开口821的数量为多个，且多个开口821沿第二方向平行排列。
第一沟槽835用于定义第三掩膜层720中待刻蚀的部分区域，从而定义介质层620中的互连开口的形状、位置和尺寸。此外，第一沟槽835还用于为侧墙层900的形成提供空间位置。本实施例中，在第二方向上，第一沟槽835与开口821在基底60上的投影部分重叠，从而减小相邻第一沟槽835和第二沟槽的间距，并满足集成电路的设计复杂度要求。在其他实施例中，根据集成电路的设计要求，第一沟槽与开口在基底上的投影相邻接。
侧墙层900用于实现第二沟槽与第一沟槽835的隔离，防止第二沟槽与第一沟槽835出现贯通的问题，而且，使得相邻第二沟槽与第一沟槽835的间距满足设计最小间隔。此外，后续将第二沟槽与第一沟槽835的图形传递至第三掩膜层720中时，侧墙层900还用于作为刻蚀第三掩膜层720的掩膜。
为此，侧墙层900与第二核心层830的材料不同，侧墙层900与第一核心层810的材料不同，侧墙层900与第三掩膜层820的材料不同。侧墙层900的材料可以为氮化硅、氧化硅、氮氧化硅或碳化硅。本实施例中，第二核心层830和第一核心层810的材料均为无定形硅，第三掩膜层820的材料为氧化硅，因此，侧墙层900的材料为氮化硅。在后续去除第二核心层330、以及开口321位置下方的第一核心层310时，无定形硅与氮化硅具有较高的刻蚀选择比；在后续去除第一掩膜层320时，氧化硅与氮化硅也具有较高的刻蚀选择比。
本实施例所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有第一核心层、以及位于所述第一核心层上的第一掩膜层，所述第一掩膜层中形成有露出所述第一核心层的开口；
形成覆盖所述第一掩膜层的第二核心层，所述第二核心层还填充满所述开口；
形成贯穿所述第二核心层、第一掩膜层和第一核心层的第一沟槽，所述第一沟槽的侧壁暴露出所述开口中的第二核心层；
在所述第一沟槽的侧壁形成侧墙层；
以所述侧墙层为掩膜，刻蚀去除所述第二核心层、以及所述开口位置下方的所述第一核心层，形成贯穿所述第一核心层的第二沟槽，所述第二沟槽和第一沟槽之间被所述侧墙层隔离。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底和第一核心层之间还形成有第二掩膜层、以及位于所述第二掩膜层上的第三掩膜层，所述第二掩膜层的耐刻蚀度大于所述第三掩膜层的耐刻蚀度；
形成所述第二沟槽后，所述半导体结构的形成方法还包括：
以所述侧墙层和所述第一核心层为掩膜，刻蚀所述第一沟槽和第二沟槽底部的第三掩膜层，在所述第三掩膜层中形成第一掩膜开口；
形成所述第一掩膜开口后，去除所述侧墙层和所述第一核心层；
去除所述侧墙层和所述第一核心层后，以所述第三掩膜层为掩膜，刻蚀所述第一掩膜开口底部的第二掩膜层，在所述第二掩膜层中形成第二掩膜开口。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一掩膜层中形成露出所述第一核心层的开口的步骤包括：在所述第一掩膜层上形成第一图形层，所述第一图形层中形成有第一凹槽；
以所述第一图形层为掩膜，沿所述第一凹槽刻蚀所述第一掩膜层；
去除所述第一图形层。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述开口的延伸方向为第一方向，与所述第一方向相垂直的方向为第二方向；
形成所述第一沟槽的步骤包括：在所述第二核心层上形成第二图形层，所述第二图形层内形成有第二凹槽，所述第二凹槽沿所述第一方向延伸，且在所述第二方向上，所述第二凹槽与所述开口在所述基底上的投影相邻接或部分重叠；
以所述第二图形层为掩膜，沿所述第二凹槽依次刻蚀所述第二核心层、第一掩膜层和第一核心层；
去除所述第二图形层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一核心层的材料为无定形硅或或无定型碳，所述第二核心层的材料为无定形硅或或无定型碳，所述第一掩膜层的材料为氧化硅、氮化硅、氮氧化硅或碳氮氧化硅。
6.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一掩膜层和第三掩膜层的材料相同。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜层的步骤中，所述第一掩膜层的厚度为
Figure QLYQS_1
至/>
Figure QLYQS_2
8.如权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺刻蚀所述第一掩膜层，形成所述开口。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺依次刻蚀所述第二核心层、第一掩膜层和第一核心层，形成所述第一沟槽。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺，刻蚀去除所述第二核心层、以及所述开口位置下方的所述第一核心层。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，采用化学气相沉积工艺，形成所述第二核心层。
12.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述基底包括衬底以及位于所述衬底上的介质层；
所述形成方法还包括：刻蚀所述第一沟槽和第二沟槽底部的所述介质层，在所述介质层中形成互连开口；填充所述互连开口，形成互连结构。
13.一种半导体结构，其特征在于，包括：
基底；
第一核心层，位于所述基底上；
第一掩膜层，位于所述第一核心层上，所述第一掩膜层中具有贯穿所述第一掩膜层的开口；
第二核心层，覆盖所述第一掩膜层且填充满所述开口；
第一沟槽，贯穿所述第二核心层、第一掩膜层和第一核心层；
侧墙层，位于所述第一沟槽的侧壁且覆盖所述开口中第二核心层的朝向第一沟槽的侧壁。
14.如权利要求13所述的半导体结构，其特征在于，所述半导体结构还包括：
第二掩膜层，位于所述基底和第一核心层之间；
第三掩膜层，位于所述第二掩膜层和第一核心层之间；
其中，所述第二掩膜层的耐刻蚀度大于所述第三掩膜层的耐刻蚀。
15.如权利要求13所述的半导体结构，其特征在于，所述开口的延伸方向为第一方向，与所述第一方向相垂直的方向为第二方向；
在所述第二方向上，所述第一沟槽与所述开口在所述基底上的投影相邻接或部分重叠。
16.如权利要求13所述的半导体结构，其特征在于，所述第一核心层的材料为无定形硅或或无定型碳，所述第二核心层的材料为无定形硅或或无定型碳，所述第一掩膜层的材料为氧化硅、氮化硅、氮氧化硅或碳氮氧化硅。
17.如权利要求14所述的半导体结构，其特征在于，所述第一掩膜层和第三掩膜层的材料相同。
18.如权利要求13所述的半导体结构，其特征在于，所述第一掩膜层的厚度为
Figure QLYQS_3
至
Figure QLYQS_4
19.如权利要求13所述的半导体结构，其特征在于，所述基底包括衬底以及位于所述衬底上的介质层。
CN201911203882.0A 2019-11-29 2019-11-29 半导体结构及其形成方法 Active CN112885714B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911203882.0A CN112885714B (zh) 2019-11-29 2019-11-29 半导体结构及其形成方法
US16/863,289 US11309184B2 (en) 2019-11-29 2020-04-30 Semiconductor structure and formation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911203882.0A CN112885714B (zh) 2019-11-29 2019-11-29 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN112885714A CN112885714A (zh) 2021-06-01
CN112885714B true CN112885714B (zh) 2023-06-06

Family

ID=76038822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911203882.0A Active CN112885714B (zh) 2019-11-29 2019-11-29 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US11309184B2 (zh)
CN (1) CN112885714B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220102200A1 (en) * 2020-09-30 2022-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning material including carbon-containing layer and method for semiconductor device fabrication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110112728A (ko) * 2010-04-07 2011-10-13 주식회사 하이닉스반도체 스페이서 패터닝을 이용한 반도체소자의 미세패턴 형성방법
CN109545684A (zh) * 2017-09-22 2019-03-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511338B (zh) * 2017-02-27 2020-11-10 Imec 非营利协会 一种在介电层中限定用于导电路径的图案的方法
US9911652B1 (en) * 2017-03-29 2018-03-06 International Business Machines Corporation Forming self-aligned vias and air-gaps in semiconductor fabrication
CN109755107B (zh) * 2017-11-07 2020-09-29 联华电子股份有限公司 自对准双重图案方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110112728A (ko) * 2010-04-07 2011-10-13 주식회사 하이닉스반도체 스페이서 패터닝을 이용한 반도체소자의 미세패턴 형성방법
CN109545684A (zh) * 2017-09-22 2019-03-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20210166943A1 (en) 2021-06-03
US11309184B2 (en) 2022-04-19
CN112885714A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
CN112151608B (zh) 半导体结构及其形成方法
CN113782487B (zh) 半导体结构及其形成方法
CN111524794A (zh) 半导体结构及其形成方法
CN112768344B (zh) 半导体结构及其形成方法
US10991596B2 (en) Semiconductor structure and method for forming same
US11769672B2 (en) Semiconductor structure and forming method thereof
CN112885714B (zh) 半导体结构及其形成方法
CN112951720B (zh) 半导体结构的形成方法、半导体器件
CN112928057B (zh) 半导体结构及其形成方法
CN112018034B (zh) 半导体结构及其形成方法
CN114373713A (zh) 半导体结构及其形成方法
CN113948462B (zh) 半导体结构及其形成方法
CN113745151B (zh) 半导体结构及其形成方法
CN113948463B (zh) 半导体结构及其形成方法
CN113948461B (zh) 半导体结构的形成方法
CN113782488B (zh) 半导体结构及其形成方法
CN113745152B (zh) 半导体结构及其形成方法
CN114171451A (zh) 半导体结构及其形成方法
CN115346913A (zh) 半导体结构的形成方法
CN115132571A (zh) 半导体结构的形成方法
CN113097060A (zh) 半导体结构及其形成方法
CN117672820A (zh) 半导体结构的形成方法
CN114823291A (zh) 半导体结构的形成方法
CN113675137A (zh) 半导体结构的形成方法
CN117198986A (zh) 一种半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant