CN114815954A - 一种预稳压的零电流损耗单管栅控电路 - Google Patents

一种预稳压的零电流损耗单管栅控电路 Download PDF

Info

Publication number
CN114815954A
CN114815954A CN202210417802.7A CN202210417802A CN114815954A CN 114815954 A CN114815954 A CN 114815954A CN 202210417802 A CN202210417802 A CN 202210417802A CN 114815954 A CN114815954 A CN 114815954A
Authority
CN
China
Prior art keywords
voltage
mosfet device
current
end circuit
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210417802.7A
Other languages
English (en)
Other versions
CN114815954B (zh
Inventor
柴常春
陈柯旭
宋博奇
李福星
秦英朔
孟祥瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202210417802.7A priority Critical patent/CN114815954B/zh
Publication of CN114815954A publication Critical patent/CN114815954A/zh
Application granted granted Critical
Publication of CN114815954B publication Critical patent/CN114815954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种预稳压的零电流损耗单管栅控电路，包括：后端电路和与所述后端电路电连接的一个MOSFET器件；所述MOSFET器件的阈值电压为零限值；采用所述MOSFET器件的栅电压控制进行预稳压为所述后端电路提供预稳压电位。本发明仅仅使用一个阈值电压为零限值的MOSFET器件或者耗尽型的MOSFET器件就可以实现预稳压，分别使用正栅电压控制与背栅电压控制实现预稳压，预稳压部分不引入额外的电流支路，其上所消耗电流为***本身固有电流损耗，没有额外的电流损耗，且大幅度提升基准电压的PSRR特性，实现良好的预稳压效果；单个器件实现电路最小化，最小化芯片面积；不涉及稳定性问题，设计更加简单，应用范围较广，可以应用在高压预稳压集成电路设计等领域。

Description

一种预稳压的零电流损耗单管栅控电路
技术领域
本发明属于模拟集成电路技术领域，具体涉及一种预稳压的零电流损耗单管栅控电路。
背景技术
随着目前集成电路的发展，对于产品各方面的性能提出了更高的要求，尤其在对电源电压进行预稳压的基准电压、基准电流、高压预稳压等集成电路领域。其中基准电压与基准电流领域的芯片需要预稳压提高输出基准的PSRR特性与线性调整率特性，高压应用芯片需要预稳压来保护内部电路不被高压击穿。目前预稳压技术整体的发展方向是低压、低功耗、高效率、高精度等，不过目前已有的预稳压技术在功耗、面积与稳定性等方面存在严重的缺陷。
目前已有的预稳压技术整体分为悬浮地技术和负反馈技术以及LDO(低压差线性稳压器)技术等。悬浮地技术主要应用于高压预稳压方面，利用额外的MOS二极管接法支路创造一个与电源电压无关的电压范围提供给后端电路，但是其最大的缺点就是额外的支路电流损耗且应用范围狭隘；
负反馈技术与LDO技术利用负反馈原理对电源电压进行预稳压应用范围更为广泛，无论是基准电压，基准电流还是高压预稳压方面均可以应用。但是过程中不可避免的涉及到环路稳定性设计需要电容补偿不仅增加了设计难度，而且还会增加额外的芯片面积，同时相较于悬浮地技术，这两种技术所消耗的电流支路更多，电流的损耗也更大。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种预稳压的零电流损耗单管栅控电路。本发明要解决的技术问题通过以下技术方案实现：
一种预稳压的零电流损耗单管栅控电路，包括：后端电路和与所述后端电路电连接的一个MOSFET器件；
所述MOSFET器件的阈值电压为零限值或者所述MOSFET器件为耗尽型；
采用所述MOSFET器件的栅电压控制进行预稳压为所述后端电路提供预稳压电位。
在本发明的一个实施例中，所述MOSFET器件为N型MOSFET器件；
所述采用所述MOSFET器件的栅电压控制进行预稳压为所述后端电路提供预稳压电位，包括：采用所述MOSFET器件的栅电压控制对电源电压进行预稳压为所述后端电路提供预稳压输入电位。
在本发明的一个实施例中，所述MOSFET器件的栅极连接所述后端电路的产生的固定偏置电位，源极与衬底相连并连接至所述后端电路的输入端，漏极连接电源电压；
采用所述后端电路的电流对所述MOSFET器件进行偏置，当所述MOSFET器件的的栅极电压和偏置电流保持不变时，以确定所述MOSFET器件的栅极和源极的电压差，输出所述预稳压输入电位实现正栅控制预稳压。
在本发明的一个实施例中，所述MOSFET器件的栅极和源极相连并连接至所述后端电路的输入端，衬底连接地电位，漏极连接电源电压；
采用所述后端电路的电流对所述MOSFET器件进行偏置，当所述MOSFET器件的栅极和源极的电压差以及偏置电流保持不变时，以确定所述MOSFET器件的源极和衬底的电势差，输出所述预稳压输入电位实现背栅控制预稳压。
在本发明的一个实施例中，所述MOSFET器件为P型MOSFET器件；
所述采用所述MOSFET器件的栅电压控制进行预稳压为所述后端电路提供预稳压电位，包括：采用所述MOSFET器件的栅电压控制对地电位进行预稳压为所述后端电路提供预稳压地电位。
在本发明的一个实施例中，所述MOSFET器件的栅极连接所述后端电路的产生的固定偏置电位，源极与衬底相连并连接所述后端电路的预稳压地电位，漏极连接所述地电位；
采用所述后端电路的电流对所述MOSFET器件进行偏置，当所述MOSFET器件的栅极电压和偏置电流保持不变时，输出所述预稳压地电位实现正栅控制预稳压。
在本发明的一个实施例中，所述MOSFET器件的栅极和源极相连并连接所述后端电路的预稳压地电位，衬底连接电源电压，漏极连接所述地电位；
采用所述后端电路的电流对所述MOSFET器件进行偏置，当所述MOSFET器件的栅极电压和偏置电流保持不变时，以确定源极和衬底的电势差，输出所述预稳压地电位实现背栅控制预稳压。
在本发明的一个实施例中，所述N型MOSFET器件为Native MOSFET器件或耗尽型MOSFET器件。
在本发明的一个实施例中，所述P型MOSFET器件的阈值电压等于0或为耗尽型MOSFET器件。
本发明的有益效果：
本发明仅仅使用一个阈值电压为零限值的MOSFET器件就可以实现预稳压，分别使用正栅电压控制与背栅电压控制实现预稳压，预稳压部分不引入额外的电流支路，其上所消耗电流为***本身固有电流损耗，没有额外的电流损耗，且大幅度提升基准电压的PSRR特性，实现良好的预稳压效果；单个器件实现电路最小化，最小化芯片面积；不涉及稳定性问题，设计更加简单，应用范围较广，可以应用在高压预稳压集成电路设计等领域。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1为本发明实施例提供的一种预稳压的零电流损耗单管栅控电路的后端电路结构示意图：
图2为本发明实施例提供的一种采用单管N型MOSFET器件正栅控电路的结构示意图：
图3为本发明实施例提供的一种采用单管N型Native MOSFET器件正栅控电路的结构示意图；
图4为本发明实施例提供的一种采用单管N型MOSFET器件背栅控电路的结构示意图；
图5为本发明实施例提供的一种采用单管N型Native MOSFET器件背栅控电路的结构示意图；
图6为加入N型MOSFET器件单管正栅零电流损耗的预稳压后与不加预稳压情况时基准电压VREF的PSRR对比结果分析图；
图7为加入N型MOSFET器件单管背栅零电流损耗的预稳压后与不加预稳压情况时基准电压VREF的PSRR对比结果分析图；
图8为本发明实施例提供的采用单管P型MOSFET器件正栅控电路的结构示意图；
图9为本发明实施例提供的采用单管P型MOSFET器件背栅控电路的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
一种预稳压的零电流损耗单管栅控电路，包括：后端电路和与后端电路电连接的一个MOSFET器件。MOSFET器件的阈值电压为零限值或者MOSFET器件为耗尽型。采用MOSFET器件的栅电压控制进行预稳压为后端电路提供预稳压电位。其中，零限值为等于0或接近0的正值或负值。后端电路即为需要预稳压供电的电路部分。
本实施例中，仅仅使用一个阈值电压为零限值的MOSFET器件或者耗尽型MOSFET器件就可以实现预稳压，分别使用正栅电压控制与背栅电压控制实现预稳压，预稳压部分不引入额外的电流支路，其上所消耗电流为***本身固有电流损耗，没有额外的电流损耗，且大幅度提升基准电压的PSRR特性，实现良好的预稳压效果；单个器件实现电路最小化，最小化芯片面积；不涉及稳定性问题，设计更加简单，应用范围较广，可以应用在高压预稳压集成电路设计等领域。
实施例二
在实施例一的基础上，MOSFET器件为N型MOSFET器件(NMOS器件)。其中，对于N型MOSFET器件而言，阈值电压为零限值，也即是阈值电压为等于0或接近0的正值，或者MOSFET器件为阈值电压为负值的耗尽型的N型MOSFET器件。
采用MOSFET器件的栅电压控制进行预稳压为后端电路提供预稳压电位，包括：采用MOSFET器件的栅电压控制对电源电压进行预稳压为后端电路提供预稳压输入电位。本实施例中，N型MOSFET器件可以分别采用正栅电压控制和背栅(衬底)电压控制。
其中，单管正栅控制预稳压是指：利用单个N型MOSFET器件阈值电压等于0或接近0的正值或阈值电压为负值的耗尽型NMOS器件的栅极和源极的电压差VGS，在不引入额外支路电流损耗的前提下，充分利用后端电路本身的稳定电流对N型MOSFET器件进行偏置，当其上偏置电流ID与栅极电压VG固定，VGS随之被确定，源级电位VS即为所得预稳压电位，实现正栅控制零电流损耗预稳压。
单管背栅控制预稳压是指：利用单个N型MOSFET器件阈值电压等于0或接近0的正值或阈值电压为负值的耗尽型NMOS器件的背栅效应，在不引入额外支路电流损耗的前提下，充分利用后端电路本身的稳定电流对N型MOSFET器件进行偏置，当其上偏置电流ID与栅极和源极的电压差VGS＝VB＝0V固定，VB为衬底端接地电位，源极和衬底的电势差VSB随之被确定，源级电位VS即为所得预稳压电位，实现背栅控制零电流损耗预稳压。
零电流损耗释义：与传统预稳压技术相比较，指预稳压部分不引入额外的电流支路，其上所消耗电流为***本身固有电流损耗。
其中，可以采用Native NMOS器件或N型的耗尽型MOSFET器件作为N型MOSFET器件。
下面以基准电压电路为后端电路，Native NMOS器件作为N型MOSFET器件对预稳压实现进行具体说明：
其中，后端电路以基准电压电路为例，如图1所示，基准电压电路有PMOS管P1、P2、P3和Native NMOS管NA1管组成。其中NA1管栅极和源极连接，P1管栅极和漏极连接，P3管栅极和漏极连接。
Native NMOS管NA1管恒定导通，在设计时可以使NA1管工作在亚阈值区或者饱和区，以亚阈值区为例，其上电流可以表示为：
Figure BDA0003606659720000061
其中S1＝(W/L)1COX1，(W/L)1为NA1管的宽长比，COX1为单位面积的栅氧电容，VT为热电压，μ1为电子迁移率，VTH1为阈值电压，m为亚阈值斜率因子，VGS1＝0V与VDS1分别为NA1管的栅源电压差与漏源电压差。
P2与P3管为电流镜连接，复制电流I2到I1给P1管偏置，并在P1的源极形成基准电压VREF，
Figure BDA0003606659720000062
其中Sp1＝(W/L)p1COXp1，(W/L)p1为P1管的宽长比，COXp1为单位面积的栅氧电容，VT为热电压，μp1为电子迁移率，VTHp1为阈值电压，m为亚阈值斜率因子，VGSp1为P1管的栅源电压差。
一、N型MOSFET器件的单管正栅控制预稳压电路具体为：如图2所示，MOSFET器件(Native NMOS器件NA管)的栅极连接后端电路的产生的固定偏置电位(NA管的栅极连接至后端电路的基准电压VREF端，该固定偏置电位也即是NA管的栅极电压VG，)，MOSFET器件的源极与衬底相连并连接至后端电路的输入端，MOSFET器件的漏极连接电源电压VDD。采用后端电路的电流对MOSFET器件进行偏置，当MOSFET器件的栅极电压VG和偏置电流ID保持不变时，以确定栅极和源极的电压差VGS，输出预稳压输入电位VDDA实现正栅控制预稳压。
具体地，如图3所示，流过Native NMOS器件NA管上的电流为后端电路的电流本身总和ID＝I2+I1，因此预稳压模块不需要额外的电流支路。流过其上的电流可以表示为：
Figure BDA0003606659720000071
忽略
Figure BDA0003606659720000072
项，得：
Figure BDA0003606659720000073
其中：S＝(W/L)COX，W/L为NA管的宽长比，COX为单位面积的栅氧电容，VT为热电压，μ为电子迁移率，m为亚阈值斜率因子，VGS为栅极和源极的电压差，VDS为漏极和源极的电压差。
由于式子(4)可知当栅极电位VG与偏置电流ID保持不变时，源级电位VS＝VDDA保持不变，VDDA为后端电路的输入端的预稳压输入电位，预稳压得以实现，其与电源电压VDD无关，且整个预稳压部分所消耗电流为***本身固有电流，没有额外的电流损失。
二、N型MOSFET器件的单管背栅(衬底)效应控制预稳压电路具体为：如图4所示，MOSFET器件(Native NMOS器件NA管)的栅极和源极相连并连接至后端电路的输入端，MOSFET器件的衬底连接地电位GND，MOSFET器件的漏极连接电源电压VDD。采用后端电路的电流对MOSFET器件进行偏置，当MOSFET器件的栅极和源极的电压差以VGS及偏置电流ID保持不变时，以确定MOSFET器件的的源极和衬底的电势差VSB，输出预稳压输入电位VDDA实现背栅控制预稳压。
具体地，如图5所示，流过Native NMOS器件NA管上的电流为后端电路的电流本身总和ID＝I2+I1，因此预稳压模块不需要额外的电流支路。流过其上的电流可以表示为：
Figure BDA0003606659720000081
Figure BDA0003606659720000082
其中：VTH0为室温下的NA管的阈值电压，γ为背栅效应系数，VSB为源极和衬底的电势差，φF为费米电势。S＝(W/L)COX，W/L为NA管的宽长比，COX为单位面积的栅氧电容，VT为热电压，μ为电子迁移率，VTH为阈值电压，VGS为栅极和源极的电压差，VDS为漏极和源极的电压差。
由于NA管的栅极和源极相连，因此栅极和源极的电压差VGS＝0V，且流过其上的电流为ID恒定，因此唯一的变量源极和衬底的电势差VSB也因为电流ID恒定而保持恒定，VSB＝VDDA-GND，即为VDDA保持不变，预稳压得以实现，其与电源电压VDD无关。
由图6和图7中下侧曲线为栅压控制预稳压后的曲线，可知本实施例所提出的两种基于N型MOSFET器件的零电流损耗单管栅控预稳压可以大幅度提升基准电压的PSRR特性，实现良好的预稳压效果。
实施例三
在实施例一的基础上，MOSFET器件为P型MOSFET器件(PMOS器件)。P型MOSFET器件的阈值电压为零限值或正值。其中，对P型MOSFET器件而言，零限值为0或接近0的负值，也即是阈值电压为0或接近零的负值的P型Native MOSFET器件，或者阈值电压为正值的耗尽型PMOS器件作为P型MOSFET器件。采用MOSFET器件的栅电压控制进行预稳压为后端电路提供预稳压电位，包括：采用MOSFET器件的栅电压控制对地电位进行预稳压为后端电路提供预稳压地电位。
下面以耗尽型PMOS器件对预稳压实现进行具体说明：后端电路即为需要预稳压供电的电路部分。
一、耗尽型PMOS器件的单管正栅控制预稳压电路具体为：如图8所示，MOSFET器件(耗尽型PMOS器件PA管)的栅极连接后端电路的产生的固定偏置电位，该固定偏置电位也即是PA管的栅极电压VG，MOSFET器件的源极与衬底相连并连接后端电路的预稳压地电位GNDA，漏极连接地电位GND。采用后端电路的电流对MOSFET器件进行偏置，当MOSFET器件的栅极电压VG和偏置电流ID保持不变时，输出预稳压地电位GNDA实现正栅控制预稳压。
具体地，流过PA管上的电流为后端电路的电流本身总和ID，因此预稳压模块不需要额外的电流支路。在本实例中采用饱和区工作状态，流过PA管上的电流可以表示为：
Figure BDA0003606659720000091
Figure BDA0003606659720000092
其中：S＝(W/L)COX，W/L为PA管的宽长比，COX为单位面积的栅氧电容，μ为电子迁移率，VTH为阈值电压，VGS为栅极和源极电压差。
由于式子(8)可知当栅极电位VG与偏置电流ID保持不变时，源极电位VS＝GNDA保持不变，预稳压得以实现，与地端GND无关，且整个预稳压部分所消耗电流为***本身固有电流，没有额外的电流损失。
二、耗尽型PMOS器件的单管背栅(衬底)效应控制预稳压电路具体为：如图9所示，MOSFET器件(耗尽型PMOS器件PA管)的栅极和源极相连并连接后端电路的预稳压地电位GNDA，MOSFET器件的衬底连接电源电压VDD，MOSFET器件的漏极连接地电位GND。采用后端电路的电流对MOSFET器件进行偏置，当MOSFET器件的栅极电压VG和偏置电流ID保持不变时，以确定源极和衬底的电势差VSB，输出预稳压地电位GNDA实现背栅控制预稳压。
具体地，流过PA管上的电流为后端电路的电流本身总和ID，因此预稳压模块不需要额外的电流支路。在本实例中采用饱和区工作状态，流过PA上的电流可以表示为：
Figure BDA0003606659720000101
Figure BDA0003606659720000102
其中：VTH0为室温下的PA管的阈值电压，γ为背栅效应系数，VSB为源极和衬底的电势差，φF为费米电势。S＝(W/L)COX，W/L为PA管的宽长比，COX为单位面积的栅氧电容，μ为电子迁移率，VTH为阈值电压，VGS为漏极和源极的电压差。
由于PA管的栅极和源极相连，因此VGS＝0V，且流过其上的电流为ID恒定，因此唯一的变量VSB也因为电流ID恒定而保持恒定，VSB＝GNDA-VDD，即为GNDA保持不变，预稳压得以实现，其与地电位GND无关可以极大降低来自地端的噪声。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (9)

1.一种预稳压的零电流损耗单管栅控电路，其特征在于，包括：后端电路和与所述后端电路电连接的一个MOSFET器件；
所述MOSFET器件的阈值电压为零限值或者所述MOSFET器件为耗尽型；
采用所述MOSFET器件的栅电压控制进行预稳压为所述后端电路提供预稳压电位。
2.根据权利要求1所述的一种预稳压的零电流损耗单管栅控电路，其特征在于，所述MOSFET器件为N型MOSFET器件；
所述采用所述MOSFET器件的栅电压控制进行预稳压为所述后端电路提供预稳压电位，包括：采用所述MOSFET器件的栅电压控制对电源电压进行预稳压为所述后端电路提供预稳压输入电位。
3.根据权利要求2所述的一种预稳压的零电流损耗单管栅控电路，其特征在于，所述MOSFET器件的栅极连接所述后端电路的产生的固定偏置电位，源极与衬底相连并连接至所述后端电路的输入端，漏极连接电源电压；
采用所述后端电路的电流对所述MOSFET器件进行偏置，当所述MOSFET器件的的栅极电压和偏置电流保持不变时，以确定所述MOSFET器件的栅极和源极的电压差，输出所述预稳压输入电位实现正栅控制预稳压。
4.根据权利要求2所述的一种预稳压的零电流损耗单管栅控电路，其特征在于，所述MOSFET器件的栅极和源极相连并连接至所述后端电路的输入端，衬底连接地电位，漏极连接电源电压；
采用所述后端电路的电流对所述MOSFET器件进行偏置，当所述MOSFET器件的栅极和源极的电压差以及偏置电流保持不变时，以确定所述MOSFET器件的源极和衬底的电势差，输出所述预稳压输入电位实现背栅控制预稳压。
5.根据权利要求1所述的一种预稳压的零电流损耗单管栅控电路，其特征在于，所述MOSFET器件为P型MOSFET器件；
所述采用所述MOSFET器件的栅电压控制进行预稳压为所述后端电路提供预稳压电位，包括：采用所述MOSFET器件的栅电压控制对地电位进行预稳压为所述后端电路提供预稳压地电位。
6.根据权利要求5所述的一种预稳压的零电流损耗单管栅控电路，其特征在于，所述MOSFET器件的栅极连接所述后端电路的产生的固定偏置电位，源极与衬底相连并连接所述后端电路的预稳压地电位，漏极连接所述地电位；
采用所述后端电路的电流对所述MOSFET器件进行偏置，当所述MOSFET器件的栅极电压和偏置电流保持不变时，输出所述预稳压地电位实现正栅控制预稳压。
7.根据权利要求5所述的一种预稳压的零电流损耗单管栅控电路，其特征在于，所述MOSFET器件的栅极和源极相连并连接所述后端电路的预稳压地电位，衬底连接电源电压，漏极连接所述地电位；
采用所述后端电路的电流对所述MOSFET器件进行偏置，当所述MOSFET器件的栅极电压和偏置电流保持不变时，以确定源极和衬底的电势差，输出所述预稳压地电位实现背栅控制预稳压。
8.根据权利要求2-4任一项所述的一种预稳压的零电流损耗单管栅控电路，其特征在于，所述N型MOSFET器件为Native MOSFET器件或耗尽型MOSFET器件。
9.根据权利要求5-7任一项所述的一种预稳压的零电流损耗单管栅控电路，其特征在于，所述P型MOSFET器件的阈值电压等于0或为耗尽型MOSFET器件。
CN202210417802.7A 2022-04-20 2022-04-20 一种预稳压的零电流损耗单管栅控电路 Active CN114815954B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210417802.7A CN114815954B (zh) 2022-04-20 2022-04-20 一种预稳压的零电流损耗单管栅控电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210417802.7A CN114815954B (zh) 2022-04-20 2022-04-20 一种预稳压的零电流损耗单管栅控电路

Publications (2)

Publication Number Publication Date
CN114815954A true CN114815954A (zh) 2022-07-29
CN114815954B CN114815954B (zh) 2023-02-24

Family

ID=82505807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210417802.7A Active CN114815954B (zh) 2022-04-20 2022-04-20 一种预稳压的零电流损耗单管栅控电路

Country Status (1)

Country Link
CN (1) CN114815954B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020036488A1 (en) * 2000-06-23 2002-03-28 Yoshinori Ueda Voltage reference generation circuit and power source incorporating such circuit
US20020163385A1 (en) * 2000-10-13 2002-11-07 Seiko Epson Corporation Operation amplification circuit, constant voltage circuit and reference voltage circuit
CN101369162A (zh) * 2007-08-16 2009-02-18 精工电子有限公司 基准电压电路
CN102467145A (zh) * 2010-11-19 2012-05-23 无锡芯朋微电子有限公司 一种采用高压耗尽nmos管结构的高压转低压电源电路
CN104102266A (zh) * 2014-07-11 2014-10-15 南京芯力微电子有限公司 基准电压产生电路
JP2015028817A (ja) * 2014-11-11 2015-02-12 ルネサスエレクトロニクス株式会社 半導体集積回路
CN107066003A (zh) * 2016-12-30 2017-08-18 西南技术物理研究所 低功耗基准电压源

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020036488A1 (en) * 2000-06-23 2002-03-28 Yoshinori Ueda Voltage reference generation circuit and power source incorporating such circuit
US20020163385A1 (en) * 2000-10-13 2002-11-07 Seiko Epson Corporation Operation amplification circuit, constant voltage circuit and reference voltage circuit
CN101369162A (zh) * 2007-08-16 2009-02-18 精工电子有限公司 基准电压电路
CN102467145A (zh) * 2010-11-19 2012-05-23 无锡芯朋微电子有限公司 一种采用高压耗尽nmos管结构的高压转低压电源电路
CN104102266A (zh) * 2014-07-11 2014-10-15 南京芯力微电子有限公司 基准电压产生电路
JP2015028817A (ja) * 2014-11-11 2015-02-12 ルネサスエレクトロニクス株式会社 半導体集積回路
CN107066003A (zh) * 2016-12-30 2017-08-18 西南技术物理研究所 低功耗基准电压源

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
P ARIVAZHAGAN: "Design of 1V bandgap reference without native MOS transistor", 《2012 THIRD INTERNATIONAL CONFERENCE ON COMPUTING》 *
张涛等: "一种高电源抑制比低噪声的带隙基准源", 《电子技术》 *

Also Published As

Publication number Publication date
CN114815954B (zh) 2023-02-24

Similar Documents

Publication Publication Date Title
KR940007298B1 (ko) Cmos트랜지스터를 사용한 기준전압 발생회로
TWI390829B (zh) 疊接（Ｃａｓｃｏｄｅ）電路及半導體裝置
CN107305403B (zh) 一种低功耗电压产生电路
US7973525B2 (en) Constant current circuit
CN210691138U (zh) 线性稳压器电路
CN113093855B (zh) 一种低功耗宽电压范围的超低压基准源电路
WO2020156588A1 (zh) 电压基准源电路及低功耗电源***
US20120126873A1 (en) Constant current circuit and reference voltage circuit
CN109308091B (zh) 一种电压基准源电路
JPH10116129A (ja) 基準電圧発生回路
CN101149628B (zh) 一种基准电压源电路
CN113064462B (zh) 一种动态功耗快速瞬态响应的ldo电路
CN110879625B (zh) 一种超低线性灵敏度的cmos电压基准电路
CN114815954B (zh) 一种预稳压的零电流损耗单管栅控电路
US20210286394A1 (en) Current reference circuit with current mirror devices having dynamic body biasing
US10732662B2 (en) Band-gap reference circuit
CN101105698A (zh) 带差参考电路
US10310529B1 (en) Linear voltage regulator for low-power digital circuit of chip
CN108181968B (zh) 一种基准电压产生电路
CN113359942A (zh) 一种低功耗电压基准电路
CN115328250B (zh) 一种基于dibl效应补偿的低功耗cmos电压基准源
CN114115415B (zh) 一种低压差线性稳压电路
CN114815949A (zh) 宽范围快速响应稳压器
US20230315137A1 (en) A voltage reference circuit and a power management unit
CN115373460B (zh) 一种电压基准源及集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant