CN102467145A - 一种采用高压耗尽nmos管结构的高压转低压电源电路 - Google Patents

一种采用高压耗尽nmos管结构的高压转低压电源电路 Download PDF

Info

Publication number
CN102467145A
CN102467145A CN2010105498301A CN201010549830A CN102467145A CN 102467145 A CN102467145 A CN 102467145A CN 2010105498301 A CN2010105498301 A CN 2010105498301A CN 201010549830 A CN201010549830 A CN 201010549830A CN 102467145 A CN102467145 A CN 102467145A
Authority
CN
China
Prior art keywords
voltage
low
high pressure
circuit
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105498301A
Other languages
English (en)
Inventor
张立新
邹宇彤
陈健
易扬波
周飙
李海松
张韬
胡旅顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUXI XINPENG MICRO-ELECTRONICS Co Ltd
Original Assignee
WUXI XINPENG MICRO-ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI XINPENG MICRO-ELECTRONICS Co Ltd filed Critical WUXI XINPENG MICRO-ELECTRONICS Co Ltd
Priority to CN2010105498301A priority Critical patent/CN102467145A/zh
Publication of CN102467145A publication Critical patent/CN102467145A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明公开了一种采用高压耗尽NMOS管结构的高压转低压电源电路,包括低压稳压电路,其特征是还包括高压耗尽管,所述高压耗尽NMOS管的漏端接高压电源电压,栅端接一固定电位,源端为高压电源转化为低压电源输出。所述低压稳压电路由运算放大器U1,第一比例电阻R1,第二比例电阻R2,PMOS调整管P1组成。由于本发明高压电源转低压电源电路直接采用高压耗尽管来做降压器件,相对于采用JFET的方案,从器件特性来说相同面积的高压耗尽管的流电流能力远远大于JFET器件,所以集成在电路内部时所占芯片面积小。而且由于本发明不需要任何外接元件,电路结构简单可靠,可以很方便的集成到各种高压模拟集成电路中。

Description

一种采用高压耗尽NMOS管结构的高压转低压电源电路
技术领域
   本发明属于集成电路芯片技术,具体涉及一种采用高压耗尽NMOS管结构的高压转低压电源电路。
背景技术
   高压电源供电的集成电路,其内部电路可分为高压电路模块和低压电路模块。高压电路模块的供电直接由外接电源提供,低压电路模块的供电电路需要在芯片内产生,由外接电源产生一个恒定的低压电源给内部低压电路供电。如何产生这个低压电源是每个高压集成电路都必须面对的问题,
   高压电源供电的集成电路,由于其外接电源变化范围比较大,一般是在5V左右到几十伏的范围内都能正常工作。对于其内部的低压电路,在这么宽的电源变化范围内,其低压电路的供电一般需要比较稳定的低压电路供电。因此低压电路供电的稳定性和可靠性对整个***的稳定工作至关重要。
   目前高压电源转低压电源电路的控制方法有两种,一种是采用类似LDO的电路形式,采用高压运放以及基准电压产生固定不变的低压电源。这种方法的优点是低压输出电源比较恒定,但由于采用负反馈结构,电源电压变化范围大,低压电源的负载不固定等原因,环路的稳定性比较难以控制,设计不好容易产生振荡,这对低压电源来说是不允许的。另外一种是采用特殊器件如JFET器件,利用其器件特性先把高压电源转换成低压电源,然后再采用一般低压电路的控制方法产生固定不变的低压电源,这种方法的优点是结构简单,采用JFET器件就能很方便的把高压电源转换成相对低的低压电源,但受限于JFET的器件特性,其流电流能力一般不强,需要很多个JFET并联才能满足设计的要求,增大了芯片的面积,且JFET器件工艺控制难以保证。
   鉴于现行的高压电源转低压电源的缺点和对电子***对供电电源的要求越来越高,以及对芯片成本的考虑,需要采用一种新的方法,来可靠的解决高压电源转低压电源的问题。
 
发明内容
本发明的目的在于提供一种稳定可靠的高压电源转低压电源电路,该电路可以适用于任何一种高压供电的集成电路,电路相对简单,工作稳定可靠。
 
为此目的,本发明的采用如下技术方案,该高压转低压电源电路包括低压稳压电路,还包括高压耗尽管,其中高压耗尽NMOS管的漏端接高压电源电压,栅端接一固定电位,源端为高压电源转化为低压电源输出。具体来说高压耗尽NMOS管的漏端接高压电源电压,栅端接一固定电位,源端为高压电源转化为低压电源。根据高压耗尽NMOS管的电流公式I=K(VGS-VTH)2,其中系数K和高压耗尽NMOS管开启电压VTH是常数,VGS是此高压耗尽NMOS管的栅端电压VG和源端电压VS电压差,I是流过高压耗尽NMOS管,根据此公式,如果流过高压耗尽NMOS管的电流、高压耗尽NMOS管的栅端电压VG,系数K和高压耗尽NMOS管开启电压VTH是定值,则高压耗尽NMOS管的源端电压VS电位也将是固定值,此值作为低压稳压电路的供电电压。
 
作为上述方案的优选方案,所述低压稳压电路可由运算放大器,两个比例电阻,PMOS调整管组成,其中运算放大器的电源和PMOS调整管的源端接到高压耗尽NMOS管的源端,运算放大器的负向输入端接基准电压,正向输入端接两个比例电阻的公共端。 根据负反馈的原理,低压稳压电路的输出电压VOUT由公式VOUT=Vbe*(1+R1/R2)求得,只需确定基准电压Vbe,比例电阻R1和R2的值,则低压稳压电路的输出VOUT为一定值。
 
本发明与现有技术相比的有益效果是由于本发明高压电源转低压电源电路直接采用高压耗尽管来做降压器件,相对于采用JFET的方案,从器件特性来说相同面积的高压耗尽管的流电流能力远远大于JFET器件,所以集成在电路内部时所占芯片面积小。同时由于高压耗尽管的器件特性,其开启电压为负值,利用此特性,只需要控制流过高压耗尽管的电流以及其栅端的点位,就很容易从其源端得到低压电源,再由此低压电源给内部的稳压电路供电,得到基本恒定不变的低压电源给内部低压电路供电。
   本发明电路采用高压工艺中的高压耗尽管和低压稳压电路组合产生稳定的低压电源,具体而言,用到了高压耗尽管,低压器件组成的运算放大器,PMOS调整管,比例电阻。器件相对简单。利用高压耗尽管的器件特性,在其饱和态时,漏端电位VD和源端电位VS的电压差VDS的增加并不会对其栅端电位VG和源端电位VS的电压差VGS影响很大,因此当高压耗尽管的漏端电位VD接高压电源,栅端电位VG接固定电位,只要流过高压耗尽管的电流基本不变,在很大的高压电源范围内,其源端电位VS基本不变,实现了第一阶段的高压电源转低压电源功能,然后此低压电源直接给低压稳压模块供电,由低压稳压模块产生恒定不变的低压输出,实现第二阶段的恒定稳压输出。此输出电压就是电路需要的低压稳压电源。
 
附图说明:
图1是本发明采用高压耗尽NMOS管结构的高压转低压电源电路结构原理图
图2是本发明高压耗尽NMOS管降压示意图
图3是本发明低压稳压电路工作原理图
图4是本发明输出电压VOUT随电源电压VDD变化的示意图
具体实施方式:
下面接合附图和实例对本发明作进一步详细的说明。
  如图(1)所示:高压耗尽NMOS管(1)的漏端电位接电源电压VDD,栅端电位VG接固定电位,源端电位VS作为电源电压VDD降压后的输出。根据高压耗尽NMOS的电流公式I=K(VGS-VTH)2,当高压耗尽NMOS管(1)的器件参数一定时,系数K和高压耗尽NMOS的开启电压VTH为一定值,因此根据公式,如果流过高压耗尽NMOS管(1)的电流I和栅端电位VG为一定值,则其源端电位VS为一固定值,且VS的值与漏端的电位VD无关,漏端的电位VD接电源电位VDD,所以可以得出,源端电位VS与电源电压VDD基本无关,所以在很大的电源电压VDD变化范围内高压耗尽NMOS管(1)的源端电位VS为一固定值。由于流过高压耗尽NMOS管(1)的电流I在电路工作时会有所波动,造成其源端电位VS的值也会随之波动,因此源端电位VS的值不是那么精确,但用作低压稳压电路(2)的电源电压已经可以满足,更精确地输出有低压稳压电路(2)的输出来提供。
  如图(2)所以:高压耗尽NMOS管(1)的降压原理如下,当高压耗尽NMOS管(1)工作在饱和区时,其流过的电流由公式I=K(VGS-VTH)2确定,当系数K和高压耗尽NMOS管(1)的开启电压VTH为定值时,流过高压耗尽NMOS管(1)的电流I只与其栅端和源端的电压差VGS有关。如图(2)所示,电流I0对应栅端和源端电压差VGS0,电流I1对应栅端和源端电压差VGS1,电流I2对应栅端和源端电压差VGS2,其中I0<I1<I2 。如果把高压耗尽NMOS管(1)的栅端VG接固定电位,则流过高压耗尽NMOS管(1)的电流I只与高压耗尽NMOS管(1)的源端电位VS有关,与高压耗尽NMOS管(1)的漏源端电压差VDS无关,即与电源电压VDD无关,在电源电压VDD很大的变化范围内,如果流过高压耗尽NMOS管(1)的电流在I2~I0的区间内变化,则其栅端电位VG和源端电位VS的电压差VGS在VGS2~VGS0的范围内变化。同时由于高压耗尽NMOS管(1)的开启电压VTH为负值,因此其栅端和源端的电压差VGS也可以是负值,只需VGS的值大于其开启电压VTH,即高压耗尽NMOS管(1)就开始导通有电流流过。假设把高压耗尽NMOS管(1)的栅端电位接固定电位0V,按前所述,则其源端的电位VS大于其栅端电位VG,为一正值。所以相对于高压增强型NMOS管的特性来说,其栅端电位VG一定要比其源端电位VS高,管子才会开启有电流流过,而采用高压耗尽型NMOS管,其栅端电位VG比源端电位VS低时,管子也会开启有电流流过,只需栅端电位VG比源端电位VS的电压差VGS大于其开启电压VTH即可,这也是采用高压耗尽型NMOS管的原因。
  如图(3)所示:低压稳压电路(2)由运算放大器U1,第一比例电阻R1和第二比例电阻R2,PMOS调整管P1组成,由,其中运算放大器U1的电源和PMOS调整管P1的源端接到高压耗尽NMOS管(1)的源端,运算放大器U1的负向输入端接基准电压Vbe,正向输入端接第一比例电阻R1和第二比例电阻R2的公共端Vfb,根据负反馈的原理,低压稳压电路(2)的输出电压VOUT由公式VOUT=Vbe*(1+R1/R2)求得,只需确定基准电压Vbe,比例电阻R1和R2的值,则低压稳压电路(2)的输出VOUT为一定值。
   如图(4)所示,最终输出VOUT经过高压耗尽NMOS管(1)第一阶段降压后以及经过低压稳压电路(2)稳压输出后的波形如图所示。从图中可以看出,当电源电压大于一定值时,输出VOUT的值保持恒定不变。

Claims (2)

1.一种采用高压耗尽NMOS管结构的高压转低压电源电路,包括低压稳压电路(2),其特征是还包括高压耗尽管(1),所述高压耗尽NMOS管(1)的漏端接高压电源电压,栅端接一固定电位,源端为高压电源转化为低压电源输出。
2.根据权利要求1所述的高压转低压电源电路,其特征是所述低压稳压电路(2)由运算放大器U1,第一比例电阻R1,第二比例电阻R2,PMOS调整管P1组成,其中运算放大器U1的电源和PMOS调整管P1的源端接到高压耗尽NMOS管(1)的源端,运算放大器U1的负向输入端接基准电压Vbe,正向输入端接第一比例电阻R1和第二比例电阻R2的公共端Vfb 。
CN2010105498301A 2010-11-19 2010-11-19 一种采用高压耗尽nmos管结构的高压转低压电源电路 Pending CN102467145A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105498301A CN102467145A (zh) 2010-11-19 2010-11-19 一种采用高压耗尽nmos管结构的高压转低压电源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105498301A CN102467145A (zh) 2010-11-19 2010-11-19 一种采用高压耗尽nmos管结构的高压转低压电源电路

Publications (1)

Publication Number Publication Date
CN102467145A true CN102467145A (zh) 2012-05-23

Family

ID=46070876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105498301A Pending CN102467145A (zh) 2010-11-19 2010-11-19 一种采用高压耗尽nmos管结构的高压转低压电源电路

Country Status (1)

Country Link
CN (1) CN102467145A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105974185A (zh) * 2016-06-23 2016-09-28 电子科技大学 一种过零检测电路
CN111596719A (zh) * 2020-05-22 2020-08-28 赛卓电子科技(上海)有限公司 一种带防反接功能的高压ldo电路
CN111817554A (zh) * 2019-04-12 2020-10-23 罗姆股份有限公司 电源电路、电源装置以及车辆
CN113315089A (zh) * 2021-05-27 2021-08-27 晶艺半导体有限公司 一种高电源抑制比负载开关电路及其控制方法
CN113485505A (zh) * 2021-07-05 2021-10-08 成都华微电子科技有限公司 高压低功耗带隙基准电压源
CN114815954A (zh) * 2022-04-20 2022-07-29 西安电子科技大学 一种预稳压的零电流损耗单管栅控电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1209594A (zh) * 1997-08-21 1999-03-03 美禄科技股份有限公司 稳压电路
JP2000099171A (ja) * 1998-09-22 2000-04-07 Nippon Telegr & Teleph Corp <Ntt> 電源回路
US20070182398A1 (en) * 2006-02-09 2007-08-09 Hahn Wook-Ghee Voltage regulator in semiconductor memory device
US20070221996A1 (en) * 2006-03-27 2007-09-27 Takashi Imura Cascode circuit and semiconductor device
JP2010170533A (ja) * 2008-12-22 2010-08-05 Seiko Instruments Inc 基準電圧回路及び半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1209594A (zh) * 1997-08-21 1999-03-03 美禄科技股份有限公司 稳压电路
JP2000099171A (ja) * 1998-09-22 2000-04-07 Nippon Telegr & Teleph Corp <Ntt> 電源回路
US20070182398A1 (en) * 2006-02-09 2007-08-09 Hahn Wook-Ghee Voltage regulator in semiconductor memory device
US20070221996A1 (en) * 2006-03-27 2007-09-27 Takashi Imura Cascode circuit and semiconductor device
JP2010170533A (ja) * 2008-12-22 2010-08-05 Seiko Instruments Inc 基準電圧回路及び半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105974185A (zh) * 2016-06-23 2016-09-28 电子科技大学 一种过零检测电路
CN111817554A (zh) * 2019-04-12 2020-10-23 罗姆股份有限公司 电源电路、电源装置以及车辆
CN111817554B (zh) * 2019-04-12 2024-05-14 罗姆股份有限公司 电源电路、电源装置以及车辆
CN111596719A (zh) * 2020-05-22 2020-08-28 赛卓电子科技(上海)有限公司 一种带防反接功能的高压ldo电路
CN111596719B (zh) * 2020-05-22 2022-03-11 赛卓电子科技(上海)股份有限公司 一种带防反接功能的高压ldo电路
CN113315089A (zh) * 2021-05-27 2021-08-27 晶艺半导体有限公司 一种高电源抑制比负载开关电路及其控制方法
CN113485505A (zh) * 2021-07-05 2021-10-08 成都华微电子科技有限公司 高压低功耗带隙基准电压源
CN114815954A (zh) * 2022-04-20 2022-07-29 西安电子科技大学 一种预稳压的零电流损耗单管栅控电路
CN114815954B (zh) * 2022-04-20 2023-02-24 西安电子科技大学 一种预稳压的零电流损耗单管栅控电路

Similar Documents

Publication Publication Date Title
CN106774580B (zh) 一种快速瞬态响应高电源抑制比的ldo电路
CN105138062B (zh) 改善低压差线性稳压器负载调整率的***
CN102467145A (zh) 一种采用高压耗尽nmos管结构的高压转低压电源电路
CN110632972B (zh) 一种应用于抑制ldo输出电压过冲的方法及电路
CN105094193B (zh) 低压差稳压器
CN105786069A (zh) 一种低压电源产生电路、方法及集成电路
CN102096434A (zh) 一种基于大摆率误差放大器的高精度高速ldo电路
CN109947165A (zh) 电压基准源电路及低功耗电源***
KR20180030963A (ko) 선형 레귤레이터
CN103399606B (zh) 一种低压非带隙基准电压源
TW201217934A (en) Programmable low dropout linear regulator
CN109062317A (zh) 恒流驱动电路及相应的光电烟雾报警电路
CN104615185B (zh) 一种基准电压源启动电路
CN213634248U (zh) 适用于ldo电路的增强型缓冲器及其ldo电路
CN203536947U (zh) 电流限制电路
CN103412596A (zh) 一种基准电压源
CN105867518A (zh) 一种有效抑制电源电压影响的电流镜
CN107402594A (zh) 实现高电源电压转变的低功耗低压差线性稳压器
CN104881070A (zh) 一种适用于mems应用的超低功耗ldo电路
CN103412608B (zh) 一种带隙基准电路
CN109444524A (zh) 一种原边绕组谐振波谷采样电路及采样方法
CN101853037B (zh) 一种节能稳压器
CN105224006B (zh) 一种低压cmos基准源
CN208782994U (zh) 用于NB-IoT通讯模块的低功耗供电电路
CN203643886U (zh) 一种带隙基准源电路和带隙基准源

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120523