CN101105698A - 带差参考电路 - Google Patents

Abstract

本发明公开一种带差参考电路，包括：输入电路，具有两个端点，其中第一端点连接至第一场效应晶体管且该第一场效应晶体管具有第一临界电压，第二端点与第二场效应晶体管之间连接第一电阻且该第二场效应晶体管具有第二临界电压；镜像电路，其可控制该两个端点上的两个输出电流，使该两个输出电流间维持固定的电流比例；以及运算放大器，连接至该两个端点以及该镜像电路用以控制该镜像电路使得该两端点上的电压具有电压关系；其中，该第一场效应晶体管与该第二场效应晶体管都在次临界区操作，且该第一临界电压大于该第二临界电压，且该两个输出电流不会随着温度变化而改变。

Description

带差参考电路

技术领域

本发明涉及一种带差参考电路(Bandgap Reference Circuit)，且特别涉及一种低操作电压的带差参考电路。

背景技术

众所周知，带差参考电路的功能是提供一个稳定、不会随着工艺、温度、电源电压改变的参考电压(Vref)，因此，在混合式电路的领域中广泛的被设计于许多的电路中，例如，电压调整器(Voltage Regulator)、数字转模拟电路、以及低漂移放大器(Low Drift Amplifier)。

请参照图1，其所示为已知由PMOS场效应晶体管、PNP双极晶体管、与运算放大器所组成的带差参考电路示意图。一般来说，带差参考电路包括镜像电路(Mirroring Circuit)12、运算放大器(Operation Amplifier)15、以及输入电路20。镜像电路12中包括三个PMOS场效应晶体管(FET)M1、M2、M3，在此范例中，M1、M2、M3具有相同的长宽比(W/L)。其中，M1、M2与M3的栅极相互连接，M1、M2与M3的源极连接至供应电源(Vss)，M1、M2与M3的漏极可分别输出Ix、Iy与Iz的电流。另外，运算放大器15的输出端可连接至M1、M2与M3的栅极，运算放大器15的正极输入端连接至M2的漏极，而运算放大器15的负极输入端连接至M1的漏极。再者，输入电路20包括二个PNP双极晶体管(BJT)Q1、Q2；其中，Q1面积为Q2面积的m倍，Q1与Q2的基极与集极连接至接地端使得Q1与Q2形成二极管连接(Diode Connect)，Q2的射极连接至运算放大器15的负极输入端，Q1的射极与运算放大器15的正极输入端之间连接第一电阻(R1)。再者，PNP双极晶体管(BJT)Q3面积与Q2面积相同，Q3的基极与集极连接至接地端，Q3的射极与M3漏极之间连接第二电阻(R2)，M3漏极可输出参考电压(Vref)。

由图1所示的带差参考电路可知。由于M1、M2、M3具有相同的长宽比，因此，M1漏极的输出电流Ix、M2漏极的输出电流Iy与M3漏极的输出电流Iz相同，也就是，I_x＝I_y＝I_z---(1)。

再者，在运算放大器15具有无限大的增益下，运算放大器15的负极输入端电压(Vx)与正极输入端电压(Vy)会相等。因此，R₁I_y+V_EB1＝V_EB2---(2)。

由于Q1与Q2形成二极管连接(Diode Connect)且Q1面积为Q2面积的m倍，所以， $I_x=I_s{e}^{\frac{V_{\mathrm{EB}2}}{V_T}}$ 与 $I_y=m{I}_s{e}^{\frac{V_{\mathrm{EB}1}}{V_T}},$ 进而推导出V_BE1＝V_Tln(I_y/mI_s)---(3)与V_BE2＝V_Tln(I_x/I_s)---(4)。其中，I_s为Q2的饱和电流(Saturation Current)，V_T为热电压(Thermal Voltage)。

结合(1)、(2)、(3)、(4)，最终可以获得I_y＝(1/R₁)V_Tlnm---(5)，以及，参考电压V_ref＝(R₂/R₁)V_Tlnm+V_EB3---(6)。

请参照图2A，其所示为带差参考电路中提供的参考电压示意图。根据方程式(6)可知，参考电压(Vref)可视为一个基射电压产生器(base-emittervoltage generator)32用以提供PNP双极晶体管的基极与射极之间的基射电压(V_BE)加上热电压(V_T)产生器(thermal voltage generator)34产生热电压(V_T)乘以与温度无关的常数K(temperature-independent scalar)36的结果。也就是，Vref＝V_BE+KV_T，相较于图1的带差参考电路，K＝(R₂/R₁)lnm。

请参照图2B，其所示为参考电压(Vref)与温度关系图。由图中可知，基射电压产生器32的基射电压(VBE)具有负温度系数(negative temperaturecoefficient)的特性，相反地，热电压产生器34的热电压(V_T)具有正温度系数(positive temperature coefficient)的特性。因此，于热电压(V_T)提供固定系数(K)的权重并与基射电压(V_BE)相加之后可以获得零温度系数(zero temperaturecoefficient)的任何值。也就是说，任意温度下参考电压(Vref)可几乎为一个定值。

一般来说，双极晶体管的顺向偏压(forward-voltage drop)于-40℃约为0.83V，而电源(Vss)至输入电路20之间的镜像电路12与运算放大器15的偏压至少需要0.17V。也就是说，为了要使得图1的带差参考电路正常运作，至少需要1V(0.83V+0.17V)的电源电压(Vss)。也就是说，已知带差参考电路需要至少1V的操作电压。

然而，由于半导体工艺的演变已由早期0.13μm工艺演进至90nm工艺、60nm工艺、甚至于未来的45nm、30nm工艺，因此，模拟IC芯片的操作电压也必须随着工艺越进步而越来越低。然而，过低的操作电压将会冲击到已知带差参考电路的正常运作。

为了解决已知带差参考电路较高操作电压的问题，于带差参考电路的输入电路20中以顺向偏压更低的肖特基二极管(Schottky Diode)来取代双极晶体管，用以降低带差参考电路的操作电压。或者，利用动态临界电压的金属氧化物半(dynamic threshold MOS，简称DT MOS)场效应晶体管来取代双极晶体管，也可以降低带差参考电路的操作电压。

然而，肖特基二极管或者DT MOS的工艺并不兼容于一般标准的半导体工艺，所以必须另外于标准工艺中增加特殊的工艺步骤并提供该特殊工艺所需的光罩才能够完成肖特基二极管或者DT MOS。如此，将增加生产芯片所需的成本。

请参照图3A，其所示为金属氧化物半导体场效应晶体管的漏极电流根值

与栅源电压(V_GS)之间的关系图。一般来说，当金属氧化物半导体场效应晶体管的栅极源电压(V_GS)小于电压(V_ON)时，可视为金属氧化物半导体场效应晶体管操作在次临界区(subthreshold region)，或称之为弱反型区(weakinversion region)，反之，当金属氧化物半导体场效应晶体管的栅源电压(V_GS)大于开启电压(V_ON)时，可视为金属氧化物半导体场效应晶体管操作在强反型区(strong inversion region)。请参照图3B，其所示为金属氧化物半导体场效应晶体管的漏极电流对数值(log(I_D))与栅源电压(V_GS)之间的关系图。由图3B可知，于次临界区时，漏极电流的对数值(log(I_D))与栅源电压(V_GS)之间为线性关系，也就是说，将金属氧化物半导体场效应晶体管操作在次临界区时，金属氧化物半导体场效应晶体管的特性类似于二极管。

因此，为了要使得带差参考电路中的所有组件皆兼容于一般标准的半导体工艺，已知利用一般的金属氧化物半导体场效应晶体管来取代输入电路20中的双极晶体管，并将金属氧化物半导体场效应晶体管操作在次临界区，使得金属氧化物半导体场效应晶体管于次临界区的特性类似一般二极管，用以降低带差参考电路输出的操作电压。

当金属氧化物半导体(MOS)场效应晶体管在次临限区操作时， $I_D\≅I_{D0}\left(\frac{W}{L}\right)\exp \left(\frac{V_{\mathrm{GS}}}{\mathrm{\ξ}\·V_T}\right).$ 其中，I_D0为工艺相依参数(process-dependentparameter)、V_T为热电压(thermal voltage)且 $(V_T=\frac{\mathrm{kT}}{q})$ 、ξ为非理想参数(non-ideality factor)且ξ的数值介于1～3。

请参照图4，其所示为已知由PMOS场效应晶体管、NMOS场效应晶体管与运算放大器所组成的带差参考电路示意图。带差参考电路包括镜像电路42、运算放大器45、以及输入电路50。镜像电路42中包括三个PMOS场效应晶体管M1、M2、M3，在此范例中，M1、M2、M3具有相同的长宽比(W/L)。其中，M1、M2与M3的栅极相互连接，M1、M2与M3的源极连接至供应电源(Vss)，M1、M2与M3的漏极可分别输出Ix、Iy与Iz的电流。另外，运算放大器45的输出端可连接至M1、M2与M3的栅极，运算放大器45的负极输入端连接至M1的漏极，而运算放大器45的正极输入端连接至M2的漏极。再者，输入电路50包括二个NMOS场效应晶体管M4、M5；其中，M4的长宽比为M5长宽比的n倍，M4与M5的栅极与漏极相连接，M4与M5的源极相连至接地端，再者，M5的漏极连接至运算放大器45的负极输入端，M4的漏极与运算放大器45的正极输入端之间连接第一电阻(R1)。再者，NMOS场效应晶体管M6的长宽比与M5的长宽比相同，M6的栅极与漏极相互连接，M6的源极连接至接地端，M6的漏极与M3漏极之间连接第二电阻(R2)，M3漏极可输出参考电压(Vref)。

由图4所示的带差参考电路可知。由于M1、M2、M3具有相同的长宽比，因此，M1漏极的输出电流Ix、M2漏极的输出电流Iy与M3漏极的输出电流Iz相同，也就是，I_x＝I_y＝I_z---(7)。

再者，在运算放大器45具有无限大的增益下，运算放大器45的负极输入端电压(Vx)与正极输入端电压(Vy)会相等。因此，R₁I_y+V_GS5＝V_GS4---(8)。

当PMOS场效应晶体管操作在次临界区时且M4的长宽比为M5长宽比的n倍，所以， $I_x=I_{D0}\left(\frac{W}{L}\right)\exp \left(\frac{V_{\mathrm{GS}5}}{\mathrm{\ξ}\·V_T}\right)$ 与 $I_y=I_{D0}\left(\frac{\mathrm{nW}}{L}\right)\exp \left(\frac{V_{\mathrm{GS}4}}{\mathrm{\ξ}\·V_T}\right),$ 进而推导出 $V_{\mathrm{GS}5}=\mathrm{\ξ}\·V_T\ln \left[\frac{I_x}{I_{D0}(W/L)}\right]---\left(9\right)$ 与 $V_{\mathrm{GS}4}=\mathrm{\ξ}\·V_T\mathrm{In}\left[\frac{I_y}{I_{D0}(\mathrm{nW}/L)}\right]---\left(10\right).$

结合(7)、(8)、(9)、(10)，最终可以获得I_y＝(ξ·V_T/R₁)ln(n)---(11)，以及，参考电压V_ref＝(R₂/R₁)ξ·V_Tln(n)+V_GS6---(12)。也就是说，根据方程式(12)可知，参考电压(Vref)可视为由正温度系数的热电压产生器与一个负温度系数的栅源电压产生器(gate-source voltage generator)的结合。因此，参考电压(Vref)于任意温度下几乎可为一个定值。

再者，根据期刊IEEE J.Solid-State Circuits，vol.38，no.1，pp.151-154，2003以及期刊Integrated Circuit Design and Technology，2006.ICICDT apos；06.2006 IEEE International Conference on Volume，Issue，24-26 May 2006Page(s)：1-4可知，金属氧化物半导体场效应晶体管于次临界区时所建立的临界电压模型(Modeling the threshold voltage)为： $V_{\mathrm{TH}}\≅V_{\mathrm{TH}}\left(T_0\right)+K_T(\frac{T}{T_0}-1)---\left(13\right),$ 其中K_T＜0。

再者，栅源电压(V_GS)、临界电压(V_TH)与温度之间的关系为 $V_{\mathrm{GS}}\left(T\right)\≅V_{\mathrm{TH}}\left(T\right)+V_{\mathrm{OFF}}[V_{\mathrm{GS}}\left(T_0\right)-V_{\mathrm{TH}}\left(T_0\right)-V_{\mathrm{OFF}}]\frac{T}{T_0}---\left(14\right)$ 其中，V_OFF可视为临界电压于弱反型区与强反型区之间的校正常数项(corrective constant term)。而结合方程式(13)与(14)可获得： $V_{\mathrm{GS}}\left(T\right)\≅V_{\mathrm{GS}}\left(T_0\right)+K_G(\frac{T}{T_0}-1)---\left(15\right),$ 其中，K_G＜0且 $K_G\≅K_T+V_{\mathrm{GS}}\left(T_0\right)-V_{\mathrm{TH}}\left(T_0\right)-V_{\mathrm{OFF}}$ 。由方程式(13)、(15)可知，栅源电压(V_GS)与临界电压(V_TH)都具有负温度系数的特性，且由方程式(14)可知栅源电压(V_GS)为临界电压(V_TH)与温度的函数。

虽然图4的带差参考电路的工艺已经可以符合半导体的标准工艺，然而由于金属氧化物半导体场效应晶体管的特性参数会随着半导体工艺的偏移(devigion)而改变，因此导致金属氧化物半导体场效应晶体管的临界电压的差异。举例来说，于相同的半导体工艺之下，工艺的极端状况可将晶体管区分为“慢工艺角落(slow corner，S corner)”晶体管、“快工艺角落(fast corner，Fcorner)”晶体管、以及“典型工艺角落(typical corner，T corner)”晶体管。所谓的“慢工艺角落”晶体管即代表利用半导体工艺所完成的多个晶体管中的第一晶体管，该第一晶体管具有最弱的(weakest)、最慢的(slowest)的驱动强度表现(drive strength performance)。再者，所谓的“快工艺角落”晶体管即代表利用该半导体工艺所完成的多个晶体管中的第二晶体管，该第二晶体管具有最强的(strongest)、最快的(fastest)的驱动强度表现。所谓的“典型工艺角落”晶体管即代表利用该半导体工艺所完成的多个晶体管中具有正常驱动强度表现的晶体管。

请参照图5A，其所绘示为标准半导体工艺之下“慢工艺角落”、“快工艺角落”、“典型工艺角落”晶体管的临界电压与温度之间的关系。由图中可知，于-20℃时，慢工艺角落晶体管的临界电压(V_TH)约为625mV，随着温度的升高，于100℃时，慢工艺角落晶体管的临界电压(V_TH)约为525mV；于-20℃时，典型工艺角落晶体管的临界电压(V_TH)约为520mV，随着温度的升高，于100℃时，典型工艺角落晶体管的临界电压(V_TH)约为425mV；于-20℃时，快工艺角落晶体管的临界电压(V_TH)约为420mV，随着温度的升高，于100℃时，快工艺角落晶体管的临界电压(V_TH)约为325mV。

由方程式(14)可知，栅源电压(V_GS)为临界电压(V_TH)与温度的函数。因此，利用相同的工艺制造出图4所示的带差参考电路会造成不同参考电压(Vref)的结果。如图5B，其所绘示为标准半导体工艺之下“慢工艺角落”、“快工艺角落”、“典型工艺角落”晶体管所完成的带差参考电路的参考电压与温度之间的关系。如图所示，慢工艺角落晶体管所完成的带差参考电路所提供的参考电压(Vref)可视为与温度无关约为280mV；典型工艺角落晶体管所完成的带差参考电路所提供的参考电压(Vref)可视为与温度无关约为240mV；快工艺角落晶体管所完成的带差参考电路所提供的参考电压(Vref)可视为与温度无关约为205mV。

由于半导体工艺的偏移会导致带差参考电路提供的参考电压(Vref)产生约±15％的误差，导致图4的带差参考电路由于无法提供准确的参考电压(Vref)。因此，如何改进已知半导体工艺的偏移并导致带差参考电路无法提供准确的参考电压(Vref)的问题即为本发明的主要目的。

发明内容

本发明的目的是提出一种带差参考电路，该带差参考电路可以符合标准半导体工艺，并且该带差参考电路可输出准确的参考电压(Vref)并且无关于半导体工艺的偏移。

因此，本发明提出一种带差参考电路，包括：输入电路，具有两个端点，其中第一端点连接至第一场效应晶体管且该第一场效应晶体管具有第一临界电压，第二端点与第二场效应晶体管之间连接第一电阻且该第二场效应晶体管具有第二临界电压；镜像电路，其可控制该两个端点上的两个输出电流，使该两个输出电流间维持固定的电流比例；以及运算放大器，连接至该两个端点以及该镜像电路用以控制该镜像电路使得该两端点上的电压具有电压关系；其中，该第一场效应晶体管与该第二场效应晶体管都在次临界区操作，且该第一临界电压大于该第二临界电压，且该两个输出电流不会随着温度变化而改变。

根据本发明的带差参考电路，其中该第一场效应晶体管与该第二场效应晶体管皆为N型场效应晶体管，且该第一场效应晶体管的栅极与漏极连接至该第一端点，该第一场效应晶体管的源极连接至接地端，该第二场效应晶体管的栅极与漏极连接至该第一电阻，该第二场效应晶体管的源极连接至该接地端。

根据本发明的带差参考电路，其中该镜像电路还用于产生第三输出电流其比例于该两个输出电流。

根据本发明的带差参考电路，其中该第三输出电流流经第二电阻用以产生参考电压。

根据本发明的带差参考电路，其中该第一场效应晶体管与该第二场效应晶体管的氧化层厚度不同。

根据本发明的带差参考电路，其中该镜像电路包括两个P型场效应晶体管，该两个P型场效应晶体管的栅极相互连接，该两个P型场效应晶体管的源极连接至电压源，该两个P型场效应晶体管的漏极则为该两个端点。

根据本发明的带差参考电路，其中该运算放大器的输出端连接至该两个P型场效应晶体管的栅极，该运算放大器的两个输入端连接至该两个端点。

根据本发明的带差参考电路，其中该两个P型场效应晶体管的两个长宽比的差异用于决定该固定的电流比例。

本发明还提出一种带差参考电路，包括：输入电路，具有两个端点，其中第一端点连接至第一场效应晶体管且该第一场效应晶体管具有第一临界电压，第二端点与第二场效应晶体管之间连接负载组件且该第二场效应晶体管具有第二临界电压；运算放大器，其用于根据该两个端点间电压差控制该镜像电路；以及镜像电路，其用于根据该运算放大器的控制而调整该两个端点上的两个输出电流大小，并使该两个输出电流间维持固定的电流比例；其中，该第一场效应晶体管与该第二场效应晶体管都在次临界区操作，且该第一临界电压大于该第二临界电压，且该二输出电流不会随着温度变化而改变。

根据本发明的带差参考电路，其中该负载组件是电阻。

为了使本发明特征及技术内容得到进一步的了解，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明，并非用来对本发明加以限制。

附图说明

图1所示为已知由PMOS场效应晶体管、PNP双极晶体管、与运算放大器所组成的带差参考电路示意图。

图2A所示为带差参考电路中提供的参考电压示意图。

图2B所示为参考电压(Vref)与温度关系图。

图3A所示为金属氧化物半导体场效应晶体管的漏极电流根值

与栅源电压(V_GS)之间的关系图。

图3B所示为金属氧化物半导体场效应晶体管的漏极电流对数值(log(i_D))与栅源电压(V_GS)之间的关系图。

图4所示为已知由PMOS场效应晶体管、NMOS场效应晶体管与运算放大器所组成的带差参考电路示意图。

图5A所示为标准半导体工艺之下“慢工艺角落”、“快工艺角落”、“典型工艺角落”晶体管的临界电压与温度之间的关系。

图5B所示为标准半导体工艺之下“慢工艺角落”、“快工艺角落”、“典型工艺角落”晶体管所完成的带差参考电路的参考电压与温度之间的关系。

图6所示为本发明的带差参考电路示意图。

图7A所示为具有不同临界电压的二个晶体管于工艺偏移时的临界电压差值。

图7B所示为具有不同临界电压的二个晶体管于工艺偏移时的参考电压示意图。

其中，附图标记说明如下：

12镜像电路            15运算放大器

20输入电路            32基射电压(V_BE)产生器

34热电压(V_T)产生器    36与温度无关的常数(K)

42镜像电路            45运算放大器

50输入电路            142镜像电路

145运算放大器         150输入电路

具体实施方式

请参照图6，其所示为本发明的带差参考电路示意图。带差参考电路包括镜像电路142、运算放大器145、以及输入电路150。镜像电路142中包括三个PMOS场效应晶体管M1、M2、M3，在此范例中，M1、M2、M3具有相同的长宽比(W/L)。其中，M1、M2与M3的栅极相互连接，M1、M2与M3的源极连接至供应电源(Vss)，M1、M2与M3的漏极可分别输出Ix、Iy与Iz的电流。另外，运算放大器145的输出端可连接至M1、M2与M3的栅极，运算放大器145的负极输入端连接至M1的漏极，而运算放大器145的正极输入端连接至M2的漏极。再者，输入电路150包括二个NMOS场效应晶体管M4、M5；其中，M4晶体管具有较高的临界电压(V_th4)，M5晶体管具有较低的临界电压(V_th5)，也就是说，V_th4＞V_th5。M4与M5的栅极与漏极相互连接，M4与M5的源极连接至接地端，M4的漏极连接至运算放大器145的负极输入端，M5的漏极与运算放大器145的正极输入端之间连接第一电阻(R1)，作为负载组件。M3漏极与接地端之间连接第二电阻(R2)，M3漏极可输出参考电压(Vref)。

由图6所示的带差参考电路可知。由于M1、M2、M3具有相同的长宽比，因此，M1漏极的输出电流Ix、M2漏极的输出电流Iy与M3漏极的输出电流Iz相同，也就是，I_x＝I_y＝I_z---(16)。或者，假设M1、M2、M3具有不相同的长宽比，则I_x、I_y、I_z之间可以有固定的比例关系。在运算放大器145具有无限大的增益下，运算放大器145的负极输入端电压(Vy)与正极输入端电压(Vx)会相等。因此，R₁I_y+V_SG5＝V_SG4---(17)。也就是说，I_y＝(V_SG4-V_SG5)/R₁＝ΔV_GS/R₁。

再者，根据方程式(13)可知，在次临界区操作的晶体管M4与M5其临界电压差(ΔV_TH(T))可表示为： $\mathrm{\Δ}{V}_{\mathrm{TH}}\left(T\right)\≅\mathrm{\Δ}{V}_{\mathrm{TH}}\left(T_0\right)+\mathrm{\Δ}{K}_T(\frac{T}{T_0}-1),$ 其中ΔK_T＜0。

而根据方程式(14)可知，晶体管M4与M5的栅源电压可表示为：

$V_{\mathrm{GS}4}\left(T\right)\≅V_{\mathrm{TH}4}\left(T\right)+V_{\mathrm{OFF}4}+[V_{\mathrm{GS}4}\left(T_0\right)-V_{\mathrm{TH}4}\left(T_0\right)-V_{\mathrm{OFF}4}]\frac{T}{T_0}---\left(18\right)$

$V_{\mathrm{GS}5}\left(T\right)\≅V_{\mathrm{TH}5}\left(T\right)+V_{\mathrm{OFF}5}+[V_{\mathrm{GS}5}\left(T_0\right)-V_{\mathrm{TH}5}\left(T_0\right)-V_{\mathrm{OFF}5}]\frac{T}{T_0}---\left(19\right)$

将方程式(18)减去(19)，可得：

$\mathrm{\Δ}{V}_{\mathrm{GS}}\left(T\right)\≅[\mathrm{\Δ}{V}_{\mathrm{TH}}\left(T_0\right)+|\mathrm{\Δ}{K}_T\left|\right]+[\mathrm{\Δ}{V}_{\mathrm{GS}}\left(T_0\right)+|\mathrm{\Δ}{V}_{\mathrm{OFF}}\left|\right]\·\left(\frac{T}{T_0}\right)-[\mathrm{\Δ}{V}_{\mathrm{TH}}\left(T_0\right)+|\mathrm{\Δ}{K}_T\left|\right]\·\left(\frac{T}{T_0}\right)-\left(20\right)$

其中，ΔV_GS(T)＝V_GS4(T)-V_GS5(T)、ΔV_TH(T₀)＝V_TH4(T₀)-V_TH5(T₀)、ΔV_GS(T₀)＝V_GS4(T₀)-V_GS5(T₀)、ΔV_OFF＝V_OFF4-V_OFF5。

由方程式(20)可知，第一项[ΔV_TH(T₀)+|ΔK_T|]为与温度无关的固定值，第二项

为正温度系数项，第三项为负温度系数项。也就是说，经由适当的选择晶体管的大小(如晶体管的信道长度、宽度与长宽比)、电阻值可使得正温度系数项与负温度系数项相加之后成为零温度系数的任何值。也就是说，I_y＝ΔV_GS/R₁即为一个与温度无关的电流，因此，参考电压(Vref)即为 $V_{\mathrm{ref}}=\frac{R_2}{R_1}\·\mathrm{\Δ}{V}_{\mathrm{GS}}.$

图6的带差参考电路更具有不随半导体工艺偏差而改变参考电压的优点。请参照图7A，其所示为具有不同临界电压的二个晶体管于工艺偏移时的临界电压差值。由图7A可知，不论半导体工艺如何产生偏移，“慢工艺角落”、“快工艺角落”、“典型工艺角落”晶体管的临界电压差值(ΔV_TH)与温度的关系几乎相同。也就是说，本发明利用相同的半导体工艺制造出二个临界电压不同的晶体管，不论半导体工艺如何产生偏移，二晶体管的临界电压差值(ΔV_TH)与温度会维持固定的关系。举例来说，为了于标准半导体工艺中制造出二个临界电压不同的晶体管，可以经由控制二个晶体管的栅极氧化层的厚度即可以获得二个临界电压不同的晶体管。

再者，请参照图7B，其所绘示为具有不同临界电压的二个晶体管于工艺偏移时的参考电压示意图。根据图7B可知，与最糟的工艺角落相比，参考电压(Vref)仅会变化约±2％。也就是说，本发明的带差参考电路的参考电压几乎不会随着工艺偏移以及温度变化而改变。

因此，本发明的带差参考电路的优点在于提供标准半导体工艺可以实现的带差参考电路，且带差参考电路可操作于低操作电压，并且，利用具有不同临界电压的晶体管所产生的临界电压差(ΔV_TH)来补偿标准半导体工艺的偏移使得带差参考电路的参考电压几乎不会随着工艺偏移以及温度变化而改变。

综上所述，虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，当可作各种变化与修改，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (10)

1.一种带差参考电路，包括：

输入电路，具有两个端点，其中第一端点连接至第一场效应晶体管且该第一场效应晶体管具有第一临界电压，第二端点与第二场效应晶体管之间连接第一电阻且该第二场效应晶体管具有第二临界电压；

镜像电路，其可控制该两个端点上的两个输出电流，使该两个输出电流间维持固定的电流比例；以及

运算放大器，连接至该两个端点以及该镜像电路用以控制该镜像电路使得该两端点上的电压具有电压关系；

其中，该第一场效应晶体管与该第二场效应晶体管都在次临界区操作，且该第一临界电压大于该第二临界电压，且该两个输出电流不会随着温度变化而改变。

2.如权利要求1所述的带差参考电路，其中该第一场效应晶体管与该第二场效应晶体管皆为N型场效应晶体管，且该第一场效应晶体管的栅极与漏极连接至该第一端点，该第一场效应晶体管的源极连接至接地端，该第二场效应晶体管的栅极与漏极连接至该第一电阻，该第二场效应晶体管的源极连接至该接地端。

3.如权利要求1所述的带差参考电路，其中该镜像电路还用于产生第三输出电流其比例于该两个输出电流。

4.如权利要求3所述的带差参考电路，其中该第三输出电流流经第二电阻用以产生参考电压。

5.如权利要求1所述的带差参考电路，其中该第一场效应晶体管与该第二场效应晶体管的氧化层厚度不同。

6.如权利要求1所述的带差参考电路，其中该镜像电路包括两个P型场效应晶体管，该两个P型场效应晶体管的栅极相互连接，该两个P型场效应晶体管的源极连接至电压源，该两个P型场效应晶体管的漏极则为该两个端点。

7.如权利要求6所述的带差参考电路，其中该运算放大器的输出端连接至该两个P型场效应晶体管的栅极，该运算放大器的两个输入端连接至该两个端点。

8.如权利要求6所述的带差参考电路，其中该两个P型场效应晶体管的两个长宽比的差异用于决定该固定的电流比例。

9.一种带差参考电路，包括：

输入电路，具有两个端点，其中第一端点连接至第一场效应晶体管且该第一场效应晶体管具有第一临界电压，第二端点与第二场效应晶体管之间连接负载组件且该第二场效应晶体管具有第二临界电压；

运算放大器，其用于根据该两个端点间电压差控制该镜像电路；以及

镜像电路，其用于根据该运算放大器的控制而调整该两个端点上的两个输出电流大小，并使该两个输出电流间维持固定的电流比例；

其中，该第一场效应晶体管与该第二场效应晶体管都在次临界区操作，且该第一临界电压大于该第二临界电压，且该二输出电流不会随着温度变化而改变。

10.如权利要求9所述的带差参考电路，其中该负载组件是电阻。

Images