CN114759089A - 增强栅控能力的p型氮化镓器件及其制作方法 - Google Patents

增强栅控能力的p型氮化镓器件及其制作方法 Download PDF

Info

Publication number
CN114759089A
CN114759089A CN202210421280.8A CN202210421280A CN114759089A CN 114759089 A CN114759089 A CN 114759089A CN 202210421280 A CN202210421280 A CN 202210421280A CN 114759089 A CN114759089 A CN 114759089A
Authority
CN
China
Prior art keywords
gallium nitride
region
etching
nitride layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210421280.8A
Other languages
English (en)
Inventor
张元雷
王惟生
孙志伟
李帆
赵胤超
刘雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong Liverpool University
Original Assignee
Xian Jiaotong Liverpool University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong Liverpool University filed Critical Xian Jiaotong Liverpool University
Priority to CN202210421280.8A priority Critical patent/CN114759089A/zh
Publication of CN114759089A publication Critical patent/CN114759089A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种增强栅控能力的p型氮化镓器件,包括:衬底,由下至上依次包括氮化镓层、氮化铝镓层和P型氮化镓层,衬底表面包括源极区、与源极区相对的漏极区、以及位于源极区和漏极区之间的栅极区,栅极区包括第一刻蚀区和自第一刻蚀区两侧向外延伸的第二刻蚀区,第一刻蚀区向内部分刻蚀P型氮化镓层以形成第一凹槽,第二刻蚀区向内完全刻蚀P型氮化镓层以形成第二凹槽;源极;漏极;介电层;栅极;接触电极,位于第二凹槽内,接触电极的一端与氮化镓层表面接触,另一端与栅极底部接触;使得接触电极能够与氮化镓层表面的二维电子气接触,通过控制二维电子气来控制P型氮化镓层中空穴,从而增加栅极的控制能力。

Description

增强栅控能力的p型氮化镓器件及其制作方法
技术领域
本发明涉及增强栅控能力的p型氮化镓器件及其制作方法,属于半导体器件技术领域。
背景技术
P型氮化镓器件是使用P型氮化镓中材料空穴导电的。目前,现有的增强型的P型氮化镓器件是使用栅凹槽结构或等离子钝化结构实现得到的,只能通过栅极来控制沟道中空穴,栅极控制能力弱。并且,由于P型沟道氮化镓器件的衬底由下至上依次包括氮化镓层、氮化铝镓层和P型氮化镓层,当有P型氮化镓层在氮化镓层和氮化铝镓层上方被刻蚀时,被抑制或者消耗掉的二维电子气会重新的部分恢复,恢复的电子会进一步的影响栅极的控制能力。
发明内容
本发明的目的在于提供增强栅控能力的p型氮化镓器件及其制作方法,可以解决传统的增强型的P型氮化镓器件的实现方法只能通过栅极来控制沟道中空穴,导致栅极的控制能力不高的问题。
为达到上述目的,本发明提供如下技术方案:
一种增强栅控能力的p型氮化镓器件,包括:
衬底,由下至上依次包括氮化镓层、氮化铝镓层和P型氮化镓层,所述衬底表面包括源极区、与所述源极区相对的漏极区、以及位于所述源极区和所述漏极区之间的栅极区,所述栅极区包括第一刻蚀区和自所述第一刻蚀区两侧向外延伸的第二刻蚀区,所述第一刻蚀区向内部分刻蚀所述P型氮化镓层以形成第一凹槽,所述第二刻蚀区向内完全刻蚀所述P型氮化镓层以形成第二凹槽;
源极,位于所述源极区;
漏极,位于所述漏极区;
介电层,位于所述源极和所述漏极之间的所述p型氮化镓层表面;
栅极,位于所述第一凹槽和所述第二凹槽内,并位于所述介电层上方;
接触电极,位于所述第二凹槽内,所述接触电极的一端与所述氮化镓层表面接触,另一端与所述栅极底部接触。
进一步地,所述第一刻蚀区和所述第二刻蚀区的延伸方向为第一方向,所述源极区和所述漏极区的延伸方向为第二方向,所述第一方向和所述第二方向垂直。
进一步地,所述p型氮化镓器件还包括二维电子气层,所述二维电子气层位于所述氮化镓层和所述氮化铝镓层之间,所述接触电极与所述二维电子气层接触。
进一步地,所述第一刻蚀区下方的所述P型氮化镓层的厚度为15-40nm。
进一步地,所述介电层为氧化铝层。
一种增强栅控能力的p型氮化镓器件的制作方法,所述方法用于制作上述的p型氮化镓器件,所述方法包括:
S1、在衬底上进行台面隔离,形成有源区;其中,所述有源区包括源极区、与所述源极区相对的漏极区、以及位于所述源极区和所述漏极区之间的栅极区,所述栅极区包括第一刻蚀区和和自所述第一刻蚀区两侧向外延伸的第二刻蚀区,所述衬底由下至上依次包括氮化镓层、氮化铝镓层和P型氮化镓层;
S2、使用刻蚀法部分刻蚀所述第一刻蚀区下方的所述P型氮化镓层;
S3、使用所述刻蚀法完全刻蚀所述第二刻蚀区下方的所述P型氮化镓层,形成接触电极待形成区;
S4、在所述源极区形成源极,在所述漏极区形成漏极,在所述接触电极待形成区形成接触电极;
S5、在所述接触电极表面、所述源极和所述漏极之间的所述p型氮化镓层表面形成介电层;
S6、使用所述刻蚀法完全刻蚀所述接触电极上方的所述介电层;
S7、在所述栅极区形成栅极。
进一步地,所述刻蚀法包括湿法刻蚀和/或干法刻蚀。
进一步地,在步骤S4中,使用电子束蒸发和/或磁控溅射法沉积高功函数金属与不易氧化金属以形成所述源极、所述漏极。
进一步地,在步骤S4中,使用电子束蒸发和/或磁控溅射法沉积低功函数金属以形成所述栅极。
进一步地,在步骤S5中,使用化学气象沉积法形成介电层。
本发明的有益效果在于:提供了一种增强栅控能力的p型氮化镓器件,其中,接触电极位于第二凹槽内,且接触电极的一端与氮化镓层表面接触,另一端与栅极底部接触,使得接触电极能够与氮化镓层表面的二维电子气接触,通过控制二维电子气来控制P型氮化镓层中空穴,从而增加栅极的控制能力。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1为本申请中p型氮化镓器件的主视图;
图2为p型氮化镓器件的俯视图;
图3为p型氮化镓器件的剖视图;
图4为p型氮化镓器件的制作方法的流程图。
100-p型氮化镓器件,1-衬底,11-氮化镓层,12-氮化铝镓层,13-P型氮化镓层,14-源极区,15-漏极区,16-栅极区,161-第一刻蚀区,162-第二刻蚀区,2-源极,3-漏极,4-介电层,5-栅极,6-接触电极,7-二维电子气层。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
下面结合附图和实施例,对本申请的具体实施方式作进一步详细描述。以下实施例用于说明本申请,但不用来限制本申请的范围。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请保护范围的限制。此外,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请创造的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以通过具体情况理解上述术语在本申请中的具体含义。
请参考图1至图3,本申请一较佳实施例提供了一种增强栅控能力的p型氮化镓器件100,包括:衬底1、源极2、漏极3、介电层4、栅极5和接触电极6。衬底1由下至上依次包括氮化镓层11(如图中GaN层)、氮化铝镓层12(如图中AlGaN层)和P型氮化镓层13(如图中p-GaN层)。需要说明的是,衬底1的结构及制作方法为现有技术,本申请不再一一赘述。衬底1表面包括源极区14、与源极区14相对的漏极区15、以及位于源极区14和漏极区15之间的栅极区16,栅极区16包括第一刻蚀区161和自第一刻蚀区161两侧向外延伸的第二刻蚀区162,第一刻蚀区161向内部分刻蚀P型氮化镓层13以形成第一凹槽(未标号),第二刻蚀区162向内完全刻蚀P型氮化镓层13以形成第二凹槽(未标号)。源极2位于源极区14。漏极3位于漏极区15。介电层4位于源极2和漏极3之间的p型氮化镓层13表面。栅极5位于第一凹槽和第二凹槽内,并位于介电层4上方。接触电极6位于第二凹槽内,且接触电极6的一端与氮化镓层11表面接触,另一端与栅极5底部接触。
在本实施例中,第一凹槽和第二凹槽是通过刻蚀法刻蚀形成的。这里的刻蚀法可以为湿法刻蚀,也可以为干法刻蚀。当然,在其他实施例中,第一凹槽和第二凹槽还可以通过其他方式来实现,本申请不对第一凹槽和第二凹槽的形成方式作限定。
由于第一凹槽是通过部分刻蚀P型氮化镓层13形成的,因此,第一刻蚀区161下方还包括剩余的P型氮化镓层13。在本实施例中,第一刻蚀区161下方的P型氮化镓层13的厚度范围为15-40nm。
第一刻蚀区161和第二刻蚀区162的延伸方向为第一方向(a方向),源极区14和漏极区15的延伸方向为第二方向(b方向),第一方向和第二方向垂直。
p型氮化镓器件100还包括二维电子气层7,二维电子气层7位于氮化镓层11和氮化铝镓层12之间,接触电极6与二维电子气层7接触。
可选地,介电层4为绝缘层。在本实施例中,介电层4为氧化铝层。当然,在其他实施例中,介电层4还可以为氧化物层或者氮化物层,本申请不对介电层的材料作限定。
当在氮化镓层11和氮化铝镓层12上方的P型氮化镓层13被刻蚀时,被抑制或者消耗掉的二维电子气会有部分重新恢复,恢复的二维电子气处于一个浮空的状态,会进一步的影响栅极5的控制能力,因此,在本实施例中,通过两个接触电极6将二维电子气层7中的二维电子气和栅极5连接,使得二维电子气也能够对空穴产生影响,从而提高了栅极5的控制能力。
如图4所示,图4为本申请中一种增强栅控能力的p型氮化镓器件的制作方法的流程图,该方法用于制作上述的p型氮化镓器件。该方法具体包括:S1、在衬底上进行台面隔离,形成有源区;其中,有源区包括源极区、与源极区相对的漏极区、以及位于源极区和漏极区之间的栅极区,栅极区包括第一刻蚀区和和自第一刻蚀区两侧向外延伸的第二刻蚀区,衬底由下至上依次包括氮化镓层、氮化铝镓层和P型氮化镓层;S2、使用刻蚀法部分刻蚀第一刻蚀区下方的P型氮化镓层;S3、使用刻蚀法完全刻蚀第二刻蚀区下方的P型氮化镓层,形成接触电极待形成区;S4、在源极区形成源极,在漏极区形成漏极,在接触电极待形成区形成接触电极;S5、在接触电极表面、源极和漏极之间的p型氮化镓层表面形成介电层;S6、使用刻蚀法完全刻蚀接触电极上方的介电层;S7、在栅极区形成栅极。
其中,刻蚀法包括湿法刻蚀和/或干法刻蚀。
在步骤S4中,形成源极和漏极的方法具体为:使用电子束蒸发和/或磁控溅射法沉积高功函数金属与不易氧化金属以形成源极、漏极。可选地,高功函数金属可以为镍,不易氧化金属可以为金、钯、铂、银等,因此,高功函数金属与不易氧化金属的组合可以为镍/金、镍/钯、镍/铂、镍/银。
在将高功函数金属与不易氧化金属沉积后,还需要使该金属组合在氧气或惰性气体环境中退火10-600s,温度为100-700℃,以形成最终的源极和漏极。
在步骤S4中,形成接触电极的方法具体为:使用电子束蒸发和/或磁控溅射法沉积低功函数金属以形成接触电极,此时的接触电极位于氮化铝镓层表面。
可选地,在氮化铝镓层表面形成接触电极后,还包括:使低功函数金属在惰性气体环境中退火10-600s,温度为100-700℃,以形成最终的接触电极,此时的接触电极通过高温退火从氮化铝镓层表面延伸到了氮化镓层表面,并与二维电子气接触。
在步骤S5中,形成介电层的方法为:使用化学气象沉积法形成介电层。在这里,可以通过不同的设备进行化学气象沉积法以形成介电层。比如:ALD设备或PEALD设备或PECVD设备或LPCVD设备或ICPCVD设备或MOCVD设备等。
综上,本申请提供了一种增强栅控能力的p型氮化镓器件及其制作方法,其中,接触电极位于第二凹槽内,且接触电极的一端与氮化镓层表面接触,另一端与栅极底部接触,使得接触电极能够与氮化镓层表面的二维电子气接触,通过控制二维电子气来控制P型氮化镓层中空穴,从而增加栅极的控制能力。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种增强栅控能力的p型氮化镓器件,其特征在于,包括:
衬底,由下至上依次包括氮化镓层、氮化铝镓层和P型氮化镓层,所述衬底表面包括源极区、与所述源极区相对的漏极区、以及位于所述源极区和所述漏极区之间的栅极区,所述栅极区包括第一刻蚀区和自所述第一刻蚀区两侧向外延伸的第二刻蚀区,所述第一刻蚀区向内部分刻蚀所述P型氮化镓层以形成第一凹槽,所述第二刻蚀区向内完全刻蚀所述P型氮化镓层以形成第二凹槽;
源极,位于所述源极区;
漏极,位于所述漏极区;
介电层,位于所述源极和所述漏极之间的所述p型氮化镓层表面;
栅极,位于所述第一凹槽和所述第二凹槽内,并位于所述介电层上方;
接触电极,位于所述第二凹槽内,所述接触电极的一端与所述氮化镓层表面接触,另一端与所述栅极底部接触。
2.如权利要求1所述的增强栅控能力的p型氮化镓器件,其特征在于,所述第一刻蚀区和所述第二刻蚀区的延伸方向为第一方向,所述源极区和所述漏极区的延伸方向为第二方向,所述第一方向和所述第二方向垂直。
3.如权利要求1所述的增强栅控能力的p型氮化镓器件,其特征在于,所述p型氮化镓器件还包括二维电子气层,所述二维电子气层位于所述氮化镓层和所述氮化铝镓层之间,所述接触电极与所述二维电子气层接触。
4.如权利要求1所述的增强栅控能力的p型氮化镓器件,其特征在于,所述第一刻蚀区下方的所述P型氮化镓层的厚度为15-40nm。
5.如权利要求1所述的增强栅控能力的p型氮化镓器件,其特征在于,所述介电层为氧化铝层。
6.一种增强栅控能力的p型氮化镓器件的制作方法,其特征在于,所述方法用于制作如权利要求1至5中任一项所述的p型氮化镓器件,所述方法包括:
S1、在衬底上进行台面隔离,形成有源区;其中,所述有源区包括源极区、与所述源极区相对的漏极区、以及位于所述源极区和所述漏极区之间的栅极区,所述栅极区包括第一刻蚀区和和自所述第一刻蚀区两侧向外延伸的第二刻蚀区,所述衬底由下至上依次包括氮化镓层、氮化铝镓层和P型氮化镓层;
S2、使用刻蚀法部分刻蚀所述第一刻蚀区下方的所述P型氮化镓层;
S3、使用所述刻蚀法完全刻蚀所述第二刻蚀区下方的所述P型氮化镓层,形成接触电极待形成区;
S4、在所述源极区形成源极,在所述漏极区形成漏极,在所述接触电极待形成区形成接触电极;
S5、在所述接触电极表面、所述源极和所述漏极之间的所述p型氮化镓层表面形成介电层;
S6、使用所述刻蚀法完全刻蚀所述接触电极上方的所述介电层;
S7、在所述栅极区形成栅极。
7.如权利要求6所述的制作方法,其特征在于,所述刻蚀法包括湿法刻蚀和/或干法刻蚀。
8.如权利要求6所述的制作方法,其特征在于,在步骤S4中,使用电子束蒸发和/或磁控溅射法沉积高功函数金属与不易氧化金属以形成所述源极、所述漏极。
9.如权利要求6所述的制作方法,其特征在于,在步骤S4中,使用电子束蒸发和/或磁控溅射法沉积低功函数金属以形成所述栅极。
10.如权利要求6所述的制作方法,其特征在于,在步骤S5中,使用化学气象沉积法形成介电层。
CN202210421280.8A 2022-04-21 2022-04-21 增强栅控能力的p型氮化镓器件及其制作方法 Pending CN114759089A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210421280.8A CN114759089A (zh) 2022-04-21 2022-04-21 增强栅控能力的p型氮化镓器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210421280.8A CN114759089A (zh) 2022-04-21 2022-04-21 增强栅控能力的p型氮化镓器件及其制作方法

Publications (1)

Publication Number Publication Date
CN114759089A true CN114759089A (zh) 2022-07-15

Family

ID=82331287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210421280.8A Pending CN114759089A (zh) 2022-04-21 2022-04-21 增强栅控能力的p型氮化镓器件及其制作方法

Country Status (1)

Country Link
CN (1) CN114759089A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116666436A (zh) * 2023-07-24 2023-08-29 西交利物浦大学 一种鳍式场效应晶体管及其制备方法
CN117279402A (zh) * 2023-11-10 2023-12-22 西交利物浦大学 人工突触器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116666436A (zh) * 2023-07-24 2023-08-29 西交利物浦大学 一种鳍式场效应晶体管及其制备方法
CN116666436B (zh) * 2023-07-24 2023-10-17 西交利物浦大学 一种鳍式场效应晶体管及其制备方法
CN117279402A (zh) * 2023-11-10 2023-12-22 西交利物浦大学 人工突触器件

Similar Documents

Publication Publication Date Title
JP5588670B2 (ja) 半導体装置
CN114759089A (zh) 增强栅控能力的p型氮化镓器件及其制作方法
JP6739918B2 (ja) 窒化物半導体装置およびその製造方法
US9177856B2 (en) Semiconductor device and method for manufacturing same
JP2010147347A (ja) 化合物半導体装置及びその製造方法
CN101414633A (zh) 凹槽绝缘栅型复合栅场板高电子迁移率器件
CN105074876A (zh) 氮化物半导体器件和氮化物半导体器件的制造方法
CN112820769A (zh) 一种碳化硅mosfet器件及其制备方法
CN210640256U (zh) 一种氮化镓功率器件
JP2011210834A (ja) 電界効果トランジスタ
US9640672B2 (en) Diode device and method for manufacturing the same
CN107706232A (zh) 一种原位MIS栅结构常关型GaN基晶体管及制备方法
CN108574000B9 (zh) 半导体装置和半导体装置的制造方法
JP2014225692A (ja) 半導体装置および半導体装置の製造方法
CN104115262B (zh) 氮化物半导体器件
KR20190028260A (ko) 게이트 올 어라운드 소자 및 이를 제조하는 방법
CN101419982B (zh) 槽栅型源场板高电子迁移率器件及其制作方法
CN217239466U (zh) 垂直传导半导体器件
CN110416318A (zh) 一种氮化镓基二极管结构及其制备方法
CN107195670B (zh) GaN基增强型MOS-HEMT器件及其制备方法
JP2012064663A (ja) 窒化物半導体装置およびその製造方法
CN115274851A (zh) 基于P-GaN帽层和Fin结构的增强型射频器件及其制备方法
CN115642177A (zh) 基于Fin-MESFET栅结构HEMT及其制作方法
CN112825329B (zh) 一种高线性度复合绝缘侧栅结构的GaN晶体管器件
CN112768512A (zh) 基于凹槽阳极结构的AlGaN基双沟道肖特基二极管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination