JP6739918B2 - 窒化物半導体装置およびその製造方法 - Google Patents

窒化物半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6739918B2
JP6739918B2 JP2015200415A JP2015200415A JP6739918B2 JP 6739918 B2 JP6739918 B2 JP 6739918B2 JP 2015200415 A JP2015200415 A JP 2015200415A JP 2015200415 A JP2015200415 A JP 2015200415A JP 6739918 B2 JP6739918 B2 JP 6739918B2
Authority
JP
Japan
Prior art keywords
layer
electron supply
supply layer
electron
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015200415A
Other languages
English (en)
Other versions
JP2017073500A (ja
Inventor
真也 ▲高▼堂
真也 ▲高▼堂
稔 阿久津
稔 阿久津
岳利 田中
岳利 田中
範和 伊藤
範和 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015200415A priority Critical patent/JP6739918B2/ja
Priority to US15/286,653 priority patent/US9905669B2/en
Publication of JP2017073500A publication Critical patent/JP2017073500A/ja
Priority to US15/905,003 priority patent/US10340360B2/en
Priority to US16/421,219 priority patent/US10727312B2/en
Application granted granted Critical
Publication of JP6739918B2 publication Critical patent/JP6739918B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Description

本発明は、窒化物半導体装置およびその製造方法に関する。
特許文献１には、ＧａＮを含むバッファ層と、バッファ層上に形成されたＡｌＧａＮを含むバリア層と、バリア層に形成されたトレンチ内に配置されたゲート絶縁膜と、ゲート絶縁膜を挟んでバッファ層に対向するゲート電極とを含む、トランジスタが開示されている。
特開２０１４-２２２７６３号公報
特許文献１のトランジスタでは、ゲート電極のオフ時に、当該ゲート電極直下に２ＤＥＧ（Two Dimensional Electron Gas：二次元電子ガス）が形成されるのを防止するため、電子供給層を貫通するトレンチが形成されている。トレンチが形成された部分では、電子供給層と電子走行層との境界がなくなるので、２ＤＥＧは形成されない。これにより、ノーマリオフ動作が実現されている。
しかしながら、特許文献１のトランジスタでは、電子供給層を貫通し、さらに電子走行層の一部を掘り下げるようにトレンチが形成されており、ゲート電極のオン時に２ＤＥＧが形成されるべき領域の一部が失われている。そのため、２ＤＥＧの形成に必要な制御電圧に誤差が生じる結果、たとえばスイッチングノイズが発生したり、不所望なエネルギ損失の増大を招いたりするといった問題が生じる。
そこで、本発明は、電子走行層にダメージが発生するのを回避し、安定したノーマリオフ動作を実現できる窒化物半導体装置およびその製造方法を提供することを目的とする。
本発明の一局面に係る窒化物半導体装置は、ＧａｘＩｎ１−ｘＮ（０＜ｘ≦１）を含む電子走行層と、前記電子走行層上に形成され、ＡｌｙＩｎ１−ｙＮ（０＜ｙ≦１）を含む電子供給層と、前記電子走行層に接するように前記電子供給層を貫通して形成されたゲート絶縁膜と、前記ゲート絶縁膜を挟んで前記電子走行層に対向するゲート電極とを含む。前記電子走行層において、前記ゲート絶縁膜に接する部分と、前記電子供給層に接する部分とが互いに平坦な表面を形成している。
この構成によれば、電子走行層において、ゲート絶縁膜に接する部分と、電子走行層に接する部分とが互いに平坦な表面を形成しているから、良好なノーマリオフ動作を実現できる窒化物半導体装置を提供できる。このような特徴を含む窒化物半導体装置は、たとえば以下のような工程を含む製造方法により製造される。
窒化物半導体装置の製造方法は、ＧａｘＩｎ１−ｘＮ（０＜ｘ≦１）を含む電子走行層上に、ＡｌｙＩｎ１−ｙＮ（０＜ｙ≦１）を含む電子供給層を形成する工程と、プラズマ酸化法により前記電子供給層を選択的に酸化して、前記電子供給層の一部に酸化物を形成する酸化物形成工程とを含む。前記酸化物形成工程において、前記酸化物に接する部分と、前記電子供給層に接する部分とが互いに平坦な表面となる前記電子走行層が形成される。
この方法によれば、プラズマ酸化法により電子供給層が選択的に酸化されて、電子供給層の一部に酸化物が形成される。プラズマ酸化法によれば、電子供給層の一部に酸化物が形成されると、雰囲気中の酸素が電子走行層に進入しないか、または、殆ど進入しなくなるので、電子走行層の酸化を回避しつつ電子供給層に酸化物を形成できる。これにより、電子走行層にダメージが発生するのを効果的に抑制できると共に、酸化物に接する部分と、電子供給層に接する部分とが互いに平坦な表面となる電子走行層を形成できる。その結果、良好なノーマリオフ動作を実現できる窒化物半導体装置およびその製造方法を提供できる。
前記製造方法は、前記酸化物形成工程後、前記酸化物をエッチングにより除去し、前記電子供給層に前記電子走行層を露出させるトレンチを形成する工程と、前記トレンチ内にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を挟んで前記電子走行層に対向するゲート電極を形成する工程とをさらに含んでいてもよい。
この方法によれば、電子供給層に形成された酸化物は、電子走行層に対してエッチング選択比を有しているから、電子走行層がエッチングされるのを回避しつつ酸化物を除去できる。これにより、ゲート絶縁膜に接する部分と、電子供給層に接する部分とが互いに平坦な表面となる電子走行層を形成できるから、良好なノーマリオフ動作を実現できる。
前記酸化物形成工程は、ゲート絶縁膜を形成する工程を兼ねており、前記酸化物形成工程後、前記酸化物を挟んで前記電子走行層に対向するゲート電極を形成する工程をさらに含んでいてもよい。
この方法によれば、酸化物をそのままゲート絶縁膜の一部として利用できる。したがって、ゲート絶縁膜の一部としての酸化物に接する部分と、電子供給層に接する部分とが互いに平坦な表面となる電子走行層を形成できる。
前記窒化物半導体装置において、前記電子走行層を露出させるように前記電子供給層に形成されたトレンチをさらに含んでいてもよい。この場合、前記ゲート絶縁膜は、前記トレンチ内に形成されていてもよい。
前記窒化物半導体装置において、前記電子供給層上に形成された非導電性のスペーサ層をさらに含んでいてもよい。この場合、前記トレンチは、前記電子走行層を露出させるように前記スペーサ層および前記電子供給層を貫通して形成されていてもよい。
この構成において、前記ゲート絶縁膜は、前記トレンチの内壁および前記電子走行層の表面に沿って形成されていてもよい。そして、前記トレンチの内壁に沿って形成された部分は、前記ゲート絶縁膜において、前記電子走行層の表面に沿って形成された部分の厚さよりも大きい厚さを有していてもよい。この構成によれば、トレンチの内壁とゲート電極との間の電気容量を低減できる。その結果、スイッチングノイズの発生を抑制できるから、スイッチング特性を向上できる。
前記窒化物半導体装置において、前記ゲート絶縁膜は、前記電子供給層の酸化物を含んでいてもよい。前記ゲート絶縁膜は、ＳｉＯ２，Ａｌ２Ｏ３，ＡｌＯＮおよびＳｉＮを含む群から選択される１つまたは複数の絶縁材料種を含んでいてもよい。前記ゲート絶縁膜は、当該ゲート絶縁膜中の電界が１０ＭＶ／ｃｍ以下となる厚さで形成されていてもよい。
本発明の他の局面に係る窒化物半導体装置は、電子走行層と、前記電子走行層上にこの順に形成された第１電子供給層および第２電子供給層と、前記第１電子供給層に対向するように前記第２電子供給層に埋設されたゲート絶縁膜と、前記ゲート絶縁膜および前記第１電子供給層を挟んで前記電子走行層に対向するゲート電極とを含む。この構成において、前記ゲート電極直下の前記第１電子供給層と、前記電子走行層との界面における伝導帯エネルギ準位が、フェルミエネルギ準位よりも大きく、前記ゲート電極直下外の前記第１電子供給層と、前記電子走行層との界面における伝導帯エネルギ準位が、フェルミエネルギ準位よりも小さい。
この構成によれば、良好なノーマリオフ動作を実現できる窒化物半導体装置を提供できる。このような特徴を含む窒化物半導体装置は、たとえば以下のような工程を含む製造方法により製造される。
窒化物半導体装置の製造方法は、電子走行層上に、当該電子走行層との界面の伝導帯エネルギ準位が、フェルミエネルギ準位よりも大きくなるように第１電子供給層を形成する工程と、前記第１電子供給層上に、前記電子走行層と前記第１電子供給層との界面の伝導帯エネルギ準位が、フェルミエネルギ準位よりも小さくなるように第２電子供給層を形成する工程と、前記第２電子供給層を選択的に酸化して、前記第２電子供給層の一部に酸化物を形成すると共に、前記酸化物直下の前記第１電子供給層と、前記電子走行層との界面における伝導帯エネルギ準位を、フェルミエネルギ準位よりも大きくする工程とを含む。
この方法によれば、第１電子供給層が形成された後、電子走行層が外気に曝されることがないから、酸化やエッチングによるダメージが電子走行層に発生するのを効果的に回避できる。これにより、安定したノーマリオフ動作を実現できる窒化物半導体装置およびその製造方法を提供できる。
前記製造方法は、前記酸化物形成工程後、前記酸化物をエッチングにより除去し、前記第２電子供給層に前記第１電子供給層に対向する底部を有するトレンチを形成する工程と、前記トレンチ内にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜および前記第１電子供給層を挟んで前記電子走行層に対向するゲート電極を形成する工程とをさらに含んでいてもよい。
前記製造方法において、前記酸化物形成工程は、ゲート絶縁膜を形成する工程を兼ねていてもよい。この場合、前記製造方法は、前記酸化物形成工程後、前記ゲート絶縁膜および前記第１電子供給層を挟んで前記電子走行層に対向するゲート電極を形成する工程をさらに含んでいてもよい。
前記窒化物半導体装置において、前記電子走行層は、窒化物半導体を含み、前記第１電子供給層は、前記電子走行層の格子定数よりも小さい格子定数からなる窒化物半導体を含み、前記第２電子供給層は、前記第１電子供給層の格子定数よりも小さい格子定数からなる窒化物半導体を含んでいてもよい。
前記窒化物半導体装置において、前記電子走行層は、ＧａｘＩｎ１−ｘＮ（０＜ｘ≦１）を含み、前記第１電子供給層は、ＡｌａＧａｂＩｎｃＮ（０≦ａ≦１，０≦ｂ≦１，０≦ｃ≦１，ａ＋ｂ＋ｃ＝１）を含み、前記第２電子供給層は、ＡｌｙＩｎ１−ｙＮ（０＜ｙ≦１）を含んでいてもよい。前記窒化物半導体装置において、前記第１電子供給層は、ＡｌａＧａｂＩｎｃＮ（０≦ａ≦１，０≦ｂ≦１，０≦ｃ≦１，ａ＋ｂ＋ｃ＝１）からなる窒化物半導体層が複数積層された積層構造を有していてもよい。
前記窒化物半導体装置は、前記第２電子供給層に形成されたトレンチをさらに含んでいてもよい。この構成において、前記ゲート絶縁膜は、前記トレンチ内に形成されていてもよい。前記窒化物半導体装置において、前記ゲート絶縁膜は、前記第２電子供給層の酸化物を含んでいてもよい。
図１は、第１参考例に係る窒化物半導体装置を示す断面図である。 図２Ａは、図１に示す窒化物半導体装置の製造工程の一部を示す断面図である。 図２Ｂは、図２Ａの次の工程を示す断面図である。 図３は、第２参考例に係る窒化物半導体装置を示す断面図である。 図４は、第３参考例に係る窒化物半導体装置を示す断面図である。 図５は、図４に示す窒化物半導体装置の製造工程の一部を示す断面図である。 図６は、本発明の第１実施形態に係る窒化物半導体装置を示す断面図である。 図７は、図６に示す窒化物半導体装置の一部を示すＴＥＭ画像である。 図８Ａは、図６に示す窒化物半導体装置の製造工程の一部を示す断面図である。 図８Ｂは、図８Ａの次の工程を示す断面図である。 図８Ｃは、図８Ｂの次の工程を示す断面図である。 図８Ｄは、図８Ｃの次の工程を示す断面図である。 図８Ｅは、図８Ｄの次の工程を示す断面図である。 図９は、本発明の第２実施形態に係る窒化物半導体装置を示す断面図である。 図１０は、本発明の第３実施形態に係る窒化物半導体装置を示す断面図である。 図１１は、本発明の第４実施形態に係る窒化物半導体装置を示す断面図である。 図１２Ａは、図１１に示す窒化物半導体装置の製造工程の一部を示す断面図である。 図１２Ｂは、図１２Ａの次の工程を示す断面図である。 図１２Ｃは、図１２Ｂの次の工程を示す断面図である。 図１２Ｄは、図１２Ｃの次の工程を示す断面図である。 図１２Ｅは、図１２Ｄの次の工程を示す断面図である。 図１２Ｆは、図１２Ｅの次の工程を示す断面図である。 図１３は、本発明の第５実施形態に係る窒化物半導体装置を示す断面図である。 図１４は、本発明の第６実施形態に係る窒化物半導体装置を示す断面図である。 図１５は、一変形例に係る窒化物半導体装置の一部を示す断面図である。 図１６は、他の変形例に係る窒化物半導体装置の一部を示す断面図である。 図１７は、図６に示す窒化物半導体装置の変形例を示す断面図である。 図１８は、図１１に示す窒化物半導体装置の変形例を示す断面図である。
以下では、参考例に係る発明および本発明の実施形態を、添付図面を参照して詳細に説明する。以下、参考例に係る発明について説明した後、本発明の実施形態を説明する。
＜第１参考例＞
図１は、第１参考例に係る窒化物半導体装置１０１を示す断面図である。
窒化物半導体装置１０１は、III族窒化物半導体を用いたＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）である。窒化物半導体装置１０１は、基板１０２を含む。基板１０２上には、バッファ層１０３、電子走行層１０４、電子供給層１０５、パッシベーション膜１０６および非導電性のスペーサ層１０７がこの順に積層されている。
電子走行層１０４および電子供給層１０５は、いずれもＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ＝１）からなる。この例では、電子走行層１０４がＧａＮからなり、電子供給層１０５がＡｌＧａＮからなる。電子走行層１０４および電子供給層１０５が、共通の組成としてＧａおよびＮを含む。電子走行層１０４における電子供給層１０５との界面近傍（たとえば界面から数Å程度の距離の位置）には、２ＤＥＧ（Two Dimensional Electron Gas：二次元電子ガス）が形成される。パッシベーション膜１０６は、たとえばＳｉＮからなり、スペーサ層１０７は、たとえばＳｉＯ２からなる。
電子供給層１０５には、電子走行層１０４を露出させるトレンチ１０８が形成されている。より具体的には、トレンチ１０８は、スペーサ層１０７、パッシベーション膜１０６および電子供給層１０５を貫通し、さらに電子走行層１０４の表面部を掘り下げるように形成されている。このトレンチ１０８の内壁に沿って、ゲート絶縁膜１０９が形成されている。このゲート絶縁膜１０９により区画された凹状の空間にゲート電極１１０が埋め込まれている。
そして、ゲート電極１１０から間隔を空けてソース電極１１１およびドレイン電極１１２が形成されている。ソース電極１１１およびドレイン電極１１２は、いずれも、ゲート絶縁膜１０９、スペーサ層１０７およびパッシベーション膜１０６を貫通し、電子供給層１０５に電気的に接続されている。
図２Ａおよび図２Ｂは、図１に示す窒化物半導体装置１０１の製造工程の一部を示す断面図である。
窒化物半導体装置１０１を製造するには、図２Ａに示すように、まず、たとえばＣＶＤ法等により、バッファ層１０３、電子走行層１０４、電子供給層１０５、パッシベーション膜１０６およびスペーサ層１０７が、基板１０２上にこの順に積層される。次に、スペーサ層１０７上に、トレンチ１０８を形成すべき領域に選択的に開口１１３を有するマスク１１４が形成される。次に、マスク１１４を介するドライエッチングまたはウエットエッチングにより、スペーサ層１０７およびパッシベーション膜１０６が除去される。
次に、図２Ｂに示すように、ドライエッチングまたはウエットエッチングにより、電子供給層１０５の不要な部分が除去される。これにより、トレンチ１０８が形成される。この工程では、電子走行層１０４と電子供給層１０５とのエッチング選択比が小さいことから、電子供給層１０５と共に電子走行層１０４の表面部がエッチング（オーバエッチング）される。その後、ゲート絶縁膜１０９、ゲート電極１１０、ドレイン電極１１２およびソース電極１１１が形成される。このようにして、窒化物半導体装置１０１が製造される。
窒化物半導体装置１０１では、ゲート電極１１０のオフ時に、当該ゲート電極１１０直下に２ＤＥＧが形成されるのを防止するため、電子供給層１０５を貫通するトレンチ１０８を形成している。トレンチ１０８が形成された部分では、電子供給層１０５と電子走行層１０４との境界がなくなるので、２ＤＥＧは形成されない。これにより、ノーマリオフ動作が実現されている。
しかしながら、トレンチ１０８は、電子供給層１０５を貫通し、さらに電子走行層１０４の一部を掘り下げるように形成されており、ゲート電極１１０のオン時に２ＤＥＧが形成されるべき領域の一部が失われている。そのため、２ＤＥＧの形成に必要な制御電圧に誤差が生じる結果、たとえばスイッチングノイズが発生したり、不所望なエネルギ損失の増大を招いたりするといった問題が生じる。
このようなトレンチ１０８は、電子走行層１０４（ＧａＮ）と電子供給層１０５（ＡｌＧａＮ）とのエッチング選択比が小さいことから、電子供給層１０５と共に電子走行層１０４がエッチング（オーバエッチング）されることにより形成される。したがって、電子供給層１０５に対するエッチング時間を短くすることで、電子走行層１０４にダメージが発生するのを回避できると考えられる。その構成が、第２参考例に係る窒化物半導体装置１１５として図３に示されている。
＜第２参考例＞
図３は、第２参考例に係る窒化物半導体装置１１５を示す断面図である。
窒化物半導体装置１１５では、ゲート電極１１０と電子走行層１０４との間に電子供給層１０５の一部が介在している点で、前述の窒化物半導体装置１０１と異なるが、その他の点は、前述の窒化物半導体装置１０１と同様であるので説明を省略する。
比較的エッチング選択比の小さい電子走行層１０４（ＧａＮ）と電子供給層１０５（ＡｌＧａＮ）とでは、電子供給層１０５のエッチング進行度の制御が極めて困難であり、電子走行層１０４のオーバエッチングを避けようとすると、電子供給層１０５の一部を残存せざるを得ない。その結果、図３に示すように、ゲート電極１１０と電子走行層１０４との間に電子供給層１０５の一部が介在し、ノーマリオフ動作が不完全になるという問題が生じる。第１および第２参考例に係る窒化物半導体装置１０１，１１５とは別の製法により製造された窒化物半導体装置１１６が、第３参考例として図４に示されている。
＜第３参考例＞
図４は、第３参考例に係る窒化物半導体装置１１６を示す断面図である。
窒化物半導体装置１１６では、電子供給層１０５の酸化物からなるゲート絶縁膜１０９がトレンチ１０８底部に形成されている。電子供給層１０５の酸化物には、Ｇａ２Ｏ３、Ａｌ２Ｏ３またはＡｌＯＮが含まれる。また、電子走行層１０４の表面部におけるゲート絶縁膜１０９に接する部分には、電子走行層１０４の酸化物からなる絶縁膜１１７がゲート絶縁膜１０９の一部として形成されている。電子走行層１０４の酸化物には、Ｇａ２Ｏ３が含まれる。その他の構成は、前述の窒化物半導体装置１０１と同様であるので説明を省略する。
図５は、図４に示す窒化物半導体装置１０１の製造工程の一部を示す断面図である。窒化物半導体装置１１６の製造方法では、スペーサ層１０７およびパッシベーション膜１０６が除去された後、電子供給層１０５に対して、たとえば１０００℃以上の温度下で熱酸化処理が実行される。この熱酸化処理によって、電子供給層１０５の一部が酸化されて、電子供給層１０５の酸化物が形成される。
これにより、電子供給層１０５の酸化物からなるゲート絶縁膜１０９がトレンチ１０８の底部に形成される。さらに、熱酸化処理では、各層に加えられる熱量が比較的大きいため、各層の結晶構造にダメージが発生すると共に、電子供給層１０５の酸化が始まると、立て続けに電子走行層１０４にも酸化が進行する。その結果、電子走行層１０４の表面部が酸化されて、電子走行層１０４の酸化物からなる絶縁膜１１７が形成される。
このように、第３参考例の窒化物半導体装置１１６では、熱酸化処理によって、２ＤＥＧが形成されるべき領域に電子走行層１０４の酸化物からなる絶縁膜１１７が形成される結果、２ＤＥＧがダメージを受けている。そのため、第１参考例の窒化物半導体装置１０１と同様の問題が生じる。これら第１〜第３参考例に係る窒化物半導体装置１０１，１１５，１１６の課題を解決すべく、本発明者らは、以下に説明する第１〜第６実施形態の構成を提案する。
＜第１実施形態＞
図６は、本発明の第１実施形態に係る窒化物半導体装置１を示す断面図である。図７は、図６に示す窒化物半導体装置１の一部を示すＴＥＭ（Transmission Electron Microscope：透過型電子顕微鏡）画像である。
窒化物半導体装置１は、III族窒化物半導体を用いたＨＥＭＴである。窒化物半導体装置１は、基板２を含む。基板２としては、たとえばＳｉ基板、ＳｉＣ基板、サファイア基板、ＧａＮ基板等を例示できる。基板２上には、バッファ層３、電子走行層４、電子供給層５、パッシベーション膜６および非導電性のスペーサ層７がこの順に積層されている。
バッファ層３は、基板２の表面に対してコヒーレントに形成されている。バッファ層３は、III族窒化物半導体層が複数積層された積層構造を有していてもよい。本実施形態では、バッファ層３は、基板２上に積層された第１バッファ層８と、第１バッファ層８上に積層された第２バッファ層９とを含む。第１バッファ層８は、ＡｌＮ膜を含み、その厚さは、たとえば０．２μｍ程度である。第２バッファ層９は、ＡｌＧａＮ膜を含み、その厚さは、たとえば０．２μｍ程度である。
電子走行層４は、バッファ層３に対してコヒーレントに形成されている。電子走行層４は、ＧａｘＩｎ１−ｘＮ（０＜ｘ≦１）を含む。本実施形態では、電子走行層４は、ＧａＮからなる。電子走行層４の厚さは、たとえば０．１μｍ以上１０μｍ以下である。
電子供給層５は、電子走行層４に対してコヒーレントに形成されている。電子供給層５は、ＡｌｙＩｎ１−ｙＮ（０＜ｙ≦１）を含む。本実施形態では、電子供給層５は、ＡｌＮからなる。電子供給層５の厚さは、たとえば１Å以上１００Å以下である。電子走行層４における電子供給層５との界面近傍（たとえば界面から数Å程度の距離の位置）には、２ＤＥＧが形成されている。
パッシベーション膜６は、たとえばＳｉＮ等の絶縁膜からなり、その厚さは、たとえば１０Å以上１０００Å以下である。スペーサ層７は、たとえばＳｉＯ２等の絶縁膜からなり、その厚さは、たとえば１μｍ以上１０μｍ以下である。
電子走行層４上には、電子供給層５を貫通して形成され、電子走行層４に接するゲート絶縁膜１０が形成されている。より具体的には、本実施形態では、電子走行層４を露出させるようにスペーサ層７、パッシベーション膜６および電子供給層５を貫通するトレンチ１１が形成されており、トレンチ１１内に、ゲート絶縁膜１０が形成されている。トレンチ１１内には、ゲート絶縁膜１０を介してゲート電極１２が埋め込まれている。
ゲート絶縁膜１０は、トレンチ１１の内壁に沿って形成された第１部分１０ａと、電子走行層４の表面に沿って形成された第２部分１０ｂとを有している。第１部分１０ａのトレンチ１１の深さ方向に直行する方向の厚さＴ１は、第２部分１０ｂのトレンチ１１の深さ方向の厚さＴ２よりも大きいことが好ましい。これにより、トレンチ１１の内壁とゲート電極１２との間の電気容量の低減に伴ってスイッチングノイズの発生を抑制できるから、スイッチング特性を向上できる。
また、図７に示すように、ゲート絶縁膜１０は、電子供給層５およびパッシベーション膜６の合計厚さよりも大きい厚さで形成されている。ゲート絶縁膜１０は、当該ゲート絶縁膜中の電界Ｅが１０ＭＶ／ｃｍ以下となる厚さで形成されていることが好ましい。電界Ｅは、ゲート電極１２に印加される電圧Ｖｇおよび前述の厚さＴ２を用いて、Ｅ＝Ｖｇ／Ｔ２より算出される。ゲート絶縁膜１０は、ＳｉＯ２，Ａｌ２Ｏ３，ＡｌＯＮおよびＳｉＮを含む群から選択される１つまたは複数の絶縁材料種を含むことができる。ゲート絶縁膜１０は、これらの群から選択された絶縁材料種からなる絶縁膜が複数積層された積層膜であってもよい。
ゲート電極１２は、ゲート絶縁膜１０により区画された凹状の空間に埋め込まれており、トレンチ１１内で、ゲート絶縁膜１０を挟んで電子走行層４に対向している。ゲート電極１２の一部は、スペーサ層７上に位置している。ゲート電極１２は、Ｎｉ、Ｐｔ、Ｍｏ、Ｗ、ＴｉＮ、ＡｕおよびＡｌを含む１つまたは複数の導電材種を含んでいてもよい。
そして、ゲート電極１２から間隔をあけてソース電極１３およびドレイン電極１４が形成されている。ソース電極１３およびドレイン電極１４は、いずれも、スペーサ層７上のゲート絶縁膜１０、スペーサ層７およびパッシベーション膜６を貫通し、電子供給層５との間でオーミック接触を形成している。ソース電極１３およびドレイン電極１４は、Ｔｉおよび／またはＡｌを含んでいてもよい。ソース電極１３およびドレイン電極１４がＡｌの拡散によって形成されている場合、ソース電極１３およびドレイン電極１４のＡｌは、電子供給層５中に拡散していてもよい。
図７に示すように、電子走行層４において、ゲート絶縁膜１０に接する部分と、電子走行層４に接する部分とが互いに平坦、より具体的には、同一平面に位置する面一な１つの表面を形成している。つまり、電子走行層４において、トレンチ１１の底部を形成する部分と、トレンチ１１の底部外の部分とが互いに平坦な１つの表面を形成している。さらに、本実施形態の窒化物半導体装置１では、前述の第１参考例に係る窒化物半導体装置１０１と異なり、電子走行層４のトレンチ１１の底部を形成する部分がエッチングされていない（図１も併せて参照）。つまり、電子走行層４の表面部に段差はなく、電子走行層４において、ゲート絶縁膜１０に接する部分と、電子走行層４に接する部分との境界部が面一に形成されている。
また、本実施形態の窒化物半導体装置１では、前述の第３参考例に係る窒化物半導体装置１１６と異なり、電子走行層４におけるゲート絶縁膜１０に接する部分に電子走行層４の酸化物（Ｇａ２Ｏ３）からなる絶縁膜１１７が形成されていない（図５も併せて参照）。つまり、電子走行層４の窒化物半導体（本実施形態では、ＧａＮ）がトレンチ１１の底部から露出している。そして、この電子走行層４に接するゲート絶縁膜１０を挟んでゲート電極１２が対向している。
次に、図８Ａ〜図８Ｅを参照して、窒化物半導体装置１の製造方法について説明する。図８Ａ〜図８Ｅは、図６に示す窒化物半導体装置１の製造工程の一部を示す断面図である。
窒化物半導体装置１を製造するには、まず、図８Ａに示すように、たとえばＣＶＤ法等によって、基板２上に、バッファ層３、電子走行層４（本実施形態ではＧａＮ）および電子供給層５（本実施形態ではＡｌＮ）が、この順にコヒーレントに成長される。
次に、図８Ｂに示すように、たとえばＣＶＤ法等によって、パッシベーション膜６およびスペーサ層７が、電子供給層５上に順に形成される。次に、トレンチ１１を形成すべき領域に選択的に開口１５を有するマスク１６がスペーサ層７上に形成される。次に、マスク１６を介するドライエッチング（たとえば反応性イオンエッチング）により、スペーサ層７およびパッシベーション膜６の不要な部分が除去される。これにより、トレンチ１１の一部となる開口１７が形成される。この開口１７の底部には、電子供給層５の一部が露出している。その後、マスク１６は除去される。
次に、図８Ｃに示すように、プラズマ酸化法により電子供給層５が選択的に酸化されて、電子供給層５の一部に、電子供給層５の酸化物１８が形成される。酸化物１８は、ＡｌＯＮまたはＡｌ２Ｏ３を含む。プラズマ酸化法は、１００℃以上９００℃以下の酸素ガス雰囲気中で、１時間〜１０時間程度行われる。雰囲気中の酸素濃度は、たとえば３０％程度である。プラズマ酸化法は、たとえば１００℃の酸素ガス雰囲気中で１０時間程度、９００℃の酸素ガス雰囲気中で１時間程度行われてもよい。
プラズマ酸化法によれば、電子供給層５の一部に酸化物１８が形成されると、雰囲気中の酸素が電子走行層４に進入しないか、または、殆ど進入しなくなる。これにより、開口１７から露出し、かつ、電子走行層４上に位置する電子供給層５の全体が酸化されて、酸化物１８が形成される。その一方で、電子走行層４の表面部は、酸化されない。したがって、電子走行層４では、酸化物１８に接する部分と、電子供給層５に接する部分とが互いに平坦な表面に形成される。
次に、図８Ｄに示すように、エッチングにより酸化物１８が除去される。酸化物１８のエッチングは、ウエットエッチングであってもよい。この場合、酸化物１８は、電子走行層４が除去されない液体、たとえば硫酸および過酸化水素水の混合液であるＳＰＭ（Sulfuric Acid Hydrogen Peroxide Mixture）により除去されてもよい。ＡｌＯＮまたはＡｌ２Ｏ３を含む酸化物１８は、ＧａＮを含む電子走行層４に対してエッチング選択比を有している。したがって、電子走行層４のエッチングを回避しつつ、酸化物１８のみをエッチングすることが可能である。これにより、電子走行層４の表面を露出させるトレンチ１１が形成される。また、電子走行層４では、トレンチ１１底部を形成する部分と、トレンチ１１底部外の部分とが互いに平坦な表面となるように形成される。
次に、図８Ｅに示すように、たとえばＣＶＤ法により、所定の絶縁材料が堆積されてゲート絶縁膜１０が形成される。その後、ゲート電極１２、ソース電極１３、ドレイン電極１４が形成される。このようにして、窒化物半導体装置１が形成される。
以上、本実施形態の方法によれば、プラズマ酸化法により電子供給層５が選択的に酸化されて、電子供給層５の一部に酸化物１８が形成される。プラズマ酸化法によれば、電子供給層５の一部に酸化物１８が形成されると、雰囲気中の酸素が電子走行層４に進入しないか、または、殆ど進入しなくなるので、電子走行層４の酸化を回避しつつ電子供給層５に酸化物１８を形成できる。これにより、電子走行層４にダメージが発生するのを効果的に抑制できると共に、酸化物１８に接する部分と、電子供給層５に接する部分とが互いに平坦な表面となる電子走行層４を形成できる。
しかも、電子供給層５に形成された酸化物１８は、電子走行層４に対してエッチング選択比を有している。したがって、電子走行層４がエッチングされるのを回避しつつ酸化物１８を除去できる。これにより、図７に示すように、ゲート絶縁膜１０に接する部分と、電子走行層４に接する部分とが互いに平坦な表面となる電子走行層４を形成できる。その結果、良好なノーマリオフ動作を実現できる窒化物半導体装置１およびその製造方法を提供できる。
＜第２実施形態＞
図９は、本発明の第２実施形態に係る窒化物半導体装置２１を示す断面図である。図９において、前述の図６等に示された部分については同一の参照符号を付して説明を省略する。
窒化物半導体装置２１では、ゲート絶縁膜１０は、前述の電子供給層５の酸化物１８（図８Ｃ参照）を利用して形成されている。つまり、ゲート絶縁膜１０は、電子供給層５の酸化物１８を含み、電子供給層５と一体的に形成されている。ゲート絶縁膜１０の厚さは、電子供給層５の厚さに略等しい。
一方、トレンチ１１は、前述の開口１７（図８Ｃ参照）を利用して形成されており、ゲート絶縁膜１０、つまり電子供給層５の酸化物１８を露出させるようにスペーサ層７およびパッシベーション膜６を貫通して形成されている。ゲート電極１２は、トレンチ１１内において、ゲート絶縁膜１０を挟んで電子走行層４に対向している。
このような窒化物半導体装置２１は、前述の図８Ｃの工程の後、ゲート電極１２、ソース電極１３およびドレイン電極１４を形成する工程を実行することにより製造できる。
以上、本実施形態によれば、電子供給層５の酸化物１８をそのままゲート絶縁膜１０の一部として利用できる。これにより、ゲート絶縁膜１０に接する部分と、電子走行層４に接する部分とが互いに平坦な表面となる電子走行層４を形成できるから、良好なノーマリオフ動作を実現できる窒化物半導体装置２１およびその製造方法を提供できる。
＜第３実施形態＞
図１０は、本発明の第３実施形態に係る窒化物半導体装置２２を示す断面図である。図１０において、前述の図９等に示された部分については同一の参照符号を付して説明を省略する。
窒化物半導体装置２２では、ゲート絶縁膜１０は、電子走行層４に接するように電子走行層４上に形成された下層部２３と、当該下層部２３上に形成された上層部２４とを含む積層構造を有している。ゲート絶縁膜１０の下層部２３は、前述の電子供給層５の酸化物１８を含み、電子供給層５と一体的に形成されている。ゲート絶縁膜１０の上層部２４は、下層部２３上に形成されているのに加えて、トレンチ１１の内壁に沿って形成されている。ゲート絶縁膜１０の上層部２４は、ＳｉＯ２，Ａｌ２Ｏ３，ＡｌＯＮおよびＳｉＮを含む群から選択される１つまたは複数の絶縁材料種を含むことができる。
このような窒化物半導体装置２２は、前述の図８Ｃの工程の後、ゲート電極１２の形成工程に先立って、たとえばＣＶＤ法により、ゲート絶縁膜１０の上層部２４となる絶縁材料を電子供給層５の酸化物１８上に堆積させる工程を追加することにより、製造できる。
以上、本実施形態によれば、ゲート絶縁膜１０に接する部分と、電子走行層４に接する部分とが互いに平坦な表面となる電子走行層４を形成できるから、良好なノーマリオフ動作を実現できる窒化物半導体装置２２およびその製造方法を提供できる。また、電子供給層５の酸化物１８を含みつつ厚いゲート絶縁膜１０を形成できるから、窒化物半導体装置２２の耐圧（たとえばゲート絶縁膜１０の破壊耐量）を向上できる。
＜第４実施形態＞
図１１は、本発明の第４実施形態に係る窒化物半導体装置３１を示す断面図である。図１１において、前述の図６等に示された部分については同一の参照符号を付して説明を省略する。
窒化物半導体装置３１は、電子走行層４上に形成された第１電子供給層３２と、第１電子供給層３２上に形成された第２電子供給層３３とを含む。前述のパッシベーション膜６およびスペーサ層７は、第２電子供給層３３上に積層されている。
第１電子供給層３２は、電子走行層４の格子定数よりも小さい格子定数からなる窒化物半導体を含み、電子走行層４に対してコヒーレントに形成されている。第１電子供給層３２は、ＡｌａＧａｂＩｎｃＮ（０≦ａ≦１，０≦ｂ≦１，０≦ｃ≦１，ａ＋ｂ＋ｃ＝１）を含む。本実施形態では、第１電子供給層３２は、ＡｌａＧａｂＮ（０＜ａ≦０．５，０．５≦ｂ＜１．０，ａ＋ｂ＝１）からなる。第１電子供給層３２は、ＡｌａＧａｂＩｎｃＮ（０≦ａ≦１，０≦ｂ≦１，０≦ｃ≦１，ａ＋ｂ＋ｃ＝１）からなる窒化物半導体層が複数積層された積層構造を有していてもよい。たとえば、第１電子供給層３２は、ＡｌＧａＮ層上にＧａＮ層が積層された積層構造を有していてもよい。第１電子供給層３２の厚さは、たとえば１０Å以上１０００Å以下である。
第２電子供給層３３は、第１電子供給層３２の格子定数よりも小さい格子定数からなる窒化物半導体を含み、第１電子供給層３２に対してコヒーレントに形成されている。第２電子供給層３３は、ＡｌｙＩｎ１−ｙＮ（０＜ｙ≦１）を含む。本実施形態では、第２電子供給層３３は、ＡｌＮからなる。第２電子供給層３３の厚さは、第１電子供給層３２の厚さよりも小さく、たとえば１Å以上１００Å以下である。この第２電子供給層３３には、第１電子供給層３２に対向するようにゲート絶縁膜１０が埋設されている。
より具体的には、本実施形態では、第１電子供給層３２上には、第２電子供給層３３を貫通し、第１電子供給層３２に接するゲート絶縁膜１０が形成されている。さらに具体的には、第１電子供給層３２を露出させるようにスペーサ層７、パッシベーション膜６および第２電子供給層３３を貫通するトレンチ３４が形成されており、トレンチ３４内に、ゲート絶縁膜１０が形成されている。このゲート絶縁膜１０を介してゲート電極１２がトレンチ３４内に埋め込まれている。ゲート電極１２は、ゲート絶縁膜１０により区画された凹状の空間に埋め込まれており、当該トレンチ３４内において、ゲート絶縁膜１０および第１電子供給層３２を挟んで電子走行層４に対向している。
本実施形態では、第１電子供給層３２において、ゲート絶縁膜１０に接する部分と、第２電子供給層３３に接する部分とが互いに平坦、より具体的には、同一平面上に位置する面一な１つの表面を形成している。つまり、第１電子供給層３２において、トレンチ３４の底部を形成する部分と、トレンチ３４の底部外の部分とが互いに平坦な１つの表面を形成している。さらに、第１電子供給層３２の表面部に段差はなく、第１電子供給層３２において、ゲート絶縁膜１０に接する部分と、第２電子供給層３３に接する部分との境界部が面一に形成されている。
また、第１電子供給層３２におけるゲート絶縁膜１０に接する部分には、第１電子供給層３２の酸化物からなる絶縁膜が形成されていない。つまり、第１電子供給層３２の窒化物半導体層（本実施形態では、ＡｌＧａＮ）がトレンチ３４の底部から露出している。そして、第１電子供給層３２に接するゲート絶縁膜１０を挟んでゲート電極１２が対向している。
本実施形態では、第２電子供給層３３の一部が除去されることにより、ゲート電極１２直下の第１電子供給層３２と、電子走行層４との界面における伝導帯エネルギ準位ＥＣが調整されている。より具体的には、ゲート電極１２直下の第１電子供給層３２と、電子走行層４との界面における伝導帯エネルギ準位ＥＣが、フェルミエネルギ準位ＥＦよりも大きい（つまり、ＥＣ＞ＥＦ）。さらに、ゲート電極１２直下外の第１電子供給層３２と、電子走行層４との界面における伝導帯エネルギ準位ＥＣが、フェルミエネルギ準位ＥＦよりも小さい（つまり、ＥＣ＜ＥＦ）。
ゲート電極１２のオン時には、ゲート電極１２直下の第１電子供給層３２と、電子走行層４との界面における伝導帯エネルギ準位ＥＣが、フェルミエネルギ準位ＥＦよりも小さくなる（つまり、ＥＣ＜ＥＦ）。これにより、ゲート電極１２直下に２ＤＥＧが形成される結果、ソース電極１３およびドレイン電極１４間に電流が流れる。
一方、ゲート電極１２のオフ時には、ゲート電極１２直下の第１電子供給層３２と、電子走行層４との界面における伝導帯エネルギ準位ＥＣが、フェルミエネルギ準位ＥＦよりも大きいままである（つまり、ＥＣ＞ＥＦ）。したがって、２ＤＥＧは形成されず、ソース電極１３およびドレイン電極１４間に電流は流れない。本実施形態では、このようにしてノーマリオフ動作が実現されている。
図１２Ａ〜図１２Ｆは、図１１に示す窒化物半導体装置３１の製造工程の一部を示す断面図である。
図１２Ａに示すように、窒化物半導体装置３１を製造するには、まず、基板２が用意される。次に、たとえばＣＶＤ法等によって、基板２上に、バッファ層３、電子走行層４が、この順にコヒーレントに成長される。
次に、図１２Ｂに示すように、たとえばＣＶＤ法等によって、バッファ層３上に、第１電子供給層３２（本実施形態ではＡｌＧａＮ）および第２電子供給層３３（本実施形態ではＡｌＮ）が、この順にコヒーレントに成長される。この時、第１電子供給層３２は、電子走行層４との界面の伝導帯エネルギ準位ＥＣが、フェルミエネルギ準位ＥＦよりも大きくなるように電子走行層４上に形成される。そして、第２電子供給層３３は、電子走行層４と第１電子供給層３２との界面の伝導帯エネルギ準位ＥＣが、フェルミエネルギ準位ＥＦよりも小さくなるように第１電子供給層３２上に形成される。
次に、図１２Ｃに示すように、たとえばＣＶＤ法等によって、パッシベーション膜６およびスペーサ層７が、第２電子供給層３３上に順に形成される。次に、トレンチ３４を形成すべき領域に選択的に開口３５を有するマスク３６がスペーサ層７上に形成される。次に、マスク３６を介するドライエッチング（たとえば反応性イオンエッチング）により、スペーサ層７およびパッシベーション膜６の不要な部分が除去される。これにより、トレンチ３４の一部となる開口３７が形成される。開口３７の底部には、第２電子供給層３３の一部が露出している。その後、マスク３６が除去される。
次に、図１２Ｄに示すように、前述の図８Ｃと同様の条件下で、プラズマ酸化法により第２電子供給層３３が選択的に酸化されて、第２電子供給層３３の一部に、第２電子供給層３３の酸化物３８が形成される。酸化物３８は、ＡｌＯＮまたはＡｌ２Ｏ３を含む。第２電子供給層３３における酸化物３８が形成された部分では、歪みがなくなると共に、自発分極も消滅する。そのため、酸化物３８直下の第１電子供給層３２と、電子走行層４との界面における伝導帯エネルギ準位ＥＣが、フェルミエネルギ準位ＥＦよりも小さくなる。
そして、プラズマ酸化法によれば、第２電子供給層３３の一部に酸化物３８が形成されると、雰囲気中の酸素が第１電子供給層３２に進入しないか、または、殆ど進入しなくなる。これにより、開口３７から露出し、かつ、第１電子供給層３２上に位置する第２電子供給層３３の全体が酸化されて酸化物３８が形成される。その一方で、第１電子供給層３２の表面部は、酸化されない。したがって、第１電子供給層３２は、酸化物３８に接する部分と、第２電子供給層３３に接する部分とが互いに平坦な表面となるように形成される。また、この工程では、電子走行層４が酸化されたり、外部に露出したりすることもない。
次に、図１２Ｅに示すように、前述の図８Ｄと同様の条件で、エッチングにより酸化物３８が除去される。ＡｌＯＮまたはＡｌ２Ｏ３を含む酸化物３８は、ＡｌＧａＮを含む第１電子供給層３２に対してエッチング選択比を有している。したがって、第１電子供給層３２のエッチングを回避しつつ、酸化物３８のみをエッチングすることが可能である。これにより、第１電子供給層３２の表面を露出させるトレンチ３４が形成される。一方、第１電子供給層３２では、トレンチ３４の底部を形成する部分と、トレンチ３４の底部外の部分とが互いに平坦な表面となるように形成される。
次に、図１２Ｆに示すように、たとえばＣＶＤ法によって絶縁材料が堆積されてゲート絶縁膜１０が形成される。その後、ゲート電極１２、ソース電極１３、ドレイン電極１４が形成される。このようにして、窒化物半導体装置３１が形成される。
以上、本実施形態によれば、第１電子供給層３２が形成された後、電子走行層４が外気に曝されることがないから、電子走行層４に酸化やエッチングによるダメージが発生するのを効果的に回避できる。つまり、電子走行層４が外気に曝されることがないから、２ＤＥＧが酸化やエッチングによるダメージを受けることがない。これにより、安定したノーマリオフ動作を実現できる窒化物半導体装置３１およびその製造方法を提供できる。
また、第２電子供給層３３に形成された酸化物３８は、第１電子供給層３２に対してエッチング選択比を有している。したがって、第１電子供給層３２がエッチングされるのを回避しつつ酸化物３８を除去できる。これにより、第１電子供給層３２の厚さがエッチング等によって変動するのを効果的に回避できるから、第１電子供給層３２を設計通りの厚さで形成できる。その結果、伝導帯エネルギ準位ＥＣとフェルミエネルギ準位ＥＦとの関係を良好に制御できる。
＜第５実施形態＞
図１３は、本発明の第５実施形態に係る窒化物半導体装置４１を示す断面図である。図１３において、前述の図１１等に示された部分については同一の参照符号を付して説明を省略する。
窒化物半導体装置４１では、ゲート絶縁膜１０は、前述の第２電子供給層３３の酸化物３８（図１２Ｄ参照）を利用して形成されている。つまり、ゲート絶縁膜１０は、第２電子供給層３３の酸化物３８を含み、第２電子供給層３３と一体的に形成されている。ゲート絶縁膜１０の厚さは、第２電子供給層３３の厚さに略等しい。
一方、トレンチ３４は、前述の開口３７（図１２Ｄ参照）を利用して形成されており、ゲート絶縁膜１０、つまり第２電子供給層３３の酸化物３８を露出させるようにスペーサ層７およびパッシベーション膜６を貫通して形成されている。ゲート電極１２は、トレンチ３４内において、ゲート絶縁膜１０および第１電子供給層３２を挟んで電子走行層４に対向している。
このような窒化物半導体装置４１は、前述の図１２Ｄの工程の後、ゲート電極１２、ソース電極１３およびドレイン電極１４を形成する工程を実行することにより製造できる。
以上、本実施形態によれば、第２電子供給層３３の酸化物３８をそのままゲート絶縁膜１０の一部として利用できる。したがって、第１電子供給層３２が形成された後、電子走行層４が外気に曝されることがないから、電子走行層４にダメージが発生するのを効果的に回避できる。これにより、安定したノーマリオフ動作を実現できる窒化物半導体装置４１およびその製造方法を提供できる。
＜第６実施形態＞
図１４は、本発明の第６実施形態に係る窒化物半導体装置４２を示す断面図である。図１４において、前述の図１３等に示された部分については同一の参照符号を付して説明を省略する。
窒化物半導体装置４２では、ゲート絶縁膜１０は、第１電子供給層３２に接するように第１電子供給層３２上に形成された下層部４３と、下層部４３上に形成された上層部４４とを含む積層構造を有している。ゲート絶縁膜１０の下層部４３は、前述の第２電子供給層３３の酸化物３８を含み、第２電子供給層３３と一体的に形成されている。ゲート絶縁膜１０の上層部４４は、下層部４３上に形成されているのに加えて、トレンチ３４の内面に沿って形成されている。ゲート絶縁膜１０の上層部４４は、ＳｉＯ２，Ａｌ２Ｏ３，ＡｌＯＮおよびＳｉＮを含む群から選択される１つまたは複数の絶縁材料種を含むことができる。
このような窒化物半導体装置４２は、前述の図１２Ｄの工程の後、ゲート電極１２の形成工程に先立って、たとえばＣＶＤ法により、ゲート絶縁膜１０の上層部４４となる絶縁材料を第２電子供給層３３の酸化物３８上に堆積させる工程を追加することにより、製造できる。
以上、本実施形態によれば、第２電子供給層３３の酸化物３８をそのままゲート絶縁膜１０の一部として利用できる。したがって、第１電子供給層３２が形成された後、電子走行層４が外気に曝されることがないから、電子走行層４にダメージが発生するのを効果的に回避できる。これにより、安定したノーマリオフ動作を実現できる窒化物半導体装置４２およびその製造方法を提供できる。また、第２電子供給層３３の酸化物３８を含みつつ厚いゲート絶縁膜１０を形成できるので、窒化物半導体装置４２の耐圧（たとえばゲート絶縁膜１０の破壊耐量）を向上できる。
以上、本発明の複数の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
たとえば、前述の各実施形態では、トレンチ１１，３４内の一部にゲート絶縁膜１０が形成された例について説明したが、トレンチ１１，３４を満たす（埋め尽くす）ようにゲート絶縁膜１０が形成されていてもよい。
この場合、前述の第１〜第３実施形態では、図１５に示すように、ゲート電極１２は、トレンチ１１を満たす（埋め尽くす）ゲート絶縁膜１０上に形成されている。ゲート電極１２は、このゲート絶縁膜１０を挟んで電子走行層４に対向している。むろん、このゲート絶縁膜１０は、電子供給層５の酸化物１８を含んでいてもよい。また、前述の第４〜第６実施形態では、図１６に示すように、ゲート電極１２は、トレンチ３４を満たす（埋め尽くす）ゲート絶縁膜１０上に形成されている。ゲート電極１２は、このゲート絶縁膜１０および第１電子供給層３２を挟んで電子走行層４に対向している。むろん、このゲート絶縁膜１０は、第２電子供給層３３の酸化物３８を含んでいてもよい。
また、前述の第４実施形態では、第２電子供給層３３の酸化物３８が形成され、除去されることによって第１電子供給層３２が露出する例について説明した（図１２Ｄの工程も併せて参照）。しかしながら、必ずしも第２電子供給層３３が酸化物３８となり除去されることによって第１電子供給層３２が露出しなくてもよい。すなわち、図１２Ｄの工程において、酸化物３８直下の第１電子供給層３２と、電子走行層４との界面における伝導帯エネルギ準位ＥＣが、フェルミエネルギ準位ＥＦよりも小さくなれば、第２電子供給層３３の一部が酸化物３８にならずに残存していてもよい。したがって、図１１に示す構成において、ゲート電極１２直下において、伝導帯エネルギ準位ＥＣ＞フェルミエネルギ準位ＥＦの関係が満たされる限り、酸化物３８と第１電子供給層３２との間に第２電子供給層３３を構成する窒化物半導体材料が残存していてもよい。
また、前述の第１実施形態では、電子供給層５上にパッシベーション膜６が形成された例について説明したが、図１７に示すような構成に変更されてもよい。図１７は、図６に示す窒化物半導体装置１の変形例を示す断面図である。図１７において、前述の図６に示された構成については、同一の参照符号を付して説明を省略する。
図１７に示すように、本変形例に係る窒化物半導体装置１は、電子供給層５とパッシベーション膜６との間に介在するキャップ層１９をさらに含む。キャップ層１９は、ＧａＮを含み、電子供給層５に対してコヒーレントに形成されている。キャップ層１９の厚さは、たとえば２μｍ以上３μｍ以下である。キャップ層１９における基板２とは反対側の表面は、平坦に形成されている。表面が平坦とされたキャップ層１９により、電子供給層５中の電子移動度が向上する結果、良好なスイッチング応答速度を得ることができる。
なお、本変形例では、トレンチ１１は、スペーサ層７、パッシベーション膜６および電子供給層５に加えて、キャップ層１９を貫通している。また、ソース電極１３およびドレイン電極１４は、いずれも、ゲート絶縁膜１０、スペーサ層７およびパッシベーション膜６に加えて、キャップ層１９を貫通し、電子供給層５との間でオーミック接触を形成している。ソース電極１３およびドレイン電極１４がＡｌの拡散によって形成されている場合、ソース電極１３およびドレイン電極１４のＡｌは、電子供給層５中に拡散されていてもよい。
電子供給層５とパッシベーション膜６との間にキャップ層１９が介在する構成は、前述の第２実施形態に係る窒化物半導体装置２１（図９参照）および第３実施形態に係る窒化物半導体装置２２（図１０参照）に適用されてもよい。
また、前述の第４実施形態では、第２電子供給層３３上にパッシベーション膜６が形成された例について説明したが、図１８に示すような構成に変更されてもよい。図１８は、図１１に示す窒化物半導体装置３１の変形例を示す断面図である。図１８において、前述の図１１に示された構成については、同一の参照符号を付して説明を省略する。
図１８に示すように、本変形例に係る窒化物半導体装置３１は、第２電子供給層３３とパッシベーション膜６との間に介在するキャップ層２０をさらに含む。キャップ層２０は、ＧａＮを含み、第２電子供給層３３に対してコヒーレントに形成されている。キャップ層２０の厚さは、たとえば２μｍ以上３μｍ以下である。キャップ層２０は、基板２とは反対側の表面が平坦に形成されている。表面が平坦とされたキャップ層２０により、第１電子供給層３２中および第２電子供給層３３中の電子移動度が向上する結果、良好なスイッチング応答速度を得ることができる。
なお、本変形例では、トレンチ３４は、スペーサ層７、パッシベーション膜６および第２電子供給層３３に加えて、キャップ層２０を貫通している。また、ソース電極１３およびドレイン電極１４は、いずれも、ゲート絶縁膜１０、スペーサ層７およびパッシベーション膜６に加えて、キャップ層２０を貫通し、第２電子供給層３３との間でオーミック接触を形成している。ソース電極１３およびドレイン電極１４がＡｌの拡散によって形成されている場合、ソース電極１３およびドレイン電極１４のＡｌは、第２電子供給層３３中に拡散されていてもよい。
第２電子供給層３３とパッシベーション膜６との間にキャップ層２０が介在する構成は、前述の第５実施形態に係る窒化物半導体装置４１（図１３参照）および第６実施形態に係る窒化物半導体装置４２（図１４参照）に適用されてもよい。
また、前述の第１〜第６実施形態では、スペーサ層７が形成された例について説明したが、スペーサ層７が形成されていない構成が採用されてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 窒化物半導体装置
４ 電子走行層
５ 電子供給層
７ 非導電性スペーサ層
１０ ゲート絶縁膜
１１ トレンチ
１２ ゲート電極
１８ 酸化物
２１ 窒化物半導体装置
２２ 窒化物半導体装置
３１ 窒化物半導体装置
３２ 第１電子供給層
３３ 第２電子供給層
３８ 酸化物
４１ 窒化物半導体装置
４２ 窒化物半導体装置
ＥＣ 伝導帯エネルギ準位
ＥＦ フェルミエネルギ準位

Claims (15)

  1. ＧａｘＩｎ１−ｘＮ（０＜ｘ≦１）を含む電子走行層と、
    前記電子走行層上に形成され、ＡｌｙＩｎ１−ｙＮ（０＜ｙ≦１）を含む電子供給層と、
    前記電子走行層に接するように前記電子供給層を貫通して形成されたゲート絶縁膜と、
    前記ゲート絶縁膜を挟んで前記電子走行層に対向するゲート電極とを含み、
    前記電子走行層において、前記ゲート絶縁膜に接する部分と、前記電子供給層に接する部分とが互いに平坦な表面に形成されており、
    前記電子走行層を露出させるように前記電子供給層に形成されたトレンチを含み、
    前記ゲート絶縁膜は、前記トレンチ内に形成されている、窒化物半導体装置。
  2. 前記ゲート絶縁膜は、当該ゲート絶縁膜中の電界が１０ＭＶ／ｃｍ以下となる厚さで形成されている、請求項１に記載の窒化物半導体装置。
  3. 前記電子供給層上に形成された非導電性のスペーサ層をさらに含み、
    前記トレンチは、前記電子走行層を露出させるように前記スペーサ層および前記電子供給層を貫通して形成されている、請求項１または２に記載の窒化物半導体装置。
  4. 前記ゲート絶縁膜は、前記トレンチの内壁および前記電子走行層の表面に沿って形成されており、
    前記ゲート絶縁膜において、前記トレンチの内壁に沿って形成された部分は、前記電子走行層の表面に沿って形成された部分の厚さよりも大きい厚さを有している、請求項３に記載の窒化物半導体装置。
  5. 前記ゲート絶縁膜は、前記電子供給層の酸化物を含む、請求項１〜４のいずれか一項に記載の窒化物半導体装置。
  6. 前記ゲート絶縁膜は、ＳｉＯ２，Ａｌ２Ｏ３，ＡｌＯＮおよびＳｉＮを含む群から選択される１つまたは複数の絶縁材料種を含む、請求項１〜５のいずれか一項に記載の窒化物半導体装置。
  7. ＧａｘＩｎ１−ｘＮ（０＜ｘ≦１）を含む電子走行層上に、ＡｌｙＩｎ１−ｙＮ（０＜ｙ≦１）を含む電子供給層を形成する工程と、
    プラズマ酸化法により前記電子供給層を選択的に酸化して、前記電子供給層の一部に酸化物を形成する酸化物形成工程とを含み、
    前記酸化物形成工程において、前記酸化物に接する部分と、前記電子供給層に接する部分とが互いに平坦な表面となる前記電子走行層が形成され、
    前記酸化物形成工程後、前記酸化物をエッチングにより除去し、前記電子供給層に前記電子走行層を露出させるトレンチを形成する工程と、
    前記トレンチ内にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜を挟んで前記電子走行層に対向するゲート電極を形成する工程とを含む、窒化物半導体装置の製造方法。
  8. 前記酸化物形成工程は、ゲート絶縁膜を形成する工程を兼ねており、
    前記酸化物形成工程後、前記酸化物を挟んで前記電子走行層に対向するゲート電極を形成する工程をさらに含む、請求項７に記載の窒化物半導体装置の製造方法。
  9. 電子走行層と、
    前記電子走行層上にこの順に形成された第１電子供給層および第２電子供給層と、
    前記第１電子供給層に対向するように前記第２電子供給層に埋設されたゲート絶縁膜と、
    前記ゲート絶縁膜および前記第１電子供給層を挟んで前記電子走行層に対向するゲート電極とを含み、
    前記ゲート電極直下の前記第１電子供給層と、前記電子走行層との界面における伝導帯エネルギ準位が、フェルミエネルギ準位よりも大きく、
    前記ゲート電極直下外の前記第１電子供給層と、前記電子走行層との界面における伝導帯エネルギ準位が、フェルミエネルギ準位よりも小さく、
    前記第２電子供給層に形成されたトレンチをさらに含み、
    前記ゲート絶縁膜は、前記トレンチ内に形成されている、窒化物半導体装置。
  10. 前記電子走行層は、窒化物半導体を含み、
    前記第１電子供給層は、前記電子走行層の格子定数よりも小さい格子定数からなる窒化物半導体を含み、
    前記第２電子供給層は、前記第１電子供給層の格子定数よりも小さい格子定数からなる窒化物半導体を含む、請求項９に記載の窒化物半導体装置。
  11. 前記電子走行層は、ＧａｘＩｎ１−ｘＮ（０＜ｘ≦１）を含み、
    前記第１電子供給層は、ＡｌａＧａｂＩｎｃＮ（０≦ａ≦１，０≦ｂ≦１，０≦ｃ≦１，ａ＋ｂ＋ｃ＝１）を含み、
    前記第２電子供給層は、ＡｌｙＩｎ１−ｙＮ（０＜ｙ≦１）を含む、請求項９または１０に記載の窒化物半導体装置。
  12. 前記第１電子供給層は、ＡｌａＧａｂＩｎｃＮ（０≦ａ≦１，０≦ｂ≦１，０≦ｃ≦１，ａ＋ｂ＋ｃ＝１）からなる窒化物半導体層が複数積層された積層構造を有している、請求項９〜１１のいずれか一項に記載の窒化物半導体装置。
  13. 前記ゲート絶縁膜は、前記第２電子供給層の酸化物を含む、請求項９〜１２のいずれか一項に記載の窒化物半導体装置。
  14. 電子走行層上に、当該電子走行層との界面の伝導帯エネルギ準位が、フェルミエネルギ準位よりも大きくなるように第１電子供給層を形成する工程と、
    前記第１電子供給層上に、前記電子走行層と前記第１電子供給層との界面の伝導帯エネルギ準位が、フェルミエネルギ準位よりも小さくなるように第２電子供給層を形成する工程と、
    前記第２電子供給層を選択的に酸化して、前記第２電子供給層の一部に酸化物を形成する酸化物形成工程と、
    前記酸化物直下の前記第１電子供給層と、前記電子走行層との界面における伝導帯エネルギ準位を、フェルミエネルギ準位よりも大きくする工程と、
    前記酸化物形成工程後、前記酸化物をエッチングにより除去し、前記第２電子供給層に前記第１電子供給層に対向する底部を有するトレンチを形成する工程と、
    前記トレンチ内にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜および前記第１電子供給層を挟んで前記電子走行層に対向するゲート電極を形成する工程とを含む、窒化物半導体装置の製造方法。
  15. 前記酸化物形成工程は、ゲート絶縁膜を形成する工程を兼ねており、
    前記酸化物形成工程後、前記ゲート絶縁膜および前記第１電子供給層を挟んで前記電子走行層に対向するゲート電極を形成する工程をさらに含む、請求項１４に記載の窒化物半導体装置の製造方法。
JP2015200415A 2015-10-08 2015-10-08 窒化物半導体装置およびその製造方法 Active JP6739918B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015200415A JP6739918B2 (ja) 2015-10-08 2015-10-08 窒化物半導体装置およびその製造方法
US15/286,653 US9905669B2 (en) 2015-10-08 2016-10-06 Nitride semiconductor device and method for manufacturing the same
US15/905,003 US10340360B2 (en) 2015-10-08 2018-02-26 Nitride semiconductor device and method for manufacturing the same
US16/421,219 US10727312B2 (en) 2015-10-08 2019-05-23 Nitride semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015200415A JP6739918B2 (ja) 2015-10-08 2015-10-08 窒化物半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020125028A Division JP7038765B2 (ja) 2020-07-22 2020-07-22 窒化物半導体装置

Publications (2)

Publication Number Publication Date
JP2017073500A JP2017073500A (ja) 2017-04-13
JP6739918B2 true JP6739918B2 (ja) 2020-08-12

Family

ID=58499997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015200415A Active JP6739918B2 (ja) 2015-10-08 2015-10-08 窒化物半導体装置およびその製造方法

Country Status (2)

Country Link
US (3) US9905669B2 (ja)
JP (1) JP6739918B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6739918B2 (ja) 2015-10-08 2020-08-12 ローム株式会社 窒化物半導体装置およびその製造方法
JP6880406B2 (ja) * 2017-06-30 2021-06-02 富士通株式会社 化合物半導体装置及びその製造方法
CN110914961B (zh) 2017-07-07 2023-10-10 松下控股株式会社 半导体装置
JP6728123B2 (ja) * 2017-11-22 2020-07-22 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
US10804384B2 (en) * 2017-12-27 2020-10-13 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
JP2019121785A (ja) * 2017-12-27 2019-07-22 ローム株式会社 半導体装置およびその製造方法
JP7327191B2 (ja) * 2020-02-07 2023-08-16 豊田合成株式会社 半導体装置とその製造方法
CN111681958A (zh) * 2020-05-29 2020-09-18 华南理工大学 一种新型异质结构镁扩散制备常关型hemt器件的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072029A (ja) * 2006-09-15 2008-03-27 Sumitomo Chemical Co Ltd 半導体エピタキシャル結晶基板の製造方法
US8674407B2 (en) * 2008-03-12 2014-03-18 Renesas Electronics Corporation Semiconductor device using a group III nitride-based semiconductor
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
US7985986B2 (en) 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP2011171440A (ja) * 2010-02-17 2011-09-01 Sharp Corp Ｉｉｉ族窒化物系へテロ電界効果トランジスタ
JP2011233695A (ja) * 2010-04-27 2011-11-17 Sharp Corp ノーマリオフ型ＧａＮ系電界効果トランジスタ
JP5749580B2 (ja) * 2011-06-16 2015-07-15 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5765147B2 (ja) * 2011-09-01 2015-08-19 富士通株式会社 半導体装置
US20130320349A1 (en) * 2012-05-30 2013-12-05 Triquint Semiconductor, Inc. In-situ barrier oxidation techniques and configurations
KR101980197B1 (ko) * 2012-09-04 2019-05-20 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
JP5721782B2 (ja) * 2013-06-26 2015-05-20 パナソニック株式会社 半導体装置
JP6739918B2 (ja) * 2015-10-08 2020-08-12 ローム株式会社 窒化物半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20190280101A1 (en) 2019-09-12
JP2017073500A (ja) 2017-04-13
US9905669B2 (en) 2018-02-27
US10340360B2 (en) 2019-07-02
US20180190790A1 (en) 2018-07-05
US20170104093A1 (en) 2017-04-13
US10727312B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
JP6739918B2 (ja) 窒化物半導体装置およびその製造方法
US9722064B2 (en) Isolated gate field effect transistor and manufacture method thereof
US9287368B2 (en) Nitride semiconductor device and method for manufacturing same
JP5396369B2 (ja) 半導体基板構造および半導体素子
JP2008270794A (ja) 半導体装置及びその製造方法
JP2010153493A (ja) 電界効果半導体装置及びその製造方法
CN106298887B (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
JP2009032796A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2008311269A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2010147347A (ja) 化合物半導体装置及びその製造方法
US10381469B2 (en) Semiconductor device and method of manufacturing the same
JP6834546B2 (ja) 半導体装置及びその製造方法
JP2005191022A (ja) 電界効果トランジスタ及びその製造方法
JP2008210936A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2014072391A (ja) 化合物半導体装置及びその製造方法
JP2008198947A (ja) 半導体装置及びその製造方法
US20090230433A1 (en) Nitride semiconductor device
CN112018107A (zh) 氮化物半导体装置
JP5827529B2 (ja) 窒化物半導体装置およびその製造方法
JP2009152462A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2021190501A (ja) 窒化物半導体装置
JP3759145B2 (ja) 炭化珪素半導体装置およびその製造方法
CN113889534A (zh) 无金欧姆接触电极、半导体器件和射频器件及其制法
JP2019114581A (ja) 化合物半導体装置及びその製造方法
JP2010153748A (ja) 電界効果半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200722

R150 Certificate of patent or registration of utility model

Ref document number: 6739918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250