CN112825329B - 一种高线性度复合绝缘侧栅结构的GaN晶体管器件 - Google Patents
一种高线性度复合绝缘侧栅结构的GaN晶体管器件 Download PDFInfo
- Publication number
- CN112825329B CN112825329B CN201911150149.7A CN201911150149A CN112825329B CN 112825329 B CN112825329 B CN 112825329B CN 201911150149 A CN201911150149 A CN 201911150149A CN 112825329 B CN112825329 B CN 112825329B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- transistor device
- grid
- gan transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910002704 AlGaN Inorganic materials 0.000 claims description 47
- 230000004888 barrier function Effects 0.000 claims description 34
- 238000002161 passivation Methods 0.000 claims description 21
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 description 46
- 229920002120 photoresistant polymer Polymers 0.000 description 38
- 238000001259 photo etching Methods 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 26
- 238000001704 evaporation Methods 0.000 description 18
- 238000009616 inductively coupled plasma Methods 0.000 description 17
- 238000000151 deposition Methods 0.000 description 15
- 230000008020 evaporation Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 15
- 230000008021 deposition Effects 0.000 description 12
- 238000004528 spin coating Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000005566 electron beam evaporation Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000001883 metal evaporation Methods 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 230000005533 two-dimensional electron gas Effects 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000005275 alloying Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000002090 nanochannel Substances 0.000 description 1
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种高线性度复合绝缘侧栅结构的GaN晶体管器件，包括：衬底层；若干沟道层，若干所述沟道层依次叠于所述衬底层上；栅极，设置在若干所述沟道层的两侧和顶部，并位于所述GaN晶体管器件的中间位置处，而且至少最底层的所述沟道层的两侧不设置所述栅极，其中，所述栅极包括栅介质层和栅金属层；源极，设置在所述若干沟道层上，并位于所述GaN晶体管器件的靠近一侧的位置处；漏极，设置在所述若干沟道层上，并位于所述GaN晶体管器件的靠近另一侧的位置处。本发明的GaN晶体管器件具有较小的开态电阻，同时具有较大的电流驱动能力，而且线性度高、功耗小。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种高线性度复合绝缘侧栅结构的GaN晶体管器件。
背景技术
近年来以SiC和GaN为代表的第三代宽禁带半导体以其大禁带宽度、高击穿电场、高热导率、高饱和电子速度和异质结界面2DEG浓度高等特性，使其受到广泛关注。GaN材料凭借着AlGaN/GaN异质结形成的高浓度的二维电子气，在大电流与高频方面比现有SiMOSFET器件具有明显的优越特性，因此近些年来国内外研究者对其进行了广泛而深入的研究。
AlGaN/GaN异质结高电子迁移率晶体管HEMT在高温器件及大功率微波器件方面已显示出了得天独厚的优势，追求器件高频率、高压、高功率吸引了众多的研究。为了进一步推动GaN异质结器件在更大电流、更高功率、更低功耗、更高频率、开关模式、多值逻辑门等领域的应用，对于多沟道多异质结材料和绝缘栅器件的研究就显得很有必要。
目前，常规的多沟道器件或纳米沟道三维栅结构器件大多采用肖特基接触制作栅电极。肖特基接触具有较大的反向泄漏电流，该泄漏电流的产生会增大静态功耗，降低击穿电压，同时降低器件噪声特性。因此，有必要提供一种多沟道AlGaN/GaN高线性度复合绝缘侧栅结构的GaN晶体管器件。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种高线性度复合绝缘侧栅结构的GaN晶体管器件。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种高线性度复合绝缘侧栅结构的GaN晶体管器件，包括：
衬底层；
若干沟道层，若干所述沟道层依次叠于所述衬底层上；
栅极，设置在若干所述沟道层的两侧和顶部，并位于所述GaN晶体管器件的中间位置处，而且至少最底层的所述沟道层两侧不设置所述栅极，其中，所述栅极包括栅介质层和栅金属层；
源极，设置在所述若干沟道层上，并位于所述GaN晶体管器件的靠近一侧的位置处；
漏极，设置在所述若干沟道层上，并位于所述GaN晶体管器件的靠近另一侧的位置处。
在本发明的一个实施例中，所述沟道层包括自下而上设置的GaN缓冲层和AlGaN势垒层，所述GaN缓冲层和所述AlGaN势垒层形成AlGaN/GaN异质结。
在本发明的一个实施例中，所述AlGaN势垒层的厚度为15～25nm。
在本发明的一个实施例中，所述衬底层为Si衬底、蓝宝石或SiC衬底。
在本发明的一个实施例中，所述栅介质层设置在所述栅极的两侧与底部，所述栅金属层设置在所述栅极的两侧、底部与顶部，其中，所述栅金属层覆盖在所述栅介质层上。
在本发明的一个实施例中，所述栅极的顶部和侧面与其接触的所述沟道层形成三维栅鳍结构，所述三维栅鳍结构的宽度为30～70nm。
在本发明的一个实施例中，所述栅极的底面与其接触的所述沟道层形成平面栅结构。
在本发明的一个实施例中，所述栅介质层为高K介质层，其厚度为2～4nm。
在本发明的一个实施例中，还包括钝化层，所述钝化层设置在所述若干沟道层上未被覆盖的位置处。
与现有技术相比，本发明的有益效果在于：
1、本发明的高线性度复合绝缘侧栅结构的GaN晶体管器件设置有若干AlGaN/GaN异质结沟道层，使得源极与漏极之间能形成多个并联的二维电子气通路，可以大大降低源极与漏极之间的电阻，使得器件具有较小的开态电阻，同时具有较大的电流驱动能力。
2、本发明的高线性度复合绝缘侧栅结构的GaN晶体管器件采用侧栅与顶栅同时控制上层沟道栅电极，显著的提高了栅控能力，三维栅鳍结构使得栅电极能从侧面对沟道电子进行控制，明显加强了对上层沟道的栅控能力，提高了器件跨导和器件增益能力，采用三维栅鳍结构与平面栅复合栅结构，利用类似顶栅的栅电极对下方沟道进行控制，显著提高了电极对下层沟道的栅控能力。
3、本发明的高线性度复合绝缘侧栅结构的GaN晶体管器件采用了平面栅和三维栅鳍结构复合的复合栅结构，使得器件具有较小的亚阈值摆幅，并使器件具有良好的开关特性，通过复合的栅电极结构对器件跨导进行调制，可以使得跨导曲线峰值区域展宽，从而提高器件的线性度。
4、本发明的高线性度复合绝缘侧栅结构的GaN晶体管器件采用绝缘侧栅结构，可以降低器件三维栅鳍结构处侧栅的关态泄漏电流，而且能够降低平面栅结构的漏电，从而提高器件的开关比，减小器件功耗，减小器件噪声，同时提高器件的击穿电压，提高栅电极的正向耐压。
5、本发明的高线性度复合绝缘侧栅结构的GaN晶体管器件采用绝缘侧栅结构，在三维栅鳍结构中的顶栅处不加入栅介质，能够有效的提高栅电极对于底层沟道的控制能力。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明实施例提供的一种高线性度复合绝缘侧栅结构的GaN晶体管器件的源漏方向的结构示意图；
图2是本发明实施例提供的一种高线性度复合绝缘侧栅结构的GaN晶体管器件的栅电极剖面结构示意图。
图3a-3i是本发明实施例提供的一种高线性度复合绝缘侧栅结构的GaN晶体管器件的源漏方向工艺流程示意图；
图4a-4j是本发明实施例提供的一种高线性度复合绝缘侧栅结构的GaN晶体管器件的栅极截面工艺流程示意图；
图5-图7是本发明实施例提供的一种高线性度复合绝缘侧栅结构的GaN晶体管器件的特性仿真对比图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种高线性度复合绝缘侧栅结构的GaN晶体管器件进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
实施例一
请结合参见图1和图2，图1是本发明实施例提供的一种高线性度复合绝缘侧栅结构的GaN晶体管器件的源漏方向的结构示意图，图2是本发明实施例提供的一种高线性度复合绝缘侧栅结构的GaN晶体管器件的栅电极剖面结构示意图。如图所示，本实施例的高线性度复合绝缘侧栅结构的GaN晶体管器件，包括：
衬底层1；
若干沟道层，若干所述沟道层依次叠于衬底层1上；
栅极2，设置在若干所述沟道层的两侧和顶部，并位于所述GaN晶体管器件的中间位置处，而且至少最底层的所述沟道层两侧不设置栅极2，其中，栅极2包括栅介质层201和栅金属层202；
源极3，设置在所述若干沟道层上，并位于所述GaN晶体管器件的靠近一侧的位置处；
漏极4，设置在所述若干沟道层上，并位于所述GaN晶体管器件的靠近另一侧的位置处。
优选地，所述沟道层包括自下而上设置的GaN缓冲层和AlGaN势垒层，所述GaN缓冲层和所述AlGaN势垒层形成AlGaN/GaN异质结。
在本实施例中，设置若干AlGaN/GaN异质结沟道层，使得源极与漏极之间能形成多个并联的二维电子气通路，可以大大降低源极与漏极之间的电阻，使得器件具有较小的开态电阻，同时具有较大的电流驱动能力。
进一步地，所述AlGaN势垒层的厚度为15～25nm，其中Al组分为25～35％。
优选地，衬底层1为Si衬底、蓝宝石或SiC衬底。
优选地，栅介质层201位于栅极2的两侧与底部，栅金属层202位于栅极2的两侧、底部与顶部，其中，栅金属层202覆盖在栅介质层201上。
在本实施例中，栅极2的顶部和侧面与其接触的所述沟道层形成三维栅鳍结构，所述三维栅鳍结构的宽度为30～70nm。栅极2的底面与其接触的所述沟道层形成平面栅结构。所述三维栅鳍结构和所述平面栅结构组成复合栅结构，器件在阈值电压附近，跨导特性的曲线主要受到平面栅结构的影响而出现峰值，当栅压增大以后，平面栅结构对应的跨导值下降，但三维栅鳍结构对应的跨导峰值出现，使得两种峰值位置不同的跨导曲线相互叠加与补偿，进而提高器件线性特性。而且通过将所述三维栅鳍结构的宽度设置为30～70nm，更有利于侧面栅电极对沟道进行控制，实现复合栅电极的调制作用，提高器件的线性度。
另外在本实施例中，所述三维栅鳍结构的高度小于导电沟道的总厚度，也就是，也就是至少最底层的所述沟道层中不包括栅极2，可以进一步提高器件的电流驱动能力，同时降低器件源漏之间的导通电阻。
优选地，栅介质层201为高K介质层，在本实施例中，栅介质层201可以是HfO2、Y2O3、CaO2、La2O3、Ta2O5或ZrO2中的一种。其厚度为2～4nm，介质层厚度小于4nm，可以实现在不降低栅极对沟道的控制能力的前提下，有效降低栅极漏电流。
在本实施例中，栅介质层201只存在于三维栅鳍结构的两侧与下层AlGaN/GaN异质结的顶层，这种绝缘侧栅结构可以在保证顶栅对于下层沟道控制能力的同时，利用绝缘侧栅的结构有效的降低复合栅电极的栅漏电，从而降低器件的静态损耗。
在本实施例中，源极3为Ti/Al/Ni/Au材料，漏极4为Ti/Al/Ni/Au材料。
进一步地，本实施例的高线性度复合绝缘侧栅结构的GaN晶体管器件，还包括钝化层5，钝化层5设置在所述若干沟道层上未被覆盖的位置处。
本发明的实施例，采用了平面栅和三维栅鳍结构复合的复合栅结构，使得器件具有较小的亚阈值摆幅，并使器件具有良好的开关特性，通过复合的栅电极结构对器件跨导进行调制，可以使得跨导曲线峰值区域展宽，从而提高器件的线性度。
实施例二
本实施例以双沟道层高线性度复合绝缘侧栅结构的GaN晶体管器件为例说明其制备方法。请参见图3a-3i以及图4a-4j，图3a-3i是本发明实施例提供的一种高线性度复合绝缘侧栅结构的GaN晶体管器件的源漏方向工艺流程示意图；图4a-4j是本发明实施例提供的一种高线性度复合绝缘侧栅结构的GaN晶体管器件的栅极截面工艺流程示意图，需要注意的是由于不同角度的原因工艺流程示意图会出现差异，该制备方法包括如下步骤：
步骤1：选取蓝宝石或SiC作为衬底层1，参见图3a和图4a；
步骤2：在蓝宝石衬底或SiC衬底层1上，生长GaN缓冲层和AlGaN势垒层，以形成AlGaN/GaN异质结作为沟道层，其中，AlGaN层厚度为15～25nm，其Al组分为25～35％，请参见图3b和图4b；
步骤3：重复步骤2形成双沟道层，请参见图3c和图4c；
步骤4：在双沟道层上有源区台面隔离，请参见图3d和图4d；
具体地，采用ICP干法刻蚀设备，采用Cl2等离子体以1nm/s的刻蚀速率，干法刻蚀形成120nm的台面隔离深度，其刻蚀深度远大于沟道层的厚度。
步骤5：对双沟道或三沟道材料的上层沟道层进行三维栅鳍结构刻蚀，留下最下方的沟道层不进行刻蚀，刻蚀形成栅鳍，栅鳍宽度为30-70nm，请参见图4e；
具体地，采用ICP干法刻蚀设备，在Cl2等离子体以1nm/s的刻蚀速率，干法刻蚀上层AlGaN/GaN沟道，刻蚀在最下方的AlGaN势垒层终止。
步骤6：在台面两侧的最表面AlGaN势垒层上制作源极3和漏极4，请参见图3e；
步骤7：采用PECVD工艺，在AlGaN势垒层上淀积形成SiN钝化层5，SiN钝化层5的厚度为50nm～100nm，请参见图3f和4f；
步骤8：对SiN钝化层5进行栅槽开孔，刻蚀露出栅区域，请参见3g和4g；
步骤9：采用原子层淀积技术，淀积2～4nm的高K栅介质，形成栅介质层201，请参见图3h和4h；
步骤10：采用ICP刻蚀技术，刻蚀顶栅处的高K栅介质，请参见图4i；
具体地，采用ICP刻蚀技术，在F等离子体以1nm/s的刻蚀速率，干法刻蚀顶栅处的绝缘栅介质；
步骤11：淀积栅金属层202，形成栅极2，请参见图3i和4j；
步骤12：进行金属互联工艺。
实施例三
本实施例以不同沟道层数、不同的AlGaN势垒层厚度以及不同Al组分为例，对实施例二的制备方法的具体地工艺流程进行详细说明。
1、AlGaN势垒层厚度为15nm的双沟道层，其中Al组份为35％，具体制备步骤如下：
步骤1.外延材料生长
1.1)在SiC衬底基片上，利用MOCVD工艺，生长GaN缓冲层；
1.2)在GaN缓冲层上，生长15nm厚的AlGaN势垒层，其中Al组份为35％，在GaN缓冲层与AlGaN势垒层的接触位置形成二维电子气2DEG；
1.3)在第一层AlGaN势垒层上生长第二层15nm厚的GaN缓冲层；
1.4)在第二层GaN缓冲层上生长第二层15nm厚的AlGaN势垒层，其中Al组份为35％，形成具有双沟道的异质结材料结构的沟道层。
步骤2.栅鳍和有源区制作
2.1)先采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成台面有源区的掩模图形；
2.2)将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行台面隔离，刻蚀深度为150nm。
2.3)再次采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成栅宽70nm的栅鳍的掩模图形；
2.4)将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行栅鳍刻蚀，刻蚀深度为30nm。
步骤3.电极制作和器件钝化
3.1)源极和漏极制作
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成源、漏区域掩模图形；
然后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源漏电极制作，源漏金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为55nm；源漏欧姆接触金属蒸发完成后进行金属剥离，得到完整的源漏电极；
最后，再用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源极和漏极的制作。
3.2)钝化和栅槽制作
首先，采用PECVD790淀积设备在AlGaN势垒层上进行SiN淀积，淀积SiN钝化层厚度为100nm；
然后，以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得栅电极图形；
接着，采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体以0.5nm/s的刻蚀速率刻蚀去除栅区域100nm厚的SiN钝化层，形成槽栅结构。
3.3)绝缘栅介质淀积
采用原子层淀积技术，反应腔体中投入TMA和H2O作为反应源，淀积温度300℃，在栅区域淀积2nm HfO2绝缘栅介质。
3.4)顶栅介质层刻蚀
以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得顶栅介质层开孔图形；
接着，采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体以0.5nm/s的刻蚀速率刻蚀去除栅金属正上方2nm的HfO2层，形成槽栅结构。
3.5)栅电极制作
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成栅区域掩模图形；
最后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Au，其中Ni厚度为20nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的栅电极。
步骤4.完成互联引线的制作
先采用甩胶机在5000转/min的转速下甩正胶；再采用NSR1755I7A光刻机进行曝光，形成电极引线掩模图形；接着采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
请参见图5-图7，图5-图7是本发明实施例提供的一种高线性度复合绝缘侧栅结构的GaN晶体管器件的特性仿真对比图。利用sentaurus仿真软件，得到按照上述步骤制备得到的高线性度复合绝缘侧栅结构的GaN晶体管器件的转移特性的I-V曲线。如图5所示，本实施的复合栅结构的跨导曲线线性度范围显著大于双沟道的平面栅、三维鳍式栅器件，这是因为本实施例的复合栅结构器件利用三维鳍式栅结构与平面栅结构对跨导进行调制，从而得到高的线性度。与此同时，如图6所示，由于平面栅结构的存在对于下层沟道的控制能力增强，因此复合栅的栅电流值显著高于双沟道三维鳍式栅结构器件。如图7所示，为肖特基反向特性的仿真图，从图中可以看出，相对于双沟道的三维鳍式栅结构与平面栅结构，本实施例的复合栅结构能够有效的降低器件的反向漏电，这是因为绝缘栅结构有效的抑制了上方三维鳍式栅结构的侧栅漏电以及平面栅结构的栅漏电。
2、AlGaN势垒层厚度为20nm的三沟道层，其中Al组份为30％，具体制备步骤如下：
步骤1.外延材料生长
1.1)在SiC衬底基片上，利用MOCVD工艺，生长GaN缓冲层；
1.2)在GaN缓冲层上，生长20nm厚的AlGaN势垒层，其中Al组份为30％，在GaN缓冲层与AlGaN势垒层的接触位置形成二维电子气2DEG；
1.3)在第一层AlGaN势垒层上生长第二层20nm厚的GaN缓冲层；
1.4)在第二层GaN缓冲层上生长第二层20nm厚的AlGaN势垒层，其中Al组份为30％。
1.5)在第二层AlGaN势垒层上生长第三层20nm厚的GaN缓冲层；
1.6)在第三层GaN缓冲层上生长第三层20nm厚的AlGaN势垒层，其中Al组份为30％，形成具有三沟道的异质结材料结构的沟道层。
步骤2.栅鳍和有源区制作
2.1)先采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成台面有源区的掩模图形；
2.2)将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行台面隔离，刻蚀深度为175nm。
2.3)再次采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成栅宽50nm的栅鳍的掩模图形；
2.4)将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行栅鳍刻蚀，刻蚀深度为80nm。
步骤3.电极制作和器件钝化
3.1)源极和漏极制作
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成源、漏区域掩模图形；
然后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源漏电极制作，源漏金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为55nm；源漏欧姆接触金属蒸发完成后进行金属剥离，得到完整的源漏电极；
最后，再用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源极和漏极的制作。
3.2)钝化和栅槽制作
首先，采用PECVD790淀积设备在AlGaN势垒层上进行SiN淀积，淀积SiN钝化层厚度为75nm；
然后，以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得栅电极图形；
接着，采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体以0.5nm/s的刻蚀速率刻蚀去除栅区域75nm厚的SiN钝化层，形成槽栅结构。
3.3)绝缘栅介质淀积
采用原子层淀积技术，反应腔体中投入TMA和H2O作为反应源，淀积温度300℃，在栅区域淀积3nm HfO2绝缘栅介质。
3.4)顶栅介质层刻蚀
以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得顶栅介质层开孔图形；
接着，采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体以0.5nm/s的刻蚀速率刻蚀去除栅金属正上方3nm的HfO2层，形成槽栅结构。
3.5)栅电极制作
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成栅区域掩模图形；
最后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Au，其中Ni厚度为20nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的栅电极。
步骤4.完成互联引线的制作
先采用甩胶机在5000转/min的转速下甩正胶；再采用NSR1755I7A光刻机进行曝光，形成电极引线掩模图形；接着采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
3、AlGaN势垒层厚度为25nm的双沟道层，其中Al组份为25％，具体制备步骤如下：
步骤1.外延材料生长
1.1)在SiC衬底基片上，利用MOCVD工艺，生长GaN缓冲层；
1.2)在GaN缓冲层上，生长25nm厚的AlGaN势垒层，其中Al组份为25％，在GaN缓冲层与AlGaN势垒层的接触位置形成二维电子气2DEG；
1.3)在第一层AlGaN势垒层上生长第二层GaN缓冲层；
1.4)在第二层GaN缓冲层上生长第二层25nm厚的AlGaN势垒层，其中Al组份为25％，形成具有双沟道的异质结材料结构的沟道层。
步骤2.栅鳍和有源区制作
2.1)先采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成台面有源区的掩模图形；
2.2)将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行台面隔离，刻蚀深度为200nm。
2.3)再次采用甩胶机在3500转/min的转速下甩胶，得到光刻胶掩模；再采用E-beam光刻机进行曝光，形成栅宽30nm的栅鳍的掩模图形；
2.4)将做好掩模的基片采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以1nm/s的刻蚀速率进行栅鳍刻蚀，刻蚀深度为50nm。
步骤3.电极制作和器件钝化
3.1)源极和漏极制作
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成源、漏区域掩模图形；
然后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源漏电极制作，源漏金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为55nm；源漏欧姆接触金属蒸发完成后进行金属剥离，得到完整的源漏电极；
最后，再用RTP500快速热退火炉，在870℃的N2气氛中进行30s的快速热退火，对欧姆接触金属进行合金，完成源极和漏极的制作。
3.2)钝化和栅槽制作
首先，采用PECVD790淀积设备在AlGaN势垒层上进行SiN淀积，淀积SiN钝化层厚度为50nm；
然后，以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得栅电极图形；
接着，采用ICP98c型感应耦合等离子体刻蚀机在CF4等离子体以0.5nm/s的刻蚀速率刻蚀去除栅区域50nm厚的SiN钝化层，形成槽栅结构。
3.3)绝缘栅介质淀积
采用原子层淀积技术，反应腔体以Nb(OEt)5和H2O作为反应源，淀积温度300℃，在栅区域淀积4nm的Nb2O5绝缘栅介质。
3.4)顶栅介质层刻蚀
以5000转/min的转速在外延材料表面甩正胶，得到厚度为0.8μm的光刻胶掩模，再在温度为80℃的高温烘箱中烘10min，然后采用NSR1755I7A光刻机光刻获得顶栅介质层开孔图形；
接着，采用ICP98c型感应耦合等离子体刻蚀机在Cl2等离子体以0.2nm/s的刻蚀速率刻蚀去除栅金属正上方4nm的Nb2O5层，形成槽栅结构。
3.5)栅电极制作
首先，采用甩胶机在5000转/min的转速下甩胶，得到光刻胶掩模厚度为0.8μm；
接着，在温度为80℃的高温烘箱中烘10min，采用NSR1755I7A光刻机进行曝光，形成栅区域掩模图形；
最后，采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，栅金属依次选用Ni/Au，其中Ni厚度为20nm，Au厚度为200nm；蒸发完成后进行金属剥离，得到完整的栅电极。
步骤4.完成互联引线的制作
先采用甩胶机在5000转/min的转速下甩正胶；再采用NSR1755I7A光刻机进行曝光，形成电极引线掩模图形；接着采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (7)
1.一种高线性度复合绝缘侧栅结构的GaN晶体管器件，其特征在于，包括：
衬底层(1)；
若干沟道层，若干所述沟道层依次叠于所述衬底层(1)上；
栅极(2)，设置在若干所述沟道层的两侧和顶部，并位于所述GaN晶体管器件的中间位置处，而且至少最底层的所述沟道层两侧不设置所述栅极(2)，其中，所述栅极(2)包括栅介质层(201)和栅金属层(202)，所述栅介质层(201)位于所述栅极(2)的两侧与底部，所述栅金属层(202)位于所述栅极(2)的两侧、底部与顶部，其中，所述栅金属层(202)覆盖在所述栅介质层(201)上，所述栅极(2)的顶部和侧面与其接触的所述沟道层形成三维栅鳍结构，所述栅极(2)的底面与其接触的所述沟道层形成平面栅结构；
源极(3)，设置在所述若干沟道层上，并位于所述GaN晶体管器件的靠近一侧的位置处；
漏极(4)，设置在所述若干沟道层上，并位于所述GaN晶体管器件的靠近另一侧的位置处。
2.根据权利要求1所述的高线性度复合绝缘侧栅结构的GaN晶体管器件，其特征在于，所述沟道层包括自下而上设置的GaN缓冲层和AlGaN势垒层，所述GaN缓冲层和所述AlGaN势垒层形成AlGaN/GaN异质结。
3.根据权利要求2所述的高线性度复合绝缘侧栅结构的GaN晶体管器件，其特征在于，所述AlGaN势垒层的厚度为15～25nm。
4.根据权利要求1或2所述的高线性度复合绝缘侧栅结构的GaN晶体管器件，其特征在于，所述衬底层(1)为Si衬底、蓝宝石或SiC衬底。
5.根据权利要求1所述的高线性度复合绝缘侧栅结构的GaN晶体管器件，其特征在于，所述三维栅鳍结构的宽度为30～70nm。
6.根据权利要求1或2所述的高线性度复合绝缘侧栅结构的GaN晶体管器件，其特征在于，所述栅介质层(201)为高K介质层，其厚度为2～4nm。
7.根据权利要求1或2所述的高线性度复合绝缘侧栅结构的GaN晶体管器件，其特征在于，还包括钝化层(5)，所述钝化层(5)设置在所述若干沟道层上未被覆盖的位置处。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911150149.7A CN112825329B (zh) | 2019-11-21 | 2019-11-21 | 一种高线性度复合绝缘侧栅结构的GaN晶体管器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911150149.7A CN112825329B (zh) | 2019-11-21 | 2019-11-21 | 一种高线性度复合绝缘侧栅结构的GaN晶体管器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112825329A CN112825329A (zh) | 2021-05-21 |
| CN112825329B true CN112825329B (zh) | 2022-07-22 |
Family
ID=75907635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911150149.7A Active CN112825329B (zh) | 2019-11-21 | 2019-11-21 | 一种高线性度复合绝缘侧栅结构的GaN晶体管器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112825329B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117954485A (zh) * | 2022-10-18 | 2024-04-30 | 中兴通讯股份有限公司 | 高电子迁移率晶体管器件及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003142501A (ja) * | 2001-10-31 | 2003-05-16 | Furukawa Electric Co Ltd:The | ＧａＮ系電界効果トランジスタ及びその製造方法 |
| CN102130159B (zh) * | 2011-01-06 | 2012-06-27 | 西安电子科技大学 | 高电子迁移率晶体管 |
| CN103730489A (zh) * | 2012-10-16 | 2014-04-16 | 浙江大学苏州工业技术研究院 | 一种具有三维桥墩式沟道结构的半导体装置及其制备方法 |
| US9570609B2 (en) * | 2013-11-01 | 2017-02-14 | Samsung Electronics Co., Ltd. | Crystalline multiple-nanosheet strained channel FETs and methods of fabricating the same |
| US9773897B2 (en) * | 2015-04-01 | 2017-09-26 | Northrop Grumman Systems Corporation | Multichannel devices with gate structures to increase breakdown voltage |
| US9793403B2 (en) * | 2015-04-14 | 2017-10-17 | Samsung Electronics Co., Ltd. | Multi-layer fin field effect transistor devices and methods of forming the same |
| CN105355657A (zh) * | 2015-11-27 | 2016-02-24 | 西安电子科技大学 | 多沟道鳍式结构的绝缘栅AlGaN/GaN高电子迁移率晶体管 |
| CN105470260B (zh) * | 2015-12-03 | 2018-09-18 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
| CN106684151A (zh) * | 2016-12-08 | 2017-05-17 | 中国电子科技集团公司第五十五研究所 | 一种GaN侧墙绝缘栅鳍式高电子迁移率晶体管及其制造方法 |
| US10297667B1 (en) * | 2017-12-22 | 2019-05-21 | International Business Machines Corporation | Fin field-effect transistor for input/output device integrated with nanosheet field-effect transistor |
| CN111868931B (zh) * | 2018-02-14 | 2024-03-12 | Hrl实验室有限责任公司 | 高度缩放的线性GaN HEMT结构 |
-
2019
- 2019-11-21 CN CN201911150149.7A patent/CN112825329B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112825329A (zh) | 2021-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020221222A1 (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| CN102386223B (zh) | GaN高阈值电压增强型MOSHFET器件及制备方法 | |
| CN101414625B (zh) | 槽栅型栅-漏复合场板高电子迁移率晶体管 | |
| CN105355657A (zh) | 多沟道鳍式结构的绝缘栅AlGaN/GaN高电子迁移率晶体管 | |
| CN102856374B (zh) | 一种GaN增强型MIS-HFET器件及其制备方法 | |
| CN111430458B (zh) | 多沟道绝缘鳍式栅复合槽栅的AlGaAs/GaAs高电子迁移率晶体管及其制备方法 | |
| CN105762078A (zh) | GaN基纳米沟道高电子迁移率晶体管及制作方法 | |
| CN105405878B (zh) | 多沟道侧栅结构的绝缘栅AlGaN/GaN高电子迁移率晶体管 | |
| CN112635545B (zh) | 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法 | |
| CN102082176A (zh) | GaN增强型MISFET器件及其制备方法 | |
| CN110581068A (zh) | 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN112825329B (zh) | 一种高线性度复合绝缘侧栅结构的GaN晶体管器件 | |
| CN113178480A (zh) | 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法 | |
| CN110676172B (zh) | 一种实现低导通电阻的增强型氮化镓晶体管的方法 | |
| CN114883407B (zh) | 基于Fin-FET栅结构HEMT及其制作方法 | |
| CN112825330B (zh) | 一种高线性度复合栅结构的GaN晶体管器件及其制备方法 | |
| CN101414637B (zh) | 凹槽绝缘交叠栅异质结场效应晶体管 | |
| CN110676166B (zh) | P-GaN帽层的FinFET增强型器件及制作方法 | |
| CN113644128A (zh) | 一种槽栅多沟道结构GaN基高电子迁移率晶体管及制作方法 | |
| CN111430459B (zh) | AlGaAs/GaAs高电子迁移率晶体管及制备方法 | |
| CN115274845B (zh) | 一种凹陷式Fin-MESFET栅结构HEMT及制作方法 | |
| CN103904110A (zh) | 加栅场板耗尽型绝缘栅AlGaN/GaN器件结构及其制作方法 | |
| CN109285884A (zh) | 阶梯型凹槽栅高电子迁移率晶体管 | |
| CN103996707A (zh) | 加栅场板增强型AlGaN/GaN HEMT器件结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |