CN114582886A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114582886A
CN114582886A CN202111367815.XA CN202111367815A CN114582886A CN 114582886 A CN114582886 A CN 114582886A CN 202111367815 A CN202111367815 A CN 202111367815A CN 114582886 A CN114582886 A CN 114582886A
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
thin film
semiconductor layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111367815.XA
Other languages
English (en)
Inventor
花田明纮
海东拓生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN114582886A publication Critical patent/CN114582886A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体装置，抑制薄膜晶体管的占用面积并提高半导体装置的可靠性。半导体装置在各像素中具有薄膜晶体管。所述薄膜晶体管具有：氧化物半导体层；栅极绝缘层；隔着所述栅极绝缘层与所述氧化物半导体层重叠的栅极电极；与所述氧化物半导体层接触的源极电极；与所述氧化物半导体层接触的漏极电极；和与所述氧化物半导体层接触，并且以横穿所述氧化物半导体层的方式配置在所述源极电极与所述漏极电极之间的n(n为自然数)个金属层，在俯视时，所述氧化物半导体层在所述源极电极与所述漏极电极之间具有(n+1)个沟道区域。

Description

半导体装置
技术领域
本发明的一个实施方式涉及在各像素中具有薄膜晶体管的半导体装置。特别地，本发明涉及具有使用氧化物半导体的薄膜晶体管的显示装置。
背景技术
近年来，作为电视机、移动终端等的显示器，通常使用液晶显示装置和有机发光二极管(OLED)显示装置。这些显示装置在显示部具有多个像素，通过薄膜晶体管执行各像素的明状态和暗状态的控制。因此，当在薄膜晶体管中产生短路等缺陷时，具有该薄膜晶体管的像素始终成为明状态或暗状态，存在无法作为像素正常地发挥功能的问题。
对于这样的问题，开发了通过对薄膜晶体管赋予冗余性来使像素正常地发挥功能的技术。例如，在专利文献1中公开了在源极总线与像素电极之间串联连接有2个薄膜晶体管的像素结构。根据该像素结构，即使一个薄膜晶体管因短路等而发生了故障，只要另一个薄膜晶体管正常地动作，就能够作为像素维持正常的动作。
现有技术文献
专利文献
专利文献1：日本特许第2834756号公报。
发明内容
发明要解决的问题
如上所述，现有的像素结构通过将相互独立地动作的多个薄膜晶体管串联连接而使各像素具有冗余性。然而，在现有的像素结构中，由于薄膜晶体管的半导体层彼此物理分离，所以薄膜晶体管在各像素中的占用面积大。因此，在采用现有的像素结构的情况下，存在像素的有效面积变窄，图像显示时的亮度降低的问题。
本发明的目的之一在于抑制薄膜晶体管的占用面积并且提高半导体装置(特别是显示装置)的可靠性。
用于解决问题的技术手段
本发明的一个实施方式中的半导体装置在各像素中具有薄膜晶体管。所述薄膜晶体管具有：氧化物半导体层；栅极绝缘层；隔着所述栅极绝缘层与所述氧化物半导体层重叠的栅极电极；与所述氧化物半导体层接触的源极电极；与所述氧化物半导体层接触的漏极电极；和与所述氧化物半导体层接触，并且以横穿所述氧化物半导体层的方式配置在所述源极电极与所述漏极电极之间的n(n为自然数)个金属层，在俯视时，所述氧化物半导体层在所述源极电极与所述漏极电极之间具有(n+1)个沟道区域。
根据本发明，能够抑制薄膜晶体管的占用面积并且提高半导体装置(特别是显示装置)的可靠性。
附图说明
图1是表示本发明的第1实施方式的显示装置的结构的俯视图。
图2是表示本发明的第1实施方式的显示装置中的像素的电路结构的电路图。
图3是表示本发明的第1实施方式的显示装置中的显示部的结构的截面图。
图4A是表示本发明的第1实施方式的显示装置中使用的薄膜晶体管的结构的截面图。
图4B是表示本发明的第1实施方式的显示装置中使用的薄膜晶体管的结构的俯视图。
图5A是表示本发明的第1实施方式的显示装置中使用的薄膜晶体管的制造方法的截面图。
图5B是表示本发明的第1实施方式的显示装置中使用的薄膜晶体管的制造方法的俯视图。
图6A是表示本发明的第1实施方式的显示装置中使用的薄膜晶体管的制造方法的截面图。
图6B是表示本发明的第1实施方式的显示装置中使用的薄膜晶体管的制造方法的俯视图。
图7A是表示本发明的第1实施方式的显示装置中使用的薄膜晶体管的制造方法的截面图。
图7B是表示本发明的第1实施方式的显示装置中使用的薄膜晶体管的制造方法的俯视图。
图8A是表示本发明的第1实施方式的显示装置中使用的薄膜晶体管的制造方法的截面图。
图8B是表示本发明的第1实施方式的显示装置中使用的薄膜晶体管的制造方法的俯视图。
图9A是表示本发明的第1实施方式的显示装置中使用的薄膜晶体管的制造方法的截面图。
图9B是表示本发明的第1实施方式的显示装置中使用的薄膜晶体管的制造方法的俯视图。
图10A是表示本发明的第2实施方式的显示装置中使用的薄膜晶体管的制造方法的俯视图。
图10B是表示本发明的第2实施方式的显示装置中使用的薄膜晶体管的制造方法的俯视图。
附图标记说明
10、10-1、10-2、10a、10a-1、10a-2、10a-3、10b、10b-1、10b-2、10b-3、10b-4…薄膜晶体管，11…栅极电极，12、13…绝缘层，14…源极电极，15…漏极电极，16…金属层，17、18…绝缘层，30…氧化物半导体层，31、32…沟道区域，33…分隔区域，34…源极区域，35…漏极区域，36～39…低电阻区域，41a、41b、42a、42b、42c…金属层，51a、51b、51c、52a、52b、52c、52d…沟道区域，100…显示装置，110…基板，120…显示部，121…绝缘层，122…阳极电极，123…分隔壁层，124…有机层，125…阴极电极，126…密封层，126a、126c…无机绝缘层，126b…有机绝缘层，127…粘接层，128…保护玻璃，130…驱动电路部，140…端子部，141…端子，150…柔性印刷电路板，160…驱动IC芯片，200、200R、200G、200B…像素，300…像素电路，310…选择晶体管，312…栅极线，314…数据线，320…驱动晶体管，322…阳极电源线，324…阴极电源线，330…电容器，340…发光元件。
具体实施方式
以下，参照附图等对本发明的实施方式进行说明。但是，本发明能够在不脱离其主旨的范围内以各种方式实施。本发明并不限定于以下例示的实施方式的记载内容来解释。附图中，为了使说明更明确，与实际的方式相比，有时示意性地表示各部分的宽度、厚度、形状等。然而，附图只不过是一例，并不限定本发明的解释。
在本发明的实施方式的说明中，将从基板朝向发光元件的方向定义为“上”，将其相反的方向定义为“下”。但是，“上”或“下”这样的表现只不过是对各要素的上限关系进行说明。例如，在基板上配置发光元件的表述也包括在基板与发光元件之间存在其他部件的情况。进而，“上”或“下”这样的表现不仅包括在俯视时各要素重叠的情况，还包括不重叠的情况。
在本发明的实施方式的说明中，对于具有与已经说明的要素相同的功能的要素，有时对相同的附图标记或相同的附图标记标注字母等记号而省略说明。
在本发明的实施方式的说明中，有时将通过对某一个膜实施蚀刻等加工处理而形成的多个要素(element)分别记载为具有不同的功能或作用的要素。这些多个要素由相同的层结构和相同的材料构成。因此，有时将由某一个膜形成的多个要素称为设置于“同一层”的要素。
在本发明的实施方式的说明中，“α包含A、B或C”、“α包含A、B和C中的任一个”、“α包含从由A、B和C构成的组中选择的一个”这样的表达只要没有特别明示，则不排除α包含A～C的多个组合的情况。进而，这些表现在α包含其他要素的情况下也不排除。
在本发明的实施方式的说明中，“显示装置”是指显示图像的装置。即，“显示装置”不仅包括显示面板或显示组件，还包括在显示面板或显示组件上安装有其他光学部件(例如，偏振部件、触摸面板等)的装置。
＜第1实施方式＞
[显示装置100的结构]
图1是表示本发明的第1实施方式的显示装置100的结构的俯视图。显示装置100包括显示部120、驱动电路部130和端子部140。显示部120、驱动电路部130和端子部140设置在基板110上。
显示部120包括多个像素200R、200G和200B。像素200R对应于发射红色光的像素。像素200G对应于发出绿色光的像素。像素200B对应于发出蓝色光的像素。显示部120通过控制多个像素200R、200G和200B的发光和不发光来显示图像。在本实施方式中，在不需要特别区分RGB各色的情况下，有时仅记载为像素200。对于各像素200的结构在后面进行叙述。
驱动电路部130控制显示部120的各像素200。驱动电路部130例如包括栅极线驱动电路等。虽然在图1中省略了图示，但驱动电路部130也可以包括数据线驱动电路。
端子部140作为从外部接收向显示部120和驱动电路部130供给的信号的端子发挥功能。端子部140包括多个端子141。端子部140与柔性印刷电路板150连接，多个端子141分别与柔性印刷电路板150侧的对应的端子连接。在本实施方式中，在柔性印刷电路板150上设置有驱动IC芯片160。但是，不限于该例，也可以省略驱动IC芯片160。
在图1中，平面地表示了显示装置100的整体结构，但也可以在显示部120与端子部140之间弯折基板110。在该情况下，作为基板110，使用树脂基板等柔性基板即可。在采用这样的结构的情况下，能够将端子部140和柔性印刷电路板150折叠到显示装置100的背面侧，能够使显示装置100小型化。
[像素电路300的结构]
图2是表示本发明的第1实施方式的显示装置100中的像素200的电路结构的电路图。像素电路300包括选择晶体管310、驱动晶体管320、电容器330和发光元件340。
选择晶体管310连接到栅极线312和数据线314。具体而言，栅极线312与选择晶体管310的栅极连接。数据线314与选择晶体管310的源极连接。选择晶体管310作为用于选择是否向像素电路300输入数据信号(影像信号Vs)的开关发挥功能。选择晶体管310的漏极连接到驱动晶体管320的栅极和电容器330。
驱动晶体管320连接到阳极电源线322、发光元件340和电容器330。具体地，阳极电源线322连接到驱动晶体管320的漏极。发光元件340与驱动晶体管320的源极连接。电容器330连接在驱动晶体管320的栅极与源极之间。驱动晶体管320作为用于控制流过发光元件340的电流量的阀发挥功能。对阳极电源线322施加高电位的电源电压(PVDD)。
在本实施方式中，选择晶体管310和驱动晶体管320实质上具有2个薄膜晶体管串联连接的结构。这一理由在后面叙述。
电容器330具有保持经由选择晶体管310输入的数据信号的作用。与保持在电容器330中的数据信号对应的电压被施加到驱动晶体管320的栅极。由此，根据数据信号来控制经由驱动晶体管320流动的电流量。
发光元件340连接在驱动晶体管320与阴极电源线324之间。具体而言，发光元件340的阳极与驱动晶体管320的源极连接。即，发光元件340的阳极经由驱动晶体管320与阳极电源线322连接。发光元件340的阴极与阴极电源线324连接。对阴极电源线324施加低电位的电源电压(PVSS)。
在像素电路300中，当选择晶体管310成为导通状态时，从数据线314输入数据信号。与输入的数据信号对应的电压由电容器330保持。之后，在发光期间，通过保持于电容器330的电压来控制驱动晶体管320的栅极，经由驱动晶体管320流过与数据信号对应的电流。当电流流过发光元件340时，发光元件340以与电流量对应的亮度发光。
[像素200的结构]
图3是表示本发明的第1实施方式的显示装置100中的显示部120的结构的截面图。具体而言，图3所示的截面结构与用单点划线A-A切断图1所示的显示部120的截面图对应。由于各像素200R、200G和200B的基本结构相同，所以在图3中着眼于发出绿色光的像素200G进行说明。
如图3所示，在基板110上设置有驱动晶体管320。虽然在图3中省略了图示，但在基板110上还设置有选择晶体管310和电容器330等构成像素电路300的各要素。
驱动晶体管320被包含树脂层的绝缘层121覆盖。绝缘层121中包含的树脂层具有使由驱动晶体管320等引起的起伏平坦化的作用。绝缘层121可以具有无机绝缘层和树脂层的层叠结构。作为无机绝缘层的材料，例如能够使用氧化硅、氮化硅等硅类无机材料。作为树脂层的材料，例如能够使用丙烯酸或聚酰亚胺等感光性的有机材料。
在绝缘层121上设置有阳极电极122。阳极电极122是发光元件340的阳极，并且还作为像素200的像素电极发挥功能。阳极电极122经由设置于绝缘层121的接触孔与驱动晶体管320的源极电极电连接。在本实施方式中，阳极电极122由透明导电层构成。但是，不限于该例，阳极电极122可以由金属层构成，也可以具有透明导电层与金属层的层叠结构。例如，作为阳极电极122，能够使用包含金属氧化物的透明导电层。在本实施方式中，作为阳极电极122，使用将包含银的金属层和由ITO(Indium Tin Oxide：氧化铟锡)构成的透明导电层层叠而成的导电层。在该情况下，将与后述的有机层124接触的一侧的导电层作为透明导电层。
在阳极电极122之上设置有分隔壁层123。分隔壁层123具有开口部以使得阳极电极122的表面的一部分露出。即，分隔壁层123以覆盖阳极电极122的端部的方式设置。分隔壁层123的开口部的内壁优选为平缓的锥形状。通过将分隔壁层123的开口部的内壁设为锥形形状，能够减少形成于阳极电极122之上的有机层124或阴极电极125的覆盖不良。分隔壁层123有时也被称为隔堤或肋。
在阳极电极122上设置有至少包含空穴输送层、发光层和电子输送层的有机层124。在像素200G的情况下，有机层124的发光层由发出绿色光的有机材料构成。同样地，在像素200R和像素200B的情况下，有机层124的发光层分别由发出红色光的有机材料和发出蓝色光的有机材料构成。有机层124所包含的空穴输送层和电子输送层也可以以跨各像素200的方式设置。有机层124还可以包括功能层，例如电子注入层、电子阻挡层、空穴注入层或空穴阻挡层。
在有机层124上设置阴极电极125。阴极电极125也可以以跨各像素200的方式设置。在本实施方式中，阴极电极125由金属层构成。但是，不限于该例，阴极电极125可以由透明导电层构成，也可以具有透明导电层与金属层的层叠结构。例如，作为阴极电极125，能够使用包含碱金属或碱土金属的金属层。在本实施方式中，作为阴极电极125，使用由MgAg合金(包含镁和银的合金)构成的金属层。在该情况下，阴极电极125的膜厚为能够透过可见光的程度的厚度。
在阴极电极125上设置有密封层126。密封层126例如具有层叠了无机绝缘层126a、有机绝缘层126b和无机绝缘层126c的结构。作为无机绝缘层126a和无机绝缘层126c的材料，例如能够使用氧化硅、氮化硅等硅类无机材料。无机绝缘层126a和无机绝缘层126c具有防止水分从外部侵入的作用。因此，作为无机绝缘层126a和无机绝缘层126c，优选使用膜质致密的绝缘层。作为有机绝缘层126b的材料，例如能够使用丙烯酸树脂、环氧树脂、聚酰亚胺树脂、硅树脂、氟树脂或者硅氧烷树脂等树脂材料。
在本实施方式中，在密封层126上经由粘接层127设置有保护玻璃128。虽然在图3中省略了图示，但也可以在保护玻璃128的上方或下方进一步设置偏光板或触摸传感器等光学部件。也可以省略粘接层127和保护玻璃128。
[薄膜晶体管10的结构]
图4A是表示本发明的第1实施方式的显示装置100中使用的薄膜晶体管10的结构的截面图。图4B是表示本发明的第1实施方式的显示装置100中使用的薄膜晶体管10的结构的俯视图。在图4B中，为了便于说明，省略了图4A所示的绝缘层17和18的图示。薄膜晶体管10能够用于图2所示的选择晶体管310和驱动晶体管320中的至少一个。图4A和图4B所示的薄膜晶体管10是底栅型晶体管的一例。
在具有绝缘表面的基板110上设置有栅极电极11。作为基板110，例如能够使用由玻璃、石英或蓝宝石等构成的透光性基板。但是，作为基板110，也可以使用由硅或陶瓷等构成的非透光性基板。进而，作为基板110，也可以使用由聚酰亚胺树脂、丙烯酸树脂、硅氧烷树脂或氟树脂等树脂材料构成的柔性基板。
栅极电极11例如由钛、钽、钨、钼、钒、铝、铜或铌等金属材料、或者包含这些金属的合金材料构成。栅极电极11可以是单层结构，也可以是层叠结构。
栅极电极11被绝缘层12和13覆盖。在本实施方式中，绝缘层12是氮化硅层。绝缘层13是氧化硅层。在本实施方式中，层叠绝缘层12和13，使其作为栅极绝缘层发挥功能。但是，不限于该例，作为栅极绝缘层，也可以以单层使用绝缘层13。
在绝缘层13上设置氧化物半导体层30。作为氧化物半导体层30的材料，例如能够使用氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铟铝锌(IAZO)或氧化锌(ZnO)等。另外，氧化物半导体层30可以为单层，也可以为叠层。在本实施方式中，作为氧化物半导体层30，使用氧化铟镓锌(IGZO)。因此，本实施方式的薄膜晶体管10作为以大量载流子为电子的n沟道型晶体管进行动作。稍后将描述氧化物半导体层30的结构的细节。
在氧化物半导体层30之上，以与氧化物半导体层30的端部相接的方式设置有源极电极14和漏极电极15。具体而言，在截面图中，以与氧化物半导体层30的第1端部相接的方式设置源极电极14，以与第1端部的相反侧的第2端部相接的方式设置漏极电极15。在本实施方式中，在氧化物半导体层30的端部，以覆盖3个边的方式设置源极电极14和漏极电极15，但并不限定于该例。例如，源极电极14和漏极电极15也可以以横穿氧化物半导体层30的方式(即，以覆盖2边的方式)设置。
作为源极电极14和漏极电极15的材料，由钛、铝、钽、钨、钼、钒、铝、铜或者铌等金属材料、或者包含这些金属的合金材料构成。源极电极14和漏极电极15可以是单层结构，也可以是层叠结构。在本实施方式中，作为源极电极14和漏极电极15，使用具有钛/铝/钛的三层结构的金属层。
在本实施方式中，与源极电极14和漏极电极15同时形成金属层16。即，金属层16设置在与源极电极14和漏极电极15相同的层。因此，本实施方式的金属层16与源极电极14和漏极电极15同样地具有钛/铝/钛的三层结构。即，金属层16成为最下层的钛层与氧化物半导体层30相接的结构。但是，不限于该例，金属层16也可以由与源极电极14和漏极电极15不同的金属材料形成。如后所述，为了防止氢在氧化物半导体层30的内部移动，作为金属层16的材料，优选使用如钛或钼那样容易吸收氢的金属材料。
金属层16与氧化物半导体层30相接，并且与源极电极14和漏极电极15隔开间隔地配置。具体而言，在本实施方式中，金属层16以与源极电极14和漏极电极15以大致相等的距离隔开间隔的方式配置。但是，并不限于该例，金属层16也可以靠近源极电极14或漏极电极15中较近的一个。
如图4B所示，金属层16以横穿氧化物半导体层30的方式配置。在此，如果将氧化物半导体层30的长边方向(连结源极电极14和漏极电极15的方向)设为D1方向，则金属层16在与D1方向交叉的D2方向上具有长边方向。即，金属层16以沿着D2方向横穿氧化物半导体层30的方式配置。
在本实施方式中，金属层16是电浮置的。即，金属层16和17的电位不确定。但是，并不限于该例，金属层16也可以固定为固定的电位。金属层16的宽度没有特别限制。在本实施方式中，金属层16的宽度为1.0μm以上且3.0μm以下。但是，金属层16的宽度的下限也可以是能够曝光的最小限度的宽度。
如图4A所示，在源极电极14、漏极电极15、和金属层16上设置绝缘层17和18。绝缘层17和18分别作为钝化层发挥功能。在本实施方式中，作为绝缘层17，使用氧化硅层。另外，作为绝缘层18，使用氮化硅层。绝缘层17除了作为钝化层的作用以外，还具有向氧化物半导体层30供给氧的作用。因此，作为绝缘层17的材料，优选使用氧化硅、氧氮化硅等氧的含量比较多的材料。与此相对，绝缘层18主要起到作为钝化层的作用。因此，绝缘层18优选使用膜质致密的氮化硅层。
[氧化物半导体层30的结构]
本实施方式的薄膜晶体管10中，氧化物半导体层30被金属层16分割为多个沟道区域。具体而言，本实施方式的氧化物半导体层30被1个金属层16分割为2个沟道区域(沟道区域31和沟道区域32)。在沟道区域31与沟道区域32之间设置有分隔区域33。分隔区域33对应于与金属层16接触的区域。即，分隔区域33以沿着图4B所示的D2方向横穿氧化物半导体层30的方式配置。因此，沟道区域31和沟道区域32通过分隔区域33相互分隔开。
本实施方式的氧化物半导体层30为氧化铟镓锌(IGZO)，所以具有如下物性：当氧从层内部向外部脱离时，氧脱离的部分的电阻降低。因此，当其他金属层与氧化物半导体层30接触时，伴随着其他金属层的氧化，引起氧从氧化物半导体层30的内部脱离的现象。即，本实施方式的氧化物半导体层30具有其他金属层所接触的部分和其附近的电阻降低的物性。因此，在本实施方式的氧化物半导体层30中，由于源极电极14、漏极电极15、和金属层16等的影响，形成多个电阻比沟道区域31和32低的区域。
具体而言，如图4A所示，在氧化物半导体层30中的与源极电极14和漏极电极15相接的区域，分别形成有源极区域34和漏极区域35。另外，在与金属层16接触的区域形成有前述的分隔区域33。在该情况下，分隔区域33、源极区域34和漏极区域35都具有实质上相同的电阻(电导率)。
另外，在氧化物半导体层30中的与分隔区域33、源极区域34和漏极区域35相邻的区域分别形成有低电阻区域36～39。低电阻区域36～39是氧由于源极电极14、漏极电极15和金属层16两者的影响而脱离的区域。低电阻区域36～39均具有比沟道区域31和32低的电阻，并且具有比分隔区域33、源极区域34和漏极区域35高的电阻。低电阻区域36～39作为缓和漏极区域35的附近的电场集中的缓冲区域发挥功能。这样的缓冲区域作为热载流子对策是有效的。
如上所述，分隔区域33、源极区域34、漏极区域35、以及低电阻区域36～39，通过氧从氧化物半导体层30的内部脱离而形成。因此，这些区域的氧浓度比沟道区域31和32的氧浓度低。另外，低电阻区域36～39的氧浓度比分隔区域33、源极区域34和漏极区域35的氧浓度高，并且比沟道区域31和32的氧浓度低。
如以上说明的那样，本实施方式的薄膜晶体管10在1个氧化物半导体层30的内部具有2个沟道区域31和32。在此，栅极电极11隔着绝缘层12和13与沟道区域31和32两者重叠。因此，本实施方式的薄膜晶体管10实质上具有将2个薄膜晶体管串联连接的结构。在这种情况下，分隔区域33作为薄膜晶体管10-1的漏极区域发挥功能，并且作为薄膜晶体管10-2的源极区域发挥功能。
本实施方式的薄膜晶体管10具有薄膜晶体管10-1与薄膜晶体管10-2串联连接的结构，所以即使一个薄膜晶体管发生短路等异常，只要另一个薄膜晶体管正常动作，就能够整体上维持作为开关元件的功能。即，本实施方式的薄膜晶体管10只要薄膜晶体管10-1和薄膜晶体管10-2中的至少任意1个正常动作即可。这样，薄膜晶体管10具有冗余性。
作为薄膜晶体管10-1或10-2的动作产生异常的原因，例如可以举出由于混入沟道区域31或32的氢的影响，薄膜晶体管10-1或10-2会变化为耗尽(depression)型的动作。即，由于在沟道区域31或32中混入氢，有时薄膜晶体管10-1或10-2始终成为导通状态。
上述那样的氢的混入例如在包含氢的杂质附着或混入沟道区域31或32的情况下可能发生。作为杂质，例如可以考虑由绝缘层12、绝缘层13、绝缘层17或绝缘层18的形成引起的微粒等。这些绝缘层(氧化硅层或氮化硅层)在形成时的原料气体中含有氢。因此，如果由这些绝缘层引起的微粒附着或混入沟道区域31或32，则微粒会成为氢的供给源。
然而，在本实施方式中，即使薄膜晶体管10-2的沟道区域32由于氢的影响而耗尽化，氢的扩散也会在分隔区域33停止，所以不会对相邻的沟道区域31造成影响。即，分隔区域33关于氢在沟道区域31与沟道区域32之间移动而作为障壁发挥功能。进而，作为金属层16的材料，使用钛、钼等能够吸收氢的金属材料，所以金属层16也作为妨碍氢的移动的障壁发挥功能。
因此，薄膜晶体管10-1和10-2能够彼此互补地进行动作，对薄膜晶体管10的动作赋予冗余性。另外，根据本实施方式，无需使氧化物半导体层30物理性地分离，仅设置金属层16即可，所以能够使薄膜晶体管10的尺寸小型化。这样，根据本实施方式，能够在抑制薄膜晶体管10的占用面积的同时提高显示装置100的可靠性。
[薄膜晶体管10的制造方法]
图5A、图6A、图7A、图8A和图9A是表示本发明的第1实施方式的显示装置100所使用的薄膜晶体管10的制造方法的截面图。图5B、图6B、图7B、图8B和图9B是表示本发明的第1实施方式的显示装置100中使用的薄膜晶体管10的制造方法的俯视图。
首先，如图5A和图5B所示，在基板110上形成栅极电极11。具体而言，形成包含构成栅极电极11的金属材料(在本实施方式中，作为金属材料为铝和钛)的金属层。然后，对层叠有铝和钛的金属层进行蚀刻加工而形成栅极电极11。
接着，如图6A和图6B所示，以覆盖栅极电极11的方式形成绝缘层12和13。在本实施方式中，首先，形成氮化硅层作为绝缘层12。然后，在绝缘层12上形成氧化硅层作为绝缘层13。在形成绝缘层13之后，在绝缘层13上形成氧化物半导体层30。在本实施方式中，首先，以40nm以上100nm以下的厚度形成由氧化铟镓锌(IGZO)构成的氧化物半导体层。然后，对氧化物半导体层进行蚀刻加工而形成氧化物半导体层30。
接着，如图7A和图7B所示，以覆盖氧化物半导体层30的方式形成金属层20。金属层20从下层起依次层叠钛层、铝层和钛层而形成。在本实施方式中，通过在最下层设置钛层，使得氧化物半导体层30与铝层不直接接触。由此，能够防止伴随着铝层的氧化的过量的氧从氧化物半导体层30脱离。另外，如上所述，通过钛层与氧化物半导体层30接触，能够防止氢在相邻的沟道区域间移动。
接着，如图8A和图8B所示，对金属层20进行蚀刻加工而形成源极电极14、漏极电极15、和金属层16。此时，如图8B所示，金属层16以在D2方向横穿氧化物半导体层30的方式形成。在本实施方式中，以距源极电极14和漏极电极15的距离相同或大致相同的方式形成金属层16。像这样，源极电极14、漏极电极15和金属层16通过同一工艺同时形成。即，源极电极14、漏极电极15和金属层16是设置于同一层的要素。但是，不限于该例，金属层16也可以由与源极电极14和漏极电极15不同的金属材料形成。
接着，如图9A和图9B所示，以覆盖源极电极14、漏极电极15、金属层16、和氧化物半导体层30的方式形成绝缘层17。在本实施方式中，作为绝缘层17，以100nm以上300nm以下的厚度形成氧化硅层。在本实施方式中，在绝缘层17的形成工艺的过程中，在氧化物半导体层30形成沟道区域31和32、分隔区域33、源极区域34、漏极区域35、以及低电阻区域36～39。也可以在形成绝缘层17之后，对绝缘层17进行烘烤工艺。
在上述的绝缘层17的形成工艺和对于绝缘层17的烘烤工艺中，从作为绝缘层17的氧化硅层对沟道区域31和32供给氧。由此，能够调整沟道区域31和32的电阻，以使沟道区域31和32正常地作为沟道发挥功能。从绝缘层17放出的氧也被供给到分隔区域33和低电阻区域36～39。然而，氧由于金属层16的影响而从分隔区域33和低电阻区域36～39脱离。因此，分隔区域33和低电阻区域36～39的电阻比沟道区域31和32的电阻低。
在完成图9A和图9B的处理之后，在绝缘层17上形成绝缘层18。在本实施方式中，作为绝缘层18，以100nm以上200nm以下的厚度形成氮化硅层。由此，完成使用图4A和图4B说明的结构的薄膜晶体管10。
(变形例1)
在本实施方式中，作为金属层16的材料，例示了钛、钽、钨、钼、钒或铌等金属材料、或者包含这些金属的合金材料。然而，为了进一步提高妨碍氢的移动的效果，作为金属层16的材料，也可以包含碱金属或碱土金属。例如，也可以使用镁、钙、镧等金属材料、或者包含这些金属的合金材料。在该情况下，例如，也可以设为用更稳定的钛、钼等金属层夹着包含碱金属或碱土金属的金属层的层叠结构。
＜第2实施方式＞
在本实施方式中，对具有与第1实施方式不同的结构的薄膜晶体管10a和10b的显示装置进行说明。具体而言，本实施方式的薄膜晶体管10a和10b在源极电极与漏极电极之间具有与氧化物半导体层30相接的多个金属层。在本实施方式中，主要对与第1实施方式不同的部分进行说明。在本实施方式的说明所使用的附图中，对与第1实施方式相同的结构标注相同的附图标记并省略详细的说明。
图10A是表示本发明的第2实施方式的显示装置中使用的薄膜晶体管10a的结构的俯视图。图10B是表示本发明的第2实施方式的显示装置中使用的薄膜晶体管10b的结构的俯视图。在本实施方式中，为了便于说明，省略在第1实施方式中说明的低电阻区域的图示。
图10A所示的薄膜晶体管10a在源极电极14与漏极电极15之间具有2个金属层41a和41b。关于金属层41a和41b的材料，由于与第1实施方式相同，所以省略此处的说明。通过配置2个金属层41a和41b，在氧化物半导体层30形成3个沟道区域51a、51b和51c。即，薄膜晶体管10a实质上具有将3个薄膜晶体管10a-1、10a-2和10a-3串联连接而成的结构。在该情况下，如果3个薄膜晶体管10a-1、10a-2和10a-3中的至少任意1个正常地动作，则薄膜晶体管10a能够维持作为开关元件的功能。
图10B所示的薄膜晶体管10b在源极电极14与漏极电极15之间具有3个金属层42a、42b和42c。关于金属层42a、42b和42c的材料，由于与第1实施方式相同，所以省略此处的说明。通过配置3个金属层42a、42b和42c，在氧化物半导体层30形成4个沟道区域52a、52b、52c和52d。即，薄膜晶体管10b实质上具有将4个薄膜晶体管10b-1、10b-2、10b-3和10b-4串联连接而成的结构。在该情况下，如果4个薄膜晶体管10b-1、10b-2、10b-3和10b-4中的至少任意1个正常地动作，则薄膜晶体管10b能够维持作为开关元件的功能。
如上所述，如果增加与氧化物半导体层30重叠配置的金属层的数量，则相应地沟道区域的数量也增加。具体而言，通过将n(n为自然数)个金属层重叠配置于氧化物半导体层30，在俯视时，能够将(n+1)个沟道区域设置在源极区域与漏极区域之间。这样，根据本实施方式，通过增加金属层的数量，能够提高薄膜晶体管的冗余性。其结果是，能够提高在各像素中具有冗余性高的薄膜晶体管作为开关元件的显示装置的可靠性。
在上述的各实施方式中，例示显示装置进行了说明。但是，不限于该例，各实施方式能够应用于包括使用了半导体的器件的全部装置、即半导体装置。另外，作为本发明的实施方式而上述的各实施方式只要不相互矛盾，就能够适当组合来实施。以各实施方式的为基础，本领域技术人员适当地进行构成要素的追加、删除或设计变更后的结构，或者进行工序的追加、省略或条件变更后的结构，只要包含本发明的主旨，也包含在本发明的范围内。
此外，与上述的各实施方式所带来的作用效果不同的其他作用效果，从本说明书的记载中明了、或者于本领域技术人员而言能够容易地预测的，当然也理解为由本发明所带来。

Claims (8)

1.一种在各像素中具有薄膜晶体管的半导体装置，其特征在于，
所述薄膜晶体管具有：
氧化物半导体层；
栅极绝缘层；
隔着所述栅极绝缘层与所述氧化物半导体层重叠的栅极电极；
与所述氧化物半导体层接触的源极电极；
与所述氧化物半导体层接触的漏极电极；和
与所述氧化物半导体层接触，并且以横穿所述氧化物半导体层的方式配置在所述源极电极与所述漏极电极之间的n个金属层，其中，n为自然数，
在俯视时，所述氧化物半导体层在所述源极电极与所述漏极电极之间具有(n+1)个沟道区域。
2.如权利要求1所述的半导体装置，其特征在于：
在所述n为1的情况下，在俯视时，所述氧化物半导体层在所述源极电极与所述金属层之间具有第1沟道区域，在所述漏极电极与所述金属层之间具有第2沟道区域。
3.如权利要求1所述的半导体装置，其特征在于：
在所述n为2的情况下，在俯视时，所述氧化物半导体层在所述源极电极与第1金属层之间具有第1沟道区域，在所述漏极电极与第2金属层之间具有第2沟道区域，在所述第1金属层与所述第2金属层之间具有第3沟道区域。
4.如权利要求1所述的半导体装置，其特征在于：
所述金属层设置在与所述源极电极和所述漏极电极相同的层。
5.如权利要求1所述的半导体装置，其特征在于：
所述金属层由与所述源极电极和所述漏极电极相同的金属材料构成。
6.如权利要求1所述的半导体装置，其特征在于：
所述金属层是电浮置的。
7.如权利要求1所述的半导体装置，其特征在于：
所述(n+1)个沟道区域分别被与所述n个金属层接触的分隔区域分隔开。
8.如权利要求1所述的半导体装置，其特征在于：
所述金属层的材料包含钛或钼。
CN202111367815.XA 2020-12-01 2021-11-18 半导体装置 Pending CN114582886A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-199568 2020-12-01
JP2020199568A JP2022087574A (ja) 2020-12-01 2020-12-01 表示装置

Publications (1)

Publication Number Publication Date
CN114582886A true CN114582886A (zh) 2022-06-03

Family

ID=81751770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111367815.XA Pending CN114582886A (zh) 2020-12-01 2021-11-18 半导体装置

Country Status (3)

Country Link
US (1) US20220173248A1 (zh)
JP (1) JP2022087574A (zh)
CN (1) CN114582886A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024044880A1 (zh) * 2022-08-29 2024-03-07 京东方科技集团股份有限公司 薄膜晶体管单元及制备方法、移位寄存器单元

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809163B (zh) * 2021-09-17 2023-11-24 武汉天马微电子有限公司 金属氧化物晶体管、显示面板及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101423671B1 (ko) * 2008-02-04 2014-07-25 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 장치
CN102683276B (zh) * 2012-03-02 2015-03-11 京东方科技集团股份有限公司 一种像素驱动电路及其制备方法、阵列基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024044880A1 (zh) * 2022-08-29 2024-03-07 京东方科技集团股份有限公司 薄膜晶体管单元及制备方法、移位寄存器单元

Also Published As

Publication number Publication date
US20220173248A1 (en) 2022-06-02
JP2022087574A (ja) 2022-06-13

Similar Documents

Publication Publication Date Title
US9818814B2 (en) Organic light emitting display devices and methods of manufacturing organic light emitting display devices
US9935163B2 (en) Display device and method for manufacturing the same
KR102248641B1 (ko) 유기전계 발광소자
US11764305B2 (en) Semiconductor device
CN114582886A (zh) 半导体装置
CN111095175A (zh) 显示装置
JP6019507B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
US20220173247A1 (en) Semiconductor device
CN112310151A (zh) 显示装置
KR20170080047A (ko) 산화물 박막 트랜지스터와 그를 포함하는 표시 장치 및 그 제조방법
CN112242120A (zh) 显示装置
CN213752709U (zh) 阵列基板及显示装置
JP3956959B2 (ja) 有機ｅｌ装置及び電子機器
US11889724B2 (en) Display device including a sealing area overlapping transfer wirings
US20160027853A1 (en) Display panels, methods of manufacturing the same and organic light emitting display devices having the same
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
JP2023087648A (ja) 酸化物半導体を含むディスプレイ装置
CN112714960A (zh) 显示装置
JP2020016697A (ja) 薄膜トランジスタ基板および発光装置
JP2018133398A (ja) 半導体装置
JP2018133404A (ja) 半導体装置
US20210020707A1 (en) Display device
US11094774B2 (en) Organic light emitting diode display device
CN114447035A (zh) 显示装置
WO2021065174A1 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination