CN112310151A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN112310151A
CN112310151A CN202010691419.1A CN202010691419A CN112310151A CN 112310151 A CN112310151 A CN 112310151A CN 202010691419 A CN202010691419 A CN 202010691419A CN 112310151 A CN112310151 A CN 112310151A
Authority
CN
China
Prior art keywords
layer
active layer
oxide
display device
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010691419.1A
Other languages
English (en)
Inventor
金明花
朴晙皙
具素英
金兑相
文然建
朴根彻
林俊亨
全景辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112310151A publication Critical patent/CN112310151A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。所述显示装置包括连接到扫描线和与扫描线交叉的数据线的像素，其中，像素包括：发光元件；驱动晶体管，被构造为根据从数据线施加的数据电压控制供应到发光元件的驱动电流；以及第一开关晶体管，被构造为根据施加到扫描线的扫描信号将数据线的数据电压施加到驱动晶体管。驱动晶体管包括：第一有源层，包括氧化物半导体；以及第一氧化物层，设置在第一有源层上并且包括氧化物半导体。第一开关晶体管包括包含氧化物半导体的第二有源层，第一氧化物层不设置在第二有源层上。

Description

显示装置
本申请要求于2019年7月31日在韩国知识产权局提交的第10-2019-0093003号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开的实施例的一个或更多个方面涉及一种显示装置，更具体地，涉及一种包括具有氧化物层的薄膜晶体管的显示装置。
背景技术
随着多媒体的发展，显示装置的重要性已经增加。因此，已经使用了诸如有机发光显示器(OLED)和液晶显示器(LCD)的各种合适的显示装置。
用于在显示装置中显示图像的装置包括诸如OLED面板和LCD面板的显示面板。显示装置可以包括发光元件作为发光显示面板。发光二极管(LE D)的示例包括使用有机材料作为荧光材料的有机LED和使用无机材料作为荧光材料的无机LED。
示例显示装置包括显示面板、栅极驱动电路、数据驱动电路和时序控制器。显示面板包括数据线、栅极线以及形成在数据线和栅极线的相交点(交叉点)处的像素。每个像素使用薄膜晶体管作为开关器件，并且在栅极信号被供应到栅极线时从数据线接收数据电压。每个像素可以根据施加到像素的数据电压以设定的或预定的亮度发光。
近来，已经发布了能够以高分辨率(例如，以超高清晰度(UHD))显示图像的显示装置，并且已经开发了能够以8KUHD的高分辨率显示图像的显示装置。UHD表示3840×2160的分辨率，8KUHD表示7680×4320的分辨率。
在高分辨率显示装置中，针对每个像素的驱动电流可以随着像素的数量增加而减小，从而使每个像素的驱动晶体管的驱动电压范围减小。
发明内容
本公开的实施例的一个或更多个方面针对一种显示装置，该显示装置包括驱动晶体管和开关晶体管，驱动晶体管包括具有氧化物半导体的氧化物层，开关晶体管不包括(所述)氧化物层。
应该注意的是，本公开的目的不限于上面描述的目的，并且对于本领域技术人员而言本公开的其它目的将从以下描述中变得明显。
本公开的一个或更多个示例实施例提供了一种显示装置，该显示装置包括连接到扫描线和与扫描线相交或交叉的数据线的像素，其中，像素包括：发光元件；驱动晶体管，被构造为根据从数据线施加的数据电压控制供应到发光元件的驱动电流；以及第一开关晶体管，被构造为根据施加到扫描线的扫描信号将数据线的数据电压施加到驱动晶体管。驱动晶体管包括：第一有源层，包括氧化物半导体；以及第一氧化物层，设置在第一有源层上并且包括氧化物半导体，第一开关晶体管包括包含氧化物半导体的第二有源层，其中，第一氧化物层不设置在第二有源层上。
在示例实施例中，第一有源层的氧化物半导体和第二有源层的氧化物半导体可以包括从铟(In)、镓(Ga)、锌(Zn)、锡(Sn)和铪(Hf)中选择的至少一种。
在示例实施例中，第一氧化物层的氧化物半导体可以包括从铟(In)、镓(Ga)、锌(Zn)、锡(Sn)和铪(Hf)中选择的至少一种。
在示例实施例中，第一有源层的氢含量可以比第二有源层的氢含量低，第一有源层的氧含量可以比第二有源层的氧含量高。
在示例实施例中，驱动晶体管可以包括：第一栅极绝缘层，设置在第一有源层上；以及第一栅电极，设置在第一栅极绝缘层上并且与第一有源层叠置，其中，第一氧化物层设置在第一栅电极与第一栅极绝缘层之间。
在示例实施例中，第一氧化物层的在一个方向上测量的宽度可以基本上等于第一栅电极的在所述一个方向上测量的宽度。
在示例实施例中，第一氧化物层的在一个方向上测量的宽度可以比第一栅电极的在所述一个方向上测量的宽度小，第一氧化物层的两个侧表面可以(例如，同时)与第一栅电极接触。
在示例实施例中，第一有源层可以包括第一导电区、第二导电区和设置在第一导电区与第二导电区之间的沟道区，第一氧化物层可以被设置为与第一有源层的沟道区叠置。
在示例实施例中，驱动晶体管可以包括：第一源电极，通过穿过设置在第一有源层上的层间绝缘层的第一接触孔与第一导电区接触；以及第一漏电极，通过穿过层间绝缘层的第二接触孔与第二导电区接触。
在示例实施例中，驱动晶体管还可以包括设置在第一有源层下方的第一光阻挡层，第一源电极可以与第一光阻挡层接触。
在示例实施例中，第一栅极绝缘层可以设置在第二有源层上，第一开关晶体管可以包括设置在第一栅极绝缘层上并且与第二有源层叠置的第二栅电极。
在示例实施例中，第一栅电极的下表面的至少部分区域可以与第一氧化物层接触，第二栅电极的下表面可以不与第一氧化物层接触。
本公开的一个或更多个示例实施例提供了一种显示装置，该显示装置包括：基底，包括显示区域和非显示区域；缓冲层，设置在基底上；第一半导体层，设置在缓冲层上并且包括氧化物半导体，其中，第一半导体层包括设置在显示区域中的第一有源层和第二有源层；栅极绝缘层，设置在第一半导体层上以覆盖第一有源层和第二有源层；第二半导体层，设置在栅极绝缘层上并且包括氧化物半导体，其中，第二半导体层包括设置在第一有源层上的第一氧化物层；第一导电层，设置在第二半导体层上并且包括栅电极；层间绝缘层，设置在第一导电层上并且覆盖栅电极；以及第二导电层，设置在层间绝缘层上并且包括源电极和漏电极，其中第一氧化物层不设置在第二有源层上。
在示例实施例中，第一半导体层的氧化物半导体和第二半导体层的氧化物半导体可以包括铟(In)、镓(Ga)、锌(Zn)、锡(Sn)和铪(Hf)中的至少一种。
在示例实施例中，第一有源层的氢含量可以比第二有源层的氢含量低，第一有源层的氧含量可以比第二有源层的氧含量高。
在示例实施例中，第一导电层包括：第一栅电极，设置在第一有源层上并且包括与第一氧化物层接触的下表面；以及第二栅电极，设置在第二有源层上并且包括与栅极绝缘层接触的下表面。
在示例实施例中，第一栅电极的在一个方向上测量的宽度可以至少基本上等于第一氧化物层的在所述一个方向上测量的宽度。
在示例实施例中，第二导电层包括与第一有源层的一端接触的第一源电极、与第一有源层的相对端接触的第一漏电极、与第二有源层的一端接触的第二源电极以及与第二有源层的相对端接触的第二漏电极。
在示例实施例中，显示装置还可以包括第三导电层，第三导电层设置在基底与缓冲层之间并且包括与第一有源层叠置的第一光阻挡层，其中，第一源电极可以与第一光阻挡层接触。
在示例实施例中，第三导电层还可以包括与第二有源层叠置的第二光阻挡层，并且第二栅电极与第二光阻挡层接触。
附图说明
通过参照附图更详细地描述本公开的以下示例实施例，本公开的上述和其它方面和特征将变得更加明显，在附图中：
图1是示出根据一个示例实施例的显示装置的透视图；
图2是根据一个示例实施例的显示装置的示意性平面图；
图3是示出图2的一个像素的电路图；
图4是示出图2的一个像素的电路图；
图5是示出根据一个示例实施例的驱动晶体管的平面图；
图6是示出根据一个示例实施例的第一开关晶体管的平面图；
图7是沿着图5的线I-I'和图6的线II-II'截取的剖视图；
图8是示出根据一个示例实施例的根据驱动晶体管的栅极电压的驱动电流的曲线图；
图9是示出根据一个示例实施例的根据开关晶体管的栅极电压的驱动电流的曲线图；
图10是示出根据一个示例实施例的显示装置的制造工艺的流程图；
图11至图22是示出根据一个示例实施例的显示装置的制造工艺的剖视图；
图23是示出根据另一示例实施例的显示装置的制造工艺的一部分的剖视图；
图24是示出根据另一示例实施例的驱动晶体管的平面图；
图25是沿着图24的线I-I'和图6的线II-II'截取的剖视图；
图26是示出根据又一示例实施例的驱动晶体管的平面图；
图27是沿着图26的线I-I'和图6的线II-II'截取的剖视图；
图28和图29是示出包括图26的驱动晶体管的显示装置的制造工艺的一部分的剖视图；
图30是示出根据另一示例实施例的第一开关晶体管的平面图；
图31是沿着图26的线I-I'和图30的线Ⅲ-Ⅲ'截取的剖视图；以及
图32是示出根据另一示例实施例的第二开关晶体管的剖视图。
具体实施方式
现在将在下文中参照其中示出了公开的实施例的附图更充分地描述本公开。然而，本公开可以以不同的形式实施，并且不应该被解释为限于在此所阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达公开的范围。
也将理解的是，当层被称为“在”另一层或基底“上”时，它可以直接在所述另一层或基底上，或者也可以存在中间层。当元件被称为“直接在”另一元件“上”、“直接连接到”或“直接结合到”另一元件时，不存在中间元件。在整个说明书中，相同的附图标记指示相同的部件，并且可以省略其冗余的描述。
将理解的是，尽管术语“第一”、“第二”等可以在此用于描述各种元件，但是这些元件不应该被这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。类似地，第二元件也可以被命名为第一元件。
如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。此外，当描述本公开的实施例时，“可以”的使用指“本公开的一个或更多个实施例”。
在下文中，将参照附图描述示例实施例。
图1是示出根据一个示例实施例的显示装置的透视图。
参照图1，显示装置1显示运动画面或静止图像。显示装置1可以指设置了显示屏幕的任何合适的电子装置。例如，显示装置1可以包括均包括显示屏幕的电视、膝上型计算机、监视器、数字标牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航***、游戏机、数字相机和/或便携式摄像机等。
显示装置1包括设置了显示屏幕的显示面板。显示面板的非限制性示例包括发光二极管(LED)显示面板、有机发光显示(OLED)面板、量子点发光显示(QLED)面板、等离子体显示面板和场发射显示(FED)面板等。在下文中，示出了包括LED显示面板的实施例作为显示面板的示例，但是本公开不限于此，并且可以在相同的技术精神内应用其它显示面板。
显示装置1可以被修改为具有任何合适的形状或形式。例如，显示装置1可以具有宽度长的矩形形状、长度长的矩形形状、正方形形状、具有一个或更多个倒圆角(顶点)的四边形形状、任何其它多边形形状、和/或圆形(圆)形状等。在一些实施例中，显示装置1的显示区域DA的形状可以与图1中的显示装置1的整体形状类似。图1示出了其中显示装置1和显示区域DA具有宽度长的矩形形状的实施例。
显示装置1可以包括显示区域DA和非显示区域NDA。显示区域DA是其中可以显示图像的区域，非显示区域NDA是其中不显示图像的区域。显示区域DA也可以被称为有效区域，非显示区域NDA也可以被称为无效区域。
通常，显示区域DA可以占据显示装置1的中心区域或中心部分。显示区域DA可以包括多个像素PX。多个像素PX可以以矩阵形式布置。当在平面图中观看时，每个像素PX可以具有矩形形状或正方形形状，但是本公开不限于此，例如，每个像素PX可以具有菱形形状(例如，其中每条边相对于第一方向DR1是倾斜的)。
图2是根据一个示例实施例的显示装置的示意性平面图。
参照图2，显示装置1包括显示面板10、集成驱动器20和扫描驱动器SDR。集成驱动器20可以包括时序控制器和数据驱动器。
显示面板10可以包括其中形成有像素PX以显示图像的显示区域DA和在显示区域DA***的非显示区域NDA。当显示面板10包括弯曲部时，显示区域DA可以设置在弯曲部中。例如，也可以在弯曲部上观看到显示面板10的图像。
像素PX以及连接到像素PX的扫描线SCL(索引为SCL1至SCLk，其中k是2或更大的整数)、数据线DTL(索引为DTL1至DTLj，其中j是2或更大的整数)和电力线可以设置在显示区域DA中。扫描线SCL可以形成为平行于第一方向DR1，数据线DTL可以形成为平行于与第一方向DR1相交的第二方向DR2。每个像素PX可以连接到扫描线SCL中的至少一条和数据线DTL中的一条。
每个像素PX可以包括驱动晶体管、至少一个开关晶体管、发光元件和电容器。开关晶体管可以在从扫描线SCL向其施加至少一个扫描信号时导通(例如，可以将电流从源电极传输到漏电极)，使得数据线DTL的至少一个数据电压施加到驱动晶体管的栅电极。驱动晶体管根据施加到栅电极的数据电压向发光元件供应驱动电流，发光元件可以随后发光。驱动晶体管和至少一个开关晶体管均可以是薄膜晶体管。发光元件可以根据(取决于)驱动晶体管的驱动电流发光。发光元件可以由包括第一电极、有机发光层和第二电极的有机发光二极管形成。电容器可以用于恒定地(基本上)维持施加到驱动晶体管的栅电极的数据电压。
非显示区域NDA可以被定义为从显示区域DA的最外部分(周边)到显示面板10的外边缘的区域。扫描驱动器SDR(被构造为将扫描信号施加到扫描线SCL)和使数据线DTL连接到布线(routine line)RL的数据电压分配电路DMUX可以都(例如，同时)设置在非显示区域NDA中。电连接到集成驱动器20的垫(pad，或被称为“焊盘”)DP也可以设置在非显示区域NDA中。在这种情况下，集成驱动器20和垫DP可以设置在显示面板10的一个侧边缘处或设置在显示面板10的一个侧边缘附近。
集成驱动器20连接到垫DP并且接收数字视频数据和时序信号。集成驱动器20将数字视频数据转换成模拟正/负数据电压，并且通过布线RL和数据电压分配电路DMUX向数据线DTL供应模拟正/负数据电压。此外，集成驱动器20生成用于控制扫描驱动器SDR的扫描控制信号，并且通过扫描控制线SL供应扫描控制信号。通过扫描驱动器SDR的扫描信号来选择数据电压被供应到其的像素PX，并且数据电压被供应到所选择的像素PX。在一些实施例中，集成驱动器20可以向电力线供应电力电压。
集成驱动器20可以由集成电路(IC)形成，并且可以使用玻璃上芯片(COG)法、塑料上芯片(COP)法或超声接合法在垫区域中被安装在显示面板10上，但是本公开不限于此。在一些实施例中，例如，集成驱动器20可以安装在单独的电路板上。
垫DP可以电连接到集成驱动器20。可以使用各向异性导电膜使电路板附着到垫DP。结果，电路板的引线可以电连接到垫DP。电路板可以是印刷电路板(诸如柔性印刷电路板)或柔性膜(诸如芯片上膜)。电路板可以朝向显示面板10的下部弯曲。在这种情况下，电路板的一侧可以附着到显示面板10的一个侧边缘，电路板的另一侧可以设置在显示面板10的下部上并且连接到其上安装有主机***的***板。
扫描驱动器SDR可以通过至少一条扫描控制线SL连接到集成驱动器20以接收扫描控制信号。扫描驱动器SDR可以根据扫描控制信号产生扫描信号，并且向扫描线SCL顺序地输出扫描信号。扫描驱动器SDR在图2中被示出为形成在显示区域DA的一侧处，例如，形成在显示区域DA的左侧上的非显示区域NDA中，但是本公开不限于此。例如，扫描驱动器SDR可以形成在显示区域DA的两侧处，例如，形成在显示区域DA的左侧和右侧上的非显示区域NDA中。
数据电压分配电路DMUX可以连接在布线RL与数据线DTL之间(例如，可以使布线RL和数据线DTL连接)。连接到数据电压分配电路DMUX的布线RL的数量和连接到数据电压分配电路DMUX的数据线DTL的数量的比例可以是1:q(其中q是大于或等于2的整数)。数据电压分配电路DMUX可以将施加到一条布线RL的数据电压分配到多条数据线DTL。
电源电路可以通过从***板施加的主电力来产生驱动显示面板10所需的电压，并且可以将产生的电压供应到显示面板10。例如，电源电路可以通过主电力产生第一电力电压和第二电力电压(第一电力电压和第二电力电压用于驱动显示面板10的发光元件EL(图3中所示))，并且将第一电力电压和第二电力电压分别供应到显示面板10的第一电力线VDD(图3中所示)和第二电力线VSS(图3中所示)。在一些实施例中，电源电路可以通过主电力产生用于驱动集成驱动器20和扫描驱动器SDR的驱动电压，并且将产生的驱动电压供应到集成驱动器20和扫描驱动器SDR。
电源电路可以由IC形成并且安装在电路板上，但是本公开不限于此。例如，电源电路可以集成到集成驱动器20中。
图3是示出图2的一个像素的电路图。
参照图3，每个像素PX可以包括驱动晶体管DRT、第一开关晶体管SCT、发光元件EL和电容器Cst。在图3中，每个像素PX被示出为具有包括一个驱动晶体管DRT、一个第一开关晶体管SCT和一个电容器Cst的2T1C(2-晶体管-1电容器)结构，但是本公开不限于此。每个像素PX可以包括更多数量的晶体管和多个电容器。
驱动晶体管DRT和第一开关晶体管SCT中的每个可以包括第一电极、第二电极和栅电极。第一电极和第二电极中的一个可以是源电极，另一个可以是漏电极。
驱动晶体管DRT和第一开关晶体管SCT中的每个可以由薄膜晶体管形成(形成为薄膜晶体管)。在图3中，驱动晶体管DRT和第一开关晶体管SCT中的每个被示出为由n型金属氧化物半导体场效应晶体管(MOSFET)形成(形成为n型金属氧化物半导体场效应晶体管(MOSFET))，但是本公开不限于此。驱动晶体管DRT和第一开关晶体管SCT可以由p型MOSFET形成(形成为p型MOSFET)。在这种情况下，驱动晶体管DRT和第一开关晶体管SCT中的每个中的源电极和漏电极的位置可以互换。在下文中，将作为示例描述其中驱动晶体管DRT和第一开关晶体管SCT都由n型MOSFET形成(形成为n型MOSFET)的情况。
驱动晶体管DRT根据施加到栅电极的数据电压向发光元件EL供应驱动电流，使得发光元件EL可以发光。例如，驱动晶体管DRT可以用作驱动晶体管。驱动晶体管DRT的栅电极可以连接到第一开关晶体管SCT的源电极，驱动晶体管DRT的源电极可以连接到发光元件EL的第一电极，驱动晶体管DRT的漏电极可以连接到第一电力电压被施加到其的第一电力线VDD。
当经由第k(k是正整数)扫描线SCLk施加扫描信号时，第一开关晶体管SCT可以导通，使得第j(j是正整数)数据线DTLj的数据电压被施加到驱动晶体管DRT的栅电极。例如，第一开关晶体管SCT可以用作开关晶体管。第一开关晶体管SCT的栅电极可以连接到第k扫描线SCLk，第一开关晶体管SCT的源电极可以连接到驱动晶体管DRT的栅电极，第一开关晶体管SCT的漏电极可以连接到第j数据线DTLj。
电容器Cst可以连接在驱动晶体管DRT的栅电极和源电极之间。结果，电容器Cst可以用于恒定地(基本上)维持施加到驱动晶体管DRT的栅电极的数据电压。
发光元件EL可以根据驱动晶体管DRT的驱动电流发光。发光元件EL可以由包括第一电极、有机发光层和第二电极的有机发光二极管形成。发光元件EL的第一电极可以连接到驱动晶体管DRT的源电极，发光元件EL的第二电极可以连接到比第一电力电压低的第二电力电压施加到其的第二电力线VSS。
图4是示出图2的一个像素的电路图。
参照图4，每个像素PX可以包括驱动晶体管DRT、第一开关晶体管SCT、感测晶体管SST、发光元件EL和电容器Cst。在图4中，每个像素PX被示出为具有包括一个驱动晶体管DRT、一个第一开关晶体管SCT、一个感测晶体管SST和一个电容器Cst的3T1C(3-晶体管-1电容器)结构，但是本公开不限于此。与图3的电路图相比，除了图4的电路图还包括感测晶体管SST和参考线Vref之外，图4的电路图与图3的电路图相同。
图4的电路图还可以包括包含感测晶体管SST和参考线Vref的补偿电路。补偿电路是被添加到每个像素PX以补偿驱动晶体管DRT的阈值电压等的电路。
感测晶体管SST的源电极可以连接在驱动晶体管DRT的源电极与发光元件EL的第一电极之间。感测晶体管SST的栅电极可以连接到第k感测信号线SSLk，感测晶体管SST的漏电极可以连接到参考线Vref，感测晶体管SST的源电极可以连接到电容器Cst的一端。感测晶体管SST可以通过第k感测信号线SSLk的感测信号而导通并且可以将通过参考线Vref传输的参考电压供应到驱动晶体管DRT的源电极，或者可以感测驱动晶体管DRT的源电极的电压或电流。
参考线Vref可以连接到扫描驱动器SDR。在这种情况下，扫描驱动器SDR可以在图像的非显示时间段或N帧时间段内实时感测每个像素PX的驱动晶体管DRT的源电极，并产生感测结果。同时，第一开关晶体管SCT(用作开关晶体管)和感测晶体管SST(用作感测晶体管)可以同时导通。在这种情况下，参考线Vref的感测操作和数据输出操作(其中数据信号被输出)通过扫描驱动器SDR的时分法被彼此划分开。
感测结果可以促进对诸如数字数据信号、模拟数据信号、伽马信号等的对象的补偿。基于感测结果产生补偿信号等的补偿电路可以在扫描驱动器SDR中或在时序控制器中实施，或者实施为单独的电路。
然而，本公开不限于此。在图3和图4中，已经作为示例描述了分别具有2T1C结构和3T1C结构的像素PX，但是本公开的其它实施例可以包括更多数量的晶体管或电容器。
在下文中，将描述设置在每个像素PX中的晶体管的结构和布置。
图5是示出根据一个示例实施例的驱动晶体管的平面图。图6是示出根据一个示例实施例的第一开关晶体管的平面图。图7是沿着图5的线I-I'和图6的线II-II'截取的剖视图。
参照图5至图7，显示面板10可以包括多个导电层和多个半导体层。显示面板10可以包括第一基底110、缓冲层120、第一栅极绝缘层130、驱动晶体管DRT、第一开关晶体管SCT、第一层间绝缘层160、第一保护膜170、第一平坦化膜180、第一电极191、有机发光层192、第二电极193、像素限定膜195和封装层196。
在图5至图7中，像素PX的驱动晶体管DRT和第一开关晶体管SCT被示出为具有共面结构(例如，定位在同一平面上)。共面结构具有顶栅结构，在所述顶栅结构中，(每个)栅电极形成在(每个)有源层上方(例如，形成在包含源区和漏区的层或平面上方的平面中)。然而，本公开不限于此，每个像素PX的驱动晶体管DRT和第一开关晶体管SCT可以具有底栅结构，在所述底栅结构中，栅电极形成在有源层下方。在下文中，将更详细地描述驱动晶体管DRT和第一开关晶体管SCT。
根据一个示例实施例，多个像素PX设置在显示面板10的显示区域DA中，每个像素PX可以包括驱动晶体管DRT和第一开关晶体管SCT。每个像素PX的驱动晶体管DRT包括第一有源层350、第一氧化物层370、第一栅电极310、第一源电极330和第一漏电极340。像素PX的第一开关晶体管SCT包括第二有源层450、第二栅电极410、第二源电极430和第二漏电极440。
显示装置1可以包括均具有氧化物半导体的第一半导体层和第二半导体层。第一半导体层可以包括第一有源层350和第二有源层450，第二半导体层可以包括第一氧化物层370。第一氧化物层370可以包括与第一有源层350和第二有源层450的氧化物半导体不同的氧化物半导体，并且可以选择性地仅设置在第一有源层350上。在下文中，将更详细地描述显示装置1的多个构件。
第一基底110可以提供其中形成有驱动晶体管DRT和第一开关晶体管SCT的区域。第一基底110可以由塑料和/或玻璃制成。
缓冲层120设置在第一基底110上。缓冲层120可以保护像素PX的驱动晶体管DRT和第一开关晶体管SCT免受穿过第一基底110进行渗透的湿气的影响。缓冲层120可以由交替地堆叠的多个无机层形成。例如，缓冲层120可以形成为其中氧化硅(SiOx)层、氮化硅(SiNx)层和氮氧化硅(SiON)层中的一种或更多种无机层交替地堆叠的多层结构。
同时，在一些示例实施例中，导电层可以进一步设置在显示装置1的第一基底110和缓冲层120之间。导电层可以包括被设置为与驱动晶体管DRT的第一有源层350和第一开关晶体管SCT的第二有源层450叠置的光阻挡层，这将在下面进行描述。这也将在下面参照其它示例实施例更详细地进行描述。
具有氧化物半导体的第一半导体层设置在缓冲层120上。第一半导体层可以包括驱动晶体管DRT的第一有源层350和第一开关晶体管SCT的第二有源层450。
第一有源层350和第二有源层450均可以设置在缓冲层120上。根据一个示例实施例，第一有源层350和第二有源层450可以包括氧化物半导体。在示例实施例中，第一有源层350和第二有源层450均可以独立地包括氧化铟锡(ITO)、氧化铟锡镓(ITGO)、氧化铟镓锌(IGZO)或氧化铟镓锌锡(IGZTO)。然而，本公开不限于此。
第一有源层350和第二有源层450可以由基本上相同的材料形成，并且如下面所描述的，第一有源层350和第二有源层450可以由于在其上沉积的氧化物层(例如，如氧化物层存在于第一有源层350上但不存在于第二有源层450上)而具有不同的组成。包括氧化物半导体的第一氧化物层370可以设置在第一有源层350上，而第一氧化物层370可以不设置在第二有源层450上。第一氧化物层370可以用作在显示装置1的制造工艺期间将氧注入到第一有源层350中的供氧层。在最终制造的显示装置1中，第一有源层350的氧含量可以与第二有源层450的氧含量不同。下面将给出其描述。
第一有源层350可以包括第一导电区350a、第二导电区350b和沟道区350c，第二有源层450可以包括第一导电区450a、第二导电区450b和沟道区450c。沟道区350c可以设置在第一导电区350a与第二导电区350b之间，沟道区450c可以设置在第一导电区450a与第二导电区450b之间。第一导电区350a和第二导电区350b可以分别与第一源电极330和第一漏电极340接触，第一导电区450a和第二导电区450b可以分别与第二源电极430和第二漏电极440接触，这将在下面进行描述。
第一栅极绝缘层130设置在第一半导体层上。第一栅极绝缘层130设置在第一有源层350和第二有源层450上。第一栅极绝缘层130可以由诸如氧化硅(SiOx)层或氮化硅(SiNx)层的单层结构形成，或者由诸如氧化硅(SiOx)层和氮化硅(SiNx)层中的一种或更多种无机层交替地堆叠的多层结构形成。
同时，第一栅极绝缘层130在附图中被示出为仅设置在第一栅电极310与第一有源层350之间以及第二栅电极410与第二有源层450之间，但是本公开不限于此。例如，第一栅极绝缘层130可以形成在第一有源层350的上表面和侧表面上以及第二有源层450的上表面和侧表面上，并且在一些实施例中可以设置在缓冲层120的整个表面上。
包括氧化物半导体的第二半导体层可以设置在第一栅极绝缘层130上。根据一个示例实施例，第二半导体层可以包括设置在第一有源层350上的第一氧化物层370。
第二半导体层可以包括氧化物半导体，根据一个示例实施例的驱动晶体管DRT可以包括具有氧化物半导体的第一有源层350和第一氧化物层370。第二半导体层的氧化物半导体和第一半导体层的氧化物半导体可以是相同的材料，但不限于此，在一些实施例中第二半导体层的氧化物半导体和第一半导体层的氧化物半导体可以是不同的氧化物半导体材料。驱动晶体管DRT的第一氧化物层370可以设置在第一栅极绝缘层130上以与第一有源层350叠置。第一氧化物层370被设置为至少与第一有源层350的沟道区350c叠置，并且在一些实施例中，第一氧化物层370的在一个方向上测量的宽度可以比第一有源层350的在所述一个方向上测量的宽度小，但是可以比第一有源层350的沟道区350c的在所述一个方向上测量的宽度大。在附图中，第一氧化物层370的宽度被示出为基本上等于或仅略小于第一有源层350的沟道区350c的宽度，但是本公开不限于此。
根据在沉积工艺中设置的氧分压可以在包括氧化物半导体的第一半导体层中部分地形成氧空位区。当在包括氧化物半导体的第一半导体层上沉积绝缘层时，氢(H)可以被注入到氧空位区中，这可以使氧化物半导体的迁移率增大。氧空位区的数量可以是大的，使得具有氧化物半导体的第一有源层350和第二有源层450可以具有高迁移率。然而，在这种情况下，由于过量的载流子浓度，驱动晶体管DRT可能难以确保用于驱动每个像素PX的驱动电压。
然而，根据一个示例实施例，第一氧化物层370可以用作供氧层以将氧(O)注入到第一有源层350的沟道区350c中。第一氧化物层370可以向另一相邻层(例如，绝缘层)供应过量的氧(O)。供应到绝缘层的过量的氧(O)可以随后被注入到氧化物半导体的沟道区350c中，渗透到氧空位区中的氢(H)可以被释放回到绝缘层。在这种情况下，可以使包含在氧化物半导体中的载流子的数量减少，并且可以确保或适当地保持驱动晶体管DRT的驱动电压范围。相反，在第一开关晶体管SCT的情况下，不在第二有源层450上设置供氧层(氧化物层)，使得第一开关晶体管SCT可以具有高迁移率。
根据一个示例实施例，驱动晶体管DRT可以包括设置在第一有源层350上的第一氧化物层370，从而改善器件特性。包括第一氧化物层370的驱动晶体管DRT可以在驱动电压-驱动电流图中具有相对小的曲线斜率，从而确保宽范围的驱动电压以驱动像素PX的发光元件EL。此外，在第一开关晶体管SCT中，第二栅电极410设置在第二有源层450上，而不具有设置在第二有源层450上的氧化物层，因此可以在沟道区450c中确保电子的高迁移率。
图8是示出根据一个示例实施例的驱动晶体管的驱动电流和栅极电压之间的关系的曲线图。图9是示出根据一个示例实施例的开关晶体管的驱动电流和栅极电压之间的关系的曲线图。例如，图8是示出根据一个示例实施例的根据包括第一氧化物层370的驱动晶体管DRT的栅极电压(Vg)的驱动电流(Id)的曲线图。例如，图9是示出根据一个示例实施例的根据其中未设置有第一氧化物层370的第一开关晶体管SCT的栅极电压(Vg)的驱动电流(Id)的曲线图。
如图8中所示，当驱动晶体管DRT另外包括氧化物层时，根据栅极电压(Vg)的驱动电流(Id)的曲线图中的曲线的斜率可以具有平缓的形状(例如，在绘制的曲线的肩部区域中dy/dx相对逐渐减小)。因此，在驱动晶体管DRT中，可以使驱动电流(Id)的设定或预定范围所需的栅极电压(Vg)的范围变宽。例如，根据一个示例实施例的驱动晶体管DRT可以确保用于驱动像素PX的宽范围的驱动电压。具体地，为了通过使显示装置1具有更多数量的像素PX来实现高分辨率的显示装置1，驱动晶体管DRT的沟道区350c的宽度可能变窄。当驱动晶体管DRT包括第一氧化物层370时，根据一个示例实施例的驱动晶体管DRT即使具有窄的沟道区350c也可以确保宽范围的驱动电压。
同时(与此同时)，如图9中所示，在不包括氧化物层的开关晶体管的情况下，曲线的斜率可以是相对大的，并且曲线可以(例如，在肩部区域中)具有比图8的曲线(例如，在肩部区域中)的形状更陡的形状。开关晶体管的有源层可以在沟道区中具有高电子迁移率，并且开关晶体管可以在施加栅极电压(Vg)时表现出高响应速度。
根据一个示例实施例的第一氧化物层370可以包括包含铟(In)、镓(Ga)、锌(Zn)、锡(Sn)和铪(Hf)中的至少一种的氧化物。在一些示例实施例中，第一氧化物层370可以由氧化锡锌(TZO)、氧化锡镓(TGO)、氧化铟锡锌(ITZO)、氧化铟锡镓(ITGO)或氧化铟锡锌镓(ITZGO)形成。然而，本公开不限于此。
第一氧化物层370可以形成为至少与第一有源层350的沟道区350c叠置，以使过量的氧(O)被注入到第一有源层350的沟道区350c中。在一些实施例中，设置在第一栅极绝缘层130上的第一氧化物层370可以具有比第一有源层350的沟道区350c的宽度大的宽度，例如，可以与沟道区350c的整个区域叠置。然而，本公开不限于此，第一氧化物层370的宽度可以基本上等于第一有源层350的沟道区350c的宽度。
同时，根据一个示例实施例，驱动晶体管DRT的第一有源层350和第一开关晶体管SCT的第二有源层450可以具有相同的氧化物半导体但不同的组成比。当第一氧化物层370设置在第一有源层350上时，第一氧化物层370的过量的氧(O)可以被注入到第一有源层350中，并且存在于氧空位区中的氢(H)可以被释放。因此，第一有源层350可以具有比第一氧化物层370的氧含量高的氧含量，并且第一氧化物层370可以具有比第一有源层350的氢含量高的氢含量。然而，本公开不限于此。
根据一个示例实施例，第一有源层350可以具有比第二有源层450的氧(O)含量高的氧(O)含量。另外，第一有源层350可以具有比第二有源层450的氢(H)含量低的氢(H)含量。第一有源层350具有设置在其上方的第一氧化物层370，使得在制造工艺期间可以向其中注入氧并且可以从其释放氢。另一方面，因为第二有源层450不具有设置在其上的第一氧化物层370，所以第二有源层450可以几乎(基本上)不具有氧的注入和氢的释放。第一有源层350和第二有源层450可以在同一工艺期间由相同的材料形成，但是可以在随后的工艺中根据第一氧化物层370的差异沉积而具有不同的组成。根据一个示例实施例的驱动晶体管DRT包括具有高含量的氧(O)的第一有源层350，从而确保宽范围的驱动电压。第一开关晶体管SCT包括具有高含量的氢(H)的第二有源层450，因此可以具有高电子迁移率。然而，本公开不限于此。
再次参照图5至图7，第一导电层设置在第二半导体层上。第一导电层可以包括设置在第一氧化物层370上的第一栅电极310和设置在第二有源层450上的第二栅电极410。
第一栅电极310设置在第一氧化物层370上。第一栅电极310可以与第一有源层350叠置，其中第一氧化物层370和第一栅极绝缘层130置于第一栅电极310与第一有源层350之间。例如，第一栅电极310可以与第一有源层350的沟道区350c叠置。第二栅电极410设置在第一栅极绝缘层130上。
第二栅电极410可以与第二有源层450叠置，其中第一栅极绝缘层130置于第二栅电极410与第二有源层450之间。例如，第二栅电极410可以与第二有源层450的沟道区450c叠置。
当第一栅电极310和第二栅电极410具有足够的宽度以分别与第一有源层350的沟道区350c和第二有源层450的沟道区450c叠置时，不具体地限制宽度的范围。第一栅电极310和第二栅电极410均可以形成为由从钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和它们的合金中选择的一种制成的单层结构或多层结构。
根据一个示例实施例，第一导电层的第一栅电极310在与第一有源层350叠置的位置处设置在第一氧化物层370上，第一导电层的第二栅电极410在与第二有源层450叠置的位置处设置在第一栅极绝缘层130上。例如，第一导电层可以包括具有与第一氧化物层370接触的下表面的第一栅电极310和具有与第一栅极绝缘层130接触的下表面的第二栅电极410。如上面所描述的，驱动晶体管DRT可以包括设置在第一有源层350与第一栅电极310之间的第一氧化物层370，从而确保宽范围的驱动电压。与驱动晶体管DRT相比，在第一开关晶体管SCT中，在第二有源层450与第二栅电极410之间不设置第一氧化物层370，并且包含大量的氢(H)，从而确保电子迁移率。
此外，根据一个示例实施例，第一栅电极310的宽度可以至少基本上等于第一氧化物层370的宽度。在图5中，第一栅电极310的宽度被示出为小于第一氧化物层370的宽度，但是在一些实施例中，第一栅电极310和第一氧化物层370的宽度可以基本上相同。如下面将描述的，第一栅电极310和第一氧化物层370可以通过在同一工艺中被图案化而形成为具有相同的宽度。因此，根据一个示例实施例，第一氧化物层370的上表面可以与第一栅电极310接触，但是第一氧化物层370的侧表面可以被暴露而不与第一栅电极310接触。第一氧化物层370的暴露的侧表面可以与下面将描述的第一层间绝缘层160接触。
然而，本公开不限于此，在一些情况下，第一栅电极310的宽度可以比第一氧化物层370的宽度大，使得第一栅电极310被设置为覆盖第一氧化物层370。在这种情况下，第一氧化物层370的侧表面可以与第一栅电极310接触。这将在下面参照其它示例实施例更详细地进行描述。
第一层间绝缘层160设置在第一导电层上。第一层间绝缘层160设置在第一栅电极310和第二栅电极410上，并且可以由诸如氧化硅(SiOx)、氮化硅(SiNx)的无机材料或它们的堆叠结构形成。
第一层间绝缘层160可以形成有(例如，形成为包括)第一接触孔CT1和第二接触孔CT2，第一接触孔CT1穿过第一层间绝缘层160而暴露第一有源层350的上表面的一部分，第二接触孔CT2穿过第一层间绝缘层160而暴露第一有源层350的上表面的另一部分。例如，第一接触孔CT1可以形成为暴露第一有源层350的第一导电区350a，第二接触孔CT2可以形成为暴露第一有源层350的第二导电区350b。
此外，第一层间绝缘层160可以形成有(例如，形成为包括)第四接触孔CT4和第五接触孔CT5，第四接触孔CT4穿过第一层间绝缘层160而暴露第二有源层450的上表面的一部分，第五接触孔CT5穿过第一层间绝缘层160而暴露第二有源层450的上表面的另一部分。例如，第四接触孔CT4可以形成为暴露第二有源层450的第一导电区450a，第五接触孔CT5可以形成为暴露第二有源层450的第二导电区450b。
形成在第一层间绝缘层160中的接触孔的数量不限于此。在一些示例实施例中，更多数量的(例如，附加的)接触孔可以形成在第一层间绝缘层160中。下面将给出其描述。
第二导电层设置在第一层间绝缘层160上。第二导电层可以包括驱动晶体管DRT的第一源电极330和第一漏电极340以及第一开关晶体管SCT的第二源电极430和第二漏电极440。
第一源电极330通过第一接触孔CT1与形成在第一有源层350的一侧或一端处的第一导电区350a接触。第一漏电极340通过第二接触孔CT2与形成在第一有源层350的相对侧或相对端处的第二导电区350b接触。第二源电极430通过第四接触孔CT4与形成在第二有源层450的一侧或一端处的第一导电区450a接触。第二漏电极440通过第五接触孔CT5与形成在第二有源层450的相对侧或相对端处的第二导电区450b接触。
第一保护膜170设置在第二导电层上。第一保护膜170设置在驱动晶体管DRT的第一源电极330和第一漏电极340以及第一开关晶体管SCT的第二源电极430和第二漏电极440上。第一保护膜170可以由诸如氧化硅(SiOx)层、氮化硅(SiNx)层的单层结构形成，或者由诸如氧化硅(SiOx)层和氮化硅(SiNx)层中的一种或更多种无机层交替地堆叠的多层结构形成。
第一平坦化膜180设置在第一保护膜170上。第一平坦化膜180可以使由诸如驱动晶体管DRT和第一开关晶体管SCT的薄膜晶体管引起的台阶平坦化。第一平坦化膜180可以由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂等制成的有机膜形成。
像素限定膜195和包括第一电极191、有机发光层192和第二电极193的发光元件EL可以形成在第一平坦化膜180上。
第一电极191可以形成在第一平坦化膜180上。第一电极191可以通过穿过第一保护膜170和第一平坦化膜180的电极接触孔CNTD连接到驱动晶体管DRT的第一源电极330。
为了划分(限定)像素，像素限定膜195可以形成在第一平坦化膜180上以覆盖第一电极191的边缘。例如，像素限定膜195用作限定像素的像素限定膜。这里，每个像素表示其中第一电极191、有机发光层192和第二电极193顺序地堆叠使得来自第一电极191的空穴和来自第二电极193的电子在有机发光层192中彼此结合以发光的区域。
有机发光层192可以设置在第一电极191和像素限定膜195上。有机发光层192可以包括空穴传输层、发光层和电子传输层。在一些实施例中，有机发光层192可以形成为具有两个或更多个堆叠件的叠层结构。在这种情况下，电荷产生层可以形成在堆叠件之间。在附图中，有机发光层192被示出为遍及整个显示区域DA形成，但是本公开不限于此。在一些示例实施例中，有机发光层192可以仅形成在与每个像素PX的第一电极191对应的部分区域中。
第二电极193可以形成在有机发光层192上。第二电极193可以是公共地形成在多个像素PX中(例如，对多个像素PX是公共的)的公共层。
发光元件EL可以形成为其中光向上发射的顶发射型。在这种情况下，第一电极191可以由具有高反射率的金属材料制成，例如，可以是铝和钛的堆叠结构(Ti/Al/Ti)、铝和ITO的堆叠结构(ITO/Al/ITO)、银-钯-铜(APC)合金以及APC合金和ITO的堆叠结构(ITO/APC/ITO)。在一些实施例中，第二电极193可以由能够透射光的诸如ITO或IZO的透明导电(金属)材料(TCO)制成，或者可以由诸如镁(Mg)、银(Ag)或者镁(Mg)和银(Ag)的合金的半透射导电材料制成。当第二电极193由半透射导电(金属)材料制成时，由于微腔而可以改善光提取效率。
被构造为防止或减少氧或湿气渗透的封装层196可以形成在第二电极193上。封装层196可以包括至少一个无机膜。无机膜可以由氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝或氧化钛制成。在一些实施例中，封装层196可以包括至少一个有机膜以防止或减少颗粒穿透封装层196并被引入到有机发光层192和第二电极193中。有机膜可以由环氧树脂、丙烯酸酯或聚氨酯丙烯酸酯形成。
根据一个示例实施例的显示装置1可以包括具有多个氧化物半导体的驱动晶体管DRT和具有一个氧化物半导体的第一开关晶体管SCT。驱动晶体管DRT可以包括第一有源层350和第一氧化物层370，第一开关晶体管SCT可以包括第二有源层450。在驱动晶体管DRT中，第一氧化物层370设置在第一有源层350与第一栅电极310之间，以确保宽范围的驱动电压。相反，在第一开关晶体管SCT中，第一氧化物层370不设置在第二有源层450与第二栅电极410之间，因此可以在沟道区450c中确保高电子迁移率。
同时，扫描驱动器SDR还可以包括多个晶体管，每个晶体管可以形成为与每个像素PX的第一开关晶体管SCT基本上相同。包括在非显示区域NDA的上面描述的扫描驱动器SDR和数据电压分配电路DMUX中的这样的第二开关晶体管均可以形成为与图6和图7中所示的第一开关晶体管SCT基本上相同。
例如，在扫描驱动器SDR的上拉晶体管和下拉晶体管中的每个中，可以不在有源层与栅电极之间设置氧化物层。在这种情况下，可以分别以与参照图6和图7描述的第一开关晶体管SCT的第二有源层450、第二栅电极410、第二源电极430和第二漏电极440基本上相同的方式应用扫描驱动器SDR的每个第二开关晶体管的第三有源层、第三栅电极、第三源电极和第三漏电极。
此外，可以不在数据电压分配电路DMUX的第一分配晶体管和第二分配晶体管中的每个中的有源层和栅电极之间设置氧化物层。在这种情况下，可以分别以与参照图6和图7描述的第一开关晶体管SCT的第二有源层450、第二栅电极410、第二源电极430和第二漏电极440基本上相同的方式应用数据电压分配电路DMUX的第一分配晶体管和第二分配晶体管中的每个的第四有源层、第四栅电极、第四源电极和第四漏电极。
在下文中，将描述制造包括上面描述的驱动晶体管DRT和第一开关晶体管SCT的显示装置1的方法。
图10是示出根据一个示例实施例的显示装置的制造工艺的流程图。
参照图10，根据一个示例实施例的显示装置1的制造工艺可以包括在栅极绝缘膜上形成与第一初始有源层350'叠置的第一氧化物层370(S104)的动作或子工艺。第一氧化物层370可以包括与第一有源层350和第二有源层450的氧化物半导体不同的氧化物半导体，并且可以仅设置在第一有源层350上。因此，可以将氧仅选择性地供应到第一有源层350，第一有源层350和第二有源层450可以具有不同的组成。在下文中，将参照其它附图更详细地描述显示装置1的制造工艺。
图11至图22是示出根据一个示例实施例的显示装置的制造工艺的剖视图。
首先，参照图11，在第一基底110上形成缓冲层120。例如，制造工艺的实施例包括在基底上形成缓冲膜(S101)的动作或子工艺。可以在第一基底110的整个表面上形成缓冲层120。可以通过化学气相沉积法形成缓冲层120，但是本公开不限于此。在本示例实施例中，不具体地限制形成包括下面的构件的多个导电层和多个半导体层的工艺，只要其可以普遍应用即可。在下文中，将更详细地描述每个构件的形成顺序和结构。
接着，在缓冲层120上形成第一半导体层。例如，制造工艺的实施例包括在缓冲膜上形成第一初始有源层350'和第二初始有源层450'(S102)的动作或子工艺。第一半导体层包括第一初始有源层350'和第二初始有源层450'。可以在通过溅射法形成一个层之后通过使用光致抗蚀剂的图案化工艺形成第一初始有源层350'和第二初始有源层450'。然而，本公开不限于此，在一些情况下，可以通过原子层沉积法形成第一初始有源层350'和第二初始有源层450'。在图11中示出了导电区和沟道区未形成在第一初始有源层350'和第二初始有源层450'中。第一初始有源层350'和第二初始有源层450'的一些区域可以在后续工艺中变得导电以形成导电区和沟道区。
接着，参照图12，在第一半导体层上形成第一绝缘层IL1，在第一绝缘层IL1上形成氧化物半导体层OXL'。例如，如上面所描述的，制造工艺的实施例包括在第一初始有源层350'和第二初始有源层450'上形成栅极绝缘膜(S103)的动作或子工艺，以及在栅极绝缘膜上形成与第一初始有源层350'叠置的第一氧化物层(S104)的动作或子工艺。第一绝缘层IL1和氧化物半导体层OXL'可以设置在缓冲层120的整个表面上，并且可以被设置为与第一半导体层的第一初始有源层350'和第二初始有源层450'中的每个叠置。可以在后续工艺中使第一绝缘层IL1图案化以形成第一栅极绝缘层130，氧化物半导体层OXL'可以形成第一氧化物层370。
接着，参照图12和图13，对氧化物半导体层OXL'进行热处理(H)以形成氧化物层OXL。氧化物半导体层OXL'可以通过热处理工艺将氧注入到形成在其下方的第一绝缘层IL1中。
参照图14和图15，执行在通过热处理工艺形成的氧化物层OXL的至少一些区域上形成第一光致抗蚀剂PR1并且部分地蚀刻氧化物层OXL的第一蚀刻工艺(第一次蚀刻)。第一光致抗蚀剂PR1可以执行用于去除氧化物层OXL的一些区域的掩模的功能。第一光致抗蚀剂PR1可以设置在第一初始有源层350'上，并且可以不设置在第二初始有源层450'上。因此，可以通过第一蚀刻工艺(第一次蚀刻)去除设置在第二初始有源层450'上方的氧化物层OXL，并且可以仅保留设置在第一初始有源层350'上方的氧化物层OXL(图15中的附图标记370')。
接着，参照图16和图17，在氧化物层370'和第一绝缘层IL1上形成导电金属层CML'，并且部分地蚀刻氧化物层370'和导电金属层CML'以形成第一氧化物层370、第一栅电极310和第二栅电极410。例如，制造工艺的实施例包括在第一氧化物层和第二氧化物层上形成栅电极(S105)的动作或子工艺。在第一绝缘层IL1的整个表面上形成导电金属层CML'，并且可以在后续工艺中形成第一导电层，其中，导电金属层CML'覆盖氧化物层370'。例如，可以在后续工艺中使导电金属层CML'图案化以形成第一栅电极310和第二栅电极410。
如图16中所示，执行在导电金属层CML'上形成第二光致抗蚀剂PR2和第三光致抗蚀剂PR3并且部分蚀刻导电金属层CML'和氧化物层370'的第二蚀刻工艺(第二次蚀刻)。第二光致抗蚀剂PR2和第三光致抗蚀剂PR3可以分别执行用于形成第一栅电极310和第二栅电极410的掩模的功能。第二光致抗蚀剂PR2可以设置在第一初始有源层350'上方，第三光致抗蚀剂PR3可以设置在第二初始有源层450'上方。可以蚀刻并去除在除了第二光致抗蚀剂PR2和第三光致抗蚀剂PR3之外的部分中的导电金属层CML'和氧化物层370'，如图17中所示，可以形成包括第一栅电极310和第二栅电极410的第一导电层与第一氧化物层370。可选地，在一些示例实施例中，导电金属层CML'和氧化物层370'可以具有与第一绝缘层IL1的蚀刻选择性不同的蚀刻选择性。可以在后续工艺中使第一绝缘层IL1图案化以形成第一栅极绝缘层130。
在一些实施例中，第二光致抗蚀剂PR2的宽度可以基本上等于第一栅电极310的宽度，第三光致抗蚀剂PR3的宽度可以基本上等于第二栅电极410的宽度。在一些实施例中，第一光致抗蚀剂PR1的宽度可以大于或小于第二光致抗蚀剂PR2的宽度。如附图中所示，当第一光致抗蚀剂PR1的宽度大于第二光致抗蚀剂PR2的宽度时，沿着第二光致抗蚀剂PR2形成的第一氧化物层370的宽度可以基本上等于第一栅电极310的宽度。第一栅电极310仅设置在第一氧化物层370的上表面上，并且第一氧化物层370的两个侧表面(例如，同时)被暴露并且可以与稍后形成的第一层间绝缘层160接触。在后续工艺中形成的第一有源层350的沟道区350c的宽度可以基本上等于第一栅电极310的宽度并且也可以基本上等于第一氧化物层370的宽度。
另一方面，当第一光致抗蚀剂PR1的宽度小于第二光致抗蚀剂PR2的宽度时，第一氧化物层370的宽度基本上等于第一光致抗蚀剂PR1的宽度，并且沿着第二光致抗蚀剂PR2形成的第一栅电极310的宽度可以大于第一氧化物层370的宽度。在这种情况下，第一氧化物层370的宽度可以小于第一有源层350的沟道区350c的宽度。在一些实施例中，第一栅电极310可以设置在第一氧化物层370的上表面和两个侧表面上，并且第一氧化物层370可以不与第一层间绝缘层160接触。这将在下面参照其它示例实施例来进行描述。
接着，参照图17和图18，执行沿着第二光致抗蚀剂PR2和第三光致抗蚀剂PR3蚀刻第一绝缘层IL1的第三蚀刻工艺(第三次蚀刻)以形成第一栅极绝缘层130，并对第一初始有源层350'和第二初始有源层450'中的每个的一些(设定的或预定的)区域进行掺杂以形成包括第一导电区350a和450a、第二导电区350b和450b以及沟道区350c和450c的第一有源层350和第二有源层450。第一栅极绝缘层130可以设置在第一有源层350与第一氧化物层370之间以及第二有源层450与第二栅电极410之间。
随后，去除第二光致抗蚀剂PR2和第三光致抗蚀剂PR3。
接着，参照图19，在第一导电层上形成第二绝缘层IL2。可以在后续工艺中部分地蚀刻第二绝缘层IL2以形成第一层间绝缘层160(图20)。
接着，参照图20，在第二绝缘层IL2中形成多个接触孔CT1、CT2、CT4和CT5以设置第一层间绝缘层160。第一接触孔CT1、第二接触孔CT2、第四接触孔CT4和第五接触孔CT5可以形成在第一层间绝缘层160中。
接着，参照图21，在第一层间绝缘层160上形成第二导电层。第二导电层可以包括第一源电极330、第一漏电极340、第二源电极430和第二漏电极440。第一源电极330和第一漏电极340可以分别通过第一接触孔CT1和第二接触孔CT2与第一有源层350的一些区域接触，第二源电极430和第二漏电极440可以分别通过第四接触孔CT4和第五接触孔CT5与第二有源层450的一些区域接触。上面已经提供了其描述。例如，如图17至图21中所示，制造工艺的实施例包括在栅电极上形成层间绝缘膜、源电极和漏电极(S106)的动作或子工艺。
接着，参照图22，形成设置在第二导电层上的第一保护膜170和设置在第一保护膜170上的第一平坦化膜180，然后在第一平坦化膜180上形成暴露第一源电极330的电极接触孔CNTD与第一电极191。例如，制造工艺的实施例包括在漏电极和源电极上形成保护膜、平坦化膜等(S107)的动作或子工艺。
最后，在第一电极191上形成像素限定膜195、有机发光层192、第二电极193和封装层196以制造如图7中所示的显示装置1。
可以通过上面描述的工艺制造根据一个示例实施例的显示装置1。在显示装置1中，通过包括仅在驱动晶体管DRT的第一有源层350上形成第一氧化物层370的工艺，第一开关晶体管SCT可以不包括第一氧化物层370。形成第一氧化物层370的工艺可以包括形成氧化物半导体层OXL'和对氧化物半导体层OXL'进行热处理以形成氧化物层OXL的工艺。在热处理工艺中，氧(O)可以被供应到设置在氧化物层OXL下方的第一绝缘层IL1(例如，被供应到第一栅极绝缘层130)，并且可以被注入到驱动晶体管DRT的第一有源层350中。
在一些实施例中，在形成氧化物层OXL的工艺中，可以不必在热处理工艺之后执行部分蚀刻氧化物层OXL的工艺。
图23是示出根据另一示例实施例的显示装置的制造工艺的一部分的剖视图。
参照图23，形成氧化物层OXL的工艺可以包括通过部分地蚀刻氧化物半导体层OXL'来去除设置在第二初始有源层450'上的氧化物半导体层OXL'，以及对部分地去除后剩余的氧化物半导体层OXL'进行热处理以形成氧化物层OXL。例如，可以通过部分地蚀刻设置在第一绝缘层IL1的整个表面上的氧化物半导体层OXL'然后执行热处理工艺来形成氧化物层OXL。在这种情况下，在热处理工艺中，从氧化物层OXL供应的氧可以仅供应到设置在第一初始有源层350'上的第一绝缘层IL1。结果，注入到第二初始有源层450'中的氧的含量可以被最小化或减少，包括第二初始有源层450'的第一开关晶体管SCT可以具有高迁移率而不释放氢。
此外，在一些情况下，当氧化物半导体层OXL'仅形成在第一初始有源层350'上方时，可以在氧化物半导体层OXL'未设置在第二初始有源层450'上的状态下执行热处理工艺。如图23中所示，即使当对第一绝缘层IL1的整个表面执行热处理工艺时，因为氧化物半导体层OXL'被设置为仅与第一初始有源层350'叠置，所以可以仅在第一初始有源层350'上形成氧化物层OXL。后续工艺与上面参照图16至图22描述的工艺相同。
在下文中，将参照其它附图描述驱动晶体管DRT和第一开关晶体管SCT的各种结构。
图24是示出根据另一示例实施例的驱动晶体管DRT_1的平面图。图25是沿着图24的线I-I'和图6的线II-II'截取的剖视图。
参照图24和图25，在根据示例实施例的驱动晶体管DRT_1中，第一氧化物层370_1的宽度可以比第一栅电极310_1的宽度小。第一氧化物层370_1的两个侧表面可以(例如，同时)与第一栅电极310_1接触而不被暴露。本示例实施例的驱动晶体管DRT_1与图5和图7的驱动晶体管DRT的不同之处在于第一氧化物层370_1具有较小的宽度。在下文中，将省略冗余的描述，并且将提供描述以集中于与上面描述的内容的差异。
在图24和图25的驱动晶体管DRT_1中，第一氧化物层370_1的宽度可以比第一栅电极310_1的宽度小。第一氧化物层370_1的上表面和两个侧表面可以(例如，同时)与第一栅电极310_1接触，第一栅电极310_1可以被设置为覆盖第一氧化物层370_1的外表面。因此，第一栅电极310_1的下表面的一部分也可以如同第二栅电极410一样与第一栅极绝缘层130接触。
此外，根据示例实施例，第一氧化物层370_1的宽度可以比第一有源层350的沟道区350c的宽度小。第一有源层350的沟道区350c可以形成为具有与第一栅电极310_1的宽度基本上相同的宽度。当第一氧化物层370_1具有比第一栅电极310_1的宽度小的宽度时，第一氧化物层370_1的宽度可以比第一有源层350的沟道区350c的宽度小。
当在显示装置1的制造工艺期间第一光致抗蚀剂PR1具有比第二光致抗蚀剂PR2的宽度小的宽度时，可以形成这种形状的第一氧化物层370_1。如上面所描述的，第一栅电极310_1的宽度可以基本上等于第二光致抗蚀剂PR2的宽度，第一氧化物层370_1的宽度可以根据第一光致抗蚀剂PR1的宽度而变化。再次参照图14至图18，由于第一光致抗蚀剂PR1而保留在第一绝缘层IL1上的氧化物层OXL的宽度比第二光致抗蚀剂PR2的宽度大。
这里，当第一光致抗蚀剂PR1的宽度比第二光致抗蚀剂PR2的宽度小时，保留在第一绝缘层IL1上的氧化物层OXL(类似于OXL')的宽度可以比第二光致抗蚀剂PR2的宽度小。在后续工艺中，设置在氧化物层OXL上的导电金属层CML'也可以与氧化物层OXL的两个侧表面接触(例如，同时接触)，并且当沿着第二光致抗蚀剂PR2蚀刻导电金属层CML'时，与氧化物层OXL的两个侧表面接触的部分保留。因为第二光致抗蚀剂PR2的宽度比氧化物层OXL的宽度大，所以其中设置有第二光致抗蚀剂PR2的区域可以包括其中未设置氧化物层OXL的区域。因此，在沿着第二光致抗蚀剂PR2执行第二蚀刻工艺(第二次蚀刻)之后形成的第一栅电极310_1可以具有比第一氧化物层370_1的宽度大的宽度。
第一栅电极310_1和第一氧化物层370_1可以具有不同的蚀刻选择性，使得当在同一工艺中蚀刻第一栅电极310_1和第一氧化物层370_1时，第一氧化物层370_1会被更多地蚀刻(例如，蚀刻到更大的程度)。因此，第一氧化物层370_1的侧表面可以比第一栅电极310_1的侧表面进一步凹陷。当第一氧化物层370_1的侧表面凹陷时，在后续工艺中形成的第一层间绝缘层160的绝缘材料可能不会沉积在第一氧化物层370_1的侧表面上，从而可能产生裂纹。这可能是阻碍驱动晶体管DRT的器件特性和可靠性的因素。
根据示例实施例，第一栅电极310_1可以形成为具有比第一氧化物层370_1的宽度大的宽度。因此，可以防止或减少裂纹形成在第一层间绝缘层160中，此外，可以通过确保驱动晶体管DRT_1的结构稳定性来改善器件特性和可靠性。因为第一栅电极310_1具有较大的宽度并且设置在第一氧化物层370_1上，所以第一栅电极310_1可以被设置为覆盖第一氧化物层370_1的上表面和侧表面。与图7的示例实施例不同，第一氧化物层370_1可以不与第一层间绝缘层160接触。
此外，在后续工艺中形成的第一有源层350的沟道区350c可以具有与第一栅电极310_1的宽度相同的宽度，同时，具有比第一氧化物层370_1的宽度大的宽度。然而，因为第一氧化物层370_1可以形成为至少与第一有源层350的沟道区350c叠置，所以氧(O)可以从第一氧化物层370_1被注入到第一有源层350中，从而确保宽范围的驱动电压。
同时，显示装置1还可以包括设置在第一基底110与缓冲层120之间的第三导电层。
图26是示出根据又一示例实施例的驱动晶体管的平面图。图27是沿着图26的线I-I'和图6的线II-II'截取的剖视图。
参照图26和图27，根据示例实施例的显示装置1还可以包括设置在第一基底110与缓冲层120之间的第三导电层。第三导电层可以包括被设置为与驱动晶体管DRT_2的第一有源层350叠置的第一光阻挡层360_2。驱动晶体管DRT_2包括第一栅电极310、第一源电极330_2、第一漏电极340和第一光阻挡层360_2，其中第一源电极330_2可以连接到第一光阻挡层360_2。图26和图27的驱动晶体管DRT_2与图5和图7的驱动晶体管DRT的不同之处在于驱动晶体管DRT_2还包括第一光阻挡层360_2。在下文中，将省略冗余的描述，并且将提供描述以集中于与上述内容的差异。
第三导电层可以设置在第一基底110与缓冲层120之间。第三导电层包括驱动晶体管DRT_2的第一光阻挡层360_2。
第一光阻挡层360_2可以设置在第一基底110上以与驱动晶体管DRT_2的第一有源层350叠置。第一光阻挡层360_2可以阻挡来自外部的光穿过第一基底110入射在第一有源层350上。第一光阻挡层360_2可以防止或减少当穿过第一基底110的光入射在第一有源层350上时在第一有源层350中流动的漏电流。第一光阻挡层360_2的沿一个方向(例如，沿着第三方向DR3)测量的宽度可以比第一有源层350的沿所述一个方向测量的宽度大。然而，本公开不限于此，第一光阻挡层360_2的宽度可以比第一有源层350的宽度小但至少比第一有源层350的沟道区350c的宽度大。第一光阻挡层360_2可以由从钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)及它们的合金中选择的一种制成的单层或多层形成。
穿过第一层间绝缘层160和缓冲层120来暴露第一光阻挡层360_2的第三接触孔CT3可以形成在第一层间绝缘层160和缓冲层120中。驱动晶体管DRT_2的第一源电极330_2可以与被第三接触孔CT3暴露的第一光阻挡层360_2接触。结果，驱动晶体管DRT_2可以确保更宽范围的驱动电压。
图28和图29是示出包括图26的驱动晶体管的显示装置的制造工艺的一部分的剖视图。
参照图28，在第一基底110上形成缓冲层120之前，在第一基底110上形成第三导电层。第三导电层包括第一光阻挡层360_2。在示例实施例中，通过使用光致抗蚀剂图案的蚀刻工艺，可以通过使通过溅射法形成在第一基底110上的第三导电层图案化来形成第一光阻挡层360_2。然而，本公开不限于此。
在后续工艺中形成的缓冲层120可以设置在第一基底110上以覆盖第一光阻挡层360_2。
接着，参照图29，在形成第一层间绝缘层160的工艺中，可以在第二绝缘层IL2和缓冲层120中形成穿过第二绝缘层IL2和缓冲层120来接触第一光阻挡层360_2的一部分的第三接触孔CT3。第一层间绝缘层160还可以包括第三接触孔CT3，第二导电层的第一源电极330_2可以通过第三接触孔CT3与第一光阻挡层360_2接触。
在一些实施例中，第三导电层还可以包括与第一开关晶体管SCT的第二有源层450叠置的第二光阻挡层。
图30是示出根据另一示例实施例的第一开关晶体管的平面图。图31是沿着图26的线I-I'和图30的线Ⅲ-Ⅲ'截取的剖视图。
参照图30和图31，根据示例实施例的第一开关晶体管SCT_3还包括第二光阻挡层460_3，第二栅电极410_3可以连接到第二光阻挡层460_3。图30和图31的第一开关晶体管SCT_3与图7的第一开关晶体管SCT的不同之处在于第二栅电极410_3连接到第二光阻挡层460_3。在下文中，将省略冗余的描述，并且将提供描述以集中于与上述内容的差异。例如，图31中的包括第一源电极330_3和第一光阻挡层360_3的驱动晶体管DRT_3可以与包括第一源电极330_2和第一光阻挡层360_2的驱动晶体管DRT_2基本上相同。
在包括图30的第一开关晶体管SCT_3和图31的结构的显示装置1中，第三导电层还可以包括第二光阻挡层460_3。第一开关晶体管SCT_3可以包括第二栅电极410_3、第二有源层450_3、第二源电极430_3、第二漏电极440_3和第二光阻挡层460_3。第二有源层450_3包括第一导电区450a_3、第二导电区450b_3和沟道区450c_3。
第二光阻挡层460_3设置在第一基底110上。第二光阻挡层460_3可以防止、阻挡或减少来自外部的光穿过第一基底110入射在第二有源层450_3上。第二光阻挡层460_3在第三方向DR3上的长度可以比第二有源层450_3在第三方向DR3上的长度大，第二光阻挡层460_3在第四方向DR4上的长度可以比第二有源层450_3在第四方向DR4上的长度大。第二光阻挡层460_3可以形成为单层结构或多层结构，其中每个层可以从钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和它们的合金中选择。缓冲层120可以形成在第二光阻挡层460_3上。
第二栅电极410_3可以通过第六接触孔CT6与第二光阻挡层460_3接触。第六接触孔CT6可以形成为穿过第一栅极绝缘层130和缓冲层120来暴露第二光阻挡层460_3。在这种情况下，第二栅电极410_3和设置在第二有源层450_3下方的第二光阻挡层460_3具有相同的电压。例如，第二栅电极410_3可以用作上栅电极，第二光阻挡层460_3可以用作下栅电极。因此，可以通过双栅极法驱动用作开关晶体管的第一开关晶体管SCT_3，使得当第一开关晶体管SCT_3截止时，可以减少或防止漏电流在第一开关晶体管SCT_3的第二有源层450_3的沟道区450c_3中流动。
同时，根据一些示例实施例，在设置在非显示区域NDA中的一些第二开关晶体管中，有源层可以包括多晶硅。
图32是示出根据另一示例实施例的第二开关晶体管的剖视图。
参照图32，在根据示例实施例的第二开关晶体管GPT_4中，第三有源层550_4可以包括多晶硅。在下文中，将省略冗余的描述，并且将提供描述以集中于与上面描述的内容的差异。
图32的第二开关晶体管GPT_4包括第三有源层550_4、第三栅电极510_4、第三源电极530_4和第三漏电极540_4。
第一半导体层可以包括第二开关晶体管GPT_4的第三有源层550_4。第三有源层550_4可以包含多晶硅并且包括第一重掺杂区550a_4、第二重掺杂区550b_4、沟道区550c_4、第一轻掺杂区550d_4和第二轻掺杂区550e_4。沟道区550c_4可以由未掺杂有杂质的多晶硅制成，第一重掺杂区550a_4和第二重掺杂区550b_4可以由掺杂有高浓度杂质的多晶硅制成，第一轻掺杂区550d_4和第二轻掺杂区550e_4可以由掺杂有低浓度杂质的多晶硅制成。第三源电极530_4和第三漏电极540_4可以分别与第一重掺杂区550a_4和第二重掺杂区550b_4接触。
第一栅极绝缘层130设置在第三有源层550_4上。第一栅极绝缘层130的描述与上面参照图7描述的描述相同。
第三栅电极510_4设置在第一栅极绝缘层130上。第三栅电极510_4可以与第三有源层550_4叠置，其中第一栅极绝缘层130置于第三栅电极510_4与第三有源层550_4之间。例如，第三栅电极510_4可以与第三有源层550_4的沟道区550c_4叠置。第三栅电极510_4的描述与上面参照第一栅电极310描述的描述基本上相同。
第一层间绝缘层160设置在第三栅电极510_4上。第一层间绝缘层160可以形成有第七接触孔CT7和第八接触孔CT8，第七接触孔CT7穿过第一层间绝缘层160来暴露第三有源层550_4的上表面的一部分，第八接触孔CT8穿过第一层间绝缘层160来暴露第三有源层550_4的上表面的另一部分。第七接触孔CT7可以形成为暴露第三有源层550_4的第一重掺杂区550a_4，第八接触孔CT8可以形成为暴露第三有源层550_4的第二重掺杂区550b_4。
第二导电层还可以包括第三源电极530_4和第三漏电极540_4。第三源电极530_4通过第七接触孔CT7与形成在第三有源层550_4的一侧处的第一重掺杂区550a_4接触。第三漏电极540_4可以通过第八接触孔CT8与形成在第三有源层550_4的另一侧上的第二重掺杂区550b_4接触。
第一保护膜170设置在第三源电极530_4和第三漏电极540_4上。被构造为使由诸如第二开关晶体管GPT_4的薄膜晶体管引起的台阶平坦化的第一平坦化膜180可以形成在第一保护膜170上。
当第二开关晶体管GPT_4的第三有源层550_4包括多晶硅时，第三有源层550_4可以具有高迁移率，使得可以改善第二开关晶体管GPT_4的器件特性。另外，即使当沟道区550c_4具有小的宽度时，第三有源层550_4也可以具有优异的迁移率，使得显示装置1的非显示区域NDA的面积可以被最小化或减小。
扫描驱动器SDR的上拉晶体管和下拉晶体管以及节点控制器的多个晶体管中的每个可以形成为与图32中所示的第二开关晶体管GPT_4基本上相同。在一些实施例中，数据电压分配电路DMUX的第一分配晶体管和第二分配晶体管中的每个可以形成为与图32中所示的第二开关晶体管GPT_4基本上相同。
在根据一个示例实施例的显示装置中，每个像素PX可以包括具有多个氧化物半导体的驱动晶体管和具有一个氧化物半导体的开关晶体管。驱动晶体管可以包括有源层和能够向有源层供应氧的氧化物层，开关晶体管可以不包括供氧层。
因此，驱动晶体管可以通过另外包括供氧层的氧化物半导体而确保用于驱动每个像素的宽范围的驱动电压，开关晶体管可以在沟道区中具有高电子迁移率。
本公开的效果不限于在此所阐述的示例实施例，更多不同的效果包括在本描述中。
在结束详细描述时，本领域技术人员将理解的是，在基本上不脱离如在权利要求及其等同物中阐述的本公开的原理的情况下，可以对所描述的实施例进行许多变化和修改。因此，公开的所公开的实施例仅用于一般性和描述性意义，而不是出于限制的目的。

Claims (20)

1.一种显示装置，所述显示装置包括：
像素，连接到扫描线和与所述扫描线交叉的数据线，
其中，所述像素包括发光元件、驱动晶体管和第一开关晶体管，所述驱动晶体管被构造为根据从所述数据线施加的数据电压来控制供应到所述发光元件的驱动电流，所述第一开关晶体管被构造为根据施加到所述扫描线的扫描信号来将所述数据线的所述数据电压施加到所述驱动晶体管，
所述驱动晶体管包括第一有源层和第一氧化物层，所述第一有源层包括氧化物半导体，所述第一氧化物层位于所述第一有源层上并且包括氧化物半导体，并且
所述第一开关晶体管包括包含氧化物半导体的第二有源层，
其中，所述第一氧化物层未设置在所述第二有源层上。
2.根据权利要求1所述的显示装置，其中，所述第一有源层的所述氧化物半导体和所述第二有源层的所述氧化物半导体均独立地包括从铟、镓、锌、锡和铪中选择的至少一种。
3.根据权利要求2所述的显示装置，其中，所述第一氧化物层的所述氧化物半导体包括从铟、镓、锌、锡和铪中选择的至少一种。
4.根据权利要求3所述的显示装置，其中，所述第一有源层的氢含量比所述第二有源层的氢含量低，并且
所述第一有源层的氧含量比所述第二有源层的氧含量高。
5.根据权利要求1至权利要求4中的任意一项权利要求所述的显示装置，其中，所述驱动晶体管包括：
第一栅极绝缘层，位于所述第一有源层上，以及
第一栅电极，位于所述第一栅极绝缘层上并且与所述第一有源层叠置，并且
所述第一氧化物层位于所述第一栅电极与所述第一栅极绝缘层之间。
6.根据权利要求5所述的显示装置，其中，所述第一氧化物层的在一个方向上测量的宽度等于所述第一栅电极的在所述一个方向上测量的宽度。
7.根据权利要求5所述的显示装置，其中，所述第一氧化物层的在一个方向上测量的宽度比所述第一栅电极的在所述一个方向上测量的宽度小，并且所述第一氧化物层的两个侧表面与所述第一栅电极接触。
8.根据权利要求5所述的显示装置，其中，所述第一有源层包括第一导电区、第二导电区以及位于所述第一导电区与所述第二导电区之间的沟道区，并且
所述第一氧化物层与所述第一有源层的所述沟道区叠置。
9.根据权利要求8所述的显示装置，其中，所述驱动晶体管包括：第一源电极，通过穿过所述第一有源层上的层间绝缘层的第一接触孔与所述第一导电区接触，以及
第一漏电极，通过穿过所述层间绝缘层的第二接触孔与所述第二导电区接触。
10.根据权利要求9所述的显示装置，其中，所述驱动晶体管还包括位于所述第一有源层下方的第一光阻挡层，并且
所述第一源电极与所述第一光阻挡层接触。
11.根据权利要求5所述的显示装置，其中，所述第一栅极绝缘层位于所述第二有源层上，并且
所述第一开关晶体管包括位于所述第一栅极绝缘层上并且与所述第二有源层叠置的第二栅电极。
12.根据权利要求11所述的显示装置，其中，所述第一栅电极的下表面的至少部分区域与所述第一氧化物层接触，并且
所述第二栅电极的下表面不与所述第一氧化物层接触。
13.一种显示装置，所述显示装置包括：
基底，包括显示区域和非显示区域；
缓冲层，位于所述基底上；
第一半导体层，位于所述缓冲层上并且包括氧化物半导体，其中，所述第一半导体层包括位于所述显示区域中的第一有源层和第二有源层；
栅极绝缘层，位于所述第一半导体层上并且覆盖所述第一有源层和所述第二有源层；
第二半导体层，位于所述栅极绝缘层上并且包括氧化物半导体，其中，所述第二半导体层包括位于所述第一有源层上的第一氧化物层；
第一导电层，位于所述第二半导体层上并且包括栅电极；
层间绝缘层，位于所述第一导电层上并覆盖所述栅电极；以及
第二导电层，位于所述层间绝缘层上并且包括源电极和漏电极，
其中，所述第一氧化物层不位于所述第二有源层上。
14.根据权利要求13所述的显示装置，其中，所述第一半导体层的所述氧化物半导体和所述第二半导体层的所述氧化物半导体均独立地包括从铟、镓、锌、锡和铪中选择的至少一种。
15.根据权利要求14所述的显示装置，其中，所述第一有源层的氢含量比所述第二有源层的氢含量低，并且
所述第一有源层的氧含量比所述第二有源层的氧含量高。
16.根据权利要求13至权利要求15中的任意一项权利要求所述的显示装置，其中，所述第一导电层包括：第一栅电极，位于所述第一有源层上并且包括与所述第一氧化物层接触的下表面；以及
第二栅电极，位于所述第二有源层上并且包括与所述栅极绝缘层接触的下表面。
17.根据权利要求16所述的显示装置，其中，所述第一栅电极的在一个方向上测量的宽度至少等于所述第一氧化物层的在所述一个方向上测量的宽度。
18.根据权利要求16所述的显示装置，其中，所述第二导电层包括：第一源电极，与所述第一有源层的一端接触；
第一漏电极，与所述第一有源层的相对端接触；
第二源电极，与所述第二有源层的一端接触；以及
第二漏电极，与所述第二有源层的相对端接触。
19.根据权利要求18所述的显示装置，所述显示装置还包括第三导电层，所述第三导电层位于所述基底与所述缓冲层之间并且包括与所述第一有源层叠置的第一光阻挡层，
其中，所述第一源电极与所述第一光阻挡层接触。
20.根据权利要求19所述的显示装置，其中，所述第三导电层还包括与所述第二有源层叠置的第二光阻挡层，并且
所述第二栅电极与所述第二光阻挡层接触。
CN202010691419.1A 2019-07-31 2020-07-17 显示装置 Pending CN112310151A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0093003 2019-07-31
KR1020190093003A KR20210016111A (ko) 2019-07-31 2019-07-31 표시 장치

Publications (1)

Publication Number Publication Date
CN112310151A true CN112310151A (zh) 2021-02-02

Family

ID=74260558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010691419.1A Pending CN112310151A (zh) 2019-07-31 2020-07-17 显示装置

Country Status (3)

Country Link
US (1) US11227875B2 (zh)
KR (1) KR20210016111A (zh)
CN (1) CN112310151A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023097752A1 (zh) * 2021-12-02 2023-06-08 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法和显示面板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210103017A (ko) * 2020-02-12 2021-08-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210106046A (ko) * 2020-02-19 2021-08-30 삼성디스플레이 주식회사 전자 장치
KR20210129294A (ko) * 2020-04-17 2021-10-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220010622A (ko) * 2020-07-16 2022-01-26 삼성디스플레이 주식회사 표시 장치
JP2023522347A (ja) 2021-02-04 2023-05-30 エルジー エナジー ソリューション リミテッド 電池セル及びそれを含む電池モジュール
CN115938284A (zh) * 2022-11-11 2023-04-07 武汉天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7724216B2 (en) * 2003-04-07 2010-05-25 Samsung Electronics Co., Ltd. Display panel
KR101901251B1 (ko) 2011-12-27 2018-09-27 엘지디스플레이 주식회사 산화물 반도체 박막트랜지스터 및 그의 제조 방법
JP6559444B2 (ja) * 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7126823B2 (ja) 2016-12-23 2022-08-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023097752A1 (zh) * 2021-12-02 2023-06-08 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法和显示面板

Also Published As

Publication number Publication date
US20210036028A1 (en) 2021-02-04
KR20210016111A (ko) 2021-02-15
US11227875B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
US11227875B2 (en) Display device
US11271015B2 (en) Display device
US11075253B2 (en) Organic light-emitting display device
US11521552B2 (en) Display device
US11087696B2 (en) Display device and method of manufacturing the same
EP3896736B1 (en) Display device and method for manufacturing the same
CN112117309A (zh) 显示装置
CN112331674A (zh) 显示装置及其制造方法
US11581517B2 (en) Display device comprising an oxide layer
CN112614870A (zh) 显示装置
KR20200107012A (ko) 표시 장치 및 그 제조 방법
US20220293640A1 (en) Display device
US11844238B2 (en) Display device
KR20210043771A (ko) 표시 장치와 그의 제조 방법
EP3940781A1 (en) Display device and method for manufacturing the same
US11557614B2 (en) Method of fabricating conductive pattern, display device, and method of fabricating display device
US20240179964A1 (en) Display device and method for manufacturing the same
US20240063356A1 (en) Display device
CN115988928A (zh) 显示装置
KR20230120199A (ko) 표시 장치
CN116471879A (zh) 显示装置和制造该显示装置的方法
CN114519978A (zh) 显示装置
CN116666414A (zh) 显示装置
CN114664877A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination