CN112714960A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN112714960A
CN112714960A CN201880097494.6A CN201880097494A CN112714960A CN 112714960 A CN112714960 A CN 112714960A CN 201880097494 A CN201880097494 A CN 201880097494A CN 112714960 A CN112714960 A CN 112714960A
Authority
CN
China
Prior art keywords
transistor
gate electrode
display device
electrode
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880097494.6A
Other languages
English (en)
Inventor
宫本忠芳
中村好伸
春口佳代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN112714960A publication Critical patent/CN112714960A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示装置(1)具有包括驱动晶体管(2a)和开关晶体管(2b)的像素电路，驱动晶体管(2a)在基板(10)上层叠无机绝缘膜(20)、氧化物半导体层(50)、上部栅极绝缘层(60)、上部栅极电极(70)以及层间绝缘膜(80)而形成。驱动晶体管(2a)及开关晶体管(2b)由氧化物半导体层(50)形成，包括分别对应且呈岛状设置的氧化物半导体膜，氧化物半导体膜具有与对应的上部栅极电极(70)重叠的沟道区域、将沟道区域夹在相互之间而设置的源极区域及漏极区域。驱动晶体管(2a)在无机绝缘膜(20)与氧化物半导体层(50)之间设置有下部栅极电极(30)和下部栅极绝缘层(40)。驱动晶体管(2a)的下部栅极电极(30)的长度为驱动晶体管(2a)的上部栅极电极(70)的长度以下。

Description

显示装置
技术领域
本发明是关于具有两个晶体管的显示装置。
背景技术
近年来，伴随着OLED(Organic Light Emitting Diode:有机发光二极管)技术的进步，具备有机EL(电致发光)显示装置的产品正在扩大。通常，在有机EL显示装置中，使用包含向发光层中的像素供给电流的像素电路的构成，在像素电路中设置有TFT(薄膜晶体管)。作为像素电路中使用的TFT，例如可举出顶栅构造(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：特开2015-195363
发明内容
发明所要解决的课题
专利文献1所述的有机EL显示装置具备在基板上具有沟道区域的氧化物半导体层、栅极绝缘层和栅极电极层叠而形成的薄膜晶体管元件基板。
另外，像素电路使用晶体管进行亮度控制等，要求混合具有各种特性的晶体管。特别地，对于TFT，提出了能够增大S值的双栅极结构，作为提高亮度控制性的要素。然而，在双栅极结构的TFT中，担心在栅极电极和导体区域之间产生的寄生电容的增加。
本发明是为了解决上述问题而进行的，其目的在于提供一种显示装置，该显示装置在像素电路中具有特性不同的晶体管的同时，能够提高像素电路的可靠性。
用于解决课题的方案
本发明所涉及的显示装置具有像素电路，所述像素电路包括在基板上层叠无机绝缘膜、氧化物半导体层、上部栅极绝缘层、上部栅极电极以及层间绝缘膜而形成的驱动晶体管和开关晶体管，其特征在于，所述驱动晶体管和所述开关晶体管包含由所述氧化物半导体层形成且分别与之对应地呈岛状设置的氧化物半导体膜，所述氧化物半导体膜具有与对应的所述上部栅极电极重叠的沟道区域和将所述沟道区域夹在相互之间而设置的源极区域和漏极区域，在所述驱动晶体管和所述开关晶体管中，与所述驱动晶体管和所述开关晶体管分别对应的所述上部栅极电极、所述上部栅极绝缘层和所述沟道区域在俯视状态下对齐，所述驱动晶体管在所述无机绝缘膜与所述氧化物半导体层之间设置有下部栅极电极和下部栅极绝缘层，在所述源极区域与所述漏极区域相对的沟道长度方向上，所述驱动晶体管的所述下部栅极电极的长度为所述驱动晶体管的所述上部栅极电极的长度以下。
本发明所涉及的显示装置也可以构成为：在所述驱动晶体管中，向所述下部栅极电极施加栅极信号，向所述上部栅极电极施加固定电压。
在本发明所涉及的显示装置中，也可以构成为：所述固定电压被设为接地电位。
本发明所涉及的显示装置也可以构成为：在所述开关晶体管中栅极信号被施加于所述上部栅极电极。
本发明所涉及的显示装置也可以构成为：在所述驱动晶体管中，所述下部栅极电极与所述氧化物半导体膜之间的所述下部栅极绝缘层的膜厚比所述上部栅极绝缘层的膜厚大。
本发明的显示装置也可以构成为：具备层叠在所述层间绝缘膜上的端子电极，所述端子电极经由形成在所述层间绝缘膜上的接触孔与对应的所述源极区域及所述漏极区域电连接。
在本发明所涉及的显示装置中，也可以构成为：所述像素电路包括作为写入控制晶体管的所述开关晶体管。
本发明所涉及的显示装置也可以构成为：在所述写入控制晶体管中，向所述上部栅极电极施加栅极信号。
在本发明所涉及的显示装置中，也可以构成为：所述写入控制晶体管未设置所述下部栅极电极。
在本发明所涉及的显示装置中，也可以构成为:所述像素电路包含电容器，所述电容器具有第一电极以及第二电极，所述电容器中，所述第一电极与所述驱动晶体管的所述下部栅极电极电连接，所述第二电极与所述驱动晶体管的所述源极区域电连接。
本发明所涉及的显示装置也可以构成为：具备形成于所述层间绝缘膜上的多个发光元件，所述发光元件在所述层间绝缘膜上按照阳极、发光层及阴极的顺序层叠而形成，所述阴极在所述多个发光元件中共用。
在本发明所涉及的显示装置中，也可以构成为:所述像素电路包括作为发光控制晶体管的所述开关晶体管，所述驱动晶体管设置于所述发光元件与所述发光控制晶体管之间。
本发明所涉及的显示装置也可以构成为：具备形成于所述层间绝缘膜上的多个发光元件，所述发光元件在所述层间绝缘膜上按照阳极、发光层以及阴极的顺序层叠而形成，所述阳极在所述多个发光元件中共用。
在本发明所涉及的显示装置中，也可以构成为:所述像素电路包括作为发光控制晶体管的所述开关晶体管，所述发光控制晶体管设置于所述驱动晶体管和高电源电压配线之间。
在本发明所涉及的显示装置中，也可以构成为：所述氧化物半导体膜由包含In-Ga-Zn-O系半导体的材料所形成。
本发明所涉及的显示装置也可以构成为：所述In-Ga-Zn-O系半导体包含结晶质部分。
有益效果
根据本发明，能够得到兼具特性互不相同的驱动晶体管和开关晶体管的像素电路。也就是说，在驱动晶体管中，由于是具有下部栅极电极和上部栅极电极的双栅构造，因此能够进行更详细的控制。此时，由于下部栅极电极比上部栅极电极短，因此能够抑制源极区域及漏极区域与下部栅极电极之间的寄生电容的产生，能够提高像素电路的可靠性。
附图说明
图1是示意性地示出本发明的第一实施方式所涉及的显示装置中的驱动晶体管及开关晶体管的剖面示意图。
图2A是图1所示的驱动晶体管的平面示意图。
图2B是图1所示的开关晶体管的平面示意图。
图3是表示经过了下部栅极形成工序的基板的剖面示意图。
图4是表示经过了氧化物半导体膜形成工序的基板的剖面示意图。
图5是表示经过了上部栅极形成工序的基板的剖面示意图。
图6是表示经过了导体化工序的基板的剖面示意图。
图7是表示作为像素电路的一个例子的第一电路的等效电路图。
图8是表示作为像素电路的一个例子的第二电路的等效电路图。
具体实施方式
(第一实施方式)
以下，参照附图，对本发明的第一实施方式所涉及的显示装置进行说明。
图1是示意性地示出本发明的第一实施方式所涉及的显示装置中的驱动晶体管及开关晶体管的剖面示意图，图2A是图1所示的驱动晶体管的平面示意图，图2B是图1所示的开关晶体管的平面示意图。另外，考虑到附图的易看性，在图1中省略了阴影线，在图2A和图2B中，透视性地示出了层间绝缘膜80等。
本发明的第一实施方式所涉及的显示装置1包括形成在同一基板10上的驱动晶体管2a和开关晶体管2b。在基板10上，依次层叠无机绝缘膜20、下部栅极电极30、下部栅极绝缘层40、氧化物半导体层50、上部栅极绝缘层60、上部栅极电极70、层间绝缘膜80以及端子电极90，构成驱动晶体管2a和开关晶体管2b。另外，关于驱动晶体管2a及开关晶体管2b的制造工序和各部分的细节，将参照后述的图3～图6进行说明。
在图1中，放大示出了在基板10上形成的两个晶体管(驱动晶体管2a和开关晶体管2b)，此外，在基板10上也可以形成多个晶体管。在图1中，虽然示意性地排列配置驱动晶体管2a和开关晶体管2b，但两者的位置关系可以适当地调整，也可以变更朝向等。另外，图1所示的驱动晶体管2a对应于图2A的箭头A-A中的剖面，图1所示的开关晶体管2b对应于图2B的箭头B-B中的剖面。
无机绝缘膜20形成为覆盖整个基板10。另外，以下为了说明，有时将图1中的左右方向称为沟道长度方向L，该方向是沿着基板10的表面的方向。
下部栅极电极30位于无机绝缘膜20上，设置在与驱动晶体管2a对应的部分上。具体地，在与驱动晶体管2a对应的部分中，设置在沟道长度方向L中的大致中央。另外，在与开关晶体管2b对应的部分中，没有设置下部栅极电极30。
下部栅极绝缘层40设置在下部栅极电极30上，并且覆盖不与下部栅极电极30重叠的部分的无机绝缘膜20。也就是说，下部栅极绝缘层40形成为覆盖整个基板10。并且，在与开关晶体管2b对应的部分中，下部栅极绝缘层40覆盖无机绝缘膜20的整个表面。
氧化物半导体层50(驱动侧氧化物半导体膜51和开关侧氧化物半导体膜52)设置在下部栅极绝缘层40上，并且针对各个晶体管配置为岛状。也就是说，与驱动晶体管2a对应的驱动侧氧化物半导体膜51与对应于开关晶体管2b的开关侧氧化物半导体膜52间隔设置。
驱动侧氧化物半导体膜51具有位于沟道长度方向L中的中央部的驱动侧沟道区域51a、以将驱动侧沟道区域51a夹在中间的方式而设置的驱动侧源极区域51b(在图1中为左侧)以及驱动侧漏极区域51c(在图1中为右侧)。也就是说，驱动侧源极区域51b和驱动侧漏极区域51c在沟道长度方向L上相对。在开关侧氧化物半导体膜52中，与驱动侧氧化物半导体膜51同样地设置有开关侧沟道区域52a、开关侧源极区域52b以及开关侧漏极区域52c。在图1中，用单点划线示出了驱动侧沟道区域51a、驱动侧源极区域51b以及驱动侧漏极区域51c的边界和、开关侧沟道区域52a、开关侧源极区域52b以及开关侧漏极区域52c的边界。
上部栅极绝缘层60设置在驱动侧氧化物半导体膜51上与驱动侧沟道区域51a重叠的部分(驱动侧上部栅极绝缘层61)和开关侧氧化物半导体膜52上与开关侧沟道区域52a重叠的部分(开关侧上部栅极绝缘层62)上。上部栅极电极70位于上部栅极绝缘层60上，并与上部栅极绝缘层60重叠而设置。也就是说，上部栅极电极70设置在与驱动晶体管2a对应的部分(驱动侧上部栅极电极71)和与开关晶体管2b对应的部分(开关侧上部栅极电极72)的两者上。
如图1至图2B所示，在驱动晶体管2a中，驱动侧上部栅极电极71、驱动侧上部栅极绝缘层61以及驱动侧沟道区域51a在俯视的状态下对齐，在开关晶体管2b中，开关侧上部栅极电极72、开关侧上部栅极绝缘层62以及开关侧沟道区域52a在俯视的状态下对齐。另外，这里的对齐不意味着严格一致，并且还包括由于蚀刻速率的差异等而产生的数μm左右的尺寸的偏差。
层间绝缘膜80形成为覆盖下部栅极绝缘层40、氧化物半导体层50以及上部栅极电极70。端子电极90设置在层间绝缘膜80上，针对每一晶体管在沟道长度方向L上间隔开的两处。
在驱动晶体管2a中，端子电极90的一方与源极电极(驱动侧源极电极91a)对应，经由设置在层间绝缘膜80上的接触孔(驱动侧源极接触孔81a)与驱动侧源极区域51b电连接。端子电极90的另一方与漏极电极(驱动侧漏极电极91b)对应，经由设置在层间绝缘膜80上的接触孔(驱动侧漏极接触孔81b)与驱动侧漏极区域51c电连接。
在开关晶体管2b中的端子电极90，与驱动晶体管2a同样地，开关侧源极电极92a经由开关侧源极接触孔82a与开关侧源极区域52b电连接，开关侧漏极电极92b经由开关侧漏极接触孔82b与开关侧漏极区域52c电连接。
如图1所示，在驱动晶体管2a中，下部栅极电极30和驱动侧沟道区域51a重叠的部分中的下部栅极绝缘层40的膜厚(第一驱动栅极膜厚GD1)相较于驱动侧上部栅极绝缘层61的膜厚(第二驱动栅极膜厚GD2)更大。
如后所述，相较于为了与上部栅极电极70对齐而进行蚀刻的上部栅极绝缘层60，下部栅极绝缘层40容易进行厚膜化。通过使上部栅极绝缘层60比下部栅极绝缘层40薄，容易增加导通电流Ion，能够改善可靠性劣化。
另外，如图2A所示，在驱动晶体管2a中，下部栅极电极30的沟道长度方向L的长度(第一驱动栅极长度GL1)被设为上部栅极电极70的沟道长度方向L的长度(第二驱动栅极长度GL2)以下。具体地，第一驱动栅极长度GL1设为5μm，第二驱动栅极长度GL2设为7.5μm。下部栅极电极30在沟道长度方向L中，相对于驱动侧源极区域51b和驱动侧漏极区域51c，以与自身的端部之间的距离(偏离)大致一致的方式而配置。偏离的值只要适当设定即可，为0.5～1.5μm。
在俯视视图中，下部栅极电极30和上部栅极电极70向对应的晶体管的外侧延伸，例如是与其他的晶体管等连接的栅极配线。在图2A和图2B中，示出了下部栅极电极30和上部栅极电极70呈直线状延伸的结构，但是不限于此，可以根据连接的对象的位置适当地改变延伸的方向等。另外，端子电极90也可以向对应的晶体管的外侧延伸，例如也可以是与其他的晶体管等连接的配线。
接下来，参照图3～图6详细说明驱动晶体管2a及开关晶体管2b的制造工序。
图3是表示经过了下部栅极形成工序的基板的剖面示意图。
在驱动晶体管2a及开关晶体管2b的制造工序中，首先，在基板10上成膜作为绝缘膜的无机绝缘膜20。例如，可以使用玻璃基板、硅基板以及具有耐热性的塑料基板(树脂基板)作为基板10。作为塑料基板(树脂基板)的材料，可以使用聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸树脂以及聚酰亚胺等。无机绝缘膜20例如由氧化硅(SiO2)、氮化硅(SiNx)、氧氮化硅(SiOxNy；x＞y)、氮氧化硅(SiNxOy；x＞y)等形成。在本实施方式中，无机绝缘膜20通过等离子体CVD法成膜了厚度为250nm的氮化硅，但是无机绝缘膜20也可以由单个的化合物形成，也可以层叠多个层。
接下来，在下部栅极形成工序中，在无机绝缘膜20上形成下部栅极电极30和下部栅极绝缘层40。具体地，作为下部栅极电极30的基底的金属膜利用溅射法成膜，通过光刻工艺对金属膜进行图案化，从而在与驱动晶体管2a对应的部分成形下部栅极电极30。作为下部栅极电极30的基底的金属膜例如可以使用包含从铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、以及铜(Cu)中所选择的元素的金属膜或者以该些元素为成分的合金膜等，也可以使用包含该些中的多个膜的层叠膜。在本实施方式中，形成将厚度为50nm的MoN层作为上层、将厚度为350nm的Al层作为下层而含有的层叠膜(MoN/Al膜)
下部栅极绝缘层40由与无机绝缘膜20相同的材料形成。在本实施方式中，通过CVD法形成厚度为375nm的氧化硅。
图4是表示经过了氧化物半导体膜形成工序的基板的剖面示意图。
接下来，在下部栅极绝缘层40上成膜作为氧化物半导体层50的基底的氧化物半导体。上述氧化物半导体例如是通过飞溅法形成的、厚度在30nm以上且100nm以下的In-Ga-Zn-O系半导体膜。氧化物半导体通过光刻过程和蚀刻而进行图案化，成形为与驱动晶体管及开关晶体管2b对应的岛状。也就是说，在成膜时，以包括驱动侧氧化物半导体膜51和开关侧氧化物半导体膜52的方式覆盖整个面，但是通过图案化，分离为驱动侧氧化物半导体膜51和开关侧氧化物半导体膜52。
图5是表示经过了上部栅极形成工序的基板的剖面示意图。
在上部栅极形成工序中，首先，以覆盖驱动侧氧化物半导体膜51和开关侧氧化物半导体膜52的方式，层叠作为上部栅极绝缘层60的基底的绝缘膜和作为上部栅极电极70的基底的金属膜。上部栅极绝缘层60由与下部栅极绝缘层40相同的材料形成，上部栅极电极70由与下部栅极电极30相同的材料形成。在本实施方式中，通过CVD法形成厚度为150nm的氧化硅，并且形成将厚度为50nm的MoN层作为上层、将厚度为350nm的Al层作为下层而含有的层叠膜(MoN/Al膜)。
之后，通过光刻过程，在作为上部栅极电极70的基底的金属膜上形成第一抗蚀剂掩模Re1和第二抗蚀剂掩模Re2。第一抗蚀剂掩模Re1设置在与图1所示的驱动侧沟道区域51a重叠的部分上，第二抗蚀剂掩模Re2设置在与图1所示的开关侧沟道区域52a重叠的部分上。并且，通过使用公知的方法，对金属膜和栅极绝缘膜进行蚀刻，从而成形为与第一抗蚀剂掩模Re1对应的形状的驱动侧上部栅极电极71及驱动侧上部栅极绝缘层61、和与第二抗蚀剂掩模Re2对应的形状的开关侧上部栅极电极72及开关侧上部栅极绝缘层62。这样，通过使用使上部栅极电极70和上部栅极绝缘层60对齐后的自动对准结构，能够在简化工序的同时，使两者精度良好地对位。
图6是表示经过了导体化工序的基板的剖面示意图。
在除去了在上部栅极形成工序中形成的抗蚀剂掩模之后，作为导体化工序，进行等离子体处理。作为等离子体处理，例如可以举出氢等离子体处理、He等离子体处理等。在等离子体处理时，上部栅极电极70作为掩模发挥功能，未被上部栅极电极70覆盖的部分被低电阻化。其结果是，在驱动晶体管2a中，驱动侧源极区域51b及驱动侧漏极区域51c被低电阻化，在开关晶体管2b中，驱动侧源极区域51b及驱动侧漏极区域51c被低电阻化。
在导体化处理完成后，除去抗蚀剂掩模，成膜覆盖下部栅极绝缘层40、氧化物半导体层50以及上部栅极电极70的层间绝缘膜80。在本实施方式中，作为层间绝缘膜80，连续层叠厚度为100nm的氮化硅层和厚度为300nm的氧化硅层。
在层间绝缘膜80中，通过公知的光刻工艺和蚀刻，形成露出氧化物半导体层50的一部分的接触孔(参照图1)。
形成了层间绝缘膜80后，在层间绝缘膜80上以及接触孔内，成膜作为端子电极90的基底的电极用导电膜。电极用导电膜可以使用作为下部栅极电极30而例示的材料。在本实施方式中，形成以厚度50nm的Ti层为上层、以厚度350nm的Al层为中层，以厚度50nm的Ti层为下层而含有的层叠膜(Ti/Al/Ti膜)。通过对电极用导电膜进行图案化，形成对应于各个晶体管的端子电极90(参照图1)。
对于图1所示的层间绝缘膜80，考虑到附图的易看性，平坦地示出了上表面，但不限于此，也可以使下层中的凹凸反映在上表面，设为同样的厚度。
另外，虽然未图示，但也可以以覆盖晶体管的上表面(形成了端子电极90的一侧)的方式设置保护层，在保护层上也可以设置阳极电极(阳极)、发光层、阴极电极(阴极)以及密封膜等，将它们适当地与晶体管连接，也可以形成有机EL显示装置。通过在保护层上，依次层叠后的阳极电极、发光层以及阴极电极，构成后述的发光元件D1。发光元件D1也可以分离发光层等而设置多个。此时，也可以不电性分离阳极电极或阴极电极的任意一个，而在多个发光元件D1中，也可以构成为阳极或阴极的任意一个是共用的。
此外，也可以在层间绝缘膜80和端子电极90之间进一步层叠金属层和无机绝缘层。对于设置在层间绝缘膜80和端子电极90之间的层，也可以通过适当的图案化等，构成部分地设置的形状，例如，也可以避开接触孔而形成，不妨碍经由接触孔的连接。另外，覆盖晶体管的上表面的保护层也可以是平坦化膜(树脂层)。
氧化物半导体层50不仅限于上述材料，也可以由其他材料形成。氧化物半导体层50所包含的氧化物半导体例如可以是非晶氧化物半导体(非晶质氧化物半导体)，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可以列举多晶氧化物半导体、微晶氧化物半导体以及c轴与层面大致垂直地取向的结晶质氧化物半导体等。
另外，氧化物半导体层50可以具有两层以上的层叠结构，在这种情况下，氧化物半导体层50可以包括非晶质氧化物半导体层和结晶质氧化物半导体层。或者，可以包括晶体构造不同的多个结晶质氧化物半导体层，也可以包括多个非晶质氧化物半导体层。
接下来，将详细描述非晶质氧化物半导体和结晶质氧化物半导体的材料和构造。例如，氧化物半导体层50可以包括In、Ga以及Zn中的至少一种金属元素，在本实施方式中，使用了In-Ga-Zn-O系的半导体(例如，氧化铟镓锌)。这里，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)以及Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)不被特别限定，例如包括In:Ga:Zn＝2:2:1、In:Ga:Zn＝1:1:1、以及In:Ga:Zn＝1:1:2等。另外，In-Ga-Zn-O系的半导体既可以是非晶态的，也可以是结晶质的。作为结晶质In-Ga-Zn-O系的半导体，优选c轴与层面大致垂直地取向的结晶质In-Ga-Zn-O系的半导体。
具有In-Ga-Zn-O系的半导体层的TFT与a-SiTFT相比，具有高迁移率和低漏电流，因此可以优选地用作显示装置的晶体管。
氧化物半导体层50可以包括其他的氧化物半导体来替代In-Ga-Zn-O系半导体，例如也可以包括In-Sn-Zn-O系半导体。In-Sn-Zn-O系的半导体是In、Sn(锡)以及Zn的三元系氧化物，例如，可以举出In2O3-SnO2-ZnO(InSnZnO)等。
氧化物半导体层50不仅限于此，也可以包括In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体、In-Ga-Zn-Sn-O系半导体、InGaO3(ZnO)5、氧化镁锌(MgⅹZn1-ⅹO)以及氧化镉锌(CdⅹZn1-ⅹO)等。作为Zn-O系半导体，可以使用掺杂了1族元素、13族元素、14族元素、15族元素或17族元素中的一种或者多种杂质元素的ZnO的非晶质(非晶)状态、多晶状态或非晶状态和多晶状态混合存在的微晶状态的半导体，或者没有添加任何杂质元素的半导体。
通过设为上述结构，可以获得同时具备相互特性不同的驱动晶体管2a和开关晶体管2b的像素电路。也就是说，在驱动晶体管2a中，由于被设为具有下部栅极电极30和上部栅极电极70的双栅极结构，因此能够进行更详细的控制。此时，由于下部栅极电极30比上部栅极电极70短，所以能够抑制源极区域及漏极区域和下部栅极电极30之间的寄生电容的产生，能够提高像素电路的可靠性。
接下来，参照附图说明显示装置1的像素电路的一个例子(第一电路3a)。
图7是表示作为像素电路的一个例子的第一电路的等效电路图。
显示装置1具有由配列为矩阵状的多个像素构成的显示区域。多个像素通常包括显示红色的红子像素、显示绿色的绿子像素以及显示蓝色的蓝子像素。显示装置1针对多个副像素分别设置有像素电路，在图7中，抽出作为像素电路的一个例子的第一电路3a附近来表示。
与图7中的“S(m)”对应的直线表示源信号线，与“G(n)”对应的直线表示栅极信号线，与“EM(n)”对应的直线表示发光控制线。另外，图7中的“ELVDD”表示高电源电压，与之相连的直线相当于高电源电压配线。进而，图7中的“ELVSS”表示低电源电压，与之相连的直线相当于低电源电压配线。
第一电路3a构成为包括三个晶体管(第一晶体管T1、第二晶体管T2以及第三晶体管T3)、电容器C1和发光元件D1。
第一晶体管T1应用上述的驱动晶体管2a。第一晶体管T1的源极电极与发光元件D1的阳极连接，漏极电极与第三晶体管T3的漏极电极连接，一个栅极电极(下部栅极电极30)与第二晶体管T2的漏极电极连接。另外，第一晶体管T1的另一栅极电极(上部栅极电极70)连接到固定电压源。这里，固定电压源的电位也可以是接地电位。
第二晶体管T2是写入晶体管，并且应用上述的开关晶体管2b。第二晶体管T2的源极电极与源极信号线连接，漏极电极与第一晶体管T1的一个栅极电极连接，栅极电极与栅极信号线连接。
第三晶体管T3是发光控制晶体管，并且应用上述的开关晶体管2b。第三晶体管T3的源极电极与高电源电压配线连接，漏极电极与第一晶体管T1的漏极电极连接，栅极电极与发光控制线连接。
发光元件D1的阳极连接到第一晶体管T1的源极，阴极连接到低电源电压配线。
电容器C1的第一电极与第一晶体管T1的一个栅极电极(下部栅极电极30)连接，第二电极与第一晶体管T1的源极电极连接。另外，关于电容器C1的第二电极，可以连接到第一晶体管T1的漏极电极侧。在这种情况下，由于电流流过发光元件D1时的电压降发生在第一晶体管T1的源极电极侧，因此有时电流发生变化，驱动电流发生变化。
在第一晶体管T1中，通过向抑制寄生电容的下部栅极电极30施加栅极信号，能够保证作为晶体管的可靠的动作。
在第一电路3a中，驱动晶体管2a(第一晶体管T1)设置在发光元件D1和发光控制晶体管(第三晶体管T3)之间。另外，为了在数据信号的写入时，将电压写入电容器C1的两端，发光控制晶体管最好设置在高电源电压配线与驱动晶体管2a之间。这是由于在驱动晶体管2a的源极区域中，电位已确定。
如上所述，在显示装置1中，对应多个像素设置有像素电路，也可以并列设置多个第一电路3a。这里，在第一电路3a中，发光元件D1的阴极与低电源电压配线连接，在与其他像素对应的第一电路3a中，发光元件D1的阴极也与低电源电压配线连接。因此，也可以采用使阴极在多个发光元件D1中共用，一并连接到低电源电压配线的结构。
另外，显示装置1中的像素电路不限于上述结构，例如也可以构成为不设置第一电路3a中的第三晶体管T3。在这种情况下，第一晶体管T1的漏极电极连接到高电源电压配线，发光控制线未连接到第一电路3a。
(第二实施方式)
接下来，参照附图说明本发明的第二实施方式所涉及的显示装置。另外，在第二实施方式中，对于功能实质上与第一实施方式相同的构成要素，赋予相同的附图标记，省略说明。
图8是表示作为像素电路的一个例子的第二电路的等效电路图。
第二实施方式相对于第一实施方式，像素电路的构成不同。在图8中，抽出并示出作为第二实施方式中的像素电路的一个例子的第二电路3b的附近。
第二电路3b与第一电路3a相同，构成为包括三个晶体管(第一晶体管T1、第二晶体管T2以及第三晶体管T3)、电容器C1和发光元件D1，但是电极等的连接方法不同。具体地，在从高电源电压配线到低电源电压配线之间，在第一电路3a中，以发光控制晶体管、驱动晶体管2a以及发光元件D1的顺序连接，而在第二电路3b中，以发光元件D1、发光控制晶体管以及驱动晶体管2a的顺序连接。关于各部分的详细连接方法如下所示。
第一晶体管T1应用上述的驱动晶体管2a。第一晶体管T1的源极电极与低电源电压配线连接，漏极电极与第三晶体管T3的源极电极连接，一方的栅极电极(下部栅极电极30)与第二晶体管T2的漏极电极连接。另外，第一晶体管T1的另一个栅极电极(上部栅极电极70)连接到固定电压源。
第二晶体管T2是写入晶体管，并且应用上述的开关晶体管2b。第二晶体管T2的源极电极与源极信号线连接，漏极电极与第一晶体管T1的一个栅极电极连接，栅极电极与栅极信号线连接。
第三晶体管T3是发光控制晶体管，并且应用上述的开关晶体管2b。第三晶体管T3的源极电极连接到第一晶体管T1的漏极电极，漏极电极连接到发光元件D1的阴极，栅极电极连接到发光控制线。
发光元件D1的阳极连接到第一晶体管T1的高电源电压配线，而阴极连接到第三晶体管T3的漏极电极。
电容器C1的第一电极与第一晶体管T1的一个栅极电极(下部栅极电极30)连接，第二电极与第一晶体管T1的源极电极连接。另外，关于电容器C1的第二电极，也可以连接到第一晶体管T1的漏极电极侧。电容器C1与第一电路3a同样地被连接，也可以将第二电极连接到第一晶体管T1的漏极电极侧。
在第二电路3b中，发光控制晶体管也最好设置在高电源电压配线和驱动晶体管2a之间，这是由于电容器C1的第二电极与低电源电压配线连接。
在第二电路3b中，由于发光元件D1的阳极与高电源电压配线连接，所以也可以构成为，与第一电路3a大致相同，使阳极在多个发光元件D1中共用，一并连接到高电源电压配线。
本实施方式所涉及的显示装置1如果是具备显示元件的显示面板，则不被特别限定。显示元件包括通过电流控制亮度、透射率的显示元件和通过电压控制亮度、透射率的显示元件。作为电流控制的显示元件，例如，有具备OLED(Organic Light Emitting Diode：有机发光二极管)的有机EL(Electro Luminescence：电致发光)显示器、具备无机发光二极管的无机EL显示器等的EL显示器、以及具备QLED(Quantum dot Light Emitting Diode：量子点发光二极管)的QLED显示器等。另外，作为电压控制的显示元件，有液晶显示元件等。
另外，本次公开的实施方式在所有方面都是示例性的，不构成限定性解释的依据。因此，本发明的技术范围不仅由上述的实施方式来解释，而是根据权利要求书的记载来划定的。另外，包括与权利要求的范围等同的意义以及范围内的所有变更。
附图标记说明
1 显示装置
2a 驱动晶体管
2b 开关晶体管
3a 第一电路(像素电路的一个例子)
3b 第二电路(像素电路的一个例子)
10 基板
20 无机绝缘膜
30 下部栅极电极
40 下部栅极绝缘层
50 氧化物半导体层
60 上部栅极绝缘层
70 上部栅极电极
80 层间绝缘膜
90 端子电极
L 沟道长度方向

Claims (16)

1.一种显示装置，具有像素电路，所述像素电路包括在基板上层叠无机绝缘膜、氧化物半导体层、上部栅极绝缘层、上部栅极电极以及层间绝缘膜而形成的驱动晶体管和开关晶体管，其特征在于，
所述驱动晶体管和所述开关晶体管包含由所述氧化物半导体层形成且分别与之对应地呈岛状设置的氧化物半导体膜，
所述氧化物半导体膜具有与对应的所述上部栅极电极重叠的沟道区域和将所述沟道区域夹在相互之间而设置的源极区域和漏极区域，
在所述驱动晶体管和所述开关晶体管中，与所述驱动晶体管和所述开关晶体管分别对应的所述上部栅极电极、所述上部栅极绝缘层和所述沟道区域在俯视状态下对齐，
所述驱动晶体管在所述无机绝缘膜与所述氧化物半导体层之间设置有下部栅极电极和下部栅极绝缘层，
在所述源极区域与所述漏极区域相对的沟道长度方向上，所述驱动晶体管的所述下部栅极电极的长度为所述驱动晶体管的所述上部栅极电极的长度以下。
2.如权利要求1所述的显示装置，其特征在于，在所述驱动晶体管中，向所述下部栅极电极施加栅极信号，向所述上部栅极电极施加固定电压。
3.如权利要求2所述的显示装置，其特征在于，所述固定电压被设为接地电位。
4.如权利要求1至3的任意一项所述的显示装置，其特征在于，在所述开关晶体管中栅极信号被施加于所述上部栅极电极。
5.如权利要求1至4的任意一项所述的显示装置，其特征在于，在所述驱动晶体管中，所述下部栅极电极与所述氧化物半导体膜之间的所述下部栅极绝缘层的膜厚比所述上部栅极绝缘层的膜厚大。
6.如权利要求1至5的任意一项所述的显示装置，其特征在于，具备层叠在所述层间绝缘膜上的端子电极，
所述端子电极经由形成在所述层间绝缘膜上的接触孔与对应的所述源极区域及所述漏极区域电连接。
7.如权利要求1至6的任意一项所述的显示装置，其特征在于，所述像素电路包括作为写入控制晶体管的所述开关晶体管。
8.如权利要求7所述的显示装置，其特征在于，在所述写入控制晶体管中，向所述上部栅极电极施加栅极信号。
9.如权利要求8所述的显示装置，其特征在于，所述写入控制晶体管未设置所述下部栅极电极。
10.如权利要求7至9的任意一项所述的显示装置，其特征在于，所述像素电路包含电容器，所述电容器具有第一电极以及第二电极，
所述电容器中，所述第一电极与所述驱动晶体管的所述下部栅极电极电连接，所述第二电极与所述驱动晶体管的所述源极区域电连接。
11.如权利要求10所述的显示装置，其特征在于，具备形成于所述层间绝缘膜上的多个发光元件，
所述发光元件在所述层间绝缘膜上按照阳极、发光层及阴极的顺序层叠而形成，所述阴极在所述多个发光元件中共用。
12.如权利要求11所述的显示装置，其特征在于，所述像素电路包括作为发光控制晶体管的所述开关晶体管，
所述驱动晶体管设置于所述发光元件与所述发光控制晶体管之间。
13.如权利要求10所述的显示装置，其特征在于，具备形成于所述层间绝缘膜上的多个发光元件，
所述发光元件在所述层间绝缘膜上按照阳极、发光层以及阴极的顺序层叠而形成，所述阳极在所述多个发光元件中共用。
14.如权利要求13所述的显示装置，其特征在于，所述像素电路包括作为发光控制晶体管的所述开关晶体管，
所述发光控制晶体管设置于所述驱动晶体管和高电源电压配线之间。
15.如权利要求1至14的任意一项所述的显示装置，其特征在于，所述氧化物半导体膜由包含In-Ga-Zn-O系半导体的材料所形成。
16.如权利要求15所述的显示装置，其特征在于，所述In-Ga-Zn-O系半导体包含结晶质部分。
CN201880097494.6A 2018-09-18 2018-09-18 显示装置 Pending CN112714960A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/034510 WO2020059027A1 (ja) 2018-09-18 2018-09-18 表示装置

Publications (1)

Publication Number Publication Date
CN112714960A true CN112714960A (zh) 2021-04-27

Family

ID=69887008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880097494.6A Pending CN112714960A (zh) 2018-09-18 2018-09-18 显示装置

Country Status (3)

Country Link
US (1) US20220115479A1 (zh)
CN (1) CN112714960A (zh)
WO (1) WO2020059027A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117280468A (zh) * 2021-05-07 2023-12-22 应用材料公司 用于显示器件的电路的薄膜晶体管
KR20240040835A (ko) * 2022-09-21 2024-03-29 삼성디스플레이 주식회사 표시장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100193784A1 (en) * 2009-02-04 2010-08-05 Sony Corporation Thin-film transistor and display device
JP2013110291A (ja) * 2011-11-22 2013-06-06 Japan Display Central Co Ltd 薄膜トランジスタ回路基板、及びその製造方法
US20160329392A1 (en) * 2015-05-05 2016-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device
CN107017287A (zh) * 2015-10-27 2017-08-04 Nlt科技股份有限公司 薄膜晶体管、显示装置及薄膜晶体管的制造方法
JP2017219839A (ja) * 2016-06-03 2017-12-14 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、および駆動方法
CN108231904A (zh) * 2016-12-13 2018-06-29 天马日本株式会社 薄膜晶体管及其驱动方法、显示装置和晶体管电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073466A1 (ja) * 2011-11-17 2013-05-23 シャープ株式会社 表示装置およびその駆動方法
KR102570832B1 (ko) * 2016-05-23 2023-08-24 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100193784A1 (en) * 2009-02-04 2010-08-05 Sony Corporation Thin-film transistor and display device
JP2013110291A (ja) * 2011-11-22 2013-06-06 Japan Display Central Co Ltd 薄膜トランジスタ回路基板、及びその製造方法
US20160329392A1 (en) * 2015-05-05 2016-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device
CN107017287A (zh) * 2015-10-27 2017-08-04 Nlt科技股份有限公司 薄膜晶体管、显示装置及薄膜晶体管的制造方法
JP2017219839A (ja) * 2016-06-03 2017-12-14 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、および駆動方法
CN108231904A (zh) * 2016-12-13 2018-06-29 天马日本株式会社 薄膜晶体管及其驱动方法、显示装置和晶体管电路

Also Published As

Publication number Publication date
US20220115479A1 (en) 2022-04-14
WO2020059027A1 (ja) 2020-03-26

Similar Documents

Publication Publication Date Title
US8378343B2 (en) Semiconductor device and manufacturing method thereof
KR102251729B1 (ko) 반도체 디바이스 및 그 형성 방법
KR101414926B1 (ko) 반도체 장치 및 반도체 장치 제조 방법
KR101770548B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
US8648343B2 (en) Semiconductor device and method for manufacturing the same
US11551629B2 (en) Active matrix substrate, liquid crystal display device, and organic EL display device
CN107464819B (zh) 发光面板
KR20110015374A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2019078788A (ja) 有機ｅｌ表示装置およびアクティブマトリクス基板
US11569324B2 (en) Active matrix substrate and method for manufacturing same
US20220005839A1 (en) Active matrix substrate and method for manufacturing same
CN112714960A (zh) 显示装置
WO2019187102A1 (ja) アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の製造方法
WO2021064954A1 (ja) 表示装置
WO2019187070A1 (ja) トランジスタおよび表示装置
CN113661577A (zh) 显示装置以及制造方法
WO2020161775A1 (ja) 表示装置
US11437520B2 (en) Transistor and display device
KR102655208B1 (ko) 다층의 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
WO2020188643A1 (ja) 表示装置
CN115734672A (zh) 有源矩阵基板及其制造方法
CN115732572A (zh) 具有氧化物半导体的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination