CN114520502A - 一种保护电路***及电子设备 - Google Patents

Abstract

本申请涉及保护电路***及电子设备，所述保护电路***包括限流电路、开关电路和反馈电路，其中：限流电路耦合至输入电压，开关电路引出输出电压，限流电路包括第一晶体管、开关电路包括第二晶体管、反馈电路包括第三晶体管；第一晶体管根据流经保护电路***的输出电流控制其状态，从而改变第二晶体管的控制电压；开关电路耦合至限流电路并且第二晶体管根据流经的输出电流形成电功耗；以及第三晶体管根据输出电压控制形成反馈电流，并且限流电路基于第一晶体管的极间压降根据反馈电流控制输出电流的大小。保护电路***可以用于防止电路过流，从而保障电路及用电设备的安全。

Description

一种保护电路***及电子设备

技术领域

本申请涉及电路安全领域，具体而言，涉及一种保护电路***及包括这种保护电路***的电子设备。

背景技术

针对直流或者脉冲直流类型电压输出，现有的过流保护方案一般基于可复位保险丝技术。该技术的跳闸时间通常会大于几毫秒，因此电源电路中的其他元器件有一定概率可能会因过流导致的积热而损坏。此外，许多现有技术中还存在试图通过昂贵的ASIC或通过复杂的电子电路拓扑来解决这一问题的方案。

发明内容

本申请的实施例提供了一种保护电路***及包括其的电子设备，该保护电路***可以用于防止电路过流，从而保障电路及用电设备的安全。

根据本申请的一方面，提供一种保护电路***，包括限流电路、开关电路和反馈电路，其中：所述限流电路耦合至输入电压，所述开关电路引出输出电压，所述限流电路包括第一晶体管、所述开关电路包括第二晶体管、所述反馈电路包括第三晶体管；所述第一晶体管根据流经所述保护电路***的输出电流控制其状态，从而改变所述第二晶体管的控制电压；所述开关电路耦合至所述限流电路并且所述第二晶体管根据流经的所述输出电流形成电功耗；以及所述第三晶体管根据所述输出电压控制形成反馈电流，并且所述限流电路基于所述第一晶体管的极间压降根据所述反馈电流控制所述输出电流的大小。

在本申请的一些实施例中，可选地，所述限流电路还包括第一电阻和第二电阻，所述第一电阻串联至所述第一晶体管，并且所述第二电阻并联至该串联。

在本申请的一些实施例中，可选地，所述第一晶体管为三极管，且所述第一电阻串联所述第一晶体管的基极。

在本申请的一些实施例中，可选地，所述开关电路还包括第三电阻和第四电阻，所述第三电阻并联至所述第二晶体管，并且所述第四电阻串联至该并联。

在本申请的一些实施例中，可选地，所述第二晶体管为MOS管，且所述第三电阻并联至所述第二晶体管的栅极与源极。

在本申请的一些实施例中，可选地，所述第一晶体管的发射极经由所述第二电阻耦合至所述第二晶体管的源极，且所述第一晶体管的集电极耦合至所述第二晶体管的栅极。

在本申请的一些实施例中，可选地，所述反馈电路还包括第五电阻，所述第三晶体管经由所述第五电阻耦合至所述第一晶体管与所述第一电阻之间。

在本申请的一些实施例中，可选地，所述第三晶体管为三极管，且所述输出电压耦合至所述第三晶体管的基极。

在本申请的一些实施例中，可选地，所述第五电阻耦合至所述第三晶体管的发射极。

根据本申请的另一方面，提供一种电子设备，其包括如上文所述的任意一种保护电路***。

附图说明

从结合附图的以下详细说明中，将会使本申请的上述和其他目的及优点更加完整清楚，其中，相同或相似的要素采用相同的标号表示。

图1示出了根据本申请的一个实施例的保护电路***的示意图。

图2示出了根据本申请的一个实施例的保护电路***的示意图。

图3示出了根据本申请的一个实施例的保护电路***的实验情况。

图4示出了根据本申请的一个实施例的保护电路***的实验情况。

具体实施方式

出于简洁和说明性目的，本文主要参考其示范实施例来描述本申请的原理。但是，本领域技术人员将容易地认识到相同的原理可等效地应用于所有类型的保护电路***及包括其的电子设备，并且可以在其中实施这些相同或相似的原理，任何此类变化不背离本申请的真实精神和范围。

根据本申请的一方面，提供一种保护电路***。如图1所示，保护电路***10包括限流电路102、开关电路104和反馈电路106。保护电路***10用于根据输入电压提供对输出电压的保护，在负载正常工作的情况下保护电路***10不会存在较大分压，因而可以认为输出电压等于输入电压。保护电路***10用于检测输出的电流是否存在过流趋势（例如，因负载电路短路引起），若出现过流趋势则迅速动作降低对外的输出功率，将输出的电流降低到足够小（例如，预设的过流阈值或者之下），从而避免积热引发的次生灾害。

保护电路***10的限流电路102耦合至输入电压，例如，恒压源。需要说明的是，本发明的保护电路***运用在直流电压下，因而本发明上下文中记载的输入电压、输出电压均指代直流电压。具体而言，在一些示例中，可以例如将输入电压的正极性直接引入到限流电路，输入电压的负极性可以通过其他电路的结构引入到限流电路102。开关电路104引出输出电压，具体而言，在一些示例中，可以直接从开关电路104引出输出电压的正极性，而输出电压的负极性则可以直接从输入电压的负极性引出。

以上以示例形式描述了可以针对输入电压、输出电压的正极性进行操作，本申请的一些示例中“耦合至输入电压”和“引出输出电压”等都针对正极性说明保护电路***10的工作原理，而负极性则按照本领域的常规连接方式接入到电路中。在其他示例中，取决于保护电路***10（具体而言，指限流电路102、开关电路104、反馈电路106）中元器件的类型或者电路设计需要，还可能针对输入电压、输出电压的负极性进行操作，本发明的保护范围延及此等变形。

保护电路***10的限流电路102包括第一晶体管、开关电路104包括第二晶体管、反馈电路106包括第三晶体管（图1中未示出），在本发明的具体示例中，第一晶体管、第二晶体管、第三晶体管不一定具有相同的型号或者类型。此外，本发明中的第一、第二、第三等仅作形式上的名称的区分，对其后附随的词语不作技术上的限制，在其他示例中，第一晶体管、第二晶体管、第三晶体管中的部分或者全部可能具有相同的型号或者类型。本发明在此不限制晶体管的具体类型和型号，以其能够实现本发明上下文中描述的作用即可。

根据本发明上下文的描述可知，本发明中的晶体管是指可以受控工作的晶体管（排除二极管等），典型地，包括三个管脚。在一些示例中，晶体管可以为P-MOS管、N-MOS管、PNP型三极管或者NPN型三极管等。根据晶体管的形式不同，限流电路102、开关电路104、反馈电路106可能根据输入电压、输出电压的正极性进行控制，也可能根据输入电压、输出电压的负极性进行控制。

限流电路102的第一晶体管可以根据流经保护电路***10并最终流向负载的输出电流控制其状态，具体而言可以是控制第一晶体管导通与否。例如，若负载电路异常，输出电流可能会大于某个设定值或者达到设定值边界并具有进一步增大趋势，此时第一晶体管将受控导通，以此可以进一步实现诸如对开关电路104的第二晶体管的控制；在对负载的输出正常的情况下，输出电流不足以开启第一晶体管，此时将保持第一晶体管的断开状态。

限流电路102的第一晶体管的导通/断开状态将用于改变开关电路104的第二晶体管的控制电压，该控制电压将控制第二晶体管的状态（具体而言可以为其导通/断开状态），从而实现对保护电路***10的电流控制。受控制电压控制的极性在本申请中被称为受控（两）极，其间的PN结则被称为受控（两）极间的PN结。而晶体管的第三极可能接入到恒定或者近似恒定的电压点，因而在本申请中描述为不受控制电压影响。

例如，当输出电流达到预设的过流阈值时，第一晶体管将即时导通，此时第二晶体管的控制电压将由于第一晶体管的导通满足使其断开的条件（例如，控制电压在受控两极间等位）。若第二晶体管断开，输出电流也将趋近于零，则第一晶体管也将随之关断，此时第二晶体管的控制电压又将满足其导通的条件……。理论上，以上过程循环往复使得电路最终处于一个平衡状态，即第一晶体管将恰好导通，保护电路***10上的流经的输出电流将等于或者近似于预设的过流阈值。

如此，在出现过流趋势时，可以使得整个电路（包括保护电路***10及其他相连的电路）免受负载电路过流的影响。另外，当输出电流处于设定值之下时，电路正常工作，此时第一晶体管将处于断开状态、第二晶体管将处于导通状态。需要说明的是，为了分步骤说明本发明的原理，以上过程没有引入反馈电路106的功能。结合下文将详细描述的反馈电路106的作用，读者将更加清楚本发明的保护电路***10是如何工作的。

开关电路104耦合至限流电路102并且第二晶体管根据流经第二晶体管的输出电流形成电功耗，第二晶体管又可以称作功耗晶体管。当负载电路正常时，开关电路104上的压降较小且流经保护电路***10（开关电路104）并最终流向负载的输出电流也处于设计水平，那么开关电路104（具体而言，第二晶体管）的功率消耗可以忽略不计。当负载电路因负载阻抗过小导致过流趋势时，如果不考虑反馈电路106的作用，开关电路104将承担输入电压的大部分压降，即便流过第二晶体管的电流较小，第二晶体管上也将承担较大的功率。如此，功耗晶体管的耐功耗指标就会较高，在考虑设计冗余的情况下还会进一步提高要求，这对低成本的设计而言是得不偿失的。

需要说明的是，虽然以上内容仅就限流电路102、开关电路104的工作原理作了说明，但是在引入反馈电路106描述本发明的基本原理时，以上描述的原理应当视作对其基础性的说明。

在本发明中，反馈电路106的第三晶体管可以根据输出电压控制形成反馈电流，并且限流电路102基于第一晶体管的极间压降根据反馈电流控制进一步输出电流的大小。

在一些示例中，第三晶体管的受控两极中的一极可以引入（或者通过其他部件引入）到输入电压的正极性，另一极可以引入到输出电压的正极性。由于输入电压是恒定的，因而一个极性的控制电压是恒定或者近似恒定的，因而输出电压将作为第三晶体管的控制电压。在一些示例中，当输出电压越小时，第三晶体管所引起的反馈电流可以越大，限流电路102可以将输出电流控制为越小，以此成功实现根据对输出电压的监控来调整输出电流的大小。本申请中第一晶体管的极间压降至少包括第一晶体管中受输出电流控制的两极之间的PN结处于饱和导通时的压降，例如为0.65V。

例如，上文已经描述了限流电路102包括第一晶体管，在一些示例中，若第一晶体管为PNP型三极管，当其处于导通状态时其发射极与基极间的PN结上的压降是固定的。PN结上的压降可以由两部分组成，一部分由输出电流引起，另一部分由反馈电流引起。当反馈电流越大时，其对在PN结上的压降的贡献也将越大，相应地，由输出电流造成的压降的贡献将越小。在一些示例中，若压降是通过阻性元件构成的，根据欧姆定律，输出的电流也将随之减小。在其他示例中，第一晶体管还可能为其他类型的三极管，其极间的PN结上压降也可以用于实现对输出电流的控制。本申请在此也不限制如何构造第一晶体管的极间PN结上压降，以其能够同时纳入输出电流和反馈电流的贡献即可。

由于反馈电路106的引入，当输出出现例如短路造成的过流趋势时，电路10的输出电流将显著地小于不引入反馈电路106的情况。因此，第二晶体管的耐功耗指标可以显著下降，进而可以进一步降低电路成本。

在本申请的一些实施例中，如图2所示，基于图1对应的示例，保护电路***20根据电源201向负载210供电，保护电路***20包括限流电路102、开关电路104和反馈电路106。在保护电路***20中，限流电路102还具体包括了第一电阻203和第二电阻204，第一电阻203串联至第一晶体管202，并且第二电阻204并联至由第一电阻203与第一晶体管202构成的串联电路。由此，由第一电阻203和第二电阻204构成的阻性电路上的压降可以作为第一晶体管202两极间的控制电压。

在与第一晶体管202串联的第一电阻203上没有电流流过（或者几乎可以忽略不计）时，第二电阻204上的压降将可以单独控制第一晶体管202的导通/断开状态；换言之，第二电阻204上的流过的电流（输出电流）将可以控制第一晶体管202的导通/断开状态。在与第一晶体管202串联的第一电阻203上有电流流过时，第一电阻203和第二电阻204上的压降之和构成了第一晶体管202的控制电压。

在第一晶体管202导通后，连接到第一电阻203和第二电阻204的两极间的PN结上的压降可以保持恒定，此时第一电阻203和第二电阻204之上的压降之和与PN结上的压降相等（例如，约0.65V）。若第一电阻203上的压降增大，则第二电阻204上的压降将适应地随之减小，造成的结果是第二电阻204上的电流会减小。

在本申请的一些实施例中，第一晶体管为三极管，且第一电阻串联第一晶体管的基极。进一步参见图2，若第一晶体管202为PNP型三极管，第一电阻203连接至其基极，第二电阻204连接至其发射极。在第一晶体管202导通后，基极与发射极间的PN结上的压降可以保持恒定（例如，0.65V），此时第一电阻203和第二电阻204之上的压降之和与PN结上的压降相等（亦为0.65V）。若第一电阻203上的压降增大（例如，增加0.2V），则第二电阻204上的压降将随之减小（例如，减小0.2V），造成的结果是第二电阻204上的电流会减小（0.2V除以第二电阻204的阻值），因而流过第二电阻204的电流（输出电流）也将随之减小。此外，本领域技术人员在阅读本申请后也可以根据上述内容设置第一晶体管202为NPN型三极管的电路，这同样应当视为落入本发明的保护范围。

在本申请的一些实施例中，如图2所示，开关电路104还包括第三电阻206和第四电阻207，第三电阻206并联至第二晶体管205，并且第四电阻207串联至由第三电阻206与第二晶体管205构成的并联电路。在负载正常的情况下，第三电阻206和第四电阻207形成分压电路为第二晶体管205提供工作电压。

在本申请的一些实施例中，第二晶体管205为MOS管，且第三电阻206并联至第二晶体管205的栅极与源极。功率MOS管可以具有较佳的耐功耗指标，因而可以作为开关电路104中的功率晶体管。图2中示出了第二晶体管205为P-MOS管，第三电阻206和第四电阻207为第二晶体管205提供初始偏置电压，因此在输出电流正常的情况下，第二晶体管205将处于导通状态。

继续参见图2，在本申请的一些实施例中，第一晶体管202的发射极经由第二电阻204耦合至第二晶体管205的源极，且第一晶体管202的集电极耦合至第二晶体管205的栅极。由此，若第一晶体管202处于导通状态，则第二晶体管205的栅极与源极间的电压（控制电压）将被限制在一较低电压，因而第二晶体管205的输出电流将降低，并如上文描述的那样最终使得输出电流趋于平稳（达到预设的过流阈值）。以上连接耦合方式适用于图示的P-MOS管，此外，本领域技术人员在阅读本申请后也可以根据上述基本原理来设置第二晶体管205为N-MOS的电路，这同样应当视为落入本发明的保护范围。

参见图2，在本申请的一些实施例中，反馈电路106还包括第五电阻209，第三晶体管208经由第五电阻209耦合至第一晶体管202与第一电阻203之间。通过该设计，流过第五电阻209的电流将主要来自流过第一电阻203的电流，因而反馈电流（流过第五电阻209的电流）可以通过第一电阻203上的电流体现。

此外，当保护电路***20中的输出电流处于合理水平时，第三晶体管208的受控两极间的PN结两端电压（近似等位）不足以打开第三晶体管208。当保护电路***20中的输出电流由超过合理水平的趋势时，限流电路102、开关电路104将动作，此时受控两极间的PN结两端电压将可能满足打开第三晶体管208的条件。

根据上文描述，在第一晶体管202导通后，连接到电路的两极间的PN结上的压降可以保持恒定，此时第一电阻203和第二电阻204之上的压降之和与PN结上的压降相等。若反馈电流增大，则第一电阻203上的压降增大；进一步地，第二电阻204上的压降将随之减小，造成的结果是第二电阻204上的电流会减小，因而输出电流也将减小。

继续参见图2，在本申请的一些实施例中，第三晶体管208为三极管，且输出电压耦合至第三晶体管208的基极。具体而言，第三晶体管208可以例如为与第一晶体管202同型号或者同规格的晶体管。在一些示例中，输出电压的正极性耦合至第三晶体管208的基极，输出电压（输入电压）的负极性耦合至第三晶体管208的集电极。而第三晶体管208的发射极则可以如图所示经由其他电路部分耦合至输入电压的正极性。

继续参见图2，在本申请的一些实施例中，若第三晶体管208为PNP型三极管，第五电阻209耦合至第三晶体管208的发射极。本领域技术人员在阅读本申请后也可以根据上述内容设置第三晶体管208为NPN型三极管的电路，这同样应当视为落入本发明的保护范围。

需要说明的是，尽管图2中以第一晶体管202、第二晶体管205、第三晶体管208分别为PNP型三极管、P-MOS管、PNP型三极管为例说明了本发明的基本原理，但是本领域技术人员在阅读本申请后可以将本发明的原理应用到其他类型的晶体管，本发明的保护范围不受所列举的晶体管类型为限。

本发明中各个晶体管、电阻等的具体规格可以根据实际需要以及经验选取。例如，若预设的过流阈值为I_th，第一晶体管202的受控两极间的PN结上的压降为U_PN，那么第二电阻204的阻值可以选定为近似于U_PN/I_th的大小。再如，第三电阻206和第四电阻207可以选取100kΩ-500kΩ级别的电阻。

以上描述的保护电路***可以运用于例如输出电流在1.5A以下的电路或者设备中，图3和图4示出了根据本申请的一个实施例的保护电路***的实验结果。如图3所示，在负载正常的情况下，输出电压将保持基本等于输入电压的状态，输出电流可以根据负载情况（例如，纯线性负载的总阻值）在预设范围内变化。若负载出现异常，输出电流将有超过预设过流值的趋势，电路中的器件将受此触发并动作。如图3中斜线部分所示，电路特性将从图中右上折回（fold back）至左下，此时，输出电流、输出电压也将随之显著下降。继续参见图4，若输出电流正常则表明外部的负载正常，或者说外部的负载阻值处于合理水平，此时第二晶体管的功耗可以忽略不计。随着外部的负载阻值降低，若输出电流有超过合理水平的趋势，此时第二晶体管将充当功率消耗部件。直至外部的负载阻值达到特定值时，第二晶体管的功耗达到最高水平。此时，若外部的负载阻值继续降低，第二晶体管上的电流（输出电流）将会降低，因而若第二晶体管两端的压降视为基本不变（约等于输入电压），则第二晶体管上的功耗也会随之降低。

根据本申请的另一方面，提供一种电子设备，其包括如上文所述的任意一种保护电路***。诸如声光报警器等的电子设备可以包括本申请中记载的任意一种保护电路***，从而可以避免因为电子设备中的负载部分出现例如短路等故障导致的风险。该保护电路***可以集成在电子设备的变压器之中，以变压器输出的恒定低压作为该保护电路***的输入电压，并将保护电路***的输出电压引入到电子设备。该保护电路***也可以直接集成在电子设备中，以外部输入的恒定低压作为该保护电路***的输入电压，并将保护电路***的输出电压引入作为电子设备的工作能源。

以上仅为本申请的具体实施方式，但本申请的保护范围并不局限于此。本领域的技术人员可以根据本申请所披露的技术范围想到其他可行的变化或替换，此等变化或替换皆涵盖于本申请的保护范围之中。在不冲突的情况下，本申请的实施方式及实施方式中的特征还可以相互组合。本申请的保护范围以权利要求的记载为准。

Claims (10)

1.一种保护电路***，包括限流电路、开关电路和反馈电路，其中：

所述限流电路耦合至输入电压，所述开关电路引出输出电压，所述限流电路包括第一晶体管、所述开关电路包括第二晶体管、所述反馈电路包括第三晶体管；

所述第一晶体管根据流经所述保护电路***的输出电流控制其状态，从而改变所述第二晶体管的控制电压；

所述开关电路耦合至所述限流电路并且所述第二晶体管根据流经的所述输出电流形成电功耗；以及

所述第三晶体管根据所述输出电压控制形成反馈电流，并且所述限流电路基于所述第一晶体管的极间压降根据所述反馈电流控制所述输出电流的大小。

2.根据权利要求1所述的电路，所述限流电路还包括第一电阻和第二电阻，所述第一电阻串联至所述第一晶体管，并且所述第二电阻并联至该串联。

3.根据权利要求2所述的电路，所述第一晶体管为三极管，且所述第一电阻串联所述第一晶体管的基极。

4.根据权利要求3所述的电路，所述开关电路还包括第三电阻和第四电阻，所述第三电阻并联至所述第二晶体管，并且所述第四电阻串联至该并联。

5.根据权利要求4所述的电路，所述第二晶体管为MOS管，且所述第三电阻并联至所述第二晶体管的栅极与源极。

6.根据权利要求5所述的电路，所述第一晶体管的发射极经由所述第二电阻耦合至所述第二晶体管的源极，且所述第一晶体管的集电极耦合至所述第二晶体管的栅极。

7.根据权利要求2所述的电路，所述反馈电路还包括第五电阻，所述第三晶体管经由所述第五电阻耦合至所述第一晶体管与所述第一电阻之间。

8.根据权利要求7所述的电路，所述第三晶体管为三极管，且所述输出电压耦合至所述第三晶体管的基极。

9.根据权利要求8所述的电路，所述第五电阻耦合至所述第三晶体管的发射极。

10.一种电子设备，其包括如权利要求1-9中任一项所述的保护电路***。

Images