JP5356056B2 - 自動化装置の負論理出力の制御保護システム - Google Patents

Description

本発明は、産業用プログラマブル論理制御装置（ＰＬＣ、プログラマブル・ロジカル・コントローラとも言う）などの自動化装置の出力ライン、特に自動化装置からのデジタル制御信号にしたがって電気負荷を制御できる静的出力ラインの電子制御保護システムに関する。

プログラマブル制御装置は、特に工業、ビルや配電のプロセス制御において一つ以上のプロセスを制御および／または監視できる自動化装置である。プログラマブル制御装置は通常、中央処理部および複数の入力ラインと出力ラインを有する。プログラマブル論理制御装置がモジュール式組立品である場合、これらの入出力は、それぞれ例えば８、１６、３２本のラインを有する入出力モジュールに分けられる。

入力によって、特に検知器により、プロセスに関する情報を受け取ることができる。中央処理部はまず入力を監視して、出力を制御するためにアプリケーション・プログラム（またはユーザー・プログラム）を実行することによって、出力は電磁スイッチング装置の励起コイルなどのプリアクチュエータタイプの電気負荷を制御できる。

静的出力は、異常が生じた場合、出力を遮断できる電子保護システムによって過電流や短絡から保護される。一般的に遮断電流値は、規定の最大電流の約１．２５倍から、すなわち１００ｍＡの公称出力電流では１２５ｍＡから、５００ｍＡの公称出力電流では６２５ｍＡから遮断するように設定される。

ただし、場合によって、特に容量負荷形式のプリアクチュエータやフィラメント電球を制御する出力ラインの場合は、この遮断電流値では問題が生じることがある。つまり、例えばフィラメント電球の場合、電球の抵抗はフィラメントの温度によって大きく変化するので、電球を流れる電流もフィラメントの温度によって大きく変化する。フィラメントの温度が低いとき、例えば点灯時の周囲温度では、フィラメントの抵抗は低く、電球を流れる電流は非常に大きい。その後フィラメントの温度は急速に上昇してから安定するので、抵抗も急速に上昇して電流を低下させる。

したがって、起動時に電球を流れる可能性のあるサージ電流の初期値は公称電流の５倍（例えば公称電流１００ｍＡの出力が２４Ｖｄｃである場合は５００ｍＡ）に達することがあり、電球を流れる電流が公称電流まで安定化するには約１０ｍｓかかる。容量負荷の場合にも、起動時にこのような動作がみられる。このような場合、従来の出力ライン保護システム遮断してしまうことは明白である。

ＵＳ４，７５０，０７９文献にはすでに、負荷を制御するためのＭＯＳトランジスタ用の制御保護回路が記載されている。しかし、この回路は負荷を流れる電流を直接測定せず、負荷を流れる電圧を制限する装置も備えておらず、電流が所定の時間にわたって所定の閾値を越える場合にＭＯＳトランジスタを遮断できる遮断装置を備えていない。

米国特許第４，７５０，０７９号公報

したがって、本発明の目的は、この起動・安定化のフェーズにおいてトランジスタ形式の静的出力を、その出力を流れる電流の増加によって生じる強い電流から保護しながら不適切な遮断を避け、ひいては劣化や故障を避けることである。

本発明のその他の目的は、出力の起動時の初期サージ電流を吸収できるよう（トランジスタなどの）静的スイッチ装置を過剰に大きく設計することを避けるために、安定化中にサージ電流を制限することである。好ましくは、本発明は、例えば熱遮断器などの追加装置を必要とせずに、自律的に出力を制御および保護できる。

このため、本発明は、自動化装置（automation equipment）からの制御信号にしたがって電気負荷を制御するための自動化装置の出力ラインの制御保護システム（control and protection system）を記載する。当該システムは、負荷抵抗と、電気負荷が負荷抵抗と直列に給電される通電状態と遮断状態とを制御信号によってスイッチングできるＭＯＳスイッチングトランジスタとを有するスイッチ装置と、負荷抵抗の端子電圧を所定の最大値に制限する制限装置と、負荷抵抗を通る電流が所定の時間にわたって所定の閾値を越えるときに、スイッチングトランジスタを遮断状態にスイッチングできる出力ラインの遮断装置と、を備える。

一つの態様によれば、前記負荷抵抗は、スイッチングトランジスタのソースとマイナス電圧の端子との間に接続され、前記電気負荷は、スイッチングトランジスタのドレインとプラス電圧源との間に接続され、スイッチングトランジスタが遮断状態であるとき、電気負荷は制御されていない。

別の態様によれば、前記制限装置は、電圧降下素子を備え、その端子における所定の電圧降下によって負荷抵抗の端子電圧の最大値が制限されるように構成される。

別の態様によれば、前記遮断装置は、前記負荷抵抗の端子電圧と基準電圧とを比較できる比較モジュールと、入力が比較モジュールの出力に接続されるタイマーモジュールと、ゲートがタイマーモジュールの出力に接続されるＭＯＳの遮断トランジスタと、を備える。

第一実施形態によれば、前記電圧降下素子は、陰極がマイナス電圧端子側に配置される二つの直列のダイオードを備える。あるいは、前記電圧降下素子は、陰極がマイナス電圧端子側に配置されるツェナーダイオードを備える。

第二実施形態によれば、前記電圧降下素子は、ベースがスイッチングトランジスタのソースに接続され、エミッタがマイナス電圧端子に接続され、コレクタがスイッチングトランジスタのゲートに接続されるバイポーラトランジスタを備え、素子の端子での電圧降下は、前記バイポーラトランジスタのベース・エミッタ間の電圧によって設定されている。

また、本発明は、電気負荷を制御するために、中央処理部と、一つ以上の出力ラインとを備え、前記中央処理部は、前記出力ラインをスイッチングするための制御および／または監視プログラムを実行する間に制御信号を発生させることができる、上記のような制御保護システムを備える自動化装置にも関する。

また、別の特徴と利点については、例として図面に示す実施形態を参照する詳細な説明で明らかになる。

本発明による出力ラインの電子制御保護システムの第一実施形態の略図を示す。 本発明の第二実施形態の略図を示す。

図１および図２を参照すると、プログラマブル論理制御装置などの自動化装置の出力ラインからのデジタル制御信号Ｓに基づいて外部電気負荷Ｃを制御できる。制御信号Ｓは、例えばアプリケーション・プログラムの実行に従うプログラマブル論理制御装置の中央処理部によって発生する。電子制御保護システムは、この制御信号Ｓに基づいて出力の電子回路を制御し、負荷Ｃの過電流および／または短絡から出力の電子回路を保護する。

図１に示す第一実施形態において、電子制御保護システムは、制御信号Ｓを受信する制御装置４０と、電気負荷Ｃを制御できる静的スイッチ装置１０と、静的スイッチ装置１０を流れる電流を制限できる制限装置２０と、異常が生じた場合、静的スイッチ装置１０の制御を遮断できる遮断装置３０と、を備える。

スイッチ装置１０は、負荷抵抗Ｒ１０およびＮ型ＭＯＳＦＥＴスイッチングトランジスタＴ１０を備える。電気負荷Ｃは、２４Ｖｄｃのプリアクチュエータ電圧などのプラス電圧源とスイッチングトランジスタＴ１０のドレイン間に接続される。負荷抵抗Ｒ１０は、アースまたはゼロの電圧点、つまりゼロ電圧に相当するマイナス電圧端子ＮとスイッチングトランジスタＴ１０のソース間に接続される。このようにして、スイッチングトランジスタＴ１０が通電状態であると、負荷Ｃおよび負荷抵抗Ｒ１０はプラス電圧源とマイナス端子Ｎ間で直列に給電される。スイッチングトランジスタＴ１０が遮断状態の場合、負荷Ｃは給電されない。

制限装置２０は負荷抵抗Ｒ１０の端子電圧を所定の最大値に制限し、抵抗Ｒ１０を流れる電流を制限することによってスイッチングトランジスタＴ１０を流れる電流を制限するものである。制限装置２０は主にＮＰＮバイポーラトランジスタＴ２１、ＰＮＰバイポーラトランジスタＴ２２、電圧降下素子Ｅから構成される。

トランジスタＴ２２のエミッタはプラス電圧端子Ｐに接続される。トランジスタＴ２２のコレクタは抵抗Ｒ２３を介してマイナス端子Ｎに接続され、またスイッチングトランジスタＴ１０のゲートにも接続されている。トランジスタＴ２２のベースは、抵抗Ｒ２２を介してトランジスタＴ２１のコレクタに接続される。トランジスタＴ２１のエミッタは、スイッチングトランジスタＴ１０のソースに接続される。トランジスタＴ２１のベースは、制御装置４０の出力信号に接続される。トランジスタＴ２１のベースは点Ｍになり、点Ｍは電圧降下素子Ｅを介してマイナス電圧端子Ｎに接続される。点Ｍは、遮断装置３０で使用する電圧測定点に相当する。プラス端子Ｐとマイナス端子Ｎ間には例えば５Ｖｄｃの電圧Ｖがあって、電圧Ｖはプリアクチュエータの電圧（例えば２４ｖｄｃ）から発生される。

第一実施形態では、電圧降下素子Ｅは点Ｍとマイナス端子Ｎ間に直列に接続された二つのダイオードＤ２０およびＤ２１から構成される。ダイオードＤ２０およびＤ２１の陽極は点Ｍへ向かい、陰極はマイナス端子Ｎへ向かう。

遮断装置３０はＮ型ＭＯＳ遮断用トランジスタＴ３０を設け、そのドレインは点Ｍに接続され、ソースはマイナス端子Ｎに接続される。遮断装置３０はさらに、比較モジュール３１およびタイマーモジュール３２を備える。比較モジュール３１は、抵抗Ｒ３０を介して点Ｍに接続された第一入力および基準電圧Ｖ_refを受ける第二入力を有する。比較モジュール３１の出力はタイマーモジュール３２の入力に接続され、タイマーモジュール３２の出力はトランジスタＴ３０のゲートに接続される。このように、比較モジュール３１は点Ｍでの電圧（つまり、間接的には負荷抵抗Ｒ１０の端子電圧）と基準電圧Ｖ_refとを比較するものである。

また、制御装置４０は、Ｎ型ＭＯＳトランジスタＴ４０を備える。トランジスタＴ４０のゲートは制御信号Ｓに接続される。トランジスタＴ４０のソースは電子回路のマイナス端子Ｎに接続される。トランジスタＴ４０のドレインは、一方で抵抗Ｒ４１を介してＰＮＰのバイポーラトランジスタＴ４１に接続され、また他方で抵抗Ｒ４０を介してプラス端子Ｐに接続される。好ましくは、Ｒ４１のドロップ電流がごくわずかになるようにＲ４１の抵抗値は高いものとする。トランジスタＴ４１のエミッタはプラス端子Ｐに接続され、トランジスタＴ４１のコレクタは一方で抵抗Ｒ４３を介してマイナス端子Ｎに接続され、また他方で抵抗Ｒ４２を介して点Ｍに接続される。

制御保護システムの正常な動作は下記のようになる。

制御信号Ｓが０のときは、トランジスタＴ４０は遮断状態（オフ）である。トランジスタＴ４１のベースはＲ４１およびＲ４０を介してプラス端子Ｐに連結するのでトランジスタＴ４１もオフである。トランジスタＴ２１のベースはＲ４２およびＲ４３を介してマイナス端子Ｎに連結するので、トランジスタＴ２１もオフである。結果として、トランジスタＴ２２のベースは１の状態にあるので、Ｔ２２はオフになる。この場合、Ｔ１０のゲートはＲ２２を介して端子Ｎに連結するので、スイッチングトランジスタＴ１０はオフになり、負荷Ｃは制御されない。

制御信号Ｓが１のとき、トランジスタＴ４０は通電（オン）する。トランジスタＴ４１のベースはＲ４１を介して端子Ｎに連結するので、トランジスタＴ４１もオンになる。トランジスタＴ２１のベースはＲ４２を介してプラス端子Ｐに連結するので、トランジスタＴ２１はオンになる。結果として、トランジスタＴ２２のベースはＲ２１およびＲ１０を介して端子Ｎに連結するので、Ｔ２２はオンになる。この場合、Ｔ１０のゲートはプラス端子Ｐに連結するので、スイッチングトランジスタＴ１０はオンになり、負荷Ｃは制御される。

素子Ｅの端子での電圧降下Ｖ_Eは、Ｖ_E＝Ｖ_R10＋Ｖ_BET21となり、ここでＶ_R10は抵抗Ｒ１０の端子電圧を示し、Ｖ_BET21はトランジスタＴ２１のベース・エミッタ電圧を示す。本発明によれば、電圧降下素子Ｅは、出力が制御されるとき（負荷Ｃが供給されるとき）電圧Ｖ_R10を常に最大値Ｖ_R10max以下に制限できるように、一定の安定した電圧降下Ｖ_Eを得られるよう選択される。ここで、トランジスタＴ２１がオンで飽和されているとき、すなわち出力が制御されているときは、Ｔ２１のベースとエミッタ間の電圧降下Ｖ_BET21は一定であって、約０．６Ｖになる。

図１の実施形態では、素子Ｅは二つのダイオードＤ２０およびＤ２１から構成され、それぞれのダイオードは一定の約０．６Ｖの電圧降下Ｖ_D20およびＶ_D21を得るが、これはこのタイプのコンポーネントとしては一般的な電圧降下値である。したがって、素子Ｅの端子での電圧降下Ｖ_Eは設定された値であって、Ｖ_D20＋Ｖ_D21に等しい。したがって、電圧Ｖ_R10の制限は、Ｖ_R10max＝Ｖ_E−Ｖ_BET21＝Ｖ_D20＋Ｖ_D21−０．６Ｖ０＝Ｖ_D20＝０．６Ｖになる。

負荷抵抗Ｒ１０を流れる最大電流は、Ｉ_R10max＝Ｖ_R10max／Ｒ１０＝Ｖ_D20／Ｒ１０になる。

Ｖ_D20およびＲ１０は固定値なので、Ｒ１０を通る電流Ｉ_R10はある程度の時間にわたって制限でき、短絡時にもスイッチングトランジスタＴ１０を通る電流を制限できる。したがって、トランジスタＴ１０を過剰に大きく設計しなくてもよいので、熱分散の面や出力ラインをプログラマブル論理制御装置の入出力モジュールに設置できるという面で大きな利点があり、一つのモジュールに、例えば３２本の出力ラインを設け、各ラインが本発明による電子制御保護システムを備えることができる。

つまり、負荷Ｃが短絡すると、プラス電圧が２４Ｖｄｃである場合は、トランジスタＴ１０のソースとドレイン間の電圧Ｖ_DST10は実質的にＶ_DST10＝２４-Ｖ_R10maxになる。したがって、トランジスタＴ１０はタイマー時間にわたって下記の電流Ｐ_maxに耐える必要がある。Ｐ_max＝Ｖ_DST10＊Ｉ_R10max、すなわち：Ｐ_max＝（２４-Ｖ_R10max）＊Ｖ_D20／Ｒ１０。

出力ラインが短絡せずに正常に機能する場合は、点ＭはＶ_M1の電位であり、これはＶ_M1＝Ｖ_BET21＋Ｖ_R10となるが、負荷Ｃによって消費される電流は正常電流なので、Ｖ_R10は低い値となる。これに対して、出力が短絡しているときは、点ＭはＶ_M2であり、Ｖ_M2＝Ｖ_BET21＋Ｖ_R10maxとなり、Ｖ_R10max＝Ｖ_D20＝０．６Ｖである。

点Ｍは抵抗Ｒ３０を介して、比較モジュール３１の第一入力に接続される。抵抗Ｒ３０の抵抗値は非常に低く、比較器３１の入力でのインピーダンスが非常に高いので、抵抗Ｒ３０を考慮に入れる必要はない。基準電圧Ｖ_refは比較器３１の第二入力に印加される。この基準値電圧Ｖ_refは、比較モジュール３１が出力での短絡を検知できるように、Ｖ_M1とＶ_M2の間で選択される。したがって、正常動作中、Ｖ_M1値は基準電圧Ｖ_refを下回るので、比較器の出力はゼロとなる。短絡した場合は、Ｖ_M2値がＶ_refを超えるので、比較器の出力は１となる。遮断閾値の精度を向上させ、温度の影響を受けないようにするため、好ましくは基準電圧Ｖ_refはトランジスタＴ２１と対になった他のバイポーラトランジスタのベース・エミッタ電圧によって得る。このように、比較モジュール３１によって負荷抵抗Ｒ１０の端子電圧と基準電圧Ｖ_refとを比較できる。

出力が１のとき、タイマーモジュール３２は比較モジュール３１の出力によって起動するが、タイマーモジュール３２の時間は例えば約１０ｍｓに設定し、ある出力を起動させる際に生じ得る一時的な短絡を許可するようにする。当該時間経過後も短絡がまだ続く場合、タイマーモジュール３２はスイッチングを行い、トランジスタＴ３０のゲートを制御して、点Ｍをマイナス端子Ｎに直接接続させる。このとき、Ｔ２１のベースはマイナス端子Ｎに連結し、その結果トランジスタＴ２１をオフにするのでトランジスタＴ１０はオフ状態となる。負荷Ｃはもはや制御されなくなる。

したがって、過電流または短絡時に負荷抵抗Ｒ１０の端子での電圧が基準電圧Ｖ_refで設定した閾値を越える場合、制御保護システムはタイマーモジュール３２で設定された一定時間経過後、出力を遮断できる。また、前記システムは、設定された時間にわたり、スイッチングトランジスタＴ１０および負荷抵抗Ｒ１０を流れる電流を素子Ｅの電圧降下に基づいて算出した最大電流Ｉ_R10maxに制限できる。

また、素子Ｅの二つのダイオードＤ２０およびＤ２１の代わりに一つのツェナーダイオードを使用することもできる。その陰極は端子Ｎ側に配置し、この場合のツェナーダイオードの電圧降下は例えば約１．３Ｖであるが、ツェナーダイオードで得られる電圧降下の精度は劣る。

図２は、本発明の第二実施形態を示す。この第二実施形態において、電子制御保護システムは、制御信号Ｓを受信する制御装置４０’と、電気負荷Ｃを制御できる静的スイッチ装置１０と、静的スイッチ装置１０を流れる電流を制限できる制限装置２０’と、異常が生じた場合、静的スイッチ装置１０の制御を遮断できる遮断装置３０’と、を備える。スイッチ装置１０は図１のものと同一である。

制限装置２０’は、負荷抵抗Ｒ１０の端子電圧を所定の最大値に制限して、抵抗Ｒ１０を流れる電流を制限することによってスイッチングトランジスタＴ１０を流れる電流を制限するものである。制限装置２０’は主にＮＰＮバイポーラトランジスタＴ２５および電圧降下素子Ｅ’から構成される。

トランジスタＴ２５のエミッタは、マイナス電圧端子Ｎに接続される。トランジスタＴ２５のコレクタは、スイッチングトランジスタＴ１０のゲートに接続される。トランジスタＴ２５のベースは、抵抗Ｒ２５を介して測定点Ｍ’に接続される。また点Ｍ’は、非常に高い抵抗値の抵抗Ｒ２６を介してトランジスタＴ１０のソースにも接続される。点Ｍ’は、遮断装置３０で使用する電圧測定点に相当する。トランジスタＴ１０のゲートは、制御装置４０’の出力信号に接続される。

図２の実施形態では、電圧降下素子Ｅ’はトランジスタＴ２５と背中合わせに設置されたＮＰＮバイポーラトランジスタＴ２０から構成される。したがって、トランジスタＴ２０のエミッタはトランジスタＴ２５のエミッタに接続され、また同様にトランジスタＴ２０のコレクタはトランジスタＴ２５のコレクタに接続されている。トランジスタＴ２０のベースはトランジスタＴ１０のソースに接続されている。したがって、素子Ｅ’のトランジスタＴ２０のベース・エミッタ間の電圧降下Ｖ_E'はＶ_E'＝Ｖ_R10になる。

遮断装置３０’はＰ型ＭＯＳ遮断用トランジスタＴ３０’を設け、そのドレインは点Ｍ’に接続され、ソースはプラス端子Ｐに接続される。遮断装置３０’はさらに、比較モジュール３１およびタイマーモジュール３２を備える。比較モジュール３１は抵抗Ｒ３０を介して点Ｍ’に接続された高インピーダンスの第一入力および基準電圧Ｖ_refを受ける第二入力を有する。比較モジュール３１の出力はタイマーモジュール３２の入力に接続され、タイマーモジュール３２の出力はトランジスタＴ３０’のゲートに接続されている。このように、比較モジュール３１は点Ｍ’での電圧と基準電圧Ｖ_refとを比較するものである。

また、制御装置４０’はＮ型ＭＯＳトランジスタＴ４０を備える。トランジスタＴ４０のゲートは制御信号Ｓに接続される。トランジスタＴ４０のソースはマイナス端子Ｎに接続される。トランジスタＴ４０のドレインは、一方で抵抗Ｒ４１を介してＮＰＮのバイポーラトランジスタＴ４５のベースに接続され、また他方で抵抗Ｒ４０を介してプラス端子Ｐに接続される。Ｒ４１のドロップ電流がごくわずかになるようにＲ４１の抵抗値は非常に高いものとする。トランジスタＴ４５のエミッタは、マイナス端子Ｎに接続される。トランジスタＴ４５のコレクタは、一方で抵抗Ｒ４５を介してプラス端子Ｐに接続され、他方で抵抗Ｒ４６を介してトランジスタＴ１０のゲートに接続される。

制御保護システムの正常な動作は下記のようになる。

制御信号Ｓが０のときは、トランジスタＴ４０は遮断状態（オフ）である。トランジスタＴ４５のベースはＲ４１およびＲ４０を介してプラス端子Ｐに連結するのでトランジスタＴ４１もオンである。この場合、Ｔ１０のゲートはＲ４６を介してマイナス端子Ｎに連結するので、スイッチングトランジスタＴ１０はオフになり、負荷Ｃは制御されない。

制御信号Ｓが１のとき、トランジスタＴ４０は通電（オン）する。トランジスタＴ４５のベースはＲ４１を介して端子Ｎに連結するので、トランジスタＴ４５はオフになる。この場合、トランジスタＴ１０のゲートはＲ４５およびＲ４６を介してプラス端子Ｐに連結するので、スイッチングトランジスタＴ１０はオンになり、負荷Ｃは制御される。

抵抗Ｒ１０の端子での最大電圧Ｖ_R10maxは、例えば約０．６Ｖの固定値であるトランジスタＴ２０のベース・エミッタ電圧Ｖ_BET20によって制限される。したがって、電圧Ｖ_R10の制限は、Ｖ_R10max＝Ｖ_BET20＝０．６Ｖとなる。

したがって、負荷抵抗Ｒ１０を流れる最大電流は、Ｉ_R10max＝Ｖ_R10max／Ｒ１０＝Ｖ_BET20／Ｒ１０になり、Ｖ_BET20およびＲ１０は予め設定されている。このように、第一実施形態と同様に、Ｒ１０を通る電流Ｉ_R10をある程度の時間にわたり制限できるので、短絡時にもスイッチングトランジスタＴ１０を通る電流を制限できる。

一例として、５００ｍＡの公称電流で２４Ｖｄｃの電圧源によって給電される出力の場合は、電流Ｉ_R10maxが１．８Ａになるように、抵抗Ｒ１０を０．３３Ω（０Ｒ３３）にすればよい。１００ｍＡの出力の場合は、抵抗Ｒ１０を２．２ＲΩにすればよい。

点Ｍ’の電位はＶ_M'＝Ｖ_R10＋Ｖ_R26になる。実際には、Ｒ２６はＲ１０の端子電圧を伝達するためのものであるので抵抗値が高く、トランジスタＴ３０’がオンになるときには、抵抗Ｒ１０で電流を発生させなくてもよいので、その端子での電圧は無視してよい。負荷Ｃが短絡せずに正常に機能する場合は、点Ｍ’の電位はＶ_M'1＝Ｖ_R10になるが、負荷によって消費される電流は公称電流であるので、Ｖ_R10は比較的低い値である。これに対して、出力が短絡しているときは、点Ｍ’はＶ_M'2＝Ｖ_R10maxになり、Ｖ_R10max＝Ｖ_BET20＝０．６Ｖである。

このように、第一実施形態と同様に、比較モジュール３１によって負荷抵抗Ｒ１０の端子電圧（点Ｍ’は比較器３１の第一入力に接続）と比較器３１の第二入力に印加される基準電圧Ｖ_refとを比較できる。この基準値電圧Ｖ_refは、比較モジュール３１が出力での短絡を検知できるように、Ｖ_M'1とＶ_M'2の間で選択される。したがって、正常動作中は、Ｖ_M'1値は基準電圧Ｖ_refを下回り、比較器の出力はゼロとなる。短絡時は、Ｖ_M'2値はＶ_refを超え、比較器の出力は１となる。

このとき、タイマーモジュール３２は比較モジュール３１の出力によって起動するが、タイマーモジュール３２の時間は例えば約１０ｍｓに設定され、ある出力を起動する際に生じ得る一時的な短絡を許可するようにする。当該タイマー時間経過後も短絡がまだ続く場合、タイマーモジュール３２はスイッチングを行い、トランジスタＴ３０’のゲートを制御して、点Ｍ’がプラス端子Ｐと直接接続するようにする。トランジスタＴ２５のベースはプラス端子Ｐに接続されるので、トランジスタＴ２５はオンになる。結果として、スイッチングトランジスタＴ１０のゲートがマイナス端子Ｎに連結するので、スイッチングトランジスタＴ１０がオフになる。このとき、負荷Ｃは制御されなくなる。

したがって、過電流または短絡時、保護システムは、負荷抵抗Ｒ１０の端子での電圧が基準電圧Ｖ_refで設定した閾値を越えるとき、タイマーモジュール３２で設定された時間経過後、出力を遮断できる。また、設定された時間にわたり、前記保護システムは、スイッチングトランジスタＴ１０および負荷抵抗Ｒ１０を流れる電流を、素子Ｅ’の電圧降下に基づいて算出した最大電流Ｉ_R10maxに制限できる。

好ましくは、上記のような出力ラインの制御保護システムは一つの集積回路に組み込むことができる。また、入出力モジュールの複数の出力ラインの制御保護システムは一つの集積回路に組み込むことができる。

１０ スイッチ装置
２０、２０’ 制限装置
３０、３０’ 遮断装置
４０、４０’ 制御装置

Claims (7)

1. 自動化装置からの制御信号Ｓにしたがって電気負荷Ｃを制御可能な、前記自動化装置の出力ラインの制御保護システムであって、前記システムは、負荷抵抗Ｒ１０と、前記負荷Ｃが前記負荷抵抗Ｒ１０と直列に給電される通電状態と遮断状態とを前記制御信号Ｓによってスイッチング可能なＭＯＳスイッチングトランジスタＴ１０と、を有するスイッチ装置１０を備え、前記負荷抵抗Ｒ１０は、前記スイッチングトランジスタＴ１０のソースとマイナス電圧端子Ｎとの間に接続されている、制御保護システムにおいて、
   前記システムは、
   前記ＭＯＳスイッチングトランジスタＴ１０のソースに接続され、前記負荷抵抗Ｒ１０の端子電圧を所定の最大値Ｖ_R10maxに制限する制限装置２０と、
   前記負荷抵抗Ｒ１０の端子電圧と基準値電圧Ｖ_refとを比較可能な比較モジュール３１を有し、所定の時間にわたって前記負荷抵抗Ｒ１０を通る電流が所定の閾値を越えるときに、前記スイッチングトランジスタＴ１０を遮断状態にスイッチング可能な、前記出力ラインの遮断装置３０、３０’とを備え、
   前記制限装置２０は、前記負荷抵抗Ｒ１０の端子電圧の最大値Ｖ _R10max が、前記負荷抵抗Ｒ１０の端子における所定の電圧降下によって制限されるように構成された電圧降下素子Ｅを備え、
   前記制限装置２０は、エミッタが前記スイッチングトランジスタＴ１０のソースに接続されたバイポーラトランジスタＴ２１を備え、前記電圧降下素子Ｅは、前記マイナス電圧端子Ｎと前記バイポーラトランジスタＴ２１のベースとの間に接続されている、
   ことを特徴とするシステム。
2. 前記電気負荷Ｃは、前記スイッチングトランジスタＴ１０のドレインとプラス電圧源との間に接続され、前記スイッチングトランジスタＴ１０が遮断状態であるときは、前記負荷Ｃが制御されないことを特徴とする請求項１に記載の制御保護システム。
3. 前記遮断装置３０、３０’は、入力が前記比較モジュール３１の出力に接続されたタイマーモジュール３２と、ゲートが前記タイマーモジュール３２の出力に接続されたＭＯＳ遮断用トランジスタＴ３０、Ｔ３０’と、を備えることを特徴とする請求項１に記載の制御保護システム。
4. 前記電圧降下素子Ｅは、陰極が前記マイナス電圧端子Ｎ側に配置された二つの直列のダイオードＤ２０、Ｄ２１を備えることを特徴とする請求項１に記載の制御保護システム。
5. 前記電圧降下素子Ｅは、陰極が前記マイナス電圧端子Ｎ側に配置されたツェナーダイオードを備えることを特徴とする請求項１に記載の制御保護システム。
6. 前記遮断用トランジスタＴ３０のドレインは、前記バイポーラトランジスタＴ２１のベースに接続されており、前記遮断用トランジスタＴ３０のソースは、前記マイナス端子Ｎに接続されていることを特徴とする請求項３に記載の制御保護システム。
7. 中央処理部と、電気負荷Ｃを制御可能な少なくとも一つの出力ラインと、を備える自動化装置であって、前記中央処理部は、前記出力ラインをスイッチングするための制御および／または監視のプログラムを実行する間に制御信号Ｓを発生可能な、自動化装置において、請求項１から６のいずれか一項に記載の制御保護システムを備えることを特徴とする自動化装置。

Images