CN114420760B - 横向双扩散场效应晶体管、制作方法、芯片及电路 - Google Patents

横向双扩散场效应晶体管、制作方法、芯片及电路 Download PDF

Info

Publication number
CN114420760B
CN114420760B CN202210311019.2A CN202210311019A CN114420760B CN 114420760 B CN114420760 B CN 114420760B CN 202210311019 A CN202210311019 A CN 202210311019A CN 114420760 B CN114420760 B CN 114420760B
Authority
CN
China
Prior art keywords
region
body region
well region
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210311019.2A
Other languages
English (en)
Other versions
CN114420760A (zh
Inventor
余山
赵东艳
王于波
陈燕宁
付振
刘芳
王凯
吴波
邓永峰
刘倩倩
郁文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Original Assignee
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Smartchip Microelectronics Technology Co Ltd, Beijing Core Kejian Technology Co Ltd filed Critical Beijing Smartchip Microelectronics Technology Co Ltd
Priority to CN202210311019.2A priority Critical patent/CN114420760B/zh
Publication of CN114420760A publication Critical patent/CN114420760A/zh
Application granted granted Critical
Publication of CN114420760B publication Critical patent/CN114420760B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路。晶体管包括：衬底；第一阱区，形成于衬底内，具有第一导电类型；第二阱区，形成于第一阱区两侧，具有第二导电类型；体区，体区一部分形成于第一阱区内，另一部分突出于第一阱区的上表面，体区具有第一导电类型；漂移区，形成于体区的两侧，包括靠近体区的第一台阶和远离体区的第二台阶，第一台阶的上表面突出于第一阱区的表面，第二台阶的上表面与第一阱区的表面齐平，漂移区具有第二导电类型；源极，形成于体区的上表面；漏极，形成于第二台阶的上表面；栅极，形成于体区和第一台阶的上表面。通过本发明提供的晶体管能够增加耗尽区的面积，分担部分的表面电场，提高击穿电压。

Description

横向双扩散场效应晶体管、制作方法、芯片及电路
技术领域
本发明涉及半导体技术领域，具体地，涉及一种横向双扩散场效应晶体管制作方法、一种横向双扩散场效应晶体管、一种芯片和一种电路。
背景技术
横向双扩散场效应晶体管（Lateral Double-Diffused MOSFET，LDMOS）作为一种横向功率器件，其电极均位于器件表面，易于通过内部连接实现与低压信号电路以及其它器件的单片集成，同时又具有耐压高、增益大、线性度好、效率高、宽带匹配性能好等优点，如今已被广泛应用于功率集成电路中，尤其是低功耗和高频电路。
现有技术中，为了缩小芯片尺寸，横向双扩散场效应晶体管的尺寸做的越来越小，带来的结果就是晶体管的击穿电压减小。
发明内容
针对现有技术中横向双扩散场效应晶体管的击穿电压小的技术问题，本发明提供了一种横向双扩散场效应晶体管制作方法、一种横向双扩散场效应晶体管、一种芯片和一种电路，采用该方法制备出的横向双扩散场效应晶体管能够增加耗尽区的面积，承担一部分电场，降低表面电场，提高击穿电压。
为实现上述目的，本发明第一方面提供一种横向双扩散场效应晶体管，该横向双扩散场效应晶体管包括：衬底；第一阱区，形成于所述衬底内，所述第一阱区具有第一导电类型；第二阱区，形成于所述第一阱区两侧，所述第二阱区具有与所述第一导电类型不同的第二导电类型；体区，所述体区一部分形成于所述第一阱区内，另一部分突出于所述第一阱区的上表面，所述体区具有第一导电类型；漂移区，形成于所述体区的两侧，包括靠近所述体区的第一台阶和远离所述体区的第二台阶，所述第一台阶的上表面突出于所述第一阱区的表面，所述第二台阶的上表面与所述第一阱区的表面齐平，所述漂移区具有第二导电类型；源极，形成于所述体区的上表面；漏极，形成于所述第二台阶的上表面；栅极，形成于所述体区和所述第一台阶的上表面。
进一步地，所述第一台阶靠近所述第二台阶的侧壁形成有氧化介质层；所述栅极的多晶硅覆盖在所述氧化介质层和所述栅极的氧化层的表面。
进一步地，所述第二台阶远离所述体区的一侧形成有硅局部氧化隔离。
进一步地，所述衬底内形成有埋层。
进一步地，所述第二阱区内形成有保护环。
进一步地，所述氧化介质层的高度介于8000埃-12000埃；所述氧化介质层的厚度介于1500埃-2000埃。
本发明第二方面提供一种横向双扩散场效应晶体管制作方法，所述横向双扩散场效应晶体管制作方法包括：形成衬底；在所述衬底内形成第一阱区和第二阱区，其中，所述第一阱区具有第一导电类型，所述第二阱区具有与所述第一导电类型不同的第二导电类型；所述第一阱区范围内形成体区，所述体区一部分形成于所述第一阱区内，另一部分突出于所述第一阱区的上表面；在所述体区两侧形成漂移区，所述漂移区包括靠近所述体区的第一台阶和远离所述体区的第二台阶，所述第一台阶的上表面突出于所述第一阱区的表面，所述第二台阶的上表面与所述第一阱区的表面齐平，所述漂移区具有第二导电类型；在所述体区和所述第一台阶的上表面形成栅极；在所述第二台阶的上表面形成漏极；在所述体区的上表面形成源极。
进一步地，所述在所述体区两侧形成漂移区，包括：在所述体区两侧进行离子注入形成初始漂移区；利用刻蚀工艺对所述初始漂移区的远离所述体区的一侧、所述第一阱区的远离所述体区的一侧和所述第二阱区的远离所述体区的一侧进行部分刻蚀。
进一步地，所述方法还包括：在形成所述漂移区之后，将所述第一台阶靠近所述第二台阶的侧壁作为氧化隔离侧墙，在所述氧化隔离侧墙上形成氧化介质层。
进一步地，所述将所述第一台阶靠近所述第二台阶的侧壁作为氧化隔离侧墙，在所述氧化隔离侧墙上形成氧化介质层，包括：利用化学气相沉积在形成所述漂移区后的横向双扩散场效应晶体管表面形成一层二氧化硅；利用刻蚀工艺去除所述氧化隔离侧墙以外的二氧化硅。
本发明第三方面提供一种芯片，该芯片包括上文所述的横向双扩散场效应晶体管。
本发明第四方面提供一种电路，该电路包括上文所述的横向双扩散场效应晶体管。
通过本发明提供的技术方案，本发明至少具有如下技术效果：
本发明的横向双扩散场效应晶体管包括一衬底，衬底内形成有第一阱区和第二阱区，体区和漂移区均形成在第一阱区内，漂移区位于体区的两侧。体区的一部分形成于第一阱区内，另一部分突出于第一阱区的上表面，具有第一导电类型。漂移区位于体区两侧，包括靠近体区的第一台阶和远离体区的第二台阶，第一台阶的上表面突出于第一阱区的表面，第二台阶的上表面与第一阱区的表面齐平，漂移区具有第二导电类型。源极形成于体区的上表面，漏极形成于第二台阶的上表面，栅极形成于体区和第一台阶的上表面。本发明提供的横向双扩散场效应晶体管的源极和漏极不在同一平面上，增加了耗尽区的面积，能够分担部分的表面电场，提高击穿电压。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的第一阱区与第二阱区的剖面图；
图2为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的体区和漂移区的剖面图；
图3为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的硅局部氧化隔离和氧化介质层的剖面图；
图4为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的横向双扩散场效应晶体管的剖面图；
图5为本发明实施例提供的横向双扩散场效应晶体管制作方法的流程图。
附图标记说明
1-硅衬底；2-埋层；3-外延层；4-第一阱区；5-第二阱区；6-体区；7-漂移区；8-硅局部氧化隔离；9-氧化介质层；10-源极；11-漏极；12-栅极；13-保护环。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明中，在未作相反说明的情况下，使用的方位词如“上、下、顶、底”通常是针对附图所示的方向而言的或者是针对竖直、垂直或重力方向上而言的各部件相互位置关系描述用词。
下面将参考附图并结合实施例来详细说明本发明。
请参考图4，本发明实施例提供一种横向双扩散场效应晶体管，该横向双扩散场效应晶体管包括：衬底；第一阱区4，形成于所述衬底内，所述第一阱区4具有第一导电类型；第二阱区5，形成于所述第一阱区4两侧，所述第二阱区5具有与所述第一导电类型不同的第二导电类型；体区6，所述体区6一部分形成于所述第一阱区4内，另一部分突出于所述第一阱区4的上表面，所述体区6具有第一导电类型；漂移区7，形成于所述体区6的两侧，包括靠近所述体区6的第一台阶和远离所述体区6的第二台阶，所述第一台阶的上表面突出于所述第一阱区4的表面，所述第二台阶的上表面与所述第一阱区4的表面齐平，所述漂移区7具有第二导电类型；源极10，形成于所述体区6的上表面；漏极11，形成于所述第二台阶的上表面；栅极12，形成于所述体区6和所述第一台阶的上表面。
具体地，本发明实施方式中，横向双扩散场效应晶体管包括一衬底，衬底为硅衬底、硅锗衬底、绝缘体上硅衬底、绝缘体上锗衬底其中的一种。在本实施例中，衬底为硅衬底。本领域的技术人员可以根据待形成的半导体器件性能选择衬底的类型，因此衬底的类型不应过分限制本发明的保护范围。
衬底内形成有第一阱区4和第二阱区5，第二阱区5形成于第一阱区4两侧，第一阱区4具有第一导电类型，第二阱区5具有与第一导电类型不同的第二导电类型。体区6和漂移区7均形成在第一阱区4内，体区6具有第一导电类型，体区6的一部分形成于第一阱区4内，另一部分突出于第一阱区4的上表面。漂移区7位于体区6的两侧，包括靠近体区6的第一台阶和远离体区6的第二台阶，第一台阶的上表面突出于第一阱区4的表面，第二台阶5的上表面与第一阱区4的表面齐平，漂移区7具有第二导电类型。源极10形成于体区6的上表面，漏极11形成于第二台阶的上表面，栅极12形成于体区6和第一台阶的上表面。
通过本发明提供的横向双扩散场效应晶体管，将源极10和漏极11设置在不同的平面上，增加了耗尽区的面积，能够分担部分的表面电场，提高击穿电压。
进一步地，所述第一台阶靠近所述第二台阶的侧壁形成有氧化介质层9；所述栅极12的多晶硅覆盖在所述氧化介质层9和所述栅极12的氧化层的表面。
进一步地，所述氧化介质层9的高度介于8000埃-12000埃；所述氧化介质层9的厚度介于1500埃-2000埃。
具体地，本发明实施方式中，利用第一台阶和第二台阶之间的侧壁，将侧壁作为氧化隔离侧墙，在氧化隔离侧墙上形成氧化介质层9，氧化介质层9能够降低漏极11表面的电场，避免漏极11击穿。栅极12的多晶硅覆盖在氧化介质层9和栅极12的氧化层的表面，同样可以降低漏极表面电场。氧化介质层9的高度介于10000埃-40000埃，厚度介于1500埃-2000埃，如果氧化介质层9过厚，栅极12的多晶硅无法将氧化介质层9完全覆盖住，如果氧化介质层9过薄，则对于漏极11表面电场的降低效果较弱。
进一步地，所述第二台阶远离所述体区6的一侧形成有硅局部氧化隔离8。
具体地，本发明实施方式中，在第二台阶远离体区6的一侧形成有硅局部氧化隔离8（Local Oxidation of Silicon ，LOCOS），硅局部氧化隔离8能够起到良好的隔离作用，降低结电容，同时改善闩锁效应和寄生NMOS。
进一步地，所述衬底内形成有埋层2。
具体地，本发明实施方式中，衬底内形成有埋层2，埋层2能够起到隔离作用，同时还能够降低横向双扩散场效应晶体管的导通电阻，
进一步地，所述第二阱区5内形成有保护环13。
具体地，本发明实施方式中，第二阱区5内形成有保护环13，该保护环13能够对横向双扩散场效应晶体管进行电压保护。
请参考图1-图5，本发明第二方面提供一种横向双扩散场效应晶体管制作方法，所述横向双扩散场效应晶体管制作方法包括：S101：形成衬底；S102：在所述衬底内形成第一阱区4和第二阱区5，其中，所述第一阱区4具有第一导电类型，所述第二阱区5具有与所述第一导电类型不同的第二导电类型；S103：所述第一阱区4范围内形成体区6，所述体区6一部分形成于所述第一阱区4内，另一部分突出于所述第一阱区4的上表面；S104：在所述体区6两侧形成漂移区7，所述漂移区7包括靠近所述体区6的第一台阶和远离所述体区6的第二台阶，所述第一台阶的上表面突出于所述第一阱区4的表面，所述第二台阶的上表面与所述第一阱区4的表面齐平，所述漂移区7具有第二导电类型；S105：在所述体区6和所述第一台阶的上表面形成栅极12；S106：在所述第二台阶的上表面形成漏极11；S107：在所述体区6的上表面形成源极10。
首先执行步骤S101：形成衬底。
具体地，本发明实施方式中，提供的横向双扩散场效应晶体管即能为N型横向双扩散场效应晶体管，也能为P型横向双扩散场效应晶体管。当该横向双扩散场效应晶体管为N型横向双扩散场效应晶体管时，第一掺杂类型为P型，第二掺杂类型为N型；当该横向双扩散场效应晶体管为P型横向双扩散场效应晶体管时，第一掺杂类型为N型，第二掺杂类型为P型，本发明对此不作限制，下文本实施例中仅以N型横向双扩散场效应晶体管为例进行说明。本发明实施方式中，先提供一P型硅衬底1，在P型硅衬底1上制作N型重掺杂的埋层2，并在埋层2上形成P型外延层3，作为本实施例中的衬底。
接着执行步骤S102：在所述衬底内形成第一阱区4和第二阱区5，其中，所述第一阱区4具有第一导电类型，所述第二阱区5具有与所述第一导电类型不同的第二导电类型。
具体地，请参考图1，本发明实施方式中，先在外延层3上氧化一层薄的二氧化硅，对外延层3形成保护，然后在外延层3表面形成光刻胶，并对光刻胶进行刻蚀形成第一阱区4的注入窗口，然后通过注入窗口进行N型离子注入形成第一阱区4。在外延层3表面形成光刻胶，并对光刻胶进行刻蚀形成第二阱区5的注入窗口，然后通过注入窗口进行P型离子注入形成第二阱区5。
接着执行步骤103：所述第一阱区4范围内形成体区6，所述体区6一部分形成于所述第一阱区4内，另一部分突出于所述第一阱区4的上表面。
接着执行步骤S104：在所述体区6两侧形成漂移区7，所述漂移区7包括靠近所述体区6的第一台阶和远离所述体区6的第二台阶，所述第一台阶的上表面突出于所述第一阱区4的表面，所述第二台阶的上表面与所述第一阱区4的表面齐平，所述漂移区7具有第二导电类型。
进一步地，所述在所述体区6两侧形成漂移区7，包括：在所述体区6两侧进行离子注入形成初始漂移区；利用刻蚀工艺对所述初始漂移区的远离所述体区6的一侧、所述第一阱区4的远离所述体区6的一侧和所述第二阱区5的远离所述体区6的一侧进行部分刻蚀。
具体地，本发明实施方式中，再次氧化形成比较厚的二氧化硅，在二氧化硅表面形成光刻胶，光刻形成注入窗口，通过注入窗口进行P型离子注入，在第一阱区4范围内形成体区6。
在形成体区6之后，在晶体管表面再次形成光刻胶，光刻形成注入窗口，通过注入窗口进行N型离子注入，在第一阱区4范围内的体区6的两侧形成初始漂移区，去除表面光刻胶。利用刻蚀工艺对第二阱区5上端和远离体区6的初始漂移区进行刻蚀，形成图2所示的结构。体区6一部分形成于第一阱区4内，另一部分突出于第一阱区4的上表面。漂移区7为台阶状，包括靠近体区6的第一台阶和远离体区6的第二台阶，第一台阶的上表面突出于第一阱区4的表面，第二台阶的上表面与第一阱区4的表面齐平。
然后，生长前置氧化层，目的是缓冲氮化硅层对衬底的应力，通过低压化学气相沉积形成氮化硅层，干法刻蚀氮化硅层，在第二台阶远离体区6的一侧氧化形成硅局部氧化隔离8，然后湿法去除氮化硅层。
进一步地，所述方法还包括：在形成所述漂移区7之后，将所述第一台阶靠近所述第二台阶的侧壁作为氧化隔离侧墙，在所述氧化隔离侧墙上形成氧化介质层9。
进一步地，所述将所述第一台阶靠近所述第二台阶的侧壁作为氧化隔离侧墙，在所述氧化隔离侧墙上形成氧化介质层9，包括：利用化学气相沉积在形成所述漂移区7后的横向双扩散场效应晶体管表面形成一层二氧化硅；利用刻蚀工艺去除所述氧化隔离侧墙以外的二氧化硅。
具体地，本发明实施方式中，在形成漂移区7之后，气相沉积一层二氧化硅，在第一台阶靠近第二台阶的氧化隔离侧墙以及晶体管的表面均形成二氧化硅，再通过化学机械抛光去除氧化隔离侧墙以外的二氧化硅，在氧化隔离侧墙形成氧化介质层9，请参考图3。
现有技术中，在制作氧化介质层时，由于源极和漏极位于同一平面上，在形成氧化介质层时，需要先在平面上形成二氧化硅层，然后通过光刻工艺定义出氧化介质层区域后，通过干法刻蚀和湿法刻蚀形成氧化介质层。而本发明可以利用台阶作为氧化隔离侧墙，通过化学机械抛光去除体区6、第一台阶表面、第二台阶表面和第二阱区5表面的二氧化硅，即可在侧墙上形成氧化介质层9，不需要光刻工艺，降低了制作难度，减少了制作成本。
接着执行步骤S105：在所述体区6和所述第一台阶的上表面形成栅极12。
接着执行步骤S106：在所述第二台阶的上表面形成漏极11。
接着执行步骤S107：在所述体区6的上表面形成源极10。
请参考图4，具体地，本发明实施方式中，在体区6和第一台阶的上表面形成栅极12，栅极12的多晶硅覆盖氧化介质层9。进行N+离子注入，在第二台阶的上表面形成漏极11，在体区6的上表面形成源极10。进行P+离子注入，在第二阱区5内形成保护环13，该保护环13接低电平并与衬底相连，对横向双扩散场效应晶体管进行电压保护。
本发明第三方面提供一种芯片，该芯片包括上文所述的横向双扩散场效应晶体管。
本发明第四方面提供一种电路，该电路包括上文所述的横向双扩散场效应晶体管。
以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (12)

1.一种横向双扩散场效应晶体管，其特征在于，所述横向双扩散场效应晶体管包括：
衬底；
第一阱区，形成于所述衬底内，所述第一阱区具有第一导电类型；
第二阱区，形成于所述第一阱区两侧，所述第二阱区具有与所述第一导电类型不同的第二导电类型；
体区，所述体区一部分形成于所述第一阱区内，另一部分突出于所述第一阱区的上表面，所述体区具有第一导电类型；
漂移区，形成于所述体区的两侧，包括靠近所述体区的第一台阶和远离所述体区的第二台阶，所述第一台阶的上表面突出于所述第一阱区的表面，所述第二台阶的上表面与所述第一阱区的表面齐平，所述漂移区具有第二导电类型；
源极，形成于所述体区的上表面；
漏极，形成于所述第二台阶的上表面；
栅极，形成于所述体区和所述第一台阶的上表面。
2.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述第一台阶靠近所述第二台阶的侧壁形成有氧化介质层；
所述栅极的多晶硅覆盖在所述氧化介质层和所述栅极的氧化层的表面。
3.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述第二台阶远离所述体区的一侧形成有硅局部氧化隔离。
4.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述衬底内形成有埋层。
5.根据权利要求1所述的横向双扩散场效应晶体管，其特征在于，所述第二阱区内形成有保护环。
6.根据权利要求2所述的横向双扩散场效应晶体管，其特征在于，所述氧化介质层的高度介于8000埃-12000埃；所述氧化介质层的厚度介于1500埃-2000埃。
7.一种横向双扩散场效应晶体管制作方法，其特征在于，所述横向双扩散场效应晶体管制作方法包括：
形成衬底；
在所述衬底内形成第一阱区和第二阱区，其中，所述第一阱区具有第一导电类型，所述第二阱区具有与所述第一导电类型不同的第二导电类型；
所述第一阱区范围内形成体区，所述体区一部分形成于所述第一阱区内，另一部分突出于所述第一阱区的上表面；
在所述体区两侧形成漂移区，所述漂移区包括靠近所述体区的第一台阶和远离所述体区的第二台阶，所述第一台阶的上表面突出于所述第一阱区的表面，所述第二台阶的上表面与所述第一阱区的表面齐平，所述漂移区具有第二导电类型；
在所述体区和所述第一台阶的上表面形成栅极；
在所述第二台阶的上表面形成漏极；
在所述体区的上表面形成源极。
8.根据权利要求7所述的横向双扩散场效应晶体管制作方法，其特征在于，所述在所述体区两侧形成漂移区，包括：
在所述体区两侧进行离子注入形成初始漂移区；
利用刻蚀工艺对所述初始漂移区的远离所述体区的一侧、所述第一阱区的远离所述体区的一侧和所述第二阱区的远离所述体区的一侧进行部分刻蚀。
9.根据权利要求7所述的横向双扩散场效应晶体管制作方法，其特征在于，所述方法还包括：
在形成所述漂移区之后，将所述第一台阶靠近所述第二台阶的侧壁作为氧化隔离侧墙，在所述氧化隔离侧墙上形成氧化介质层。
10.根据权利要求9所述的横向双扩散场效应晶体管制作方法，其特征在于，所述将所述第一台阶靠近所述第二台阶的侧壁作为氧化隔离侧墙，在所述氧化隔离侧墙上形成氧化介质层，包括：
利用化学气相沉积在形成所述漂移区后的横向双扩散场效应晶体管表面形成一层二氧化硅；
利用刻蚀工艺去除所述氧化隔离侧墙以外的二氧化硅。
11.一种芯片，其特征在于，该芯片包括权利要求1-6中任一项所述的横向双扩散场效应晶体管。
12.一种电路，其特征在于，该电路包括权利要求1-6中任一项所述的横向双扩散场效应晶体管。
CN202210311019.2A 2022-03-28 2022-03-28 横向双扩散场效应晶体管、制作方法、芯片及电路 Active CN114420760B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210311019.2A CN114420760B (zh) 2022-03-28 2022-03-28 横向双扩散场效应晶体管、制作方法、芯片及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210311019.2A CN114420760B (zh) 2022-03-28 2022-03-28 横向双扩散场效应晶体管、制作方法、芯片及电路

Publications (2)

Publication Number Publication Date
CN114420760A CN114420760A (zh) 2022-04-29
CN114420760B true CN114420760B (zh) 2022-05-31

Family

ID=81263900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210311019.2A Active CN114420760B (zh) 2022-03-28 2022-03-28 横向双扩散场效应晶体管、制作方法、芯片及电路

Country Status (1)

Country Link
CN (1) CN114420760B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115084232B (zh) * 2022-07-21 2023-01-17 北京芯可鉴科技有限公司 异质结横向双扩散场效应晶体管、制作方法、芯片及电路
CN115020478B (zh) * 2022-08-08 2022-10-04 北京芯可鉴科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路
CN115528117B (zh) * 2022-11-16 2023-06-27 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101099242A (zh) * 2005-01-06 2008-01-02 英飞凌科技股份公司 Ldmos晶体管
CN111092123A (zh) * 2019-12-10 2020-05-01 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
CN111785634A (zh) * 2020-06-30 2020-10-16 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法
CN112002759A (zh) * 2020-08-20 2020-11-27 杰华特微电子（杭州）有限公司 横向扩散晶体管及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552808B1 (ko) * 2003-12-24 2006-02-20 동부아남반도체 주식회사 확산 소스/드레인 구조를 갖는 반도체 소자 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101099242A (zh) * 2005-01-06 2008-01-02 英飞凌科技股份公司 Ldmos晶体管
CN111092123A (zh) * 2019-12-10 2020-05-01 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
CN111785634A (zh) * 2020-06-30 2020-10-16 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法
CN112002759A (zh) * 2020-08-20 2020-11-27 杰华特微电子（杭州）有限公司 横向扩散晶体管及其制造方法

Also Published As

Publication number Publication date
CN114420760A (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
CN114420760B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
US20110057263A1 (en) Ultra high voltage mos transistor device
US20030119229A1 (en) Method for fabricating a high-voltage high-power integrated circuit device
US20190097044A1 (en) Semiconductor structure and associated fabricating method
CN107180869B (zh) 半导体器件及其形成方法
US9685364B2 (en) Silicon-on-insulator integrated circuit devices with body contact structures and methods for fabricating the same
US20100213545A1 (en) Mos transistor with a p-field implant overlying each end of a gate thereof
CN115064582B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN117542880B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
TWI455318B (zh) 高壓半導體裝置及其製造方法
CN114373800B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN115642182B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
US20210202737A1 (en) Semiconductor structure and method for forming the same
US20210134954A1 (en) Semiconductor device with separate active region and method of fabricating the same
US9230990B2 (en) Silicon-on-insulator integrated circuit devices with body contact structures
CN113130646A (zh) 一种半导体器件及其制作方法
CN108695386B (zh) 高压半导体装置及其制造方法
CN112349784B (zh) 半导体器件及其制造方法
US7074658B2 (en) Structure for an LDMOS transistor and fabrication method for thereof
JP4704416B2 (ja) Ｓｏｉ基板を用いた半導体装置及びその製造方法
CN115881778B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN114267724B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN114093948B (zh) 场板沟槽场效应晶体管及其制造方法
CN115863397B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN112349783B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant