CN114388430A - 半导体结构的形成方法以及掩膜版 - Google Patents

半导体结构的形成方法以及掩膜版 Download PDF

Info

Publication number
CN114388430A
CN114388430A CN202011137109.1A CN202011137109A CN114388430A CN 114388430 A CN114388430 A CN 114388430A CN 202011137109 A CN202011137109 A CN 202011137109A CN 114388430 A CN114388430 A CN 114388430A
Authority
CN
China
Prior art keywords
layer
core material
groove
material layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011137109.1A
Other languages
English (en)
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011137109.1A priority Critical patent/CN114388430A/zh
Priority to US17/218,809 priority patent/US11810787B2/en
Publication of CN114388430A publication Critical patent/CN114388430A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法以及掩膜版，形成方法包括：提供基底，包括目标层；在基底上形成核心材料层，包括第一区域以及环绕第一区域的第二区域；对第二区域的核心材料层进行离子掺杂，适于提高核心材料层的耐刻蚀度，位于第二区域的核心材料层作为抗刻蚀层，位于第一区域的核心材料层作为核心层；形成沿第一方向贯穿至少部分第一区域核心材料层的第一沟槽，在第二方向上第一沟槽的两侧保留有部分第一区域的核心材料层；在第一沟槽的侧壁上形成侧墙，使侧墙围成第一凹槽；去除核心层，形成第二凹槽；以抗刻蚀层和侧墙为掩膜，刻蚀第一凹槽和第二凹槽下方的目标层，形成目标图形。本发明实施例有利于进一步压缩目标图形之间的节距。

Description

半导体结构的形成方法以及掩膜版
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法以及掩膜版。
背景技术
随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法以及掩膜版，进一步压缩目标图形之间的节距。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成目标图形的目标层；在所述基底上形成核心材料层，所述核心材料层包括用于形成核心层的第一区域、以及环绕所述第一区域用于形成抗刻蚀层的第二区域；对所述第二区域的所述核心材料层进行离子掺杂，适于提高所述核心材料层的耐刻蚀度，位于所述第二区域、掺杂有离子的所述核心材料层作为抗刻蚀层，位于所述第一区域、未掺杂有离子的所述核心材料层作为核心层；形成沿第一方向贯穿至少部分所述第一区域的核心材料层的第一沟槽，与所述第一方向垂直的方向为第二方向，在所述第二方向上，所述第一沟槽的两侧保留有部分所述第一区域的核心材料层；在所述第一沟槽的侧壁上形成侧墙，使所述侧墙围成第一凹槽；在进行离子掺杂、以及形成所述侧墙之后，去除所述核心层，在所述抗刻蚀层中形成位于所述第一凹槽两侧的第二凹槽；以所述抗刻蚀层和侧墙为掩膜，刻蚀所述第一凹槽和第二凹槽下方的目标层，形成目标图形。
可选的，形成所述第一沟槽的步骤中，所述第一沟槽包括沿第二方向的第一侧壁、以及与所述第一侧壁相对且平行于所述第一侧壁的第二侧壁；沿所述第一方向，所述第一沟槽贯穿所述第一区域的核心材料层；或者，沿所述第一方向，所述第一沟槽贯穿所述第一区域的核心材料层，且所述第一侧壁和第二侧壁中的任意一个或两个，还延伸位于相邻所述第二区域的核心材料层中；去除所述核心层的步骤中，所述第二凹槽之间相间隔。
可选的，形成所述第一沟槽的步骤中，所述第一沟槽包括沿第二方向的第一侧壁、以及与所述第一侧壁相对且平行于第一侧壁的第二侧壁；所述第一沟槽的第一侧壁位于所述第一区域中，且所述第一侧壁与所述第一区域同一侧的边界之间具有间隔；所述第一沟槽的第二侧壁与所述第一区域同一侧的边界相齐平，或者，所述第一沟槽的第二侧壁位于相邻的所述第二区域中；去除所述核心层的步骤中，所述第二凹槽在所述第一侧壁的位置处相连通。
可选的，形成所述第一沟槽的步骤中，所述第一沟槽位于所述第一区域的核心材料层中，且在所述第一方向，所述第一沟槽的侧壁与所述第一区域同一侧的边界之间具有间隔；去除所述核心层的步骤中，所述第二凹槽环绕所述第一凹槽。
可选的，在形成所述核心材料层之后，且在形成所述第一沟槽之前，对所述第二区域的所述核心材料层进行离子掺杂；或者，在形成所述第一沟槽之后，且在形成所述侧墙之前，对所述第二区域的所述核心材料层进行离子掺杂；或者，在形成所述侧墙之后，且在去除所述核心层之前，对所述第二区域的所述核心材料层进行离子掺杂。
可选的，所述核心材料层的材料包括无定形硅、多晶硅、氧化硅、无定型碳、氮化硅、无定形锗、氮氧化硅、氮化碳、碳化硅、碳氮化硅和碳氮氧化硅中的一种或几种。
可选的，所述进行离子掺杂的离子包括硼离子、磷离子和氩离子中的一种或多种。
可选的，采用离子注入工艺，对所述第二区域的所述核心材料层进行离子掺杂。
可选的，对所述第二区域的所述核心材料层进行离子掺杂的步骤包括：在所述第一区域的核心材料层上形成遮挡层，所述遮挡层暴露出所述第二区域；以所述遮挡层为掩膜，对所述核心材料层进行离子掺杂；去除所述遮挡层。
可选的，形成所述第一沟槽的步骤包括：在所述核心材料层上形成掩膜层，所述掩膜层中具有沿第一方向延伸的掩膜开口；在平行于所述基底的投影面上，所述第一区域沿所述第二方向横跨所述掩膜开口；以所述掩膜层为掩膜，去除所述掩膜开口下方的核心材料层，形成所述第一沟槽；去除所述掩膜层。
可选的，以所述掩膜层为掩膜，采用干法刻蚀工艺，去除所述掩膜开口下方的核心材料层。
可选的，所述核心层和抗刻蚀层之间的刻蚀选择比至少为20：1。
可选的，所述第一区域的数量为多个且沿第二方向排列，多个所述第一区域之间相互分立；所述半导体结构的形成方法还包括：在形成所述核心材料层之后，在形成所述侧墙之前，形成第二沟槽，贯穿沿第二方向位于所述第一区域之间的核心材料层；形成所述侧墙的步骤中，所述侧墙还形成在所述第二沟槽的侧壁上，位于所述第二沟槽侧壁上的侧墙围成第三凹槽；以所述抗刻蚀层和侧墙为掩膜，刻蚀所述第一凹槽和第二凹槽、以及第三凹槽下方的目标层，形成目标图形。
可选的，去除所述核心层的工艺包括湿法刻蚀工艺。
可选的，所述目标层为介电层；所述目标图形为互连槽；所述半导体结构的形成方法还包括：在形成所述互连槽后，在所述互连槽中形成金属互连线。
相应的，本发明实施例还提供一种掩膜版，用于形成半导体结构，所述半导体结构包括：基底，包括用于形成目标图形的目标层；位于所述基底上的核心材料层，包括用于形成核心层的第一区域、以及环绕所述第一区域用于形成抗刻蚀层的第二区域，所述抗刻蚀层的耐刻蚀度大于所述核心层的耐刻蚀度；所述掩膜版包括：第一掩膜版，包括第一图形，所述第一图形用于形成沿第一方向贯穿至少部分第一区域的核心材料层的第一沟槽，与所述第一方向垂直的方向为第二方向，所述第一图形设置为，在所述第二方向上，使所述第一沟槽的两侧保留有部分所述第一区域的核心材料层；第二掩膜版，与所述第一掩膜版相配合，所述第二掩膜版包括第二图形，所述第二图形用于形成位于所述第一区域的所述核心层。
可选的，所述第一沟槽包括沿第二方向的第一侧壁、以及与所述第一侧壁相对且平行于第一侧壁的第二侧壁；所述第一图形设置为：所述第一沟槽沿第一方向贯穿所述第一区域的核心材料层；或者，所述第一沟槽沿第一方向贯穿所述第一区域的核心材料层，且所述第一侧壁和第二侧壁中的任意一个或两个，还延伸位于相邻所述第二区域的核心材料层中。
可选的，所述第一沟槽包括沿第二方向的第一侧壁、以及与所述第一侧壁相对且平行于第一侧壁的第二侧壁；所述第一图形设置为：所述第一沟槽的第一侧壁位于所述第一区域中，且所述第一侧壁与所述第一区域同一侧的边界之间具有间隔；所述第一沟槽的第二侧壁与所述第一区域同一侧的边界相齐平，或者，所述第一沟槽的第二侧壁位于相邻的所述第二区域中。
可选的，所述第一图形设置为：所述第一沟槽位于所述第一区域的核心材料层中，且在所述第一方向，所述第一沟槽的侧壁与所述第一区域同一侧的边界之间具有间隔。
可选的，所述第一掩膜版用于形成掩膜层；所述第一沟槽通过以所述掩膜层为对所述核心材料层进行刻蚀形成；所述第二掩膜版用于形成位于所述第一区域的遮挡层；所述抗刻蚀层通过以所述遮挡层为掩膜对所述第二区域的核心材料层进行离子掺杂形成，所述离子掺杂适于提高所述核心材料层的耐刻蚀度，位于所述第一区域、未掺杂有离子的核心材料层作为所述核心层。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的半导体结构的形成方法中，对所述第二区域的所述核心材料层进行离子掺杂，形成位于所述第二区域的抗刻蚀层和位于所述第一区域的核心层，在形成第一沟槽的步骤中，在所述第二方向上，所述第一沟槽的两侧保留有部分所述第一区域的核心材料层，也就是说，所述第一区域沿第二方向横跨所述第一沟槽，之后在所述第一沟槽的侧壁形成侧墙，使所述侧墙围成第一凹槽，在去除所述核心层的步骤中，所形成的第二凹槽相应位于所述第一凹槽的两侧，且所述第一凹槽和第二凹槽之间由侧墙相隔离；本发明实施例中，和第二凹槽相比，所述第一区域具有较大的尺寸，易于满足光刻工艺条件的要求，而且，所述第一区域中除去与第一沟槽重叠区域的部分，用于定义所述第二凹槽的形状和尺寸，从而利用所述第一区域图形和第一沟槽图形的叠加，使所述第二凹槽实现更小的尺寸，且所述第二凹槽和第一凹槽之间的间隔(space)由侧墙的厚度定义，所述第一凹槽和第二凹槽之间易于满足设计最小间隔，进而能够在不改变光刻工艺的极限条件下，有利于使目标图形实现更小的关键尺寸、以及进一步压缩目标图形之间的节距(pitch)，以满足集成电路高密度和高集成度的需求，而且对现有工艺的改动小、工艺复杂度低，光刻工艺友好度高。
附图说明
图1至图12是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图13至图16是本发明半导体结构的形成方法另一实施例中各步骤对应的俯视图；
图17至图20是本发明半导体结构的形成方法又一实施例中各步骤对应的俯视图；
图21至图25是本发明半导体结构的形成方法再一实施例中各步骤对应的俯视图；
图26是未利用本发明掩膜版处理的半导体结构一实施例的结构示意图；
图27是本发明掩膜版一实施例的结构示意图；
图28是利用图27的掩膜版对半导体结构进行处理的示意图；
图29是本发明掩膜版另一实施例的结构示意图；
图30是利用图29的掩膜版对半导体结构进行处理的示意图
图31是本发明掩膜版又一实施例的结构示意图；
图32是利用图31的掩膜版对半导体结构进行处理的示意图。
具体实施方式
由背景技术可知，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，对所述第二区域的核心材料层进行离子掺杂，形成位于所述第二区域的抗刻蚀层和位于所述第一区域的核心层，在形成第一沟槽的步骤中，在所述第二方向上，所述第一沟槽的两侧保留有部分所述第一区域的核心材料层，也就是说，所述第一区域沿第二方向横跨所述第一沟槽，之后在第一沟槽的侧壁形成侧墙，使侧墙围成第一凹槽，在去除所述核心层的步骤中，所形成的第二凹槽相应位于第一凹槽的两侧，且所述第一凹槽和第二凹槽之间由侧墙相隔离；本发明实施例中，和第二凹槽相比，所述第一区域具有较大的尺寸，易于满足光刻工艺条件的要求，而且，所述第一区域中除去与第一沟槽重叠区域的部分，用于定义所述第二凹槽的形状和尺寸，从而利用所述第一区域图形和第一沟槽图形的叠加，使所述第二凹槽实现更小的尺寸，且所述第二凹槽和第一凹槽之间的间隔由侧墙的厚度定义，所述第一凹槽和第二凹槽之间易于满足设计最小间隔，进而能够在不改变光刻工艺的极限条件下，有利于使目标图形实现更小的关键尺寸、以及进一步压缩目标图形之间的节距，以满足集成电路高密度和高集成度的需求，而且对现有工艺的改动小、工艺复杂度低，光刻工艺友好度高。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。图1至图12是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图1，图1a是俯视图，图1b是图1a沿y-y割线的剖面图，提供基底200，包括用于形成目标图形的目标层100。
基底200用于为工艺制程提供平台。目标层100为待进行图形化以形成目标图形的膜层。其中，目标图形可以为栅极结构、后段制程中的互连槽、鳍式场效应晶体管(FinFET)中的鳍部、全包围栅极(GAA)晶体管或叉型栅极晶体管(Forksheet)中的沟道叠层、硬掩膜(Hard Mask，HM)层等图形。
本实施例中，目标层100为介电层，所述目标图形为互连槽。后续图形化介电层，形成多个互连槽，之后在互连槽中形成金属互连线，介电层用于实现金属互连线之间的电隔离。因此，介电层为金属层间介质(IMD)层。介电层的材料为低k介质材料、超低k介质材料、氧化硅、氮化硅或氮氧化硅等。
基底200中可以形成有晶体管、电容器等半导体器件，基底200中还可以形成有电阻结构、导电结构等功能结构。本实施例中，基底200还包括位于目标层100底部的衬底110。作为一种示例，衬底110为硅衬底。
本实施例中，基底200还包括位于所述目标层100上的硬掩膜材料层115。后续先图形化硬掩膜材料层115形成硬掩膜层，再以硬掩膜层为掩膜图形化目标层100，有利于提高图形化目标层100的工艺稳定性和图形传递的精度。
硬掩膜材料层115选用与目标层100具有刻蚀选择性的材料。硬掩膜材料层115的材料包括氮化钛、碳化钨、氧化硅、碳氧化硅和碳氮氧化硅中的一种或多种。作为一种示例，硬掩膜材料层115的材料为氮化钛。
在具体工艺中，根据实际的工艺需求，还能够在所述硬掩膜材料层115和目标层100之间设置应力缓冲层。此外，还能够在硬掩膜材料层115和应力缓冲层之间、以及硬掩膜材料层115上设置刻蚀停止层。关于应力缓冲层和刻蚀停止层的相关描述，本实施例在此不再赘述。
继续参考图1，在所述基底200上形成核心材料层120，所述核心材料层120包括用于形成核心层的第一区域120a、以及环绕所述第一区域120a用于形成抗刻蚀层的第二区域120b。
后续对第二区域120b的核心材料层120进行离子掺杂，形成抗刻蚀层，剩余位于第一区域120a的核心材料层120作为核心层。
核心材料层120的材料包括无定形硅、多晶硅、氧化硅、无定型碳、氮化硅、无定形锗、氮氧化硅、氮化碳、碳化硅、碳氮化硅和碳氮氧化硅中的一种或几种。本实施例中，核心材料层120的材料为无定形硅。
需要说明的是，本实施例中，为方便示意和说明，仅示意出一个所述第一区域120a。但是，所述第一区域120a的形状、位置和数量不仅限于此。例如：在其他实施例中，所述第一区域的数量还可以为多个且沿第二方向排列，多个第一区域之间相互分立。
参考图2至图4，对所述第二区域120b的所述核心材料层120进行离子掺杂，适于提高所述核心材料层120的耐刻蚀度，位于所述第二区域120b、掺杂有离子的所述核心材料层120作为抗刻蚀层130，位于所述第一区域120a、未掺杂有离子的所述核心材料层120作为核心层140。
在形成沿第一方向贯穿至少部分第一区域120a的核心材料层120的第一沟槽后，剩余第一区域120a的核心材料层120(即所述核心层140)用于为形成第二凹槽占据空间位置。抗刻蚀层130用于作为后续图形化目标层100的掩膜。
后续制程还包括：在第一沟槽的侧壁上形成侧墙，使侧墙围成第一凹槽。
本实施例通过对核心材料层120进行离子掺杂，形成抗刻蚀层130和核心层140，从而实现对核心材料层120的图形化，且离子掺杂适于提高核心材料层120的耐刻蚀度，从而使抗刻蚀层130的耐刻蚀度大于核心层140的耐刻蚀度，核心层140与抗刻蚀层130之间具有较高的刻蚀选择比，在后续去除核心层140形成第二凹槽的步骤中，不易对抗刻蚀层130造成误刻蚀，有利于降低对第一凹槽造成双刻蚀(double etch)的几率，从而使得第一凹槽的图形精度得到保障，而且抗刻蚀层130能够被保留用于作为图形化目标层100的掩膜。
本实施例中，所述抗刻蚀层130环绕所述核心层140。
本实施例中，对所述第二区域120b的核心材料层120进行离子掺杂的离子包括硼离子、磷离子和氩离子中的一种或多种。
本实施例中，所述核心层140和抗刻蚀层130之间的刻蚀选择比至少为20：1，核心层140和抗刻蚀层130之间具有较高的刻蚀选择比，有利于显著降低后续去除核心层140的工艺对抗刻蚀层130造成误刻蚀的概率。
作为一种示例，在形成所述核心材料层120之后，且在形成第一沟槽之前，对所述第二区域120b的核心材料层120进行离子掺杂。但是，对所述第二区域120b的核心材料层120进行离子掺杂的步骤不仅限于此。
在其他实施例中，还可以在形成第一沟槽之后，且在形成侧墙之前，对所述第二区域的核心材料层进行离子掺杂。在另一些实施例中，还可以在形成侧墙之后，且在去除核心层之前，对所述第二区域的核心材料层进行离子掺杂。
本实施例中，对第二区域120b的核心材料层120进行离子掺杂的步骤包括：
如图2所示，图2a为俯视图，图2b是图2a沿y-y割线的剖面图，在第一区域120a的核心材料层120上形成遮挡层150，遮挡层150暴露出第二区域120b。所述遮挡层150用于作为对核心材料层120进行离子掺杂的掩膜，所述遮挡层150相应定义核心层140和抗刻蚀层130的形状及位置。
本实施例中，所述遮挡层150包括第一平坦化层151和第一图形化层152。
所述第一平坦化层151用于为形成第一图形化层152提供平坦的表面，从而提高图形转移的精度。本实施例中，所述第一平坦化层151的材料为旋涂碳(Spin-On Carbon，SOC)。所述第一图形化层152用于作为形成第一平坦化层151的刻蚀掩膜，所述第一图形化层152相应定义所述核心层140和抗刻蚀层130的形状以及位置。本实施例中，所述第一图形化层152的材料为光刻胶。
如图3所示，图3a为俯视图，图3b是图3a沿y-y割线的剖面图，以所述遮挡层150为掩膜，对所述核心材料层120进行离子掺杂。本实施例中，采用离子注入工艺，对所述第二区域120b的所述核心材料层120进行离子掺杂。
如图4所示，图4a为俯视图，图4b是图4a沿y-y割线的剖面图，去除所述遮挡层150。本实施例中，采用灰化工艺和湿法去胶工艺中的一种或两种，去除所述遮挡层150。
参考图5至图8，形成沿第一方向(如图7a中X方向所示)贯穿至少部分第一区域120a的核心材料层120的第一沟槽180，与所述第一方向垂直的方向为第二方向(如图7b中Y方向所示)，在所述第二方向上，所述第一沟槽180的两侧保留有部分所述第一区域120a的核心材料层120。
在第二方向上，第一沟槽120的两侧保留有部分第一区域120a的核心材料层120，也就是说，第一区域120a沿第二方向横跨第一沟槽180，之后在第一沟槽180的侧壁形成侧墙，使侧墙围成第一凹槽，在后续去除核心层140形成第二凹槽的步骤中，第二凹槽相应位于第一凹槽的两侧，且第一凹槽和第二凹槽之间由侧墙相隔离。
本实施例中，和第二凹槽相比，所述第一区域120a具有较大的尺寸，易于满足光刻工艺条件的要求，而且，所述第一区域120a中除去与第一沟槽180重叠区域的部分，用于定义所述第二凹槽的形状和尺寸，从而利用所述第一区域120a图形和第一沟槽180图形的叠加，使所述第二凹槽实现更小的尺寸，且所述第二凹槽和第一凹槽之间的间隔(space)由侧墙的厚度定义，所述第一凹槽和第二凹槽之间易于满足设计最小间隔，进而能够在不改变光刻工艺的极限条件下，有利于使目标图形实现更小的关键尺寸、以及进一步压缩目标图形之间的节距(pitch)，以满足集成电路高密度和高集成度的需求，而且对现有工艺的改动小、工艺复杂度低，光刻工艺友好度高。
本实施例中，在进行离子掺杂后，形成第一沟槽180，因此，第一沟槽180沿第一方向贯穿至少部分的所述核心层140，且在所述第二方向上，所述第一沟槽180的两侧保留有部分所述核心层140。
本实施例中，所述第一沟槽180包括沿第二方向的第一侧壁181、以及与所述第一侧壁181相对且平行于所述第一侧壁181的第二侧壁182。
沿所述第一方向，所述第一沟槽180贯穿所述第一区域120a的核心材料层120；或者，沿所述第一方向，所述第一沟槽180贯穿所述第一区域120a的核心材料层120，且所述第一侧壁181和第二侧壁182中的任意一个或两个，还延伸位于相邻所述第二区域120b的核心材料层120中。
因此，本实施例中，形成第一沟槽180后，位于所述第一沟槽180两侧的第一区域120a的核心材料层120之间相间隔。具体地，位于第一沟槽180两侧的核心层140之间相间隔，从而在后续去除核心层140后，所形成的第二凹槽之间相间隔。
作为一种示例，沿所述第一方向，所述第一沟槽180贯穿所述第一区域120a的核心材料层120，且所述第一侧壁181和第二侧壁182均延伸位于相邻所述第二区域120b的核心材料层120中，也就是说，沿所述第一方向，所述第一沟槽180的端部凸出于所述牺牲层第一区域120a。后续去除核心层140形成第二凹槽后，沿第一方向，第一凹槽的端部相应凸出于所述第二凹槽。
需要说明的是，本实施例中，为方便示意和说明，仅示意出一个所述第一区域120a，以及沿第一方向贯穿至少部分第一区域120a的核心材料层120的第一沟槽180，在所述第二方向上，所述第一沟槽180的两侧保留有部分所述第一区域120a的核心材料层120。但是，所述第一区域120a的形状、位置和数量、以及与第一沟槽180的位置关系不仅限于此。
作为一种示例，所述第一区域的数量为多个且沿第二方向排列，多个所述第一区域之间相互分立，可以仅在部分数量的所述第一区域的核心材料层中形成有所述第一沟槽，剩余数量的第一区域的核心材料层中可以不形成有第一沟槽。在其他实施例中，根据实际的设计要求，也可以在全部数量的第一区域中形成所述第一沟槽。
还需要说明的是，本实施例中，为方便示意和说明，仅示意出所述第一区域120a、第二区域120b以及所述第一沟槽180，未示意出第一区域120a周围的其他图形结构。应当理解的是，在实际工艺中，所述第一区域120a和第一沟槽180可以不是独立的图形，根据设计要求，在所述第一区域120a的周围还可以设置有其他图形结构，例如：如图8所示，在沿所述第二方向上，所述第一区域120a的一侧或两侧还可以形成有第二沟槽185。后续在第一沟槽180的侧壁形成侧墙的步骤中，侧墙还形成在第二沟槽185的侧壁上，位于第二沟槽185侧壁的侧墙能够围成第三凹槽，第三凹槽相应也用于定义目标图形的图形。
本实施例中，形成所述第一沟槽180的步骤包括：
如图5所示，图5a为俯视图，图5b为图5a沿y-y割线的剖面图，在核心材料层120上形成掩膜层160，掩膜层160中具有沿第一方向(如图5a中X方向所示)延伸的掩膜开口170；在平行于所述基底200的投影面上，所述第一区域120a沿所述第二方向(如图5b中Y方向所示)横跨所述掩膜开口170。
所述掩膜层160用于作为形成第一沟槽的刻蚀掩膜。所述掩膜开口170用于定义第一沟槽的形状和位置。本实施例中，所述掩膜层160的材料为光刻胶。
本实施例中，在形成所述掩膜层160之前，形成方法还包括：在核心材料层120上形成第二平坦化层161；在第二平坦化层161上形成抗反射涂层162。
第二平坦化层161用于为形成掩膜层160提供平坦的顶面。本实施例中，第二平坦化层161的材料为旋涂碳。
抗反射涂层162用于减小曝光时的反射效应。本实施例中，抗反射涂层162的材料为BARC(Bottom Anti-reflective coating，底部抗反射涂层)。
如图6所示，图6a为俯视图，图6b为图6a沿y-y割线的剖面图，以掩膜层160为掩膜，去除掩膜开口170下方的核心材料层120，形成第一沟槽180。
本实施例中，以所述掩膜层160为掩膜，采用干法刻蚀工艺(例如：各向异性的干法刻蚀工艺)，去除所述掩膜开口170下方的核心材料层120，从而提高图形传递的精度以及第一沟槽180的剖面形貌质量。
如图7所示，图7a为俯视图，图7b为图7a沿y-y割线的剖面图，去除掩膜层160。本实施例中，采用灰化工艺和湿法去胶工艺中的一种或两种，去除掩膜层160。
去除掩膜层160的步骤中，还去除抗反射涂层162和第二平坦化层161。
参考图9，图9a为俯视图，图9b为图9a沿y-y割线的剖面图，在所述第一沟槽180的侧壁上形成侧墙190，使所述侧墙190围成第一凹槽210。
所述第一凹槽210用于定义目标图形的部分图形。本实施例中，利用第一沟槽180和侧墙190，定义出第一凹槽210的形状和位置，有利于使第一凹槽210具有更小的尺寸，且第一凹槽210与核心层120之间由侧墙190相隔离。
所述侧墙190选用与核心层140、抗刻蚀层130以及目标层100具有刻蚀选择性的材料，所述侧墙190的材料包括氧化钛、氧化硅、氮化硅、碳化硅、碳氧化硅、氧化铝和无定形硅中的一种或多种。
本实施例中，形成所述侧墙190的步骤包括：形成保形覆盖所述核心层140和抗刻蚀层130的顶面、以及第一沟槽180的底部和侧壁的侧墙材料层(图未示)；去除位于所述核心层140和抗刻蚀层130的顶面、以及第一沟槽180底部的侧墙材料层，剩余位于第一沟槽180侧壁的侧墙材料层用于作为侧墙190。
本实施例中，采用原子层沉积工艺形成侧墙材料层，有利于提高侧墙材料层的厚度均一性，并易于对侧墙材料层的厚度进行精确控制。
本实施例中，采用干法刻蚀工艺(例如：各向异性的干法刻蚀工艺)，去除位于核心层140和抗刻蚀层130的顶面、以及第一沟槽180底部的侧墙材料层。
参考图10，图10a为俯视图，图10b为图10a沿y-y割线的剖面图，在进行离子掺杂、以及形成所述侧墙190之后，去除所述核心层140，在所述抗刻蚀层130中形成位于所述第一凹槽210两侧的第二凹槽220。
第二凹槽220和第一凹槽210共同定义目标图形的图形。
去除核心层140后，第二凹槽220和第一凹槽210之间由侧墙190隔离，有利于使第二凹槽220和第一凹槽210之间满足设计最小间隔。
本实施例中，核心层140与抗刻蚀层130之间具有较高的刻蚀选择比，从而在去除核心层140形成第二凹槽220的步骤中，不易对第一凹槽210造成双刻蚀(Double Etch)，相应降低工艺风险、使第一凹槽210的图形精度得到保障。
本实施例中，形成所述第二凹槽220后，沿所述第一方向，所述第一凹槽210的端部凸出于所述第二凹槽220，所述第二凹槽220位于所述第一凹槽210的两侧，且所述第二凹槽220之间相间隔。
去除核心层140的工艺包括湿法刻蚀和干法刻蚀中的一种或两种工艺。作为一种示例，采用湿法刻蚀工艺去除核心层140。本实施例中，湿法刻蚀工艺的刻蚀溶液包括TMAH溶液(四甲基氢氧化铵溶液)，SC1溶液或SC2溶液。其中，SC1溶液指的是NH4OH和H2O2的混合溶液，SC2溶液指的是HCl和H2O2的混合溶液。
参考图11，图11a为俯视图，图11b为图11a沿y-y割线的剖面图，以所述抗刻蚀层130和侧墙190为掩膜，刻蚀所述第一凹槽210和第二凹槽220下方的目标层100，形成目标图形230。
由前述记载可知，利用第一区域120a图形和第一沟槽180图形的叠加，定义第二凹槽220的图形，相应使得所述第二凹槽220能够实现更小的尺寸，且第二凹槽220和第一凹槽210之间易于满足设计最小间隔，进而能够在不改变光刻工艺的极限条件下，有利于使目标图形230实现更小的关键尺寸以及进一步压缩目标图形230之间的节距(pitch)，以满足集成电路高密度和高集成度的需求，而且对现有工艺的改动小、工艺复杂度低，光刻工艺友好度高，有利于提高目标图形230与设计图形的匹配度、以及提高目标图形230的图形精度。
本实施例中，目标层100为介电层，因此，以抗刻蚀层130和侧墙190为掩膜，刻蚀第一凹槽210和第二凹槽220下方的介电层，形成互连槽(Trench)30。目标图形230为互连槽30，互连槽30用于为形成金属互连线提供空间。
具体地，本实施例中，以所述抗刻蚀层130和侧墙190为掩膜，刻蚀所述第一凹槽210和第二凹槽220下方的硬掩膜材料层115，形成硬掩膜层105；以硬掩膜层105为掩膜，图形化所述介电层，形成所述互连槽30。
本实施例中，在刻蚀所述第一凹槽210和第二凹槽220下方的目标层100的步骤中，所述抗刻蚀层130和侧墙190也被消耗部分厚度。
参考图12，图12a为俯视图，图12b为图12a沿y-y割线的剖面图，形成方法还包括：在形成互连槽30后，在互连槽30中形成金属互连线240。
本实施例中，互连槽30能够实现更小的关键尺寸，互连槽30之间的节距得到了进一步压缩，因此有利于进一步压缩金属互连线240的节距(Pitch)，以满足集成电路高密度和高集成度的需求，而且，互连槽30之间易于满足设计最小间隔、互连槽30的图形精度较高，相应有利于使金属互连线240之间满足设计最小间隔以及提高金属互连线240的图形精度，进而提升半导体结构的性能。
金属互连线240用于实现半导体结构与外部电路或其他互连结构的电连接。本实施例中，金属互连线240的材料为铜。其他实施例中，金属互连线的材料还能够为钴、钨、铝等导电材料。本实施例中，形成金属互连线240的步骤中，还去除抗刻蚀层130和侧墙190以及硬掩膜层105，为后续制程做准备。
图13至图16是本发明半导体结构的形成方法另一实施例中各步骤对应的俯视图。本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：
参考图13，对第二区域(未标示)的核心材料层(图未示)进行离子掺杂，适于提高核心材料层的耐刻蚀度，位于第二区域、掺杂有离子的核心材料层作为抗刻蚀层330，位于第一区域、未掺杂有离子的核心材料层作为核心层340。
作为一种示例，在形成第一沟槽之前，进行所述离子掺杂。
参考图14，形成沿第一方向(如图14中X方向所示)贯穿至少部分第一区域核心材料层的第一沟槽380，与第一方向垂直的方向为第二方向(如图14中Y方向所示)，在第二方向上，第一沟槽380的两侧保留有部分第一区域的核心材料层。
本实施例中，在进行所述离子掺杂之后，形成所述第一沟槽380。因此，第一沟槽380沿第一方向贯穿至少部分所述核心层340，在所述第二方向上，所述第一沟槽380的两侧保留有部分所述核心层340。
所述第一沟槽380包括沿第二方向的第一侧壁381、以及与所述第一侧壁381相对且平行于第一侧壁381的第二侧壁382。本实施例中，所述第一沟槽380的第一侧壁381位于所述第一区域中，且所述第一侧壁381与第一区域同一侧的边界之间具有间隔；所述第一沟槽380的第二侧壁382与第一区域同一侧的边界相齐平，或者，第一沟槽380的第二侧壁382位于相邻的第二区域中。
具体地，本实施例中，所述第一沟槽380的第一侧壁381位于所述核心层340中，且所述第一侧壁381与所述核心层340同一侧的侧壁之间具有间隔；所述第一沟槽380的第二侧壁382与所述核心层340同一侧的侧壁相齐平，或者，所述第一沟槽380的第二侧壁382位于相邻的所述抗刻蚀层330中。
作为一种示例，所述第一沟槽380的第一侧壁381位于所述核心层340中，且所述第一侧壁381与所述核心层340同一侧的侧壁之间具有间隔，所述第一沟槽380的第二侧壁382位于相邻的所述抗刻蚀层330中。
参考图15，在第一沟槽380的侧壁形成侧墙390，使侧墙390围成第一凹槽310。
参考图16，在进行离子掺杂、以及形成所述侧墙390之后，去除所述核心层340，在所述抗刻蚀层330中形成位于所述第一凹槽310两侧的第二凹槽320。
去除所述核心层340的步骤中，所述第二凹槽320在所述第一侧壁381的位置处相连通。所述第二凹槽320相应暴露出所述第一侧壁381的侧壁。
因此，本实施例中，第二凹槽320不仅沿着第一方向延伸，而且位于第一侧壁381外侧的第二凹槽320还沿第二方向延伸，从而利用核心层340图形和第一沟槽380图形的叠加，使第二凹槽320的图形为二维图形，有利于提高目标图形的设计自由度，而且，与利用光罩的图形实现二维图形相比，本实施例中有利于降低工艺难度、增大光刻工艺窗口。
本实施例中，目标层为介电层，后续以抗刻蚀层330和侧墙390为掩膜，刻蚀第一凹槽310和第二凹槽320下方的介电层，形成互连槽，互连槽用于为形成金属互连线提供空间位置。相应地，与第二凹槽320位置对应的金属互连线不仅延伸第一方向延伸，还沿着第二方向延伸，从而能够实现二维绕线，有利于提高金属互连线的图形设计和布局自由度，还提高金属互连线的连线能力。
对本实施例所述半导体结构的形成方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
图17至图20是本发明半导体结构的形成方法又一实施例中各步骤对应的俯视图。本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：
参考图17，对第二区域的核心材料层进行离子掺杂，适于提高所述核心材料层的耐刻蚀度，位于所述第二区域、掺杂有离子的所述核心材料层作为抗刻蚀层430，位于所述第一区域、未掺杂有离子的所述核心材料层作为核心层440。
作为一种示例，在形成第一沟槽之前，进行所述离子掺杂。
参考图18，形成沿第一方向贯穿至少部分所述第一区域的核心材料层的第一沟槽480，与所述第一方向垂直的方向为第二方向，在所述第二方向上，所述第一沟槽480的两侧保留有部分所述第一区域的核心材料层。
所述第一沟槽480位于所述第一区域的核心材料层中，且在所述第一方向，所述第一沟槽480的侧壁与所述第一区域同一侧的边界之间具有间隔.
具体地，第一沟槽480位于所述核心层440中，且在第一方向，所述第一沟槽480的侧壁与核心层440同一侧的侧壁之间具有间隔。而且，在所述第二方向上，所述第一沟槽480的两侧保留有部分所述第一区域的核心材料层，也就是说，在所述第二方向，所述第一沟槽480的侧壁与核心层440同一侧的侧壁之间也具有间隔。
因此，本实施例中，在形成第一沟槽480后，剩余的核心层440环绕第一沟槽480。
参考图19，在所述第一沟槽480的侧壁上形成侧墙490，使所述侧墙490围成第一凹槽410。
参考图20，在进行离子掺杂、以及形成所述侧墙490之后，去除所述核心层440，在所述抗刻蚀层430中形成位于所述第一凹槽410两侧的第二凹槽420。
本实施例中，去除所述核心层440的步骤中，第二凹槽420环绕第一凹槽410。所述第二凹槽420相应环绕侧墙490的侧壁，第二凹槽420为环状凹槽。
因此，本实施例中，第二凹槽420不仅沿着第一方向延伸，而且还沿第二方向延伸，从而利用核心层440图形和第一沟槽480图形的叠加，使第二凹槽420的图形为二维图形，有利于提高目标图形的设计自由度，而且与利用光罩的图形实现二维图形相比，本实施例有利于降低工艺难度、增大光刻工艺窗口。
本实施例中，所述目标层(图未示)为介电层，后续以所述抗刻蚀层430和侧墙490为掩膜，刻蚀第一凹槽410和第二凹槽420下方的介电层，形成互连槽，互连槽用于为形成金属互连线提供空间位置。
相应地，与所述第二凹槽420位置对应的金属互连线不仅延伸第一方向延伸，还沿着第二方向延伸，从而能够实现二维绕线，有利于提高金属互连线的图形设计和布局自由度，还有利于提高金属互连线的连线能力。
对本实施例所述半导体结构的形成方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
图21至图25是本发明半导体结构的形成方法再一实施例中各步骤对应的俯视图。本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：
如图21所示，在所述基底上形成核心材料层12，所述核心材料层12包括用于形成核心层的第一区域12a、以及环绕所述第一区域12a用于形成抗刻蚀层的第二区域12b；所述第一区域12a的数量为多个且沿第二方向排列，多个所述第一区域12a之间相互分立。
需要说明的是，本实施例中所述第一区域12a的形状、位置、排布方式以及数量仅作为一种示例，本发明实施例对第一区域12a的形状、位置和数量、以及排布方式不仅限于此。
如图22所示，对所述第二区域12b的所述核心材料层12进行离子掺杂，，适于提高所述核心材料层12的耐刻蚀度，位于所述第二区域12b、掺杂有离子的所述核心材料层12作为抗刻蚀层13，位于所述第一区域12a、未掺杂有离子的所述核心材料层12作为核心层14。
如图23所示，形成沿第一方向贯穿至少部分所述第一区域12a的核心材料层12的第一沟槽15，与所述第一方向垂直的方向为第二方向，在所述第二方向上，所述第一沟槽15的两侧保留有部分第一区域12a的核心材料层12。
作为一种示例，在进行离子掺杂之后，形成所述第一沟槽15，相应地，第一沟槽15沿第一方向贯穿至少部分所述核心层14，在所述第二方向上，所述第一沟槽15的两侧保留有部分所述抗刻蚀层13。
作为一种示例，可以仅在部分数量的所述第一区域12a的核心材料层12中形成有所述第一沟槽15，剩余数量的第一区域12a的核心材料层12中可以不形成有第一沟槽15。
在其他实施例中，根据实际的设计要求，也可以在全部数量的第一区域中形成所述第一沟槽。
如图23所示，所述半导体结构的形成方法还包括：在形成所述核心材料层12之后，在形成侧墙之前，形成第二沟槽16，贯穿沿第二方向位于所述第一区域12a之间的核心材料层12。
作为一种示例，在进行离子掺杂之后，形成所述第二沟槽16，相应地，第二沟槽16贯穿沿第二方向位于所述核心层14之间的抗刻蚀层13。
需要说明的是，所述第二沟槽16和第一沟槽15可以在同一步骤中形成，也可以分别在不同步骤中形成，本实施例在此对形成第一沟槽15和第二沟槽16的具体步骤不做限定。
如图24所示，在所述第一沟槽15的侧壁上形成侧墙17，使所述侧墙17围成第一凹槽21。
本实施例中，形成所述侧墙17的步骤中，所述侧墙17还形成在所述第二沟槽16的侧壁上，位于所述第二沟槽16侧壁上的侧墙17围成第三凹槽23。
相应地，后续去除核心层14形成第二凹槽，所述第二凹槽与所述第一凹槽15以及第三凹槽23之间沿第二方向排列，且相邻的凹槽之间均由所述侧墙17相隔离。所述第三凹槽23相应也用于定义目标图形的图形。
如图25所示，去除所述核心层14，在所述抗刻蚀层13中形成位于所述第一凹槽21两侧的第二凹槽22。
第一凹槽21、第二凹槽22以及第三凹槽23共同用于定义目标图形的图形。相应地，后续以所述抗刻蚀层13和侧墙17为掩膜，刻蚀所述第一凹槽21和第二凹槽22、以及第三凹槽23下方的目标层，形成目标图形。
对本实施例所述半导体结构的形成方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
相应的，本发明还提供一种掩膜版，用于形成半导体结构。图26是未利用本发明掩膜版处理的半导体结构一实施例的结构示意图，图27是本发明掩膜版一实施例的结构示意图；图28是利用图27的掩膜版对半导体结构进行处理的示意图。其中，图27a为本发明第一掩膜版601一实施例的示意图，图27b为本发明第二掩膜版602一实施例的示意图。
如图26所示，图26a为俯视图，图26b为图26a沿y-y割线的剖面图，所述半导体结构包括：基底500，包括用于形成目标图形的目标层510；位于所述基底500上的核心材料层520，包括用于形成核心层的第一区域I、以及环绕所述第一区域I用于形成抗刻蚀层的第二区域II，所述抗刻蚀层的耐刻蚀度大于所述核心层的耐刻蚀度。
目标层510为待进行图形化以形成目标图形的膜层。其中，目标图形可以为栅极结构、后段制程中的互连槽、鳍式场效应晶体管中的鳍部、全包围栅极晶体管或叉型栅极晶体管中的沟道叠层、硬掩膜层等图形。
本实施例中，目标层510为介电层，目标图形为互连槽，互连槽为形成金属互连线提供空间位置，介电层相应实现金属互连线之间的电隔离。
抗刻蚀层的耐刻蚀度大于核心层的耐刻蚀度，在利用本实施例中的掩膜版对半导体结构进行处理后，剩余抗刻蚀层用于作为图形化目标层510的掩膜，后续需要去除核心层，形成对应的凹槽，凹槽用于定义目标图形的部分图形。
参考图27至图28，所述掩膜版包括：第一掩膜版601，包括第一图形610，所述第一图形610用于形成沿第一方向(如图28中X方向所示)贯穿至少部分第一区域II的核心材料层520的第一沟槽，与所述第一方向垂直的方向为第二方向(如图28中Y方向所示)，所述第一图形610设置为，在所述第二方向上，使所述第一沟槽的两侧保留有部分所述第一区域I的核心材料层；第二掩膜版602，与所述第一掩膜版601相配合，所述第二掩膜版602包括第二图形620，所述第二图形620用于形成位于第一区域I的所述核心层。
所述第一图形610设置为，在所述第二方向上，使所述第一沟槽的两侧保留有部分所述第一区域I的核心材料层，所述第二图形620用于形成位于所述第一区域I的核心层，因此，在利用本实施例提供的掩膜版对半导体结构进行处理后，所述核心层的图形横跨所述第一沟槽的图形，且所述第一区域I中除去与第一沟槽重叠区域的部分，用于定义凹槽的形状和尺寸，从而利用所述本实施例中第一掩膜版601图形和第二掩膜版602图形的叠加，使凹槽实现更小的尺寸，进而能够在不改变光刻工艺的极限条件下，有利于使目标图形实现更小的关键尺寸、以及进一步压缩目标图形之间的节距(pitch)，以满足集成电路高密度和高集成度的需求，而且对现有工艺的改动小、工艺复杂度低，光刻工艺友好度高。
本实施例中，所述第一掩膜版601用于作为对所述核心材料层520进行刻蚀的掩膜版。具体地，所述第一掩膜版601用于形成掩膜层；所述第一沟槽通过以所述掩膜层为对所述核心材料层520进行刻蚀形成。
本实施例中，所述第二掩膜版602用于作为对第二区域II的核心材料层520进行离子掺杂的掩膜版。具体地，所述第二掩膜版602用于形成位于所述第一区域的遮挡层；所述抗刻蚀层通过以所述遮挡层为掩膜对所述第二区域的核心材料层520进行离子掺杂形成，所述离子掺杂适于提高所述核心材料层的耐刻蚀度，位于所述第一区域、未掺杂有离子的核心材料层作为所述核心层。
所述离子掺杂适于提高核心材料层520的耐刻蚀度，从而在以利用第二掩膜版602形成的遮挡层为掩膜对核心材料层520进行离子掺杂后，第二区域II的核心材料层520(即抗刻蚀层)的耐刻蚀度相应大于第一区域I的核心材料层520(即核心层)的耐刻蚀度。核心层用于为形成凹槽占据空间位置。
本实施例中，光刻工艺为正性光刻工艺，所述第一图形610为受光图形，所述第二图形620为遮光图形。相应地，在利用第一掩膜版601对光刻胶进行曝光显影时，在晶圆上的光刻胶层中形成有与第一图形610对应的开口图形；在利用第二掩膜版602对光刻胶进行曝光显影时，在晶圆上的光刻胶层中形成有与第二图形620对应的遮挡图形。
在其他实施例中，光刻工艺还可以为负性光刻工艺，所述第一图形为遮光图形，所述第二图形为受光图形。相应地，也能够在晶圆上的光刻胶层中形成与第一图形对应的开口图形、以及与第二图形620对应的遮挡图形。
需要说明的是，为方便示意和说明，本实施例中仅在第二掩膜版602中示意出一个所述第二图形620。但是，第二图形620的形状、数量以及位置不仅限于此。在其他实施例中，根据实际的第一区域的形状、数量以及位置，相应灵活调整第二掩膜版的图形，例如：当第一区域的数量为多个且沿第二方向排列，多个所述第一区域之间相互分立时，第二图形的数量相应为多个且沿第二方向排列。
还需要说明的是，依据实际需要形成的半导体结构，所述第二掩膜版602中还可以设置有其他的图形结构。例如：用于形成第二沟槽的图形，关于第二沟槽的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
此外，在其他实施例中，当第二图形的数量为多个时，相应也可以灵活调整第一掩膜版的图形。例如：第一掩膜版中的第一图形的数量也为多个，且与所述第二掩膜版中的第二图形相对应；又例如：所述第一掩膜版中的第一图形仅与第二掩膜版中部分数量的第二图形相对应。
本实施例中，所述第一沟槽包括沿第二方向的第一侧壁、以及与所述第一侧壁相对且平行于第一侧壁的第二侧壁；所述第一图形610设置为：所述第一沟槽沿第一方向贯穿所述第一区域I的核心材料层520；或者，所述第一沟槽沿第一方向贯穿所述第一区域I的核心材料层520，且所述第一侧壁和第二侧壁中的任意一个或两个，还延伸位于相邻所述第二区域II的核心材料层520中。
相应地，在利用本实施例中的掩膜版对半导体结构进行处理后，在第二方向上，位于所述第一沟槽两侧的核心层之间被所述第一沟槽相间隔。
图29是本发明掩膜版另一实施例的结构示意图，图30是利用图29的掩膜版对半导体结构进行处理的示意图。其中，图29a是第一掩膜版701的示意图，图29b是第二掩膜版702的示意图。本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：
第一沟槽包括沿第二方向的第一侧壁、以及与第一侧壁相对且平行于第一侧壁的第二侧壁；第一图形710设置为：所述第一沟槽的第一侧壁位于所述第一区域中，且所述第一侧壁与所述第一区域同一侧的边界之间具有间隔；所述第一沟槽的第二侧壁与所述第一区域同一侧的边界相齐平，或者，所述第一沟槽的第二侧壁位于相邻的所述第二区域中。第一沟槽的侧壁上通常还会形成侧墙，使侧墙围成第一凹槽。
因此，在利用第一掩膜版701形成第一沟槽，以及利用第二掩膜版702对核心材料层730进行离子掺杂形成核心层和抗刻蚀层后，核心层在所述第一侧壁的位置处相连通。相应地，在去除核心层的步骤中，形成的第二凹槽在所述第一侧壁的位置处相连通，从而使得第二凹槽不仅沿着第一方向延伸，而且位于所述第一侧壁外侧的第二凹槽还沿第二方向延伸，从而利用第一掩膜版701和第二掩膜版702图形的叠加，使第二凹槽的图形为二维图形，有利于提高目标图形的设计自由度，此外，与利用光罩的图形实现二维图形相比，本实施例有利于降低工艺难度、增大光刻工艺窗口。
图31是本发明掩膜版又一实施例的结构示意图，图32是利用图31的掩膜版对半导体结构进行处理的示意图。其中，图31a是第一掩膜版801的示意图，图31b是第二掩膜版802的示意图。本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：
所述第一图形810设置为：所述第一沟槽位于所述第一区域的核心材料层830中，且在所述第一方向，所述第一沟槽的侧壁与所述第一区域同一侧的边界之间具有间隔。第一沟槽的侧壁上通常还会形成侧墙，使侧墙围成第一凹槽。
因此，在利用第一掩膜版801形成第一沟槽，以及利用第二掩膜版801形成核心层和抗刻蚀层后，核心层环绕所述第一沟槽。相应地，在去除核心层的步骤中，形成的第二凹槽环绕所述第一凹槽，从而使得第二凹槽不仅沿着第一方向延伸，而且还沿第二方向延伸，从而利用第一掩膜版801和第二掩膜版802图形的叠加，使第二凹槽的图形为二维图形，有利于提高目标图形的设计自由度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，包括用于形成目标图形的目标层；
在所述基底上形成核心材料层，所述核心材料层包括用于形成核心层的第一区域、以及环绕所述第一区域用于形成抗刻蚀层的第二区域；
对所述第二区域的所述核心材料层进行离子掺杂，适于提高所述核心材料层的耐刻蚀度，位于所述第二区域、掺杂有离子的所述核心材料层作为抗刻蚀层，位于所述第一区域、未掺杂有离子的所述核心材料层作为核心层；
形成沿第一方向贯穿至少部分所述第一区域的核心材料层的第一沟槽，与所述第一方向垂直的方向为第二方向，在所述第二方向上，所述第一沟槽的两侧保留有部分所述第一区域的核心材料层；
在所述第一沟槽的侧壁上形成侧墙，使所述侧墙围成第一凹槽；
在进行离子掺杂、以及形成所述侧墙之后，去除所述核心层，在所述抗刻蚀层中形成位于所述第一凹槽两侧的第二凹槽；
以所述抗刻蚀层和侧墙为掩膜，刻蚀所述第一凹槽和第二凹槽下方的目标层，形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一沟槽的步骤中，所述第一沟槽包括沿第二方向的第一侧壁、以及与所述第一侧壁相对且平行于所述第一侧壁的第二侧壁；
沿所述第一方向，所述第一沟槽贯穿所述第一区域的核心材料层；或者，沿所述第一方向，所述第一沟槽贯穿所述第一区域的核心材料层，且所述第一侧壁和第二侧壁中的任意一个或两个，还延伸位于相邻所述第二区域的核心材料层中；
去除所述核心层的步骤中，所述第二凹槽之间相间隔。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一沟槽的步骤中，所述第一沟槽包括沿第二方向的第一侧壁、以及与所述第一侧壁相对且平行于第一侧壁的第二侧壁；
所述第一沟槽的第一侧壁位于所述第一区域中，且所述第一侧壁与所述第一区域同一侧的边界之间具有间隔；所述第一沟槽的第二侧壁与所述第一区域同一侧的边界相齐平，或者，所述第一沟槽的第二侧壁位于相邻的所述第二区域中；
去除所述核心层的步骤中，所述第二凹槽在所述第一侧壁的位置处相连通。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一沟槽的步骤中，所述第一沟槽位于所述第一区域的核心材料层中，且在所述第一方向，所述第一沟槽的侧壁与所述第一区域同一侧的边界之间具有间隔；
去除所述核心层的步骤中，所述第二凹槽环绕所述第一凹槽。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述核心材料层之后，且在形成所述第一沟槽之前，对所述第二区域的所述核心材料层进行离子掺杂；
或者，在形成所述第一沟槽之后，且在形成所述侧墙之前，对所述第二区域的所述核心材料层进行离子掺杂；
或者，在形成所述侧墙之后，且在去除所述核心层之前，对所述第二区域的所述核心材料层进行离子掺杂。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述核心材料层的材料包括无定形硅、多晶硅、氧化硅、无定型碳、氮化硅、无定形锗、氮氧化硅、氮化碳、碳化硅、碳氮化硅和碳氮氧化硅中的一种或几种。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述进行离子掺杂的离子包括硼离子、磷离子和氩离子中的一种或多种。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，采用离子注入工艺，对所述第二区域的所述核心材料层进行离子掺杂。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述第二区域的所述核心材料层进行离子掺杂的步骤包括：在所述第一区域的核心材料层上形成遮挡层，所述遮挡层暴露出所述第二区域；以所述遮挡层为掩膜，对所述核心材料层进行离子掺杂；去除所述遮挡层。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一沟槽的步骤包括：在所述核心材料层上形成掩膜层，所述掩膜层中具有沿第一方向延伸的掩膜开口；在平行于所述基底的投影面上，所述第一区域沿所述第二方向横跨所述掩膜开口；以所述掩膜层为掩膜，去除所述掩膜开口下方的核心材料层，形成所述第一沟槽；去除所述掩膜层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，以所述掩膜层为掩膜，采用干法刻蚀工艺，去除所述掩膜开口下方的核心材料层。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述核心层和抗刻蚀层之间的刻蚀选择比至少为20：1。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区域的数量为多个且沿第二方向排列，多个所述第一区域之间相互分立；
所述半导体结构的形成方法还包括：在形成所述核心材料层之后，在形成所述侧墙之前，形成第二沟槽，贯穿沿第二方向位于所述第一区域之间的核心材料层；
形成所述侧墙的步骤中，所述侧墙还形成在所述第二沟槽的侧壁上，位于所述第二沟槽侧壁上的侧墙围成第三凹槽；
以所述抗刻蚀层和侧墙为掩膜，刻蚀所述第一凹槽和第二凹槽、以及第三凹槽下方的目标层，形成目标图形。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述核心层的工艺包括湿法刻蚀工艺。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述目标层为介电层；所述目标图形为互连槽；
所述半导体结构的形成方法还包括：在形成所述互连槽后，在所述互连槽中形成金属互连线。
16.一种掩膜版，用于形成半导体结构，所述半导体结构包括：基底，包括用于形成目标图形的目标层；位于所述基底上的核心材料层，包括用于形成核心层的第一区域、以及环绕所述第一区域用于形成抗刻蚀层的第二区域，所述抗刻蚀层的耐刻蚀度大于所述核心层的耐刻蚀度；所述掩膜版，其特征在于，包括：
第一掩膜版，包括第一图形，所述第一图形用于形成沿第一方向贯穿至少部分第一区域的核心材料层的第一沟槽，与所述第一方向垂直的方向为第二方向，所述第一图形设置为：在所述第二方向上，使所述第一沟槽的两侧保留有部分所述第一区域的核心材料层；
第二掩膜版，与所述第一掩膜版相配合，所述第二掩膜版包括第二图形，所述第二图形用于形成位于所述第一区域的所述核心层。
17.如权利要求16所述的掩膜版，其特征在于，所述第一沟槽包括沿第二方向的第一侧壁、以及与所述第一侧壁相对且平行于第一侧壁的第二侧壁；
所述第一图形设置为：所述第一沟槽沿第一方向贯穿所述第一区域的核心材料层；或者，所述第一沟槽沿第一方向贯穿所述第一区域的核心材料层，且所述第一侧壁和第二侧壁中的任意一个或两个，还延伸位于相邻所述第二区域的核心材料层中。
18.如权利要求16所述的掩膜版，其特征在于，所述第一沟槽包括沿第二方向的第一侧壁、以及与所述第一侧壁相对且平行于第一侧壁的第二侧壁；
所述第一图形设置为：所述第一沟槽的第一侧壁位于所述第一区域中，且所述第一侧壁与所述第一区域同一侧的边界之间具有间隔；所述第一沟槽的第二侧壁与所述第一区域同一侧的边界相齐平，或者，所述第一沟槽的第二侧壁位于相邻的所述第二区域中。
19.如权利要求16所述的掩膜版，其特征在于，所述第一图形设置为：所述第一沟槽位于所述第一区域的核心材料层中，且在所述第一方向，所述第一沟槽的侧壁与所述第一区域同一侧的边界之间具有间隔。
20.如权利要求16所述的掩膜版，其特征在于，所述第一掩膜版用于形成掩膜层；所述第一沟槽通过以所述掩膜层为对所述核心材料层进行刻蚀形成；
所述第二掩膜版用于形成位于所述第一区域的遮挡层；所述抗刻蚀层通过以所述遮挡层为掩膜对所述第二区域的核心材料层进行离子掺杂形成，所述离子掺杂适于提高所述核心材料层的耐刻蚀度，位于所述第一区域、未掺杂有离子的核心材料层作为所述核心层。
CN202011137109.1A 2020-10-22 2020-10-22 半导体结构的形成方法以及掩膜版 Pending CN114388430A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011137109.1A CN114388430A (zh) 2020-10-22 2020-10-22 半导体结构的形成方法以及掩膜版
US17/218,809 US11810787B2 (en) 2020-10-22 2021-03-31 Semiconductor structure formation method and mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011137109.1A CN114388430A (zh) 2020-10-22 2020-10-22 半导体结构的形成方法以及掩膜版

Publications (1)

Publication Number Publication Date
CN114388430A true CN114388430A (zh) 2022-04-22

Family

ID=81192946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011137109.1A Pending CN114388430A (zh) 2020-10-22 2020-10-22 半导体结构的形成方法以及掩膜版

Country Status (2)

Country Link
US (1) US11810787B2 (zh)
CN (1) CN114388430A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373713A (zh) * 2020-10-14 2022-04-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176041B2 (en) * 2003-07-01 2007-02-13 Samsung Electronics Co., Ltd. PAA-based etchant, methods of using same, and resultant structures
US8268727B2 (en) * 2009-04-20 2012-09-18 GlobalFoundries, Inc. Methods for fabricating FinFET semiconductor devices using planarized spacers
US8716133B2 (en) * 2012-08-23 2014-05-06 International Business Machines Corporation Three photomask sidewall image transfer method
US10269576B1 (en) * 2017-11-15 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Etching and structures formed thereby
US10636667B2 (en) * 2017-11-21 2020-04-28 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor devices and structures thereof
CN112768344B (zh) * 2019-11-05 2023-07-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US11810787B2 (en) 2023-11-07
US20220130672A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
CN111640656B (zh) 半导体器件及其形成方法
US9779963B2 (en) Method of fabricating a semiconductor structure
CN109559978B (zh) 半导体结构及其形成方法
CN111524855B (zh) 半导体结构及其形成方法
CN111640658B (zh) 半导体器件及其形成方法
US11769672B2 (en) Semiconductor structure and forming method thereof
CN110391133B (zh) 图案化方法
CN114388430A (zh) 半导体结构的形成方法以及掩膜版
US11651964B2 (en) Semiconductor structure and forming method thereof
CN111668093A (zh) 半导体器件及其形成方法
CN112928057B (zh) 半导体结构及其形成方法
US11309184B2 (en) Semiconductor structure and formation method thereof
CN113823591B (zh) 半导体结构及其形成方法
CN113948461B (zh) 半导体结构的形成方法
CN113948462B (zh) 半导体结构及其形成方法
CN111834213A (zh) 半导体器件及其形成方法
CN114171451A (zh) 半导体结构及其形成方法
CN114388431A (zh) 半导体结构的形成方法
CN113782488B (zh) 半导体结构及其形成方法
CN114664728A (zh) 半导体结构的形成方法
CN113948463B (zh) 半导体结构及其形成方法
CN112908836B (zh) 半导体结构及其形成方法
CN113745152B (zh) 半导体结构及其形成方法
CN114823291A (zh) 半导体结构的形成方法
CN113745151B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination