CN111668093A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN111668093A
CN111668093A CN201910172297.2A CN201910172297A CN111668093A CN 111668093 A CN111668093 A CN 111668093A CN 201910172297 A CN201910172297 A CN 201910172297A CN 111668093 A CN111668093 A CN 111668093A
Authority
CN
China
Prior art keywords
mask layer
layer
forming
mask
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910172297.2A
Other languages
English (en)
Other versions
CN111668093B (zh
Inventor
熊鹏
陆建刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910172297.2A priority Critical patent/CN111668093B/zh
Publication of CN111668093A publication Critical patent/CN111668093A/zh
Application granted granted Critical
Publication of CN111668093B publication Critical patent/CN111668093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件及其形成方法，方法包括：提供基底；在基底表面形成第一掩膜层，第一掩膜层内具有第一开口和第二开口；在第一掩膜层上形成第二掩膜层，第二掩膜层填充满第一开口和第二开口；在第一开口内的部分第二掩膜层中掺杂第一掺杂离子，形成第一分割掺杂掩膜层，第一分割掺杂掩膜层沿第一方向贯穿第一开口；在第二开口内的部分第二掩膜层中掺杂第二掺杂离子，形成第二分割掺杂掩膜层，第二分割掺杂掩膜层沿第一方向贯穿第二开口；形成第一分割掺杂掩膜层和第二分割掺杂掩膜层后，刻蚀去除第二掩膜层；去除第二掩膜层后，以第一分割掺杂掩膜层、第二分割掺杂掩膜层和第一掩膜层为掩膜，刻蚀基底。所述方法提高了半导体器件的性能。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
随着半导体技术的不断进步，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。线宽是半导体器件的主要参数之一，减少线宽可以提高集成度以及减少半导体器件的尺寸。
当线宽缩小到光学光刻工艺的极限之下时，采用双重图形化技术(DPT)来减少线宽。双重图形化技术是将一套高密度的电路图形分解拆分为两套或多套密集度较低的电路图，然后将它们印刷至目标晶圆上。双重图形曝光有多种不同的实现方法，不过基本步骤都是先印刷一半的图形，显影、刻蚀；然后重新旋涂一层光刻胶，再印刷另一半的图形，最后利用硬掩膜或选择性刻蚀来完成整个光刻过程。
但是当制作小线宽金属层时，光刻工艺的能力导致会产生金属层边缘收缩(Line-end shortening)。线宽越小，金属层边缘收缩越严重。传统的方法是在光掩膜上进行光学临近效应修正(Optical proximity correction，OPC)来矫正金属层收缩。当金属层收缩太严重，所需光学临近效应修正的修正量太大，以至于在光掩膜上相邻两个金属层图形形成重叠，导致光学临近效应修正方法失效。在这种情况下，就不得不增加一步金属层切割工艺(Line-end cut)。所述切割工艺是在形成重叠金属层的线条之后，利用切割掩膜版增加的金属层切割光刻和金属层切割刻蚀工艺来切断重叠的相邻两个金属层。
然而，现有工艺形成的半导体器件的性能仍较差。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供基底；在基底表面形成第一掩膜层，所述第一掩膜层内具有第一开口和第二开口，所述第一开口和第二开口沿第一方向相间排布；在所述第一掩膜层上形成第二掩膜层，所述第二掩膜层填充满所述第一开口和第二开口；在第一开口内的部分第二掩膜层中掺杂第一掺杂离子，形成第一分割掺杂掩膜层，所述第一分割掺杂掩膜层沿第一方向贯穿第一开口；在第二开口内的部分第二掩膜层中掺杂第二掺杂离子，形成第二分割掺杂掩膜层，所述第二分割掺杂掩膜层沿第一方向贯穿第二开口；形成第一分割掺杂掩膜层和第二分割掺杂掩膜层后，刻蚀去除第二掩膜层；去除第二掩膜层后，以第一分割掺杂掩膜层、第二分割掺杂掩膜层和第一掩膜层为掩膜，刻蚀基底。
可选的，所述第二掩膜层的材料包括：多晶硅、二氧化硅、氮化硅、氧化钛或者氮化钛。
可选的，所述第一掺杂离子包括：砷离子、硼离子、磷离子、镓离子、铟离子或铊离子。
可选的，所述第二掺杂离子包括：砷离子、硼离子、磷离子、镓离子、铟离子或铊离子。
可选的，形成第一分割掺杂掩膜层后，形成第二分割掺杂掩膜层。
可选的，形成第二分割掺杂掩膜层后，形成第一分割掺杂掩膜层。
可选的，所述第一分割掺杂掩膜层的方法包括：在第二掩膜层表面形成第一阻挡层，所述第一阻挡层内具有第一阻挡开口，所述第一阻挡开口暴露出部分第一开口内的第二掩膜层的表面；以所述第一阻挡层为掩膜，对所述第二掩膜层进行第一离子注入，形成第一分割掺杂掩膜层；形成第一分割掩膜掺杂层后，去除第一阻挡层。
可选的，所述第二分割掺杂掩膜层的方法包括：在第二掩膜层表面形成第二阻挡层，所述第二阻挡层内具有第二阻挡开口，所述第二阻挡开口暴露出部分第二开口内的第二掩膜层的表面；以所述第二阻挡层为掩膜，对所述第二掩膜层进行第二离子注入，形成第二分割掺杂掩膜层；形成第二分割掩膜掺杂层后，去除第二阻挡层。
可选的，所述第一掺杂离子和第二掺杂离子相同。
可选的，刻蚀去除第二掩膜层的工艺对第二掩膜层具有第一刻蚀速率，且对第一分割掺杂掩膜层和第二分割掺杂掩膜层具有第二刻蚀速率，第一刻蚀速率与第二刻蚀速率的比值为5～20。
可选的，所述第一分割掺杂掩膜层沿第二方向上的宽度为20nm～66nm。
可选的，所述第二分割掺杂掩膜层沿第二方向上的宽度为20nm～66nm。
可选的，所述基底包括若干分立的第一区、若干分立的第二区和周边区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接，所述周边区包围第一区和第二区；所述第一掩膜层覆盖第一区、第二区和周边区基底表面。
可选的，所述第一掩膜层的形成方法包括：在所述第一区、第二区和周边区基底上形成初始第一掩膜层；在所述初始第一掩膜层表面第一层；在所述第一层表面形成第一图形化层，所述第一图形化层暴露出第一区上的第一层表面；以所述第一图形化层为掩膜，刻蚀所述第一层，在所述第一层内形成第一凹槽，所述第一凹槽暴露出第一区上的初始第一掩膜层表面；形成第一凹槽后，去除第一图形化层；去除第一图形化层后，在所述第一层表面形成第二图形化层，所述第二图形化层暴露出第二区上的第一层；以所述第二图形化层为掩膜，刻蚀所述第一层，形成第二凹槽，所述第二凹槽暴露出第二区上的初始第一掩膜层表面；形成第二凹槽后，去除第二图形化层；去除第二图形化层后，以所述第一层为掩膜，刻蚀第一凹槽和第二凹槽暴露出的初始第一掩膜层，形成第一掩膜层，所述第一掩膜层内具有第一开口和第二开口。
可选的，还包括：去除第一图形化层后，形成第二图形化层前，在所述第一凹槽侧壁形成侧墙掩膜层，所述侧墙掩膜层位于初始第一掩膜层表面；去除第一图形化层后，在所述第一层和侧墙掩膜层表面形成第二图形化层，所述第二图形化层暴露出第二区上的第一层和部分侧墙掩膜层；去除第二图形化层后，以所述第一层和侧墙掩膜层为掩膜，刻蚀第一凹槽和第二凹槽暴露出的初始第一掩膜层，形成第一掩膜层；所述第二掩膜层覆盖侧墙掩膜层。
可选的，所述第一层的材料包括：多晶硅、二氧化硅、氮化硅、氧化钛或者氮化钛。
可选的，所述侧墙掩膜层的材料包括：氧化硅、氮化硅、氧化钛、氮化钛、氮化铝或者氧化铝。
可选的，所述侧墙掩膜层的形成方法包括：在所述第一凹槽侧壁和底部以及第一层表面形成初始侧墙掩膜层；回刻蚀所述初始侧墙掩膜层，直至暴露出部分第一凹槽底部表面，在所述第一凹槽侧壁形成侧墙掩膜层。
可选的，还包括：去除第二掩膜层后，以第一分割掺杂掩膜层、第二分割掺杂掩膜层和第一掩膜层为掩膜，刻蚀基底，在基底内形成第一槽和第二槽，所述第一槽位于基底第一区内，且第一槽分别位于第一分割掺杂掩膜层沿第二方向的两侧，所述第二槽位于基底第二区内，且第二槽分别位于第二分隔掩膜层沿第二方向的两侧；形成第一槽和第二槽后，去除第一分割掺杂掩膜层、第二分割掺杂掩膜层和第一掩膜层；去除第一分割掺杂掩膜层、第二分割掺杂掩膜层和第一掩膜层后，在第一槽中形成第一互联层；在第二槽中形成第二互联层，第一互联层和第二互联层分立。
本发明还提供一种采用上述任一方法形成的半导体器件。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体器件的形成方法中，通过离子注入工艺在第一开口内形成第一分割掺杂掩膜层，这样使得第一分割掺杂掩膜层和第二掩膜层的材料不同，这样去除第二掩膜层后，第一开口被第一分割掺杂掩膜层沿第二方向分割。同理，第二分割掺杂掩膜层将第二开口沿第二方向分割。由于采用离子注入形成第一分割掩膜层和第二分割掺杂掩膜层，离子注入的掩膜尺寸较小，离子注入形成的第一分割掺杂掩膜层和第二分割掺杂掩膜层，在垂直于第一方向的尺寸均较小，使得后续在垂直于第一方向上相邻第一槽之间的距离较小，在垂直于第一方向上相邻第二槽之间的距离也较小，在第一开口和第二开口底部面积不变的情况下，第一槽和第二槽的面积相对较大，使得后续形成的第一互连层和第二互连层的面积也较大，第一互连层和第二互连层的电阻较小，从而提高半导体器件的性能。
进一步，在第一凹槽侧壁形成侧墙掩膜层，以所述侧墙掩膜层和第一层为掩膜，在初始第一掩膜层内形成第一开口和第二开口，则第一开口和第二开口之间被侧墙掩膜层底部的初始第一掩膜层隔离。第一凹槽侧壁形成有侧墙掩膜层，则第一凹槽暴露出的面积减小，从而使得形成的第一开口的尺寸较小。即第一图形化层的光刻开口较大的情况小，实现较小尺寸的第一开口。同时，由于第一凹槽侧壁形成有侧墙掩膜层，形成第二凹槽过程中，形成第二凹槽的第二图形化层的开口可以较大，暴露出部分侧墙掩膜层表面，侧墙掩膜层和第一层材料不同，去除第二区的第一层过程中，即使侧墙掩膜层暴露出来，也不会被去除，因此能实现较大第二图形化层的光刻开口的情形下，形成较小尺寸的第二凹槽，后续形成尺寸较小的第二开口。因此，能实现在较大第一图形化层和第二图形化层的光刻开口的情况小，形成较小第一开口和第二开口的第一掩膜层。
附图说明
图1至图7是一种半导体器件形成过程的结构示意图；
图8至图29是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术的半导体器件的性能较差。
图1至图7是一种半导体器件形成过程的结构示意图。
参考图1和图2，图1为半导体器件的俯视图，图2为图1中切割线A-A1的截面图，提供基底100，所述基底100包括若干分立的第一区A01、若干分立的第二区A02，第一区A01和第二区A02沿第一方向X相间排布，相邻的第一区A01和第二区A02邻接；在所述基底100的第一区A01和第二区A02上形成第一初始掩膜层111；在所述第一初始掩膜层111表面形成第二初始掩膜层110。
参考图3，去除第一区A01上的部分第二初始掩膜层110，在第二初始掩膜层110内形成第一凹槽101。
参考图4，去除部分第二区A02上的第二初始掩膜层110，在第二初始掩膜层110内形成第二分割槽102，所述第二分割槽102将第二区A02的第二初始掩膜层110在第二方向上分割，第二方向与第一方向垂直。
参考图5，形成第二分割槽102后，在第一凹槽101的侧壁形成掩膜侧墙120，在形成掩膜侧墙120的过程中，在第二分割槽102中形成填充掩膜层130。
参考图6，形成填充掩膜层130和掩膜侧墙120后，在第一凹槽101内形成第一分割掩膜层140，所述第一分割掩膜层140将第一凹槽101在第二方向分割。
参考图7，形成第一分割掩膜层140后，去除填充掩膜层130两侧的第二区A02的第二初始掩膜层110，形成第二凹槽；形成第二凹槽后，以第一分割掩膜层140、填充掩膜层130、掩膜侧墙120和第二初始掩膜层110为掩膜，刻蚀第一初始掩膜层111，在所述第一初始掩膜层111内形成第一主凹槽和第二主凹槽。
由于第二分割槽102由光刻工艺和刻蚀工艺形成，即使采用最新的光刻技术，第二分割槽102沿第二方向的尺寸仍较大，从而使得所形成的填充掩膜层130沿第二方向的尺寸也较大。同时，第一分割掩膜层140也由光刻工艺和刻蚀工艺形成，则第一分割掩膜层140沿第二方向的尺寸也较大。在第一区和第二区的面积一定的情况下，第一凹槽和第二凹槽的尺寸相对较小，相应的第一主凹槽和第二主凹槽的尺寸也较小，后续将第一主凹槽和第二主凹槽的形状转移到基底内，在基底内形成的第一互连层和第二互连层的尺寸也较小，第一互连层和第二互连层的电阻较大，从而导致半导体器件的性能较差。
本发明中，在基底上形成第一掩膜层，所述第一掩膜层内具有第一开口和第二开口；在第一掩膜层上形成第二掩膜层；在第一开口和第二开口内分别形成第一分割掺杂掩膜层和第二分割掺杂掩膜层，第一分割掺杂掩膜层和第二分割掺杂掩膜层由第二掩膜层进行离子注入形成，去除第二掩膜层，保留第一分割掺杂掩膜层和第二分割掺杂掩膜层，采用离子注入形成的第一分割掺杂掩膜层和第二分割掺杂掩膜层沿第二方向的尺寸较小。后续以第一分割掺杂掩膜层、第二分割掺杂掩膜层和第一掩膜层为掩膜，在基底内形成第一槽和第二槽，则第一槽和第二槽的面积相对较大，从而使得后续形成的第一互连层和第二互连层的尺寸较大，第一互连层和第二互连层的电阻较小，所述方法提高了半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图8至图29是本发明一实施例中半导体器件形成过程的结构示意图。
请参考图8，图8为半导体器件的俯视图，提供基底200。
所述基底200包括若干分立的第一区A1、若干分立的第二区A2和周边区B，第一区A1和第二区A2沿第一方向相间排布，相邻的第一区A1和第二区A2邻接，所述周边区B包围第一区A1和第二区A2。
若干第一区A1沿第一方向X排布，若干第二区A2沿第一方向X排布。
第一区A1和第二区A2沿第一方向X相间排布指的是：相邻的第一区A1之间仅具有一个第二区A2，相邻的第二区A2之间仅具有一个第一区A1。
本实施例中，以三个第一区A1、两个第二区A2作为示例。在其他实施例中，第一区和第二区的数量可以选择其他的数值。
在其他实施例中，第一区和第二区的数量相等。
本实施例中，所述基底200包括：衬底和位于衬底表面的待刻蚀层。
所述衬底可以是单晶硅、多晶硅或非晶结构的硅或硅锗，也可以是绝缘体上硅(SOI)，还可以包括其他的材料(例如砷化镓等三五族化合物)。
所述待刻蚀层的材料包括：氧化硅或低K介质材料(K小于等于3.9)。
接着，在基底200表面形成第一掩膜层，所述第一掩膜层内具有第一开口和第二开口，所述第一开口和第二开口沿第一方向相间排布；所述第一开口和第二开口的形成方法请参考图9至图17。
请参考图9和图10，图9为图8基础上的示意图，图10为图9中切割线M-N的截面图；在所述基底200上形成初始第一掩膜层201。
所述初始第一掩膜层201覆盖第一区A1、第二区A2和周边区B的基底200表面。(图9)
所述初始第一掩膜层201的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
所述初始第一掩膜层201选用的材料均属于硬掩膜材料。
本实施例中，形成初始第一掩膜层201之前，还包括：在所述基底表面形成刻蚀停止层。
所述刻蚀停止层的材料包括：氧化硅、氮化硅或者氮氧化硅。
所述刻蚀停止层在刻蚀初始第一掩膜层时，保护基底。
本实施例中，所述初始第一掩膜层201的材料为氧化硅。所述刻蚀停止层的材料为氮化硅。
接着，在所述初始第一掩膜层201表面第一层202；在所述第一层202表面形成第一图形化层203，所述第一图形化层203暴露出第一区A1上的第一层202表面；以所述第一图形化层203为掩膜，刻蚀所述第一层202，在所述第一层202内形成第一凹槽204，所述第一凹槽204暴露出第一区A1上的初始第一掩膜层201表面。
所述第一层202为后续形成第一掩膜层提供掩膜层。
所述第一层202的材料包括：多晶硅、二氧化硅、氮化硅、氧化钛或者氮化钛。
本实施例中，所述第一层202的材料为多晶硅。
所述第一层202的材料与初始第一掩膜层201不同，能够保证在刻蚀初始第一掩膜层201时，减少对第一层202的损耗，将第一层202中图形传递到初始第一掩膜层201中的过程中，图形传递的稳定性较高。
所述第一图形化层203的材料包括光刻胶或底部抗反射涂层中的一种或多种。
本实施例中，所述第一图形化层203的材料为光刻胶。
形成第一凹槽204后，还包括：去除第一图形化层203。
去除第一图形化层203的工艺为灰化工艺。
请参考图11和图12，图11为图9基础上的示意图，图12为图11中切割线M-N的截面图；形成第一凹槽204后，在所述第一凹槽204侧壁形成侧墙掩膜层210，所述侧墙掩膜层210位于初始第一掩膜层201表面。
所述侧墙掩膜层210后续和第一层202一起作为掩膜层，用于形成第一掩膜层的第一开口，能够减小后续形成的第一开口的尺寸。
所述侧墙掩膜层210的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
所述侧墙掩膜层210的形成方法包括：在所述第一凹槽204侧壁和底部以及第一层202表面形成初始侧墙掩膜层(未图示)；回刻蚀所述初始侧墙掩膜层，直至暴露出部分第一凹槽204底部表面和第一层202顶部表面，在所述第一凹槽204侧壁形成侧墙掩膜层210。
形成所述初始侧墙掩膜层的工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺的一种或多种。
所述侧墙掩膜层210的材料与初始第一掩膜层201的材料不同，所述侧墙掩膜层210的材料与第一层202不同。
本实施例中，所述侧墙掩膜层210的材料为氮化硅。
在一实施例中，不形成所述侧墙掩膜层。
请参考图13和图14，图14为图13中切割线M-N的截面图；形成侧墙掩膜层210后，在所述第一层202表面形成第二图形化层205，所述第二图形化层205暴露出第二区A2上的第一层202。
所述第二图形化层205为形成第二凹槽时的掩膜层。
所述第二图形化层205的材料包括：光刻胶或底部抗反射涂层中的一种或多种。
本实施例中，所述第二图形化层205的材料为光刻胶。
所述第二图形化层205填充满所述第一凹槽204。
请参考图15和图16，图16为图15中切割线M-N的截面图；以所述第二图形化层205为掩膜，刻蚀去除第二区A2上的第一层202，在第一层202内形成第二凹槽206，所述第二凹槽206暴露出第二区A2上的初始第一掩膜层201表面。
刻蚀去除第二区A2上的第一层202的工艺包括干法刻蚀工艺。
本实施例中，所述第一层202和侧墙掩膜层210暴露出部分第一区A1的初始第一掩膜层201表面，还暴露出第二区A2的初始第一掩膜层201表面。
形成第二凹槽206后，去除第二图形化层205。
去除所述第二图形化层205的工艺包括灰化工艺。
灰化工艺去除所述第二图形化层205工艺简单。
请参考图17，图17与图16剖面方向一致；去除第二图形化层205后，以所述第一层202为掩膜，刻蚀第一凹槽204和第二凹槽206暴露出的初始第一掩膜层201，形成第一掩膜层231，所述第一掩膜层231内具有第一开口221和第二开口222。
所述第一开口221暴露出部分基底200第一区A1表面，所述第二开口222暴露出基底200第二区A2表面。
本实施例中，去除第二图形化层205后，以所述第一层202和侧墙掩膜层210为掩膜，刻蚀初始第一掩膜层201，形成第一掩膜层231。
所述第一掩膜层231为后续刻蚀基底200提供掩膜层。
所述第一掩膜层231为刻蚀初始第一掩膜层201后形成，故第一掩膜层231的材料与初始第一掩膜层201相同。
所述第一开口221定义了后续形成的第一槽的位置和形状，所述第二开口222定义了后续形成的第二槽的位置和形状。
刻蚀第一凹槽204和第二凹槽206暴露出的初始第一掩膜层201的工艺包括干法刻蚀工艺。
需要说明的是，第一凹槽204底部表面部分被侧墙掩膜层210覆盖，则第一凹槽204暴露出的面积较小，从而使得形成的第一开口221的尺寸较小。即第一图形化层的光刻开口较大的情况小，实现较小尺寸的第一开口221。由于第一凹槽204侧壁形成有侧墙掩膜层210，形成第二凹槽206过程中，形成第二凹槽206的第二图形化层205的开口可以较大，暴露出部分侧墙掩膜层210表面，侧墙掩膜层210和第一层202材料不同，去除第二区A2的第一层202过程中，即使侧墙掩膜层210暴露出来，也不会被去除，因此能实现较大第二图形化层的光刻开口的情形下，形成较小尺寸的第二凹槽206，后续形成尺寸较小的第二开口222。因此，能实现在较大第一图形化层和第二图形化层的光刻开口的情况小，形成较小第一开口221和第二开口222的第一掩膜层231。
请参考图18，图18与图17剖面方向一致；在所述第一掩膜层231上形成第二掩膜层211，所述第二掩膜层211填充满所述第一开口221和第二开口222。
所述第二掩膜层211的材料包括：多晶硅、二氧化硅、氮化硅、氧化钛或者氮化钛。
本实施例中，形成第二掩膜层211之前，还包括：去除第一层202。
其他实施中，可以不去除第一层，所述第二掩膜层211覆盖第一层表面。
去除第一层202是为了保证后续形成的第二掩膜层211能填充满第一开口221和第二开口222。
本实施例中，所述第二掩膜层211的材料为多晶硅。
本实施例中，所述第二掩膜层211覆盖侧墙掩膜层210，且所述第二掩膜层211填充满第一凹槽204和第二凹槽206。
请参考图19和图20，图20为图19中切割线M-N的截面图；形成第二掩膜层211后，在第一开口221内的部分第二掩膜层211中注入第一掺杂离子，形成第一分割掺杂掩膜层230，所述第一分割掺杂掩膜层230沿第一方向X横跨第一开口221内的基底200表面，所述第一分割掺杂掩膜层230沿第二方向分割第一开口221内的第二掩膜层211，第二方向与第一方向X垂直。
所述第一分割掺杂掩膜层230的方法包括：在第二掩膜层211表面形成第一阻挡层207，所述第一阻挡层207内具有第一阻挡开口，所述第一阻挡开口暴露出部分第一开口221内的第二掩膜层211的表面；以所述第一阻挡层207为掩膜，对所述第二掩膜层211进行第一离子注入，形成第一分割掺杂掩膜层230。
所述第一分割掺杂掩膜层230沿第二方向上的宽度为20nm～66nm。
所述第一分割掺杂掩膜层230内具有第一掺杂离子。
所述第一掺杂离子包括：砷离子、硼离子、磷离子、镓离子、铟离子或铊离子。
所述第一分割掺杂掩膜层230为第二掩膜层211掺杂第一掺杂离子所形成，第一掺杂离子进入到第二掩膜层的离子空隙中，使得掺杂后的第二掩膜层状态稳定。
所述第一阻挡层的材料包括：光刻胶或者底部抗反射涂层。
本实施例中，还包括：形成第一分割掩膜掺杂层230后，去除第一阻挡层207。
请参考图21和图22，图22为图21中切割线M1-N1的截面图；在第二开口222内的部分第二掩膜层211中注入第二掺杂离子，形成第二分割掺杂掩膜层240，所述第二分割掺杂掩膜层240沿第一方向X横跨第二开口222内的基底200表面，所述第二分割掺杂掩膜层240沿第二方向分割第二开口内222的第二掩膜层211。
所述第二分割掺杂掩膜层240的方法包括：在第二掩膜层211表面形成第二阻挡层208，所述第二阻挡层208内具有第二阻挡开口，所述第二阻挡开口暴露出部分第二开口222内的第二掩膜层211的表面；以所述第二阻挡层208为掩膜，对所述第二掩膜层211进行第二离子注入，形成第二分割掺杂掩膜层240。
所述第二分割掺杂掩膜层240沿第二方向上的宽度为20nm～66nm。
所述第二分割掺杂掩膜层240内具有第二掺杂离子。
所述第二掺杂离子包括：砷离子、硼离子、磷离子、镓离子、铟离子或铊离子。
本实施例中，所述第一掺杂离子和第二掺杂离子相同，所述第一掺杂离子和第二掺杂离子为硼离子。
在一实施例中，所述第一掺杂离子和第二掺杂离子不相同。
本实施例中，还包括：形成第二分割掩膜掺杂层240后，去除第二阻挡层208。
本实施例中，形成第一分割掺杂掩膜层后，形成第二分割掺杂掩膜层。
在一实施例中，形成第二分割掺杂掩膜层后，形成第一分割掺杂掩膜层。
其他实施例中，形成第一分割掺杂掩膜层的过程中，形成第二分割掺杂掩膜层。
采用离子注入形成第一分割掺杂掩膜层230和第二分割掺杂掩膜层240，因此只要第一阻挡开口和第二阻挡开口的尺寸较小，则第一分割掺杂掩膜层230和第二分割掺杂掩膜层240的沿第二方向尺寸均较小，使得后续在第二方向上相邻第一槽之间的距离较小，在第二方向上相邻第二槽之间的距离也较小，在第一开口221和第二开口222底部面积不变的情况下，第一槽和第二槽的面积相对较大，使得后续形成的第一互连层和第二互连层的面积，从而提高半导体器件的性能。
请参考图23至图25，图24为图23中切割线M1-N1的截面图，图25为图23中切割线M-N的截面图；形成第一分割掺杂掩膜层230和第二分割掺杂掩膜层240后，刻蚀去除第二掩膜层211。
具体为，刻蚀去除第一区A1、第二区A2和周边区B的第二掩膜层211，暴露出第一掩膜层231表面。
刻蚀去除第一区A1、第二区A2和周边区B的第二掩膜层211后，第一开口211被第一分割掺杂掩膜层230沿第二方向分割，所述第二开口222被第二分割掺杂掩膜层240沿第二方向分割。
刻蚀去除第一区A1、第二区A2和周边区B的第二掩膜层211的工艺包括：干法刻蚀工艺或者湿法刻蚀工艺。
本实施例中，刻蚀去除第一区A1、第二区A2和周边区B的第二掩膜层211的工艺为湿法刻蚀工艺。所述湿法刻蚀工艺包括：采用的刻蚀溶液包括：稀盐酸和氨水。
在刻蚀去除第一区A1、第二区A2和周边区B的第二掩膜层211的工艺中，对去除第一区A1、第二区A2和周边区B的第二掩膜层211具有第一刻蚀速率，对第一分割掺杂掩膜层230和第二分割掺杂掩膜层240具有第二刻蚀速率，第一刻蚀速率大于第二刻蚀速。
在一个具体的实施例中，第一刻蚀速率与第二刻蚀速率的比值为5～20。
第一刻蚀速率大于第二刻蚀速率，能够保证在去除第一区A1、第二区A2和周边区B的第二掩膜层211，且对第一分割掺杂掩膜层230和第二分割掺杂掩膜层240的消耗较小。
请参考图26和图27，图26与图24剖面方向一致，图27与图25剖面方向一致；去除第一区A1、第二区A2和周边区B的第二掩膜层211后，以第一分割掺杂掩膜层230、第二分割掺杂掩膜层240和第一掩膜层231为掩膜，刻蚀基底200，在基底200内形成第一槽251和第二槽252，所述第一槽251位于基底200第一区A1内，且第一槽251分别位于第一分割掺杂掩膜层230沿第二方向的两侧，所述第二槽252位于基底200第二区A2内，且第二槽252分别位于第二分割掺杂掩膜层240沿第二方向的两侧。
本实施例中，去除第一区A1、第二区A2和周边区B的第二掩膜层211后，以第一分割掺杂掩膜层230、第二分割掺杂掩膜层240、侧墙掩膜层210和第一掩膜层231为掩膜，刻蚀基底200，在基底200内形成第一槽251和第二槽252。
所述第一槽251为后续形成第一互连层提供空间。
所述第二槽252位后续形成第二互连层提供空间。
刻蚀基底200的工艺包括：干法刻蚀工艺或者湿法刻蚀工艺。
本实施例中，刻蚀基底200的工艺为干法刻蚀工艺。
请参考图28和图29，图28与图26剖面方向一致，图29与图27剖面方向一致；在第一槽251中形成第一互联层261；在第二槽252中形成第二互联层262，第一互联层261和第二互联层262分立。
本实施例中，还包括：形成第一互联层261和第二互联层262前，去除第一分割掺杂掩膜层230、第二分割掺杂掩膜层240、侧墙掩膜层210和第一掩膜层231。
本实施例中，形成第一互连层261过程中，形成第二互连层262。
所述第一互连层261和第二互连层262的形成方法包括：在所述基底200表面形成互连材料层，所述互连材料层填充满第一槽251和第二槽252；平坦化所述互连材料层，直至暴露出基底200表面，在所述第一槽251内形成第一互连层261，在所述第二槽252内形成第二互连层262。
所述互连材料层的材料包括：金属材料，所述金属材料包括：铜或钴。
本实施例中，所述互连材料层的材料为铜。
相应的，本实施例还提供一种采用上述方法形成半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体器件的形成方法，其特征在于，包括：
提供基底；
在基底表面形成第一掩膜层，所述第一掩膜层内具有第一开口和第二开口，所述第一开口和第二开口沿第一方向相间排布；
在所述第一掩膜层上形成第二掩膜层，所述第二掩膜层填充满所述第一开口和第二开口；
在第一开口内的部分第二掩膜层中掺杂第一掺杂离子，形成第一分割掺杂掩膜层，所述第一分割掺杂掩膜层沿第一方向贯穿第一开口；
在第二开口内的部分第二掩膜层中掺杂第二掺杂离子，形成第二分割掺杂掩膜层，所述第二分割掺杂掩膜层沿第一方向贯穿第二开口；
形成第一分割掺杂掩膜层和第二分割掺杂掩膜层后，刻蚀去除第二掩膜层；
去除第二掩膜层后，以第一分割掺杂掩膜层、第二分割掺杂掩膜层和第一掩膜层为掩膜，刻蚀基底。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二掩膜层的材料包括：多晶硅、二氧化硅、氮化硅、氧化钛或者氮化钛。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一掺杂离子包括：砷离子、硼离子、磷离子、镓离子、铟离子或铊离子。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二掺杂离子包括：砷离子、硼离子、磷离子、镓离子、铟离子或铊离子。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成第一分割掺杂掩膜层后，形成第二分割掺杂掩膜层。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成第二分割掺杂掩膜层后，形成第一分割掺杂掩膜层。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一分割掺杂掩膜层的方法包括：在第二掩膜层表面形成第一阻挡层，所述第一阻挡层内具有第一阻挡开口，所述第一阻挡开口暴露出部分第一开口内的第二掩膜层的表面；以所述第一阻挡层为掩膜，对所述第二掩膜层进行第一离子注入，形成第一分割掺杂掩膜层；形成第一分割掩膜掺杂层后，去除第一阻挡层。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二分割掺杂掩膜层的方法包括：在第二掩膜层表面形成第二阻挡层，所述第二阻挡层内具有第二阻挡开口，所述第二阻挡开口暴露出部分第二开口内的第二掩膜层的表面；以所述第二阻挡层为掩膜，对所述第二掩膜层进行第二离子注入，形成第二分割掺杂掩膜层；形成第二分割掩膜掺杂层后，去除第二阻挡层。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一掺杂离子和第二掺杂离子相同。
10.根据权利要求9所述的半导体器件的形成方法，其特征在于，刻蚀去除第二掩膜层的工艺对第二掩膜层具有第一刻蚀速率，且对第一分割掺杂掩膜层和第二分割掺杂掩膜层具有第二刻蚀速率，第一刻蚀速率与第二刻蚀速率的比值为5～20。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一分割掺杂掩膜层沿第二方向上的宽度为20nm～66nm。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二分割掺杂掩膜层沿第二方向上的宽度为20nm～66nm。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述基底包括若干分立的第一区、若干分立的第二区和周边区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接，所述周边区包围第一区和第二区；所述第一掩膜层覆盖第一区、第二区和周边区基底表面。
14.根据权利要求13所述的半导体器件的形成方法，其特征在于，所述第一掩膜层的形成方法包括：在所述第一区、第二区和周边区基底上形成初始第一掩膜层；在所述初始第一掩膜层表面第一层；在所述第一层表面形成第一图形化层，所述第一图形化层暴露出第一区上的第一层表面；以所述第一图形化层为掩膜，刻蚀所述第一层，在所述第一层内形成第一凹槽，所述第一凹槽暴露出第一区上的初始第一掩膜层表面；形成第一凹槽后，去除第一图形化层；去除第一图形化层后，在所述第一层表面形成第二图形化层，所述第二图形化层暴露出第二区上的第一层；以所述第二图形化层为掩膜，刻蚀所述第一层，形成第二凹槽，所述第二凹槽暴露出第二区上的初始第一掩膜层表面；形成第二凹槽后，去除第二图形化层；去除第二图形化层后，以所述第一层为掩膜，刻蚀第一凹槽和第二凹槽暴露出的初始第一掩膜层，形成第一掩膜层，所述第一掩膜层内具有第一开口和第二开口。
15.根据权利要求14所述的半导体器件的形成方法，其特征在于，还包括：去除第一图形化层后，形成第二图形化层前，在所述第一凹槽侧壁形成侧墙掩膜层，所述侧墙掩膜层位于初始第一掩膜层表面；去除第一图形化层后，在所述第一层和侧墙掩膜层表面形成第二图形化层，所述第二图形化层暴露出第二区上的第一层和部分侧墙掩膜层；去除第二图形化层后，以所述第一层和侧墙掩膜层为掩膜，刻蚀第一凹槽和第二凹槽暴露出的初始第一掩膜层，形成第一掩膜层；所述第二掩膜层覆盖侧墙掩膜层。
16.根据权利要求14所述的半导体器件的形成方法，其特征在于，所述第一层的材料包括：多晶硅、二氧化硅、氮化硅、氧化钛或者氮化钛。
17.根据权利要求15所述的半导体器件的形成方法，其特征在于，所述侧墙掩膜层的材料包括：氧化硅、氮化硅、氧化钛、氮化钛、氮化铝或者氧化铝。
18.根据权利要求17所述的半导体器件的形成方法，其特征在于，所述侧墙掩膜层的形成方法包括：在所述第一凹槽侧壁和底部以及第一层表面形成初始侧墙掩膜层；回刻蚀所述初始侧墙掩膜层，直至暴露出部分第一凹槽底部表面，在所述第一凹槽侧壁形成侧墙掩膜层。
19.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：去除第二掩膜层后，以第一分割掺杂掩膜层、第二分割掺杂掩膜层和第一掩膜层为掩膜，刻蚀基底，在基底内形成第一槽和第二槽，所述第一槽位于基底第一区内，且第一槽分别位于第一分割掺杂掩膜层沿第二方向的两侧，所述第二槽位于基底第二区内，且第二槽分别位于第二分隔掩膜层沿第二方向的两侧；形成第一槽和第二槽后，去除第一分割掺杂掩膜层、第二分割掺杂掩膜层和第一掩膜层；去除第一分割掺杂掩膜层、第二分割掺杂掩膜层和第一掩膜层后，在第一槽中形成第一互联层；在第二槽中形成第二互联层，第一互联层和第二互联层分立。
20.一种采用如权利要求1至19任一方法形成的半导体器件。
CN201910172297.2A 2019-03-07 2019-03-07 半导体器件及其形成方法 Active CN111668093B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910172297.2A CN111668093B (zh) 2019-03-07 2019-03-07 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910172297.2A CN111668093B (zh) 2019-03-07 2019-03-07 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN111668093A true CN111668093A (zh) 2020-09-15
CN111668093B CN111668093B (zh) 2023-09-19

Family

ID=72381845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910172297.2A Active CN111668093B (zh) 2019-03-07 2019-03-07 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN111668093B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451131A (zh) * 2020-03-24 2021-09-28 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN115223984A (zh) * 2021-04-15 2022-10-21 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020081854A1 (en) * 2000-12-22 2002-06-27 Patrick Morrow Method for making a dual damascene interconnect using a multilayer hard mask
CN103578921A (zh) * 2012-08-10 2014-02-12 南亚科技股份有限公司 图案化工艺
CN105719956A (zh) * 2014-12-04 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20190067286A1 (en) * 2017-08-24 2019-02-28 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020081854A1 (en) * 2000-12-22 2002-06-27 Patrick Morrow Method for making a dual damascene interconnect using a multilayer hard mask
CN103578921A (zh) * 2012-08-10 2014-02-12 南亚科技股份有限公司 图案化工艺
CN105719956A (zh) * 2014-12-04 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20190067286A1 (en) * 2017-08-24 2019-02-28 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and fabrication method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451131A (zh) * 2020-03-24 2021-09-28 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN115223984A (zh) * 2021-04-15 2022-10-21 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN111668093B (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
TWI356446B (en) Methods to reduce the critical dimension of semico
US8003542B2 (en) Multiple spacer steps for pitch multiplication
JP4996155B2 (ja) 半導体装置及びその製造方法
CN111640656B (zh) 半导体器件及其形成方法
CN111834203B (zh) 半导体器件及其形成方法
US8647949B2 (en) Structure and method of fabricating a transistor having a trench gate
CN111668093B (zh) 半导体器件及其形成方法
CN111640659B (zh) 半导体器件及其形成方法
TWI721332B (zh) 包含有在ｒａｍ位置的主動區而具有沉積所決定之間距的半導體裝置
CN112908836B (zh) 半导体结构及其形成方法
CN111640667B (zh) 半导体器件及其形成方法
US11335560B2 (en) Semiconductor devices and fabrication methods thereof
CN112053947B (zh) 图形化方法及其形成的半导体器件
CN111640664B (zh) 半导体器件及其形成方法
CN111640665B (zh) 半导体器件及其形成方法
CN114373713A (zh) 半导体结构及其形成方法
CN112086346B (zh) 半导体器件及其形成方法
CN113782428B (zh) 半导体结构及其形成方法
CN111668156B (zh) 图形化方法及其形成的半导体器件
US11894231B2 (en) Semiconductor fabrication method and structure using multiple sacrificial layers to form sidewall spacers
CN111640653B (zh) 半导体结构及其形成方法
CN111668099B (zh) 图形化方法及其形成的半导体器件
KR20090002655A (ko) 반도체 소자 제조 방법
CN115775726A (zh) 半导体结构的形成方法
CN111668091A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant