CN112908836B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112908836B
CN112908836B CN201911225397.3A CN201911225397A CN112908836B CN 112908836 B CN112908836 B CN 112908836B CN 201911225397 A CN201911225397 A CN 201911225397A CN 112908836 B CN112908836 B CN 112908836B
Authority
CN
China
Prior art keywords
layer
side wall
sidewall
forming
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911225397.3A
Other languages
English (en)
Other versions
CN112908836A (zh
Inventor
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201911225397.3A priority Critical patent/CN112908836B/zh
Priority to US16/863,032 priority patent/US11309183B2/en
Publication of CN112908836A publication Critical patent/CN112908836A/zh
Application granted granted Critical
Publication of CN112908836B publication Critical patent/CN112908836B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底，包括第一区域；在基底上形成底部核心材料层；在第一区域底部核心材料层上形成分立的第一核心层；在第一核心层的侧壁形成第一侧墙；去除第一核心层；去除第一核心层之后，在第一侧墙的侧壁形成第二侧墙，第一侧墙和位于第一侧墙侧壁的第二侧墙构成主侧墙结构层；以主侧墙结构层为掩膜图形化底部核心材料层，形成第二核心层；去除主侧墙结构层；去除主侧墙结构层之后，在第二核心层的侧壁形成第三侧墙；去除第二核心层；去除第二核心层之后，以第三侧墙为掩膜图形化基底，形成目标图形。本发明实施例能够满足目标图形之间具有不同类型间距的需求，还有利于精确控制目标图形之间间距。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
光刻(Photolithography)技术是常用的一种图形化方法，是半导体制造工艺中最为关键的生产技术。随着半导体工艺节点的不断减小，自对准双重图形化(self-aligneddouble patterning，SADP)方法成为近年来受到青睐的一种图形化方法，该方法能够增加形成于衬底上的图形的密度，进一步缩小相邻两个图形的间距(pitch)，从而使光刻工艺克服光刻分辨率的极限。
随着图形特征尺寸(Critical dimension，CD)的不断缩小，自对准四重图形化(Self-aligned quadruple patterning，SAQP)方法应运而生。自对准双重图形化方法在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的两倍，即可以获得1/2最小间距(1/2pitch)，而自对准四重图形化方法在不改变目前光刻技术的前提下(即光刻窗口大小不变)，在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的四倍，即可以获得1/4最小间距(1/4pitch)，从而可以极大地提高半导体集成电路的密度，缩小图形的特征尺寸，进而有利于器件性能的提高。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，获得多种目标图形之间间距的类型。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区域；在所述基底上形成底部核心材料层；在所述第一区域的所述底部核心材料层上形成分立的第一核心层；在所述第一核心层的侧壁形成第一侧墙；形成所述第一侧墙之后，去除所述第一核心层；去除所述第一核心层之后，在所述第一侧墙的侧壁形成第二侧墙，所述第一侧墙和位于所述第一侧墙侧壁的第二侧墙构成主侧墙结构层；以所述主侧墙结构层为掩膜，图形化所述底部核心材料层，形成第二核心层；形成所述第二核心层之后，去除所述主侧墙结构层；去除所述主侧墙结构层之后，在所述第二核心层的侧壁形成第三侧墙；形成所述第三侧墙之后，去除所述第二核心层；去除所述第二核心层之后，以所述第三侧墙为掩膜，图形化所述基底，形成目标图形：。
相应的，本发明实施例还提供一种半导体结构，包括：基底，所述基底包括第一区域；底部核心材料层，位于所述基底上；多个第一侧墙，位于所述底部核心材料层上；第二侧墙，位于所述第一侧墙的侧壁，所述第一侧墙和位于所述第一侧墙侧壁的第二侧墙构成主侧墙结构层，所述主侧墙结构层用于作为图形化所述底部核心材料层的掩膜。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例的半导体结构的形成方法中，第一侧墙和位于第一侧墙侧壁的第二侧墙构成主侧墙结构层，主侧墙结构层用于作为刻蚀底部核心材料层以形成第二核心层的掩膜，后续步骤还包括在第二核心层的侧壁形成第三侧墙，第三侧墙用于作为图形化基底以形成目标图形的掩膜，因此，所述主侧墙结构层的尺寸用于定义第三侧墙之间的间距，进而定义目标图形之间的间距。本发明实施例通过形成所述第一侧墙和第二侧墙，从而能够通过调整第一侧墙和第二侧墙的尺寸、以及第一侧墙和第二侧墙的位置关系，来获得不同类型的主侧墙结构层的尺寸，进而满足了形成的目标图形之间具有不同类型间距的需求，相应提高了目标图形间距类型的设计自由度，而且，通过调整第一侧墙与第二侧墙的尺寸、以及第一侧墙和第二侧墙的位置关系来获得不同的主侧墙结构层的尺寸，还有利于降低对目标图形之间间距精确控制的难度。
附图说明
图1至图9是一种半导体结构的形成方法中各步骤对应的结构示意图；
图10至图15是另一种半导体结构的形成方法中各步骤对应的结构示意图；
图16至图24是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图25至图27是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图；
图28至图29是本发明半导体结构的形成方法又一实施例中各步骤对应的结构示意图；
图30至图32是本发明半导体结构的形成方法再一实施例中各步骤对应的结构示意图；
图33是本发明半导体结构中的第一类侧墙结构层一实施例的结构示意图；
图34是本发明半导体结构中的第二类侧墙结构层一实施例的结构示意图；
图35是本发明半导体结构中的第三类侧墙结构层一实施例的结构示意图；
图36是本发明半导体结构中的第四类侧墙结构层一实施例的结构示意图；
图37是本发明半导体结构中的附加侧墙结构层一实施例的结构示意图；
图38是本发明半导体结构中的第五类侧墙结构层一实施例的结构示意图。
具体实施方式
由背景技术可知，采用SAQP工艺有利于提高在衬底上形成的图形的密度。目前还通常采用SAQP工艺形成鳍式场效应晶体管(FinFET)的鳍部，例如：采用SAQP工艺形成静态随机存取存储器(Static Random-Access Memory，SRAM)的鳍部。
但是随着工艺节点进一步往下延续，鳍部之间的间距也变的越来越小，采用传统的SAQP工艺形成SRAM器件的鳍部的成本也越来越高。现结合一种半导体结构的形成方法分析采用传统的SAQP工艺形成SRAM器件鳍部的成本越来越高的原因。
参考图1至图9，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底1；在基底1上形成核心材料层2；在核心材料层2上形成分立的第一核心层3。
参考图2，在第一核心层3的侧壁上形成第一侧墙4。
参考图3，去除第一核心层3。
参考图4，去除第一核心层3后，以第一侧墙4为掩膜，图形化核心材料层2，形成第二核心层5。
参考图5，在第二核心层5的侧壁上形成第二侧墙6。
参考图6，去除第二核心层5。
参考图7，去除第二核心层5后，以第二侧墙6为掩膜，图形化基底1，形成初始鳍部，初始鳍部包括间隔排布的器件鳍部7和伪鳍部8。
参考图8，示出了基于图7的俯视图，形成初始鳍部后，去除第二侧墙6。
参考图9，示出了基于图8的俯视图，去除伪鳍部8；去除伪鳍部8的步骤包括：在器件鳍部7上形成掩膜层9，掩膜层9中形成有露出伪鳍部8的掩膜开口10；以掩膜层9为掩膜，去除掩膜开口10露出的伪鳍部8。
上述形成方法中，掩膜开口10之间的间距是初始鳍部之间间距的两倍。随着工艺节点进一步往下延续，初始鳍部之间的间距越来越小，掩膜开口10之间的间距也越来越小，当掩膜开口10之间的间距小于掩膜层9材料的曝光极限时，形成掩膜开口10就需要用到两张光罩(Mask)，这极大的增加了形成器件鳍部的成本。或者，在图形化基底之前，将与伪鳍部位置对应的第二侧墙去除。但是这种方法仍然没有解决成本过高的问题。
为解决上述问题，目前提出了另一种半导体结构的形成方法，不需要进行鳍切(Fin cut)或去除部分侧墙的步骤。参考图10至图15，示出了另一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图10，提供基底20；在基底20上形成核心材料层21；在核心材料层21上形成分立的第一核心层22。
参考图11，在第一核心层22的侧壁上形成第一侧墙23，且位于相邻第一核心层22侧壁上的第一侧墙23相接触。
参考图12，去除第一核心层22。
参考图13，去除第一核心层22后，以第一侧墙23为掩膜，图形化核心材料层21，形成第二核心层24；在第二核心层24的侧壁上形成第二侧墙25。
参考图14，去除第二核心层24。
参考图15，去除第二核心层24后，以第二侧墙25为掩膜，图形化基底20，形成鳍部26。
上述形成方法中，通过使位于相邻第一核心层22侧壁上的第一侧墙23相接触，从而使第二侧墙25之间的间距较大，第二侧墙25之间的间距与最终形成的鳍部26间距相对应，从而不需进行鳍切或去除部分侧墙的步骤，从而省去了一张光罩，有利于节约成本。
但是，形成方法形成的鳍部间距的类型较为局限，形成的鳍部间距类型自由度不高，难以满足形成具有更多的不同类型间距的鳍部的需求。
或者，为了形成具有更多的不同类型间距的鳍部，需额外增加一道掩膜将部分宽度的第一侧墙遮住，去除掩膜露出的部分宽度第一侧墙，从而实现对部分第一侧墙宽度的减薄，进而使多个第一侧墙的宽度不同，相应使形成的第二侧墙的间距不同；又或者，在一些方法中，在形成第二核心层后，增加一道掩膜将部分光罩将部分宽度的第二核心层遮住，去除掩膜露出的部分宽度第二核心层，从而实现对部分第二核心层的宽度的减薄，相应使第二侧墙之间具有不同的间距。但是，以上方法均需要增加光罩，也容易导致工艺成本的增加。
为了解决所述技术问题，本发明实施例提供的半导体结构的形成方法中，通过形成所述第一侧墙和第二侧墙，从而能够通过调整第一侧墙和第二侧墙的尺寸、以及第一侧墙和第二侧墙的位置关系，来获得不同类型的主侧墙结构层的尺寸，进而满足了形成的目标图形之间具有不同类型间距的需求，相应提高了目标图形间距类型的设计自由度，而且，通过调整第一侧墙与第二侧墙的尺寸、以及第一侧墙和第二侧墙的位置关系来获得不同的主侧墙结构层的尺寸，还有利于降低对目标图形之间间距精确控制的难度。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图16至图24是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图16，提供基底100，所述基底100包括第一区域A。
基底100为图形化工艺的待刻蚀层，基底100还为制程提供工艺平台。
本实施例中，基底100包括第一区域A和第二区域B。后续在基底100上形成底部核心材料层后，还在底部核心材料层上形成分立的第一核心层和抗刻蚀层，形成第一核心层和抗刻蚀层的方法包括在底部核心材料层上形成顶部核心层材料层和抗刻蚀材料层的步骤，其中，顶部核心材料层用于形成第一核心层，抗刻蚀材料层用于形成抗刻蚀层，第一区域A用于定义顶部核心材料层的形成区域，第二区域B用于定义抗刻蚀材料层的形成区域。
本实施例中，以第一区域A和第二区域B相邻接为例。在其他实施例中，第一区域和第二区域还可以不相邻。
本实施例中，第一区域A包括第一子区域a1，第一子区域a1包括第一子核心区(未标示)和位于相邻第一子核心区(未标示)之间的第一子间隔区(未标示)，第一子核心区用于定义后续形成于第一子核心区上第一核心层的位置。
在其他实施例中，基底可以仅包括第一区域，而不包括第二区域。
本实施例中，所述第二区域B包括第三子区域b1。
本实施例中，基底100的材料为硅。在另一些实施例中，基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，基底还能够为绝缘体上的硅基底或者绝缘体上的锗基底等其他类型的基底。在又一些实施例中，基底还可以包括第一半导体层以及外延生长于第一半导体层上的第二半导体层。
本实施例中，基底100用于形成衬底以及凸出于衬底的鳍部，即所形成的目标图形为鳍部。在其他实施例中，基底还可以用于形成其他类型的图形，例如：互连沟槽。相应地，该实施例中，基底还包括金属层间介质层，其中，基底中的金属层间介质层用于作为图形化工艺的待处理层。在该实施例中，基底还可以包括其他结构，例如，栅极结构、掺杂区、浅沟槽隔离结构等。
继续参考图16，在基底100上形成底部核心材料层104。
底部核心材料层104形成在基底100的第一区域A和第二区域B上。
底部核心材料层104用于后续形成第二核心层。
后续还会去除第二核心层，因此底部核心材料层104为易于被去除的材料，且去除第二核心层的工艺对其他膜层的损伤较小。
本实施例中，底部核心材料层104的材料为无定形硅。
在其他实施例中，底部核心材料层的材料还可以为氮化硅、无定形锗、氧化硅、氮氧化硅、氮化碳、多晶硅、碳化硅、碳氮化硅或碳氮氧化硅。
本实施例中，在基底100上形成底部核心材料层104之前，半导体结构的形成方法还包括：在基底100上形成衬垫氧化层101；在衬垫氧化层101上形成研磨停止层102；在研磨停止层102上形成第一刻蚀停止层103。
本实施例中，后续图形化基底100以形成鳍部后，还包括形成隔离结构的步骤，研磨停止层102的顶面用于在形成隔离结构的研磨工艺中，定义研磨工艺的停止位置；而且，后续在第一侧墙的侧壁形成第二侧墙后，还能够先将第一侧墙和第二侧墙的图形传递到研磨停止层102中，再通过研磨停止层102传递到基底100中，有利于提高图形化基底100的工艺稳定性。
本实施例中，研磨停止层102的材料为氮化硅。
衬垫氧化层101用于在形成研磨停止层102时提供缓冲作用。本实施例中，衬垫氧化层101的材料为氧化硅。
后续还包括图形化底部核心材料层104以形成第二核心层、以及在第二核心层的侧壁形成第三侧墙的步骤，且第三侧墙通常通过沉积和刻蚀相结合的工艺形成，第一刻蚀停止层103的顶面用于定义图形化底部核心材料层104、以及形成第三侧墙时的刻蚀工艺的停止位置，以免引起过刻蚀的问题，从而降低第一刻蚀停止层103下方待刻蚀膜层出现顶面高度不一致问题的概率。
本实施例中，第一刻蚀停止层103的材料为氧化硅。其他实施例中，根据底部核心材料层的材料，第一刻蚀停止层的材料还可以为氮化硅或氮氧化硅。
本实施例中，在形成底部核心材料层104之后，半导体结构的形成方法还包括：在底部核心材料层104上形成第二刻蚀停止层105。
后续形成第一核心层通常包括刻蚀工艺，以及后续形成在第一核心层的侧壁上的第一侧墙、形成在第一侧墙的侧壁的第二侧墙通常均通过沉积和刻蚀的方式形成，且后续还采用刻蚀工艺去除第一核心层，第二刻蚀停止层105位于底部核心材料层104上，第二刻蚀停止层105能够在形成第一核心层、形成第一侧墙、形成第二侧墙以及去除第一核心层的刻蚀工艺中，起到定义刻蚀停止位置的作用，以免引起过刻蚀的问题，从而降低底部核心材料层104出现顶面高度不一致问题的概率。本实施例中，第二刻蚀停止层105的材料为氧化硅。
参考图17，在第一区域A的底部核心材料层104上形成分立的第一核心层110。本实施例中，在第一子区域a1的底部核心材料层104上形成分立的第一核心层110。
后续还包括在第一核心层110的侧壁形成第一侧墙，第一核心层110用于为形成第一侧墙起到支撑作用。第一核心层110的宽度尺寸、以及相邻第一核心层110之间的间隔还用于定义后续第一侧墙之间的间隔。
第一核心层110的材料可以为无定形硅、氮化硅、无定形锗、氧化硅、氮氧化硅、氮化碳、多晶硅、碳化硅、碳氮化硅或碳氮氧化硅。本实施例中，第一核心层110的材料为无定形硅。
本实施例中，在第一区域A底部核心材料层104上形成分立的第一核心层110的过程中，在第二区域B的底部核心材料层104上形成与第一核心层110分立的抗刻蚀层115，抗刻蚀层115的耐刻蚀度大于第一核心层110的耐刻蚀度。
抗刻蚀层115的耐刻蚀度大于第一核心层110的耐刻蚀度，从而后续在第一侧墙115的侧壁形成第一侧墙的步骤中，第一侧墙还形成在抗刻蚀层115的侧壁，且抗刻蚀层115能够在后续去除第一核心层110的步骤中被保留，进而后续第二侧墙不会形成在第一侧墙与抗刻蚀层115相接触的侧壁表面，从而通过形成抗刻蚀层115，也能够通过调整第一侧墙和第二侧墙的尺寸、以及第一侧墙和第二侧墙的位置关系，获得不同类型的主侧墙结构层的尺寸，进一步增加了形成的目标图形之间间距的类型，并提高目标图形间距类型的设计自由度。
抗刻蚀层115的材料包括无定形硅、氮化硅、无定形锗、氧化硅、氮氧化硅、氮化碳、多晶硅、碳化硅、碳氮化硅或碳氮氧化硅。本实施例中，抗刻蚀层115的材料为无定形硅。
本实施例中，所述抗刻蚀层115形成在所述第三子区域b1上。
本实施例中，以第二区域B的上仅形成有一个抗刻蚀层115作为示例。其他实施例中，抗刻蚀层的数量还可以为多个。
本实施例中，形成第一核心层110和抗刻蚀层115的步骤包括：
如图16所示，在底部核心材料层104上形成位于第二区域B的抗刻蚀材料层107和位于第一区域A的顶部核心材料层106，抗刻蚀材料层107的耐刻蚀度大于顶部核心材料层106的耐刻蚀度。
抗刻蚀材料层107用于形成抗刻蚀层；顶部核心材料层106用于形成第一核心层。抗刻蚀材料层107的耐刻蚀度大于顶部核心材料层106的耐刻蚀度，从而使抗刻蚀层的耐刻蚀度大于第一核心层的耐刻蚀度。
本实施例中，形成顶部核心材料层106和抗刻蚀材料层107的步骤包括：在底部核心材料层104上形成初始核心材料层；对第二区域B的初始核心材料层进行离子掺杂处理，适于增大第二区域B的初始核心材料层的耐刻蚀度，位于第二区域B的掺杂有离子的初始核心材料层作为抗刻蚀材料层107，位于第一区域A的未掺杂有离子的初始核心材料层作为顶部核心材料层106。
本实施例中，离子掺杂处理的掺杂离子包括硼离子、磷离子或氩离子。
本实施例中，采用离子注入工艺进行离子掺杂处理。
在其他实施例中，还可以对第一区域的初始核心材料层进行离子掺杂处理，适于减小第一区域的初始核心材料层的耐刻蚀度，位于第一区域的掺杂有离子的初始核心材料层作为顶部核心材料层，位于第二区域的未掺杂有离子的初始核心材料层作为抗刻蚀材料层。
如图17所示，图形化顶部核心材料层106和抗刻蚀材料层107，剩余的顶部核心材料层106作为第一核心层115，剩余的抗刻蚀材料层107作为抗刻蚀层115。
在图形化顶部核心材料层106和抗刻蚀材料层107之前，半导体结构的形成方法还包括：在顶部核心材料层106和抗刻蚀材料层107上形成图形层108(如图16所示)。
图形层108用于作为图形化顶部核心材料层106和抗刻蚀材料层107的掩膜。本实施例中，图形层108的材料为旋涂碳(Spin-on carbon，SOC)。因此，以图形层108为掩膜，图形化顶部核心材料层106和抗刻蚀材料层107。
形成第一核心层110和抗刻蚀层115后，去除图形层108。
具体地，可以采用灰化工艺去除图形层108。
参考图18，在第一核心层110的侧壁形成第一侧墙120。
本实施例中，形成所述第一侧墙120的步骤中，形成于第一子区域a1的第一核心层110侧壁的所述第一侧墙120之间相互分立。
第一侧墙120用于与后续形成在第一侧墙120侧壁的第二侧墙构成主侧墙结构层，从而作为图形化底部核心材料层104的掩膜。
第一侧墙120的材料可以为氧化钛、氮化钛、氧化硅、氮化硅或氧化铝。本实施例中，第一侧墙120的材料为氧化钛。氧化钛材料与无定型硅材料具有较大的刻蚀选择性，从而使第一侧墙120能够在后续去除第一核心层110的步骤中被保留，且使第一侧墙120能够作为图形化底部核心材料层104的掩膜。
本实施例中，形成第一侧墙120的步骤中，形成于第一子区域a1的第一核心层110侧壁的第一侧墙120之间相互分立。
本实施例中，以形成在第一子区域a1上的第一侧墙120数量为三个作为示例。其他实施例中，分别形成在第一子区域的第一侧墙还可以为其他数量。
本实施例中，第二区域B的底部核心材料层104上还形成有与第一核心层110分立的抗刻蚀层115。因此，在第一核心层110的侧壁形成第一侧墙120的过程中，第一侧墙120还形成在抗刻蚀层115的侧壁。
本实施例中，形成第一侧墙120的步骤中，形成于第三子区域b1的抗刻蚀层115侧壁的第一侧墙120之间也相互分立。
形成第一侧墙120的步骤包括：形成第一侧墙膜，位于第一核心层110和抗刻蚀层115的侧壁与顶面以及第二刻蚀停止层105表面；去除位于第一核心层110和抗刻蚀层115的顶面、以及第二刻蚀停层105表面的第一侧墙膜，位于第一核心层110和抗刻蚀层115侧壁的剩余第一侧墙膜作为第一侧墙120。
本实施例中，采用原子层沉积工艺形成第一侧墙膜，有利于提高第一侧墙膜在第一核心层110和抗刻蚀层115侧壁的覆盖能力，还有利于提高第一侧墙膜的厚度均匀性，并降低精确控制第一侧墙膜厚度的难度。
本实施例中，采用各向异性干法刻蚀工艺，去除位于第一核心层110和抗刻蚀层115的顶面、以及第二刻蚀停止层105表面的第一侧墙膜。各向异性干法刻蚀工艺具有各向异性刻蚀的特性，从而能够在无掩膜的情况下，将第一核心层110和抗刻蚀层115的顶面以及第二刻蚀停层105表面的第一侧墙膜去除，同时使得位于第一核心层110和抗刻蚀层115的侧壁的第一侧墙膜被保留。
参考图19，形成第一侧墙120之后，去除第一核心层110；去除所述第一核心层110之后，在第一侧墙120的侧壁形成第二侧墙130，第一侧墙120和位于第一侧墙120侧壁的第二侧墙130构成主侧墙结构层135。
去除第一核心层110，从而暴露出第一侧墙120与第一核心层110相接触的侧壁，从而使在第一区域A上，第二侧墙130能够形成在第一侧墙120的两侧侧壁表面。
本实施例中，形成第二侧墙130之前，保留抗刻蚀层115。具体地，在去除第一核心层110的步骤中，保留抗刻蚀层115。
本实施例中，去除第一核心层110的工艺包括湿法刻蚀工艺。湿法刻蚀工艺的成本相对较低，且操作步骤简单，还能够实现较大的刻蚀选择比。
本实施例中，形成顶部核心材料层106和抗刻蚀材料层107的步骤包括：对第二区域B的初始核心材料层进行离子掺杂处理，适于增大第二区域B的初始核心材料层的耐刻蚀度。
因此，湿法刻蚀工艺的刻蚀溶液包括SC1溶液、SC2溶液或TMAH溶液。上述刻蚀溶液为半导体工艺中常用于刻蚀无定形硅的刻蚀溶液，有利于提高工艺兼容性；且上述刻蚀溶液对掺杂有硼离子、氩离子或磷离子的无定型硅的刻蚀速率低，从而使得抗刻蚀层115在去除第一核心层110的步骤中被保留。其中，SC1溶液指的是NH4OH和H2O2的混合溶液，SC2溶液指的是HCl和H2O2的混合溶液。
在其他实施例中，当形成抗刻蚀层和第一核心层的步骤包括对第一区域的初始材料层进行离子掺杂处理，适于减小第一区域初始核心材料层的耐刻蚀度时，相应采用其他合适的刻蚀溶液去除第一核心层。
第一侧墙120和位于第一侧墙120侧壁的第二侧墙130构成主侧墙结构层，主侧墙结构层用于作为刻蚀底部核心材料层104以形成第二核心层的掩膜，后续步骤还包括在第二核心层的侧壁形成第三侧墙，第三侧墙用于作为图形化基底100以形成目标图形的掩膜，因此，主侧墙结构层的尺寸用于定义第三侧墙之间的间距，进而定义目标图形之间的间距。本实施例通过形成第一侧墙120和第二侧墙130，从而能够通过调整第一侧墙120和第二侧墙130的尺寸以及位置关系，来获得不同类型的主侧墙结构层的尺寸，进而满足了形成的目标图形之间具有不同类型间距的需求，相应提高了目标图形间距类型的设计自由度，而且，通过调整第一侧墙120和第二侧墙130的尺寸、以及位置关系来获得不同的主侧墙结构层的尺寸，还有利于降低对目标图形之间间距精确控制的难度。
第二侧墙130的材料包括氧化钛、氮化钛、氮化硅、氧化铝或氧化硅。
本实施例中，第二侧墙130与第一侧墙120的材料相同，第二侧墙130的材料为氧化钛，以避免引入其他的侧墙材料，有利于提高工艺兼容性、减小工艺变动，而且，还能够使主侧墙结构层仅包括一种材料，有利于提高后续以主侧墙结构层为掩膜刻蚀底部核心材料层104的工艺效果，提高图形传递的精度。
在其他实施例中，第二侧墙的材料和第一侧墙的材料还可以不同。
形成所述第二侧墙130的步骤中，形成于第一子核心区上的第二侧墙130之间相互分立，形成于同一第一子间隔区上的第二侧墙130相接触。
本实施例中，去除第一核心层110，且保留抗刻蚀层115，之后，在第一侧墙120暴露出的侧壁形成第二侧墙130，第一侧墙120和位于第一侧墙120侧壁的第二侧墙130构成主侧墙结构层。
在第一侧墙120的侧壁形成第二侧墙130后，所述主侧墙结构层还位于第二区域B上。具体地，本实施例中，主侧墙结构层位于第三子区域b1上。
因此，本实施例中，主侧墙结构层具有三种类型，分别为第一类侧墙结构层135a、第二类侧墙结构层135b和第三类侧墙结构层135c。
其中，所述第一子区域a1上的主侧墙结构层分别为第一类侧墙结构层135a和第二类侧墙结构层135b，第一类侧墙结构层135a和第二类侧墙结构层135b之间相互分立。
本实施例中，在第一子区域a1上，形成第二侧墙130的步骤中，形成于第二侧墙130侧壁的第一侧墙120之间相互分立。任一个第一类侧墙结构层135a包括一个第一侧墙120以及位于第一侧墙120两侧侧壁表面的第二侧墙130。
当第一类侧墙结构层135a的数量为多个时，第一类侧墙结构层135a之间相互分立。也就是说，当第一类侧墙结构层135a的数量为多个时，第一类侧墙结构层135a之间的第二侧墙130之间也相互分立。
本实施例中，任一个第二类侧墙结构层135b包括相邻的两个第一侧墙120、以及分别位于每个第一侧墙120的两侧侧壁表面的第二侧墙130，对于任一个第二类侧墙结构层135b，位于相邻第一侧墙120之间的第一侧墙120侧壁的第二侧墙130相接触。第二类侧墙结构层135b中，相邻第一侧墙120之间的第二侧墙130对应为同一第一子间隔区上的第二侧墙130。
需要说明的是，第二类侧墙结构层135b中的相邻第一侧墙120之间的间隔小于或等于两倍的第一类侧墙结构层135a中第二侧墙130的宽度。
当第二类侧墙结构层135b的数量为多个时，第二类侧墙结构层135b之间相互分立。
与第一类侧墙结构层135a相比，第二类侧墙结构层135b的宽度更大，第二类侧墙结构层135b与第一类侧墙结构层135a的宽度尺寸不同，从而使得主侧墙结构层具有不同类型的宽度尺寸。
本实施例中，由于在去除第一核心层110的步骤中，抗刻蚀层115被保留，因此，在形成第二侧墙130的步骤中，第二侧墙130不会形成在第一侧墙120与抗刻蚀层115相接触的侧壁，也就是说，第二侧墙130位于第一侧墙120与抗刻蚀层115相背的一个侧壁。
本实施例中，形成于第三子区域的抗刻蚀层115侧壁的第一侧墙120之间相互分立；形成第二侧墙130的步骤中，位于第二区域B的第一侧墙120侧壁的第二侧墙130之间也相互分立。具体地，形成于第三子区域b1的第一侧墙120侧壁的第二侧墙120之间相互分立。
因此，本实施例中，位于第三子区域b1的主侧墙结构层作为第三类侧墙结构层135c，任一个第三类侧墙结构层135c包括一个第一侧墙120与位于第一侧墙120的一侧侧壁表面的第二侧墙130。
与第一类侧墙结构层135a相比，第三类侧墙结构层135c的宽度尺寸更小，也就是说，第三类侧墙结构层135c和第一类侧墙结构层135a、第二类侧墙结构层135b的宽度尺寸均不相同，从而通过在形成第二侧墙130之前，保留抗刻蚀层115，能够获得更多的主侧墙结构层的宽度尺寸类型。
本实施例中，形成第二侧墙130的步骤包括：形成第二侧墙膜，位于第一侧墙120的侧壁和顶面、第二刻蚀停止层105的表面和抗刻蚀层115的顶面；去除位于第一侧墙120和抗刻蚀层115顶面和第二刻蚀停止层105表面的第二侧墙膜，位于第一侧墙120侧壁的剩余第二侧墙膜作为第二侧墙130。
本实施例中，采用原子层沉积工艺形成第二侧墙膜，有利于提高第二侧墙膜的保形覆盖能力，并使得第二侧墙膜的厚度得到精确控制。其中，随着第二侧墙膜材料沉积厚度的增加，位于第一子核心区之间(也就是同一第一子间隔区)的相邻的第一侧墙120侧壁的第二侧墙膜的材料逐渐相接触，从而将位于第一子核心区之间的相邻第一侧墙120之间的间隙填充满，使形成于同一第一子间隔区上的第二侧墙130相接触。
本实施例中，采用干法刻蚀工艺，例如：各向异性干法刻蚀工艺，去除位于第一侧墙120和抗刻蚀层115顶面和第二刻蚀停止层105表面的第二侧墙膜。
本实施例中，以第一侧墙120和第二侧墙130的宽度尺寸以及位置关系组合，分别形成了第一类侧墙结构层135a、第二类侧墙结构层135b和第三类侧墙结构层135c为示例。其他实施例中，根据实际的工艺，通过调整第一侧墙和第二侧墙的宽度尺寸以及位置关系，还可以获得其他的主侧墙结构层类型。
本实施例中，仅以第二侧墙130的宽度小于第一侧墙120的宽度为示例进行说明。
结合参考图20，在第一侧墙120的侧壁形成第二侧墙130后，图形化底部核心材料层104之前，半导体结构的形成方法还包括：去除抗刻蚀层115。
去除抗刻蚀层115，为后续以第一侧墙120和第二侧墙130构成的主侧墙结构层为掩膜，刻蚀底部核心材料层104做准备。
本实施例中，采用干法刻蚀工艺去除抗刻蚀层115。采用干法刻蚀工艺有利于通过调整刻蚀气体类型、工艺参数等方式，实现较大的刻蚀选择比，从而减小去除抗刻蚀层115的过程中对其他膜层结构(例如：第一侧墙120和第二侧墙130)的损伤。
参考图21，以主侧墙结构层为掩膜，图形化底部核心材料层104，形成第二核心层140。
后续步骤还包括在第二核心层140的侧壁形成第三侧墙，第二核心层140用于为形成第三侧墙提供支撑作用，第二核心层140的宽度尺寸还用于定义第三侧墙之间的间距，进而定义后续目标图形之间的间距。
本实施例中，底部核心材料层104上还形成有第二刻蚀停止层105，因此，图形化底部核心材料层104之前，还以主侧墙结构层为掩膜，刻蚀第二刻蚀停止层105。
本实施例中，采用干法刻蚀工艺，例如：各向异性的干法刻蚀工艺，刻蚀底部刻蚀材料层104，从而实现对底部核心材料层104的图形化。各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，刻蚀剖面控制性较好，有利于提高图形传递的精度。
结合参考图21和图22，去除主侧墙结构层；去除主侧墙结构层之后，在第二核心层140的侧壁形成第三侧墙150。
本实施例中，在去除主侧墙结构层时，还去除第二核心层140上的剩余第二刻蚀停止层105。本实施例中，采用干法刻蚀工艺去除侧墙结构层135和第二刻蚀停止层105。
第三侧墙150用于作为图形化基底100以形成目标图形的掩膜，因此，第三侧墙150之间的间距用于定义后续目标图形之间的间距。
第三侧墙150之间的间距由主侧墙结构层的尺寸定义，且本实施例能够通过调整第一侧墙120和第二侧墙130的尺寸、以及第一侧墙120和第二侧墙130的位置关系，来获得不同类型的主侧墙结构层的尺寸，从而使第三侧墙150之间具有不同类型的间距，进而使形成的目标图形之间具有不同类型间距，提高了目标图形间距类型的设计自由度。
第三侧墙150的材料可以为氧化钛、氮化钛、氧化硅、氮化硅或氧化铝。本实施例中，第三侧墙150的材料为氧化钛。氧化钛材料与无定型硅材料具有较大的刻蚀选择性，从而使第三侧墙150能够在后续去除第二核心层140的步骤中被保留，且使第三侧墙150能够作为图形化基底100的掩膜。
本实施例中，形成第三侧墙150的具体步骤可参考前述形成第一侧墙120的步骤的详细描述，在此不再赘述。
本实施例中，第三侧墙150之间相互分立。
参考图23至图24，形成第三侧墙150之后，去除第二核心层140；去除第二核心层140之后，以第三侧墙150为掩膜，图形化基底100，形成目标图形。
去除第二核心层140，从而暴露出第二核心层140底部的第一刻蚀停止层103，为后续以第三侧墙150为掩膜图形化基底100做准备。
本实施例中，去除第二核心层140的工艺与前述去除第一核心层110的工艺相同，在此不再赘述。
本实施例中，目标图形为鳍部200；以第三侧墙150为掩膜图形化基底100，形成鳍部170。剩余的基底100作为衬底160，鳍部170相应凸出于衬底160。
第三侧墙150之间具有多种不同间距类型，因此，鳍部170之间也具有多种不同的间距类型，从而提高了鳍部170之间间距的设计自由度，且鳍部170之间的间距有利于得到精确控制。
本实施例中，以图形化基底100形成鳍部170为示例。在其他实施例中，目标图形还可以为其他类型的图形，例如：以第三侧墙为掩膜图形化基底，形成互连沟槽；其中，位于互连沟槽侧壁之间的剩余基底作为隔离层，因此，目标图形可以为隔离层，隔离层之间具有不同的间距类型，也就是说，可以形成具有多种不同宽度尺寸类型的互连沟槽，相应后续形成于互连沟槽中的互连线之间也具有多种不同的宽度尺寸类型。
本实施例中，以第三侧墙150为掩膜，图形化基底100的步骤包括：以第三侧墙150为掩膜，依次刻蚀第一刻蚀停止层103、研磨停止层102、衬垫氧化层101以及部分厚度的基底100。
本实施例中，先将第三侧墙150的图形传递到研磨停止层102中，再通过研磨停止层102传递到基底100中，即使第三侧墙150在图形化基底100的过程中被完全消耗，研磨停止层102还能够作为刻蚀基底100的掩膜，有利于提高图形化基底100的工艺稳定性。
本实施例中，采用干法刻蚀工艺，例如：各向异性干法刻蚀工艺，依次刻蚀第一刻蚀停止层102、研磨停止层102、衬垫氧化层101以及部分厚度的基底100。各向异性干法刻蚀工艺的刻蚀剖面控制性好、刻蚀精度高，有利于提高图形传递的精度，且提高目标图形的图形质量、和剖面形貌质量。
本实施例中，图形化基底100后，鳍部170上还保留有部分厚度的第三侧墙150。在其他实施例中，第三侧墙还可以在图形化基底的过程中被消耗。
相应地，形成鳍部170后，后续工艺步骤还包括：去除第三侧墙150。
关于后续工艺步骤，本实施例在此不再赘述。
图25至图27是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：第一区域包括第一子区域和第二子区域；在形成第一核心层的过程中，若干个第一核心层还形成在第二子区域上；形成第一侧墙的步骤中，形成于第二子区域上相邻第一核心层之间且位于第一核心层侧壁表面的第一侧墙相接触；第二子区域上的主侧墙结构层为第四类侧墙结构层，任一个第四类侧墙结构层包括第二侧墙和相接触的两个第一侧墙，第二侧墙分别位于相接触的两个第一侧墙整体的两侧侧壁表面。关于第一子区域上的形成过过程以及结构参照前述实施例，不再详述。
参考图25，在第一核心层210的侧壁形成第一侧墙220。
本实施例中，第一区域A包括第二子区域a2。
本实施例中，形成于第二子区域a2上相邻第一核心层210之间且位于第一核心层210侧壁表面的第一侧墙220相接触。
通过使位于相邻第一核心层210侧壁上的第一侧墙220相接触，从而使后续第二侧墙仅能够分别形成于相接触的两个第一侧墙220整体的两侧侧壁表面，进而获得与前述实施例中宽度尺寸类型不同的主侧墙结构层。
本实施例中，在形成第一侧墙220的步骤中，定义形成于第一核心层210侧壁且互相分立的第一侧墙220(例如：图25中最左侧的第一侧墙220)的宽度为第一宽度。
需要说明的是，第二子区域a2上相邻第一核心层210之间的间隔小于或等于两倍的第一宽度。
关于第一侧墙220的相关描述，请参考前述实施例中的相应描述，本实施例在此不再赘述。
需要说明的是，为方便示意和描述，仅示意出本实施例半导体结构的形成方法中各步骤对应的第一区域A中的第二子区域a2的结构示意图。
参考图26至27，形成所述第一侧墙220之后，去除第一核心层210；去除第一核心层210之后，在第一侧墙220的侧壁形成第二侧墙230，第一侧墙220和位于第一侧墙220侧壁的第二侧墙230构成主侧墙结构层。
去除第一核心层210，以暴露出第一侧墙220的侧壁，为在第一侧墙220的侧壁形成第二侧墙提供空间位置。
本实施例中，形成于第二子区域a2上的主侧墙结构层为第四类侧墙结构层235d，任一个第四类侧墙结构层235d包括第二侧墙230和相接触的两个第一侧墙220。
本实施例中，由于形成于第二子区域a2上相邻第一核心层210之间且位于第一核心层210侧壁表面的第一侧墙220相接触，因此，形成于第二子区域a2上的第二侧墙230分别位于相接触的两个第一侧墙220整体的两侧侧壁表面。
相应地，第四类侧墙结构层235d宽度尺寸与前述实施例中第一类侧墙结构层、第二类侧墙结构层和第三类侧墙结构层的宽度尺寸均不同，从而进一步增加了主侧墙结构层的宽度尺寸类型。
相应地，后续以第四类侧墙结构层235d为掩膜，图形化底部核心材料层204以形成第二核心层、以及在第二核心层的侧壁形成第三侧墙后，第三侧墙之间的间距也和前述实施例中第三侧墙之间的间距不同，从而使后续以第三侧墙为掩膜图形化基底200形成的目标图形之间具有更多的宽度尺寸类型。
本实施例中，第二侧墙230的材料、以及形成第二侧墙230的步骤均与前述实施例相同，在此不再赘述。
后续工艺步骤与前述实施例相同，本实施例在此不再赘述。
在其他实施例中，还可以是：第一区域包括第一子区域而不包括第二子区域，或者，第一区域包括第二子区域而不包括第一子区域。
图28至图29是本发明半导体结构的形成方法又一实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：第二区域包括第三子区域和第四子区域，第四子区域包括第四子抗刻蚀区和位于相邻第四子抗刻蚀区之间的第四子间隔区，第四子抗刻蚀区用于定义第四子抗刻蚀区上抗刻蚀层的位置；形成所述第一侧墙的步骤中，形成于第四子区域上相邻抗刻蚀层之间且位于所述抗刻蚀层侧壁表面的所述第一侧墙相接触；在形成主侧墙结构层的过程中，还在第四子区域上形成附加侧墙结构层，任一个附加侧墙结构层包括位于第四子间隔区上相接触的第一侧墙。关于第三子区域上的形成过过程以及结构参照前述实施例，不再详述。
参考图28，在第一核心层(图未示)的侧壁上形成第一侧墙320。
本实施例中，第二区域B还包括第四子区域b2，第四子区域b2包括第四子抗刻蚀区(未标示)和位于相邻第四子抗刻蚀区之间的第四子间隔区(未标示)，第四子抗刻蚀区用于定义第四子抗刻蚀区上抗刻蚀层的位置。
本实施例中，第二区域B的底部核心材料层304上形成有与第一核心层分立的抗刻蚀层315。相应地，第一侧墙320还形成于抗刻蚀层315的侧壁。
本实施例中，形成于第四子区域b2上相邻抗刻蚀层315之间且位于抗刻蚀层315侧壁表面的第一侧墙320相接触。具体地，第四子间隔区上具有相接触的第一侧墙320。
本实施例中，在形成第一侧墙320的步骤中，定义形成于抗刻蚀层315的侧壁且互相分立的第一侧墙320的宽度为第二宽度。
需要说明的是，形成于第四子区域b2上相邻抗刻蚀层315之间的间隔小于或等于两倍的第二宽度。
关于第一侧墙320的描述可参考前述实施例的相关描述，在此不再赘述。
需要说明的是，为方便示意和描述，仅示意出本实施例半导体结构的形成方法中各步骤对应的第二区域B中的第四子区域b2的结构示意图。
继续参考图28，形成所述第一侧墙320之后，去除第一核心层；去除第一核心层之后，在第一侧墙320的侧壁形成第二侧墙(图未示)，第一侧墙320和位于第一侧墙320侧壁的第二侧墙构成主侧墙结构层。
去除第一核心层的工艺与前述实施例相同，本实施例在此不再赘述。
本实施例种，形成所述第二侧墙之前，保留所述抗刻蚀层。
本实施例中，形成于第四子区域b2上相邻抗刻蚀层315之间且位于所述抗刻蚀层315侧壁表面的所述第一侧墙320相接触，且抗刻蚀层315能够在去除第一核心层的步骤中被保留，相接触的第一侧墙320的侧壁未被暴露出，因此，第二侧墙不会形成在第四子区域b2上相接触的第一侧墙320侧壁。
本实施例中，在形成主侧墙结构层的过程中，还在第四子区域b2上形成附加侧墙结构层335e，任一个附加侧墙结构层335e包括位于第四子间隔区上相接触的第一侧墙320。
附加侧墙结构层335e也用于作为后续图形化底部核心材料层以形成第二核心层的掩膜。因此，后续以所述主侧墙结构层和附加侧墙结构层335e为掩膜，图形化底部核心材料层304以形成第二核心层。
本实施例中，附加侧墙结构层335e的宽度尺寸与前述的第一类侧墙结构层、第二类侧墙结构层、第三类侧墙结构层、以及第四类侧墙结构层的宽度尺寸均不相同。
相应地，后续以附加侧墙结构层335e为掩膜，图形化底部核心材料层304以形成第二核心层，以及在第二核心层的侧壁上形成第三侧墙后，第三侧墙之间的间距也和前述实施例的不同；在以第三侧墙为掩膜图形化基底300，形成目标图形后，相应也可以获得与前述实施例中不同的目标图形间距类型。
参考图29，在形成第二侧墙后，图形化底部核心材料层304之前，去除抗刻蚀层315。为后续以附加侧墙结构层335e为掩膜，图形化底部核心材料层304做准备。
本实施例中，采用干法刻蚀工艺去除抗刻蚀层315。
相应地，后续形成第二核心层之后，在形成第三侧墙之前，半导体结构的形成方法还包括：去除附加侧墙结构层。
在其他实施例中，第二区域包括第三子区域而不包括第四子区域，或者，第二区域包括第四子区域而不包括第三子区域。
对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
图30至图32是本发明半导体结构的形成方法再一实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述第二区域还包括第五子区域；在形成抗刻蚀层的过程中，抗刻蚀层形成在第五子区域上；形成所述第一侧墙的步骤中，形成于第五子区域所述抗刻蚀层侧壁的第一侧墙之间相互分立；形成所述第二侧墙的步骤中，形成于第五子区域上相邻所述第一侧墙之间且位于第一侧墙侧壁表面的所述第二侧墙相接触；第五子区域上的主侧墙结构层为第五类侧墙结构层，任一个第五类侧墙结构层包括相邻两个第一侧墙、以及位于相邻两个第一侧墙之间的相接触的第二侧墙。
参考图30，在第一核心层(图未示)的侧壁上形成第一侧墙420。
本实施例中，所述第二区域B还包括第五子区域b3。
本实施例中，第二区域B的底部核心材料层404上形成有与第一核心层分立的抗刻蚀层415。具体地，本实施例中，抗刻蚀层415形成在第五子区域b3上。因此，第一侧墙420还形成在抗刻蚀层415的侧壁。
本实施例中，形成在第五子区域b3抗刻蚀层415侧壁的第一侧墙420相互分立。因此，位于第五子区域b3相邻抗刻蚀层415侧壁的相邻第一侧墙420之间形成有间隙，从而后续第二侧墙能够形成于第五子区域b3上相邻抗刻蚀层415侧壁的第一侧墙420的侧壁表面。
需要说明的是，为方便示意和描述，仅示意出本实施例半导体结构的形成方法中各步骤对应的第二区域B中的第五子区域b3的结构示意图。
参考图31，形成所述第一侧墙420之后，去除第一核心层；去除第一核心层之后，在第一侧墙420的侧壁形成第二侧墙430，第一侧墙420和位于第一侧墙420侧壁的第二侧墙430构成主侧墙结构层。
本实施例中，在形成所述第二侧墙430之前，保留所述抗刻蚀层415。
本实施例中，抗刻蚀层415能够在去除第一核心层的步骤中保留，因此，在形成第二侧墙430的步骤中，第二侧墙430未形成于第二区域B的第一侧墙420与抗刻蚀层415相接触的侧壁表面。
本实施例中，形成于第五子区域b3上相邻第一侧墙420之间且位于第一侧墙420侧壁表面的第二侧墙430相接触。也就是说，第二侧墙430将位于第五子区域b3相邻抗刻蚀层415侧壁的相邻第一侧墙420侧壁之间的间隙填满。
因此，本实施例中，第五子区域b3上的主侧墙结构层为第五类侧墙结构层435f，任一个第五类侧墙结构层435f包括相邻两个第一侧墙420、以及位于相邻两个第一侧墙420侧壁之间的相接触的第二侧墙430。
第五类侧墙结构层435f的宽度尺寸与前述的第一类侧墙结构层、第二类侧墙结构层、第三类侧墙结构层、第四类侧墙结构层以及附加侧墙结构层的宽度尺寸均不同，从而进一步增加侧墙结构层的宽度尺寸类型，相应增加后续在基底400中形成的目标图形间距类型，进而提高目标图形间距类型的设计自由度。
本实施例中，形成第二侧墙430的步骤中，定义形成于第一侧墙420侧壁且相互分立的第二侧墙430的宽度为第三宽度。
第五类侧墙结构层435f中的相邻两个第一侧墙430之间的距离可以小于或等于两倍的第三宽度。
参考图32，在形成第二侧墙430后，图形化底部核心材料层404之前，去除抗刻蚀层415。去除抗刻蚀层415的步骤与前述实施例相同，在此不再赘述。
在其他实施例中，第二区域包括第三子区域、第四子区域和第五子区域中的任何一种或两种的组合。
对本实施例半导体结构的形成方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
相应的，本发明还提供一种半导体结构。参考图20，示出了本发明半导体结构一实施例的结构示意图；并结合参考图33，示出了本发明半导体结构中的第一类侧墙结构层一实施例的结构示意图；且结合参考图34，示出了本发明半导体结构中的第二类侧墙结构层一实施例的结构示意图；以及结合参考图35，示出了本发明半导体结构中的第三类侧墙结构层一实施例的结构示意图。
所述半导体结构包括：基底100，基底100包括第一区域A；底部核心材料层104，位于基底100上；多个第一侧墙120，位于底部核心材料层104上；第二侧墙130，位于第一侧墙120的侧壁，第一侧墙120和位于第一侧墙120侧壁的第二侧墙130构成主侧墙结构层，主侧墙结构层用于作为图形化底部核心材料层104的掩膜。
主侧墙结构层用于作为刻蚀底部核心材料层104以形成第二核心层的掩膜，后续步骤还包括在第二核心层的侧壁形成第三侧墙150，第三侧墙150用于作为图形化基底100以形成目标图形的掩膜，因此，主侧墙结构层的尺寸用于定义第三侧墙150之间的间距，进而定义目标图形之间的间距。本实施例通过设置第一侧墙120和第二侧墙130构成主侧墙结构层，从而能够通过调整第一侧墙120和第二侧墙130的尺寸、以及第一侧墙120和第二侧墙130的位置关系，来获得不同类型的主侧墙结构层的尺寸，进而满足了形成的目标图形之间具有不同类型间距的需求，相应提高了目标图形间距类型的设计自由度，而且，通过调整第一侧墙120和第二侧墙130的尺寸、以及第一侧墙120和第二侧墙130的位置关系来获得不同的主侧墙结构层类型，还有利于降低对目标图形之间间距精确控制的难度。
基底100为图形化工艺的待刻蚀层，基底100还为工艺制程提供工艺平台。
本实施例中，基底100包括第一区域A和第二区域B。
本实施例中，以第一区域A和第二区域B相邻接为示例。在其他实施例中，第一区域和第二区域还可以不相邻。
本实施例中，第一区域A包括第一子区域a1，第一子区域a1包括第一子核心区(未标示)和位于相邻第一子核心区(未标示)之间的第一子间隔区(未标示)，第一子核心区用于定义后续形成于第一子核心区上第一核心层的位置。
在其他实施例中，基底可以仅包括第一区域，而不包括第二区域。
本实施例中，所述第二区域B包括第三子区域b1。
本实施例中，基底100的材料为硅。
本实施例中，基底100用于形成衬底以及凸出于衬底的鳍部，即所形成的目标图形为鳍部。在其他实施例中，基底还可以用于形成其他类型的图形，例如：互连沟槽。相应地，该实施例中，基底还包括金属层间介质层，其中，基底中的金属层间介质层用于作为图形化工艺的待处理层。
半导体结构还包括：衬垫氧化层101，位于基底100和底部核心材料层104之间；研磨停止层102，位于衬垫氧化层101与底部核心材料层104之间。
研磨停止层102顶面用于在后续形成隔离结构的研磨工艺中定义停止位置。而且，后续能够先将主侧墙结构层的图形传递到研磨停止层102中，再通过研磨停止层102传递到基底100中，有利于提高图形化基底100的工艺稳定性。本实施例中，研磨停止层102的材料为氮化硅。
衬垫氧化层101用于在形成研磨停止层102时提供缓冲作用。本实施例中，衬垫氧化层101的材料为氧化硅。
半导体结构还包括：第一刻蚀停止层103，位于研磨停止层102与底部核心材料层104之间。本实施例中，第一刻蚀停止层103的材料为氧化硅。
底部核心材料层104位于基底100的第一区域A和第二区域B上。
底部核心材料层104用于后续形成第二核心层。其中，后续形成于第二核心层侧壁上的第三侧墙150用于作为图形化基底100的掩膜。
本实施例中，底部核心材料层104的材料为无定形硅。
半导体结构还包括：位于底部核心材料层103上的第二刻蚀停止层105。
第一侧墙120和第二侧墙130均通过沉积和刻蚀的方式形成，第二刻蚀停止层105能够在形成第一侧墙120、形成第二侧墙130的刻蚀工艺中，定义刻蚀停止的位置，以免引起过刻蚀的问题，从而降低底部材料层104出现顶面高度不一致问题的概率。本实施例中，第二刻蚀停止层105的材料为氧化硅。
第一侧墙120用于作为后续图形化底部核心材料层104的部分掩膜。
第一侧墙120还为形成第二侧墙130提供支撑作用。
本实施例中，第一侧墙120的材料为氧化钛。
第二侧墙130用于与第一侧墙120构成主侧墙结构层，主侧墙结构层用于作为图形化底部核心材料层104以形成第二核心层的掩膜。
第二侧墙130的材料包括氧化钛、氮化钛、氮化硅、氧化铝或氧化硅。
本实施例中，第二侧墙130与第一侧墙120的材料相同，第二侧墙130的材料为氧化钛，以避免引入其他的侧墙材料，有利于提高工艺兼容性、减小工艺变动，而且，还能够使主侧墙结构层仅包括一种材料，有利于提高后续以主侧墙结构层为掩膜刻蚀底部核心材料层104的工艺效果，提高图形传递的精度。
本实施例中，所述第一区域A包括第一子区域a1，第一子区域a1上具有多个第一侧墙120和多个第二侧墙130。
本实施例中，第一子区域a1上的所述第一侧墙120分立，所述第二侧墙130分别位于所述第一侧墙120的两侧侧壁。
本实施例中，第一子区域a1上的主侧墙结构层包括第一类侧墙结构层135a和第二类侧墙结构层135b，第一类侧墙结构层135a和第二类侧墙结构层135b之间相互分立。
本实施例中，任一个第一类侧墙结构层135a包括一个第一侧墙120以及位于第一侧墙120两侧侧壁表面的第二侧墙130。
当第一类侧墙结构层135a的数量为多个时，第一类侧墙结构层135a之间相互分立。
结合参考图33，第一类侧墙结构层135a包括一个第一侧墙120和位于第一侧墙120的两侧侧壁表面的第二侧墙130，是由于：第一侧墙120通过在第一核心层110形成第一侧墙120，且形成第一侧墙120的步骤中，位于第一核心层110侧壁的第一侧墙120之间相互分立，随后去除第一核心层110，并在第一侧墙120的侧壁上形成第二侧墙130，且位于第一侧墙120侧壁的第二侧墙130之间相互分立。
相应地，后续以第一类侧墙结构层135a为掩膜，图形化底部核心材料层104形成第二核心层；在第二核心层的侧壁上形成第三侧墙150，第三侧墙150之间具有第一类间距；在后续去除第二核心层，并以第三侧墙150为掩膜图形化基底100，形成目标图形，目标图形之间也具有第一类间距。
本实施例中，任一个第二类侧墙结构层135b包括相邻的两个第一侧墙120、以及分别位于每个第一侧墙120的两侧侧壁表面的第二侧墙130，对于任一个第二类侧墙结构层135b，位于相邻第一侧墙120之间的第一侧墙120侧壁的第二侧墙130相接触。
当第二类侧墙结构层135b的数量为多个时，第二类侧墙结构层135b之间相互分立。
结合参考图34，第二类侧墙结构层135b包括相邻的两个第一侧墙120以及分别位于每个第一侧墙120的两个侧壁表面的第二侧墙130，且位于相邻第一侧墙120之间的第一侧墙120侧壁的第二侧墙130相接触，是由于在第一核心层110的侧壁形成第一侧墙120时，第一侧墙120之间相互分立；且在去除第一核心层110后，在第一侧墙120的侧壁形成第二侧墙130时，位于相邻的第一侧墙120之间的第一侧墙120侧壁的第二侧墙130相接触。
与第一类侧墙结构层135a相比，第二类侧墙结构层135b的宽度更大，第二类侧墙结构层135b与第一类侧墙结构层135a的宽度尺寸不同，从而使得主侧墙结构层具有不同类型的宽度尺寸，后续形成的目标图形之间相应具有不同的间距。
本实施例中，所述基底100还包括第二区域B，所述第二区域B包括第三子区域b1。第三子区域b1上具有第一侧墙120和第二侧墙130。
本实施例中，第三子区域b1上的主侧墙结构层为第三类侧墙结构层135c，任一个第三类侧墙结构层135c包括一个第一侧墙120与位于第一侧墙120一侧侧壁表面的第二侧墙130。
结合参考图35，本实施例中，任一个第三类侧墙结构层135c包括一个第一侧墙120与位于第一侧墙120一侧侧壁表面的第二侧墙130，是由于在形成第二侧墙130时，第三子区域b1的两个第一侧墙120分别形成在抗刻蚀层115的两个侧壁表面。抗刻蚀层115的耐刻蚀度大于第一核心层110的耐刻蚀度，从而能够在去除第一核心层110的步骤中被保留。
与第一类侧墙结构层135a相比，第三类侧墙结构层135c的宽度尺寸更小，也就是说，第三类侧墙结构层135c和第一类侧墙结构层135a、第二类侧墙结构层135b的宽度尺寸均不相同，从而通过在形成第二侧墙130的过程中保留抗刻蚀层115，进而能够获得更多的主侧墙结构层的宽度尺寸类型，使得后续所形成的目标图形之间具有不同的间距类型。
参考图27，示出了本发明半导体结构另一实施例的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述第一区域A还包括第二子区域a2；第二子区域a2上的主侧墙结构层为第四类侧墙结构层235d，任一个第四类侧墙结构层235d包括第二侧墙230和相接触的两个第一侧墙220，第二侧墙230分别位于相接触的两个第一侧墙220整体的两侧侧壁表面。
本实施例中，第四类侧墙结构层235d宽度尺寸与前述实施例中第一类侧墙结构层、第二类侧墙结构层和第三类侧墙结构层的宽度尺寸均不同，从而进一步增加了主侧墙结构层的宽度尺寸类型。
结合参考图36，示出了本发明半导体结构中的第四类侧墙结构层235d一实施例的结构示意图。本实施例中，第四类侧墙结构层235d包括第二侧墙230和相接触的两个第一侧墙220，第二侧墙230分别位于相接触的两个第一侧墙220整体的两侧侧壁表面，是由于：在第一侧墙220的形成步骤中，第一侧墙220形成在第一核心层210(如图36中虚线框所示)的侧壁，随后去除第一核心层210，并在第一侧墙220的侧壁形成第二侧墙230。
因此，本实施例通过控制相邻第一核心层210之间的间距以及第一侧墙220的厚度，使得在形成第一侧墙220时，形成于第二子区域a2上相邻第一核心层210之间且位于第一核心层210侧壁表面的第一侧墙220相接触。
相应地，后续以第四类侧墙结构层235d为掩膜，图形化底部核心材料层204形成第二核心层、以及在第二核心层的侧壁上形成第三侧墙250(如图36中虚线框所示)后，第三侧墙250之间的间距也和前述实施例中第三侧墙之间的间距不同，从而使后续目标图形之间具有更多的间距类型。
参考图29，示出了本发明半导体结构中又一实施例的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述第二区域B还包括第四子区域b2；第四子区域b2上具有第一侧墙320；第四子区域b2上具有附加侧墙结构层335e，任一个附加侧墙结构层335e包括相接触的两个第一侧墙320。
附加侧墙结构层335e也用于作为后续图形化底部核心材料层以形成第二核心层的掩膜。附加侧墙结构层335e仅包括相接触的两个第一侧墙320，从而使得附加侧墙结构层335e的宽度尺寸与前述的第一类侧墙结构层、第二类侧墙结构层、第三类侧墙结构层、以及第四类侧墙结构层的宽度尺寸均不相同。
结合参考图37，示出了本发明半导体结构中的附加侧墙结构层335e一实施例的结构示意图。本实施例中，附加侧墙结构层335e仅包括相接触的两个第一侧墙320，是由于：在形成第一侧墙320时，位于第四子区域b2上相邻抗刻蚀层315之间且位于所述抗刻蚀层315侧壁表面的所述第一侧墙320相接触，且在去除第一核心层时，抗刻蚀层315被保留，从而在第二侧墙的形成步骤中，由于相接触的第一侧墙320的侧壁未被暴露出，从而使得第二侧墙不会形成在第四子区域b2上相接触的第一侧墙320的侧壁。
相应地，在后续以附加侧墙结构层335ee为掩膜图形化底部核心材料层304形成第二核心层，并在第二核心层的侧壁上形成第三侧墙350，第三侧墙350之间也具有不同的间距，相应使得目标图形之间也具有不同的间距类型。
参考图32，示出了本发明半导体结构再一实施例的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述第二区域B包括第五子区域b3；第五子区域b3上具有第一侧墙420和第二侧墙430；第五子区域b3上的主侧墙结构层为第五类侧墙结构层435f，任一个第五类侧墙结构层435f包括相邻两个第一侧墙420、以及位于相邻两个第一侧墙420之间的相接触的第二侧墙430。
第五类侧墙结构层435f的宽度尺寸与前述的第一类侧墙结构层、第二类侧墙结构层、第三类侧墙结构层、第四类侧墙结构层以及附加侧墙结构层的宽度尺寸均不相同，从而进一步增加了侧墙结构层的宽度尺寸类型，相应增加了后续第三侧墙450的间距类型，进而使得在基底400中形成的目标图形间距类型增加，提高了目标图形间距类型的设计自由度。
结合参考图38，示出了本发明半导体结构中的第五类侧墙结构层435f一实施例的结构示意图。本实施例中，第五类侧墙结构层435f包括相邻两个第一侧墙420、以及位于相邻两个第一侧墙420之间的相接触的第二侧墙430，是由于：在形成第一侧墙420时，位于第五子区域b3抗刻蚀层415侧壁的第一侧墙420相互分立，抗刻蚀层415的耐刻蚀度大于第一核心层的耐刻蚀度，从而使得抗刻蚀层415能够在去除第一核心层时被保留，进而在第二侧墙420的侧壁形成第三侧墙430时，第三侧墙430仅形成在抗刻蚀层415所暴露出的相邻第一侧墙420的侧壁，且形成于第五子区域b3上相邻第一侧墙420之间且位于第一侧墙420侧壁表面的第二侧墙430相接触。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括第一区域和第二区域；
在所述基底上形成底部核心材料层；
在所述第一区域的所述底部核心材料层上形成分立的第一核心层，且在所述第二区域的所述底部核心材料层上形成与第一核心层分立的抗刻蚀层，所述抗刻蚀层的耐刻蚀度大于所述第一核心层的耐刻蚀度；
在所述第一核心层的侧壁形成第一侧墙，所述第一侧墙还形成在所述抗刻蚀层的侧壁；
形成所述第一侧墙之后，去除所述第一核心层；
去除所述第一核心层之后，在所述第一侧墙的侧壁形成第二侧墙，所述第一侧墙和位于所述第一侧墙侧壁的第二侧墙构成主侧墙结构层，所述主侧墙结构层还位于第二区域上；
形成所述第二侧墙后，图形化所述底部核心材料层之前，去除所述抗刻蚀层；
以所述主侧墙结构层为掩膜，图形化所述底部核心材料层，以形成第二核心层；
形成所述第二核心层之后，去除所述主侧墙结构层；
去除所述主侧墙结构层之后，在所述第二核心层的侧壁形成第三侧墙；
形成所述第三侧墙之后，去除所述第二核心层；
去除所述第二核心层之后，以所述第三侧墙为掩膜，图形化所述基底，形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区域包括第一子区域，第一子区域包括第一子核心区和位于相邻第一子核心区之间的第一子间隔区，第一子核心区用于定义第一子核心区上第一核心层的位置；
形成所述第一侧墙的步骤中，形成于第一子区域的第一核心层侧壁的所述第一侧墙之间相互分立；
形成所述第二侧墙的步骤中，形成于第一子核心区上的第二侧墙之间相互分立，形成于同一第一子间隔区上的第二侧墙相接触。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一子区域上的主侧墙结构层分别为第一类侧墙结构层和第二类侧墙结构层，第一类侧墙结构层和第二类侧墙结构层之间相互分立；
任一个第一类侧墙结构层包括一个第一侧墙以及位于第一侧墙两侧侧壁表面的第二侧墙；
任一个第二类侧墙结构层包括相邻的两个第一侧墙、以及位于分别位于每个第一侧墙的两侧侧壁表面的第二侧墙，相邻第一侧墙之间的第二侧墙对应为第一子间隔区上的第二侧墙。
4.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述第一区域包括第二子区域；在形成第一核心层的过程中，若干个第一核心层还形成在第二子区域上；形成所述第一侧墙的步骤中，形成于第二子区域上相邻第一核心层之间且位于第一核心层侧壁表面的所述第一侧墙相接触；
第二子区域上的主侧墙结构层为第四类侧墙结构层，任一个第四类侧墙结构层包括第二侧墙和相接触的两个第一侧墙，第二侧墙分别位于相接触的两个第一侧墙整体的两侧侧壁表面。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二区域包括第三子区域；在形成抗刻蚀层的过程中，抗刻蚀层形成在第三子区域上；
形成所述第一侧墙的步骤中，形成于第三子区域所述抗刻蚀层侧壁的第一侧墙之间相互分立；
形成所述第二侧墙的步骤中，形成于第三子区域所述第一侧墙侧壁的第二侧墙之间相互分立；
第三子区域上的主侧墙结构层为第三类侧墙结构层，任一个第三类侧墙结构层包括一个第一侧墙与位于第一侧墙一侧侧壁表面的第二侧墙。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二区域包括第四子区域，第四子区域包括第四子抗刻蚀区和位于相邻第四子抗刻蚀区之间的第四子间隔区，第四子抗刻蚀区用于定义第四子抗刻蚀区上抗刻蚀层的位置；形成所述第一侧墙的步骤中，形成于第四子区域上相邻抗刻蚀层之间且位于所述抗刻蚀层侧壁表面的所述第一侧墙相接触；
在形成主侧墙结构层的过程中，还在第四子区域上形成附加侧墙结构层，任一个附加侧墙结构层包括位于第四子间隔区上相接触的第一侧墙；
以所述主侧墙结构层和附加侧墙结构层为掩膜，图形化底部核心材料层以形成第二核心层；
形成第二核心层之后，在形成第三侧墙之前，还包括：去除附加侧墙结构层。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二区域包括第五子区域；在形成抗刻蚀层的过程中，抗刻蚀层形成在第五子区域上；形成所述第一侧墙的步骤中，形成于第五子区域所述抗刻蚀层侧壁的第一侧墙之间相互分立；
形成所述第二侧墙的步骤中，形成于第五子区域上相邻所述第一侧墙之间且位于第一侧墙侧壁表面的所述第二侧墙相接触；
第五子区域上的主侧墙结构层为第五类侧墙结构层，任一个第五类侧墙结构层包括相邻两个第一侧墙、以及位于相邻两个第一侧墙之间的相接触的第二侧墙。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一核心层和抗刻蚀层的步骤包括：在所述底部核心材料层上形成位于第二区域的抗刻蚀材料层和位于第一区域的顶部核心材料层，所述抗刻蚀材料层的耐刻蚀度大于所述顶部核心材料层的耐刻蚀度；
图形化所述顶部核心材料层和所述抗刻蚀材料层，剩余的顶部核心材料层作为所述第一核心层，剩余的抗刻蚀材料层作为所述抗刻蚀层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述顶部核心材料层和抗刻蚀材料层的步骤包括：在所述底部核心材料层上形成初始核心材料层；
对所述第二区域的初始核心材料层进行离子掺杂处理，适于增大第二区域的初始核心材料层的耐刻蚀度，位于第二区域的掺杂有离子的初始核心材料层作为所述抗刻蚀材料层，位于第一区域的未掺杂有离子的初始核心材料层作为所述顶部核心材料层；
或者，对所述第一区域的初始核心材料层进行离子掺杂处理，适于减小第一区域的初始核心材料层的耐刻蚀度，位于第一区域的掺杂有离子的初始核心材料层作为所述顶部核心材料层，位于第二区域的未掺杂有离子的初始核心材料层作为所述抗刻蚀材料层。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述抗刻蚀层的材料包括无定形硅、氮化硅、无定形锗、氧化硅、氮氧化硅、氮化碳、多晶硅、碳化硅、碳氮化硅或碳氮氧化硅。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述顶部核心材料层和抗刻蚀材料层的步骤包括：对所述第二区域的初始核心材料层进行离子掺杂处理，适于增大第二区域的初始核心材料层的耐刻蚀度；
去除所述第一核心层的工艺包括湿法刻蚀工艺，湿法刻蚀工艺的刻蚀溶液包括SC1溶液、SC2溶液或TMAH溶液。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，以所述第三侧墙为掩膜图形化所述基底，形成鳍部或互连沟槽。
CN201911225397.3A 2019-12-04 2019-12-04 半导体结构及其形成方法 Active CN112908836B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911225397.3A CN112908836B (zh) 2019-12-04 2019-12-04 半导体结构及其形成方法
US16/863,032 US11309183B2 (en) 2019-12-04 2020-04-30 Semiconductor structure and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911225397.3A CN112908836B (zh) 2019-12-04 2019-12-04 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN112908836A CN112908836A (zh) 2021-06-04
CN112908836B true CN112908836B (zh) 2023-07-07

Family

ID=76104422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911225397.3A Active CN112908836B (zh) 2019-12-04 2019-12-04 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US11309183B2 (zh)
CN (1) CN112908836B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336704A (zh) * 2014-08-08 2016-02-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
US9773680B1 (en) * 2016-12-13 2017-09-26 Globalfoundries Inc. Advanced method for scaled SRAM with flexible active pitch
CN111524793A (zh) * 2019-02-01 2020-08-11 中芯国际集成电路制造(上海)有限公司 一种半导体结构及形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209038B2 (en) * 2014-05-02 2015-12-08 GlobalFoundries, Inc. Methods for fabricating integrated circuits using self-aligned quadruple patterning
US9305845B2 (en) * 2014-09-04 2016-04-05 International Business Machines Corporation Self-aligned quadruple patterning process
US10103032B2 (en) * 2015-11-20 2018-10-16 Tokyo Electron Limited Methods of forming etch masks for sub-resolution substrate patterning

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336704A (zh) * 2014-08-08 2016-02-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
US9773680B1 (en) * 2016-12-13 2017-09-26 Globalfoundries Inc. Advanced method for scaled SRAM with flexible active pitch
CN111524793A (zh) * 2019-02-01 2020-08-11 中芯国际集成电路制造(上海)有限公司 一种半导体结构及形成方法

Also Published As

Publication number Publication date
US11309183B2 (en) 2022-04-19
US20210175080A1 (en) 2021-06-10
CN112908836A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
CN110739210B (zh) 半导体结构及其形成方法
CN112309838B (zh) 半导体结构及其形成方法
CN112151608B (zh) 半导体结构及其形成方法
US20230238245A1 (en) Semiconductor structure and forming method thereof
CN109559978B (zh) 半导体结构及其形成方法
CN110690117B (zh) 半导体结构及其形成方法
CN111199880A (zh) 一种半导体器件的制造方法和半导体器件
CN111668093B (zh) 半导体器件及其形成方法
CN112349588B (zh) 半导体结构的形成方法、晶体管
CN114373712A (zh) 半导体结构及其形成方法
CN114334619A (zh) 半导体结构的形成方法
CN112908836B (zh) 半导体结构及其形成方法
CN112018034B (zh) 半导体结构及其形成方法
US10522366B2 (en) Method of fabricating semiconductor device
CN114373713A (zh) 半导体结构及其形成方法
CN112447513A (zh) 半导体结构及其形成方法
CN113782428B (zh) 半导体结构及其形成方法
CN111435680B (zh) 阶梯式元件及其制造方法
KR100345067B1 (ko) 반도체소자의제조방법
KR20090002655A (ko) 반도체 소자 제조 방법
CN114171451A (zh) 半导体结构及其形成方法
KR100548584B1 (ko) 게이트전극 형성방법
CN113972170A (zh) 半导体结构的形成方法
CN114664728A (zh) 半导体结构的形成方法
CN117832064A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant