CN114361247A - 沟槽栅金属氧化物半导体场效应管及其制备方法 - Google Patents
沟槽栅金属氧化物半导体场效应管及其制备方法 Download PDFInfo
- Publication number
- CN114361247A CN114361247A CN202010418876.3A CN202010418876A CN114361247A CN 114361247 A CN114361247 A CN 114361247A CN 202010418876 A CN202010418876 A CN 202010418876A CN 114361247 A CN114361247 A CN 114361247A
- Authority
- CN
- China
- Prior art keywords
- region
- conductive structure
- source
- trench
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 20
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 20
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 210000000746 body region Anatomy 0.000 claims abstract description 79
- 230000005669 field effect Effects 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 116
- 239000000758 substrate Substances 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 17
- 238000011049 filling Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 239000002344 surface layer Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000002955 isolation Methods 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请涉及一种沟槽栅金属氧化物半导体场效应管及其制备方法，包括：第一导电类型漂移区；第二导电类型体区，形成于漂移区内；第一导电类型源区，形成于体区内，源区开设有延伸至漂移区内的沟槽；沟槽内填充有相互隔离的第一导电结构和第二导电结构，第一导电结构底部深度大于第二导电结构底部深度，定义第一导电结构中深度超过第二导电结构底部深度的部分为场板调节结构；第一掺杂区，具有第二导电类型，形成于漂移区内且与体区相接，第一掺杂区的底部深度超过场板调节结构的顶部深度；源区、体区与源极连接；第二导电结构与栅极连接。通过形成第一掺杂区和场板调节结构，可增强漂移区的耗尽，提高器件耐压。
Description
技术领域
本申请涉及半导体领域，尤其涉及一种沟槽栅金属氧化物半导体场效应管及其制备方法。
背景技术
在金属氧化物半导体场效应管(MOS(Metal Oxide Semiconductor Field EffectTransistor，MOSFET)中，源极和漏极之间形成导通沟道，导通沟道的存在使得金属氧化物半导体场效应管具有一定的导通电阻，导通电阻越大，其功耗越大，因此，需要尽量减小导通电阻。目前，通常采用具有沟槽栅结构的金属氧化物半导体场效应管，通过形成沟槽栅结构，使导通沟道由横向变成纵向，大大提高了元胞密度，降低导通电阻。然而，在沟槽栅金属氧化物半导体场效应管的基础上，若想进一步降低导通电阻，需提高漂移区的掺杂浓度，而提高掺杂浓度又会减弱器件的耐压能力，因此，受耐压能力的限制，使得进一步降低沟槽栅金属氧化物半导体场效应管的导通电阻变得困难。
发明内容
基于此，有必要针对目前沟槽栅金属氧化物半导体场效应管难以进一步降低导通电阻的技术问题，提出一种新的金属氧化物半导体场效应管及其制备方法。
一种沟槽栅金属氧化物半导体场效应管，包括：
漂移区，具有第一导电类型，形成于半导体衬底上；
体区，具有第二导电类型，形成于所述漂移区的上表层；
源区，具有第一导电类型，形成于所述体区的上表层；
沟槽，依次穿透所述源区和所述体区并延伸至所述漂移区内；
填充结构，包括填充于所述沟槽内且相互隔离的第一导电结构和第二导电结构、以及形成于所述第一导电结构与所述沟槽内壁之间和所述第二导电结构与所述沟槽内壁之间的氧化层，所述第一导电结构底部深度超过所述第二导电结构底部深度，定义第一导电结构中深度超过所述第二导电结构底部深度的部分为场板调节结构；
第一掺杂区，具有第二导电类型，形成于所述漂移区内且与所述体区的下表面相接，所述第一掺杂区与所述沟槽间隔设置，所述第一掺杂区的底部深度超过所述场板调节结构的顶部深度；
源极引出结构，与所述源区和所述体区连接；以及
栅极引出结构，与所述第二导电结构连接。
在其中一个实施例中，所述第一掺杂区的侧壁包括自所述体区底部向下延伸的与沟槽侧壁平行的第一部分和自所述第一部分继续向下延伸并向所述第一掺杂区内部逐渐倾斜的第二部分，所述第一部分和所述第二部分的交界面穿过所述场板调节结构。
在其中一个实施例中，所述金属氧化物半导体场效应管具有多个所述第一掺杂区且开设有多个所述沟槽，各沟槽内填充有所述填充结构，所述第一掺杂区和所述沟槽交替间隔设置。
在其中一个实施例中，所述沟槽的横截面呈长条型，相邻所述沟槽之间具有沿所述沟槽长度方向并排间隔设置的多个所述第一掺杂区。
在其中一个实施例中，还包括：
层间介质层，形成于所述源区和所述沟槽的顶表面上；
所述源极引出结构穿透所述层间介质层和所述源区并延伸至所述体区内，以与所述源区和所述体区分别连接；
所述栅极引出结构穿透所述层间介质层与所述第二导电结构连接。
在其中一个实施例中，所述体区内形成有第二掺杂区，所述第二掺杂区具有第二导电类型且所述第二掺杂区的掺杂浓度高于所述体区的掺杂浓度，所述第二掺杂区位于所述源区下方并与所述沟槽间隔设置，所述源极引出结构穿透所述源区并延伸至所述第二掺杂区内。
上述金属氧化物半导体场效应管，在元胞区开设有沟槽且在沟槽内形成第二导电结构和氧化层，第二导电结构为栅导电结构，位于第二导电结构和沟槽内壁之间的氧化层为栅氧层，其中，第二导电结构通过栅极引出结构与栅极连接，从而构成沟槽栅结构，通过该沟槽栅结构在体区内形成纵向导通沟道。同时，沟槽内除填充有第二导电结构外，还填充有与第二导电结构相互隔离的第一导电结构，第一导电结构的深度大于第二导电结构的深度，第一导电结构深度超过第二导电结构底部深度的部分为场板调节结构，相当于在元胞区域形成一调节漂移区电场的内场板。同时，在元胞区域还形成有第一掺杂区，第一掺杂区与体区相接而具有源极电位，且第一掺杂区的导电类型与漂移区的导电类型相反，第一掺杂区的底部深度超过场板调节结构的顶部深度，以使第一掺杂区和内场板形成的耗尽区处于同一高度，在第一掺杂区和内场板的共同作用下，可以增强漂移区的耗尽，提高漂移区的击穿电压。因此，在具有同等击穿电压的条件下，本申请中沟槽栅金属氧化物半导体场效应管的漂移区可以提高掺杂浓度，从而降低导通电阻，即，在具有同等击穿电压的条件下，本申请中的沟槽栅金属氧化物半导体场效应管具有更低的导通电阻。
一种沟槽栅金属氧化物半导体场效应管制备方法，包括：
提供半导体衬底并在所述半导体衬底上形成具有第一导电类型的漂移区；
在所述漂移区上开设沟槽，在所述沟槽的内壁上形成氧化层，并在所述沟槽内填充相互隔离的第一导电结构和第二导电结构，所述第一导电结构底部深度大于所述第二导电结构底部深度，定义第一导电结构中深度超过所述第二导电结构底部深度的部分为场板调节结构；
对所述漂移区的上表层进行掺杂形成与所述沟槽侧壁接触的具有第二导电类型的体区，所述体区的深度小于所述沟槽的深度；对所述体区的上表层进行掺杂形成与所述沟槽侧壁接触的具有第一导电类型的源区；
在所述漂移区内形成具有第二导电类型的第一掺杂区，所述第一掺杂区与所述体区相接，所述第一掺杂区与所述沟槽间隔设置，所述第一掺杂区的底部深度超过所述场板调节结构的顶部深度；以及
形成与所述源区和所述体区连接的源极引出结构，并形成与所述第二导电结构连接的栅极引出结构。
在其中一个实施例中，在所述对所述体区的上表层进行掺杂形成与所述沟槽侧壁接触的第一导电类型源区的步骤之后，还包括：
在所述源区和所述沟槽上形成层间介质层；
依次刻蚀所述层间介质层、源区和体区，形成穿透所述介质层和源区并延伸至所述体区的源接触孔；
所述在所述漂移区内形成与所述体区的下表面相接的第一掺杂区，包括：通过所述源接触孔向所述漂移区注入第二导电类型杂质，在所述漂移区内形成与所述体区下表面相接的第一掺杂区；
所述形成与所述源区、所述体区和所述第一导电结构连接的源极引出结构，包括：向所述源接触孔内填入导电材料，形成所述源极引出结构。
在其中一个实施例中，在所述漂移区内形成具有第二导电类型的第一掺杂区，包括：
在所述半导体衬底上外延生长第一外延层；
对所述第一外延层进行掺杂形成具有第二导电类型的第一掺杂区；
在所述第一外延层和所述第一掺杂区上继续外延生长第二外延层，所述漂移区包括所述第一外延层和所述第二外延层。
在其中一个实施例中，在所述漂移区内形成具有第二导电类型的第一掺杂区，包括：
在所述半导体衬底上外延生长第一外延层；
在所述第一外延层上开设浅槽，在所述浅槽内外延生长具有第二导电类型的第一掺杂区；
在所述第一外延层和所述第一掺杂区上继续外延生长第二外延层，所述漂移区包括所述第一外延层和所述第二外延层。
上述沟槽栅金属氧化物半导体场效应管制备方法，通过在沟槽栅底部设置第一导电结构，相当于在漂移区内设置用于调节漂移区电场的内场板，且在漂移区内还设置有第一掺杂区，第一掺杂区与漂移区的导电类型相反，且第一掺杂区通过体区与源极连接，在第一掺杂区和沟槽栅底部场板结构的共同作用下，增强对漂移区的耗尽，从而提高器件的耐压能力。因此，在具有同等击穿电压的条件下，通过本申请制备方法形成的沟槽栅金属氧化物半导体场效应管，其漂移区可以具有更高的掺杂浓度，使得沟槽栅金属氧化物半导体场效应管具有更低的导通电阻。
附图说明
图1为本申请一实施例中沟槽栅金属氧化物半导体场效应管元胞区的局部侧剖图；
图2为本申请另一实施例中沟槽栅金属氧化物半导体场效应管元胞区的局部侧剖图；
图3a为本申请一实施例中沟槽栅金属氧化物半导体场效应管沿图1中A-A’剖面线的横剖图；
图3b为本申请另一实施例中沟槽栅金属氧化物半导体场效应管沿图1中 A-A’剖面线的横剖图；
图4a为本申请一实施例中沟槽内的结构示意图；
图4b为本申请另一实施例中沟槽内的结构示意图；
图5为本申请一实施例中沟槽栅金属氧化物半导体场效应管制备方法的步骤流程图；
图6a～图6h为本申请一实施例中沟槽栅金属氧化物半导体场效应管制备方法相关步骤对应的结构剖视图；
图7a～图7c为本申请一实施例中形成第一掺杂区的相关步骤对应的结构剖视图。
标号说明
100漂移区；101第一外延层；102第二外延层；110体区；111源区；112 第二掺杂区；120氧化层；130第一导电结构；140第二导电结构；150隔离结构；160第二掺杂区；200层间介质层；310源极引出结构。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
结合图1所示，沟槽栅金属氧化物半导体场效应管包括漂移区100，漂移区 100形成于半导体衬底上，漂移区具体可以是半导体衬底通过外延生长而成。漂移区100上表层形成有体区110，体区110上表层形成有源区111。
源区111开设有穿透源区111和体区110并延伸至漂移区100内的沟槽，即沟槽的底端位于漂移区100内。沟槽内填充有相互隔离的第一导电结构130和第二导电结构140，第一导电结构130与沟槽的内壁之间以及第二导电结构140 与沟槽的内壁之间形成有氧化层120，其中，位于第一导电结构130和沟槽内壁之间的氧化层120为栅氧层，位于第二导电结构140与沟槽内壁之间的氧化层为隔离氧化层，该填充于沟槽内的氧化层120以及相互隔离的第一导电结构130 和第二导电结构140共同构成填充结构。在同一沟槽内，第一导电结构130的深度大于第二导电结构140的深度，即，第一导电结构130距沟槽底部的距离小于第二导电结构140距沟槽底部的距离，定义第一导电结构130深度超过第二导电结构140底部深度的部分为场板调节结构，即位于第二导电结构140下方的第一导电结构部分为场板调节结构。
漂移区100内还形成有第一掺杂区160，第一掺杂区160的顶部与体区110 相接，且第一掺杂区160与沟槽间隔设置，第一掺杂区160底部深度超过上述场板调节结构的顶部深度，即第一掺杂区160与场板调节结构的横向投影有重叠区域。
沟槽栅金属氧化物半导体场效应管还包括源极引出结构310和栅极引出结构(图中未示出)，源极引出结构310和栅极引出结构可为金属柱，具体可为钨金属。其中，源极引出结构310与上述源区111、体区110连接，栅极引出结构与沟槽内的第二导电结构140连接。
上述漂移区100和源区111具有第一导电类型，上述体区110和第一掺杂区 160具有第二导电类型。其中，第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。可以理解的，上述沟槽栅金属氧化物半导体场效应管的正面还应当具有相互隔离的源极金属层和栅极金属层，上述源极引出结构310均与源极金属层连接，上述栅极引出结构均与栅极金属层连接，且在沟槽栅金属氧化物半导体场效应管的背面还形成有漏极金属层。
上述沟槽栅金属氧化物半导体场效应管，一方面，其顶部源区111通过源极引出结构310与源极金属层连接，其底部漂移区100作为漏区与漏极金属层连接，其中间的体区110形成沟道区，沟槽穿透体区110并延伸至漂移区100 内，沟槽内具有氧化层120和第二导电结构140且第二导电结构140通过栅极引出结构与栅极金属层连接，即沟槽以及其内部的栅氧层和第二导电结构140 构成沟槽栅结构，由此形成沟槽栅金属氧化物半导体场效应管。通过该沟槽栅结构，可以在体区110内形成纵向的导电沟道。
另一方面，沟槽底部内还形成有第一导电结构130，位于第二导电结构140 下方的第一导电结构部分为场板调节结构，该场板调节结构以及与之接触的隔离氧化层形成内场板，可以调节漂移区100内部电场分布，使与该内场板接触的漂移区形成耗尽区，增强漂移区100的耗尽。且漂移区100内还形成有第一掺杂区160，第一掺杂区160具有源极电位，且其导电类型与漂移区100相反，第一掺杂区160和漂移区100形成反向PN结，使得与第一掺杂区160接触的漂移区也形成耗尽区，进一步增强漂移区100的耗尽。同时，在本申请中，第一掺杂区160底部深度超过场板调节结构的顶部深度，使得第一掺杂区160形成的耗尽区和由内场板形成的耗尽区横向并排分布，进一步增大漂移区100的耐压。相比于普通的沟槽栅金属氧化物半导体场效应管，本申请中的沟槽栅金属氧化物半导体场效应管具有更高的击穿电压，也即，在保证相同击穿电压的的条件下，本申请中的沟槽栅金属氧化物半导体场效应管的漂移区100可以具有更高的掺杂浓度，因此，本申请中的沟槽栅金属氧化物半导体场效应管也就具有更低的导通电阻。同时，在沟槽中，与源极金属层连接的第一导电结构130 比与栅极连接的第二导电结构140更加接近沟槽底部，由此可以减小栅漏之间的寄生电容，使器件具有更好的特性。
在一实施例中，如图2所示，第一掺杂区160的侧壁包括自体区110底部向下延伸的第一部分161和自第一部分继续向下延伸的第一部分162，其中，第一部分161与沟槽侧壁平行，第一部分161的纵向剖面呈矩形，第一部分161 各处与沟槽侧壁之间的间距相等；第二部分162从上之下向第一掺杂区160内部逐渐倾斜，第二部分162的纵向剖面呈倒梯形或倒三角形，第二部分162与沟槽侧壁之间的距离自上而下逐渐递增。同时，第一部分161和第二部分162 的交界面(图2所示虚线)穿过场板调节结构，即穿过沟槽内的第一导电结构 130但不经过第二导电结构140。在本申请中，第一掺杂区160需与沟槽间隔设置，也即，第一掺杂区160需与沟槽栅间隔设置，以使漏源之间的电流通过。在金属氧化物半导体场效应管中，由于体区110只在沟槽侧壁附近形成较窄的沟道区供电流通过，因此，在漂移区100内，沟槽附近的电流密度也最大，距沟槽越远，电流密度越小，第一掺杂区160可设于电流密度小的区域以减小对电流的阻挡作用，即增大第一掺杂区160与沟槽之间的间距有利于减小VDMOS 的导通电阻。然而，第一掺杂区160与场板调节结构的距离越大，相邻耗尽层之间的间距也就越大，由此耐压能力越弱。在本实施例中，通过对第一掺杂区 160的形状进行进一步改进，使得第一掺杂区160上部侧壁与场板调节结构的距离较小，形成分布密集的耗尽层，而下部侧壁逐渐向内倾斜，以增大第一掺杂区与沟槽的间距，也即减小第一掺杂区160的面积，从而可以保证耐压能力的同时，减小器件导通电阻。进一步的，第一掺杂区160形成的耗尽层与内场板形成的耗尽层向四周延伸后相互连接，此时，耐压效果更佳。
在一实施例中，如图1所示，金属氧化物半导体场效应管具有多个第一掺杂区160，且开设有多个上述沟槽，每个沟槽内均填充有上述填充结构，该第一掺杂区160与该沟槽交替间隔设置。在本实施例中，设置多个沟槽，形成多个沟槽栅结构，可以增大电流密度，各沟槽之间设置一个第一掺杂区，在第一掺杂区与沟槽内场板的共同作用下，增大耗尽区的分布密度，从而进一步提高耐压能力。
进一步的，如图3a所示为其中一个实施例中沿图1剖面线AA’进行横剖的剖面图，其中，沟槽的横截面呈长条型，相邻沟槽之间具有沿沟槽长度方向并排间隔设置的多个第一掺杂区160。在本实施例中，将设于相邻沟槽之间的第一掺杂区160分段设置，可以减小第一掺杂区160的占据空间，从而减小器件导通电阻。在一实施例中，相邻的第一掺杂区160形成的耗尽区向四周延伸并相互连接，以在降低导通电阻的同时，增大器件耐压能力。
在另一实施例中，如图3b所示为另一个实施例中沿图1剖面线AA’进行横剖的剖面图，其中，沟槽的横截面呈长条型，相邻沟槽之间具有一个第一掺杂区160，且第一掺杂区160呈长条型。在本实施例中，在相邻沟槽栅结构之间设置一长条型第一掺杂区160，可以增强第一掺杂区160对漂移区100的耗尽能力，增强器件耐压。
在一实施例中，如图1所示，在源区111和沟槽上还形成有层间介质层200，层间介质层200具体可为氧化硅，源极引出结构310穿透层间介质层200和源区111并延伸至体区110内，以与源区111和体区110连接。栅极引出结构形成于沟槽正上方，其穿透层间介质层200并与沟槽内的第二导电结构140连接。进一步的，栅极引出结构和源极引出结构错开设置以便于分别与栅极金属层和源极金属层连接。第一导电结构130可以为不带电的浮空结构，形成浮空内场板，也可以与源极电连接，形成带电内场板。
在一实施例中，在制备源极引出结构310时，需要开设源接触孔，在实际工艺制程中，第一掺杂区160是通过该源接触孔向漂移区内注入掺杂离子形成，因此，第一掺杂区160具体形成于源极引出结构310的正投影区域内，或者覆盖源极引出结构310的正投影区域并自该正投影区域向四周均匀扩散开。
在一实施例中，如图1所示，在体区110内还形成有第二掺杂区112，第二掺杂区112具有第二导电类型，且第二掺杂区112的掺杂浓度高于体区110的掺杂浓度，第二掺杂区112具***于源区111下方并与沟槽间隔设置，源极引出结构310穿透源区111并延伸至第二掺杂区112内，源极引出结构310与源区111 连接，且其底部被第二掺杂区112包围，由此降低源极引出结构310与体区110 之间的接触电阻。
其中，沟槽120第一导电结构130和第二导电结构140的分布具有多种设计。在一实施例中，如图1所示，在沟槽内，第一导电结构130分布于沟槽的底部，第二导电结构140分布于沟槽的顶部，且第一导电结构130和第二导电结构140之间通过隔离结构150隔离，其中，第一导电结构130与沟槽内壁之间以及第二导电结构140与沟槽内壁之间均形成有氧化层120。具体的，该隔离结构150为氧化硅。在本实施例中，沟槽底部的第一导电结构130既能调节漂移区的电场，增强漂移区的耗尽，还能减弱栅漏之间的寄生电容，提升器件性能。进一步的，如图1所示，在沟槽内，第一导电结构130的顶面和第二导电结构140的底面近似为平整的表面。在另一实施例中，如图4a所示，在沟槽内，第一导电结构130的顶面中部向外凸起，第二导电结构140的底面中部向内凹陷，以与第一导电结构130的凸起相适应。
在一实施例中，如图4b所示，在沟槽内，第一导电结构130自沟槽顶部延伸至沟槽底部，且第一导电结构130与沟槽内壁之间形成有氧化层120，第二导电结构140形成于第一导电结构130两侧的氧化层120内，第一导电结构130 与第二导电结构140通过氧化层120隔离，且第一导电结构130向沟槽底部延伸的深度大于第二导电结构140向沟槽底部延伸的深度。在本实施例中，将第二导电结构140设于氧化层120内，可以增大氧化层120的厚度，由此增强器件耐压。
本申请还涉及一种沟槽栅金属氧化物半导体场效应管的制备方法，如图5 所示，该制备方法包括以下步骤：
步骤S510：提供半导体衬底并在所述半导体衬底上形成具有第一导电类型的漂移区。
步骤S520：在所述漂移区上开设沟槽，在所述沟槽的内壁上形成氧化层，并在所述沟槽内填充相互隔离的第一导电结构和第二导电结构，所述第一导电结构底部深度大于所述第二导电结构底部深度，定义第一导电结构中深度超过所述第二导电结构底部深度的部分为场板调节结构。
如图6a所示，通过对半导体衬底进行掺杂形成具有第一导电类型的漂移区 100，具体可以是对半导体衬底上的外延层进行掺杂，以在外延层上形成漂移区 100。
通过光刻和刻蚀工艺，在漂移区100上开设沟槽，并将填充结构填充于沟槽内。由于沟槽内第一导电结构130和第二导电结构140的结构具有多种形式，相应的，在沟槽内形成第一导电结构130和第二导电结构140的步骤也具有多种实施方式。在一具体实施例中，步骤S520可包括以下步骤：
步骤S521：在所述漂移区上开设沟槽，在所述沟槽的内壁上形成氧化层。
如图6a所示，在沟槽内壁上形成氧化层120，具体可通过热氧化形成氧化层120。
步骤S522：向所述沟槽内填充第一导电结构。
步骤S523：刻蚀位于所述沟槽顶部的第一导电结构和氧化层，保留所述沟槽底部的第一导电结构和氧化层。
如图6b所示，向沟槽内填充第一导电结构130，具体可通过淀积工艺形成上述第一导电结构。刻蚀沟槽顶部的第一导电结构和氧化层，保留沟槽底部的第一导电结构130和该第一导电结构130与沟槽侧壁之间的氧化层120。
步骤S524：在所述沟槽内形成隔离结构，所述隔离结构覆盖所述沟槽底部的第一导电结构，且并未填满所述沟槽。
如图6c所示，通过淀积工艺，在沟槽内淀积一层隔离结构150，该隔离结构150具体可为氧化硅，隔离结构150覆盖第一导电结构130，且并未填满沟槽。
步骤S525：在所述隔离结构上方的沟槽侧壁上形成氧化层并向所述沟槽内填充第二导电结构。
如图6d所示，在隔离结构150上方的沟槽侧壁上形成氧化层并在沟槽内填充第二导电结构140，第二导电结构140与沟槽内壁之间通过氧化层120隔离，且第二导电结构140通过隔离结构150与第一导电结构130隔离。通过上述步骤S521～步骤S525所形成的填充结构中，位于沟槽底部的第一导电结构130即为场板调节结构。
步骤S530：对所述漂移区的上表层进行掺杂形成与所述沟槽侧壁接触的具有第二导电类型的体区，所述体区的深度小于所述沟槽的深度；对所述体区的上表层进行掺杂形成与所述沟槽侧壁接触的具有第一导电类型的源区。
如图6e所示，对漂移区100的上表层进行掺杂，形成与沟槽侧壁接触的具有第二导电类型的体区110，体区110的深度小于沟槽的深度，即沟槽的底部仍然位于漂移区100内。对体区110的上表层进行掺杂，形成于沟槽侧壁接触的具有第一导电类型的源区111。
步骤S540：在所述漂移区内形成具有第二导电类型的第一掺杂区，所述第一掺杂区与所述体区相接，所述第一掺杂区与所述沟槽间隔设置，所述第一掺杂区的底部深度超过所述场板调节结构的顶部深度。
如图6e和6f所示，在一实施例中，在步骤S530和步骤S540之间，还包括，在源区111、沟槽上形成层间介质层200，依次刻蚀沟槽两侧的层间介质层200、源区111和体区110，形成源接触孔，该源接触孔与沟槽间隔设置。步骤S540 中，具体是通过源接触孔向漂移区注入具有第二导电类型的掺杂离子，在漂移区内形成与体区110接触的第一掺杂区160，此时，第一掺杂区160的投影面积与源接触孔的投影面积相同。在一实施例中，当通过源接触孔注入具有第二导电类型的掺杂离子，在漂移区100内形成第一掺杂区160后，还继续通过源接触孔注入具有第二导电类型的掺杂离子，在体区表层形成第二掺杂区112。
步骤S550：形成与所述源区、所述体区连接的源极引出结构，并形成与所述第二导电结构连接的栅极引出结构。
如图6h所示，形成与源区111、体区110连接的源极引出结构310，并形成与第二导电结构140连接的栅极引出结构(图中未示出)。在一实施例中，当在步骤S550之前形成有源接触孔时，步骤S550中，具体是向上述源接触孔内填入导电材料便可形成源极引出结构310。在一实施例中，当通过源接触孔在体区 110内形成第二掺杂区112时，向源接触孔填入导电材料形成源极引出结构310，该源极引出结构310底部被第二掺杂区112包围，可以减小源极引出结构310 与体区的接触电阻。
在上述实施例中，是在源接触孔处通过注入工艺在漂移区100内形成第一掺杂区160，在其他实施例中，漂移区100是通过外延工艺生长而成，在外延生长过程中形成第一掺杂区160，具体可通过两种方式：
第一种方式：
在所述半导体衬底上外延生长第一外延层；
对所述第一外延层进行掺杂形成具有第二导电类型的第一掺杂区；
在所述第一外延层和所述第一掺杂区上继续外延生长第二外延层，所述漂移区包括所述第一外延层和所述第二外延层。
如图7a～图7c所示，先在半导体衬底上外延生长第一外延层101，然后对第一外延层101的特定区域进行第二导电类型掺杂，形成具有第二导电类型的第一掺杂区160，在第一外延层101和第一掺杂区160上继续外延生长第二外延层102，第一外延层101和第二外延层102便形成所需的漂移区110，此时，第一掺杂区160形成于漂移区110内部。
第二种方式：
在所述半导体衬底上外延生长第一外延层；
在所述第一外延层上开设浅槽，在所述浅槽内外延生长具有第二导电类型的第一掺杂区；
在所述第一外延层和所述第一掺杂区上继续外延生长第二外延层，所述漂移区包括所述第一外延层和所述第二外延层。
上述第二种方式与上述第一种方式的区别在于在第一外延层101内形成第一掺杂区160的方式不同，在第一种方式中，是直接对第一外延层101特定区域进行掺杂形成第一掺杂区160，而在第二种方式中，是先在特定区域开设浅槽，然后在浅槽内外延生长出具有第二导电类型的第一掺杂区160。需要说明的是，上述几种方式均可形成第一掺杂区，可根据具体条件灵活选择。
以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种沟槽栅金属氧化物半导体场效应管，其特征在于，包括：
漂移区，具有第一导电类型，形成于半导体衬底上；
体区，具有第二导电类型，形成于所述漂移区的上表层；
源区，具有第一导电类型，形成于所述体区的上表层；
沟槽，依次穿透所述源区和所述体区并延伸至所述漂移区内；
填充结构，包括填充于所述沟槽内且相互隔离的第一导电结构和第二导电结构、以及形成于所述第一导电结构与所述沟槽内壁之间和所述第二导电结构与所述沟槽内壁之间的氧化层，所述第一导电结构底部深度超过所述第二导电结构底部深度，定义第一导电结构中深度超过所述第二导电结构底部深度的部分为场板调节结构；
第一掺杂区，具有第二导电类型，形成于所述漂移区内且与所述体区的下表面相接，所述第一掺杂区与所述沟槽间隔设置，所述第一掺杂区的底部深度超过所述场板调节结构的顶部深度；
源极引出结构，与所述源区和所述体区连接；以及
栅极引出结构，与所述第二导电结构连接。
2.如权利要求1所述的金属氧化物半导体场效应管，其特征在于，所述第一掺杂区的侧壁包括自所述体区底部向下延伸的与沟槽侧壁平行的第一部分和自所述第一部分继续向下延伸并向所述第一掺杂区内部逐渐倾斜的第二部分，所述第一部分和所述第二部分的交界面穿过所述场板调节结构。
3.如权利要求1所述的金属氧化物半导体场效应管，其特征在于，所述金属氧化物半导体场效应管具有多个所述第一掺杂区且开设有多个所述沟槽，各沟槽内填充有所述填充结构，所述第一掺杂区和所述沟槽沿所述沟槽宽度方向交替间隔设置。
4.如权利要求3所述的金属氧化物半导体场效应管，其特征在于，所述沟槽的横截面呈长条型，相邻所述沟槽之间具有沿所述沟槽长度方向并排间隔设置的多个所述第一掺杂区。
5.如权利要求1所述的金属氧化物半导体场效应管，其特征在于，还包括：
层间介质层，形成于所述源区和所述沟槽的顶表面上；
所述源极引出结构穿透所述层间介质层和所述源区并延伸至所述体区内，以与所述源区和所述体区分别连接；
所述栅极引出结构穿透所述层间介质层与所述第二导电结构连接。
6.如权利要求1所述的金属氧化物半导体场效应管，其特征在于，所述体区内形成有第二掺杂区，所述第二掺杂区具有第二导电类型且所述第二掺杂区的掺杂浓度高于所述体区的掺杂浓度，所述第二掺杂区位于所述源区下方并与所述沟槽间隔设置，所述源极引出结构穿透所述源区并延伸至所述第二掺杂区内。
7.一种沟槽栅金属氧化物半导体场效应管制备方法，其特征在于，包括：
提供半导体衬底并在所述半导体衬底上形成具有第一导电类型的漂移区；
在所述漂移区上开设沟槽，在所述沟槽的内壁上形成氧化层，并在所述沟槽内填充相互隔离的第一导电结构和第二导电结构，所述第一导电结构底部深度大于所述第二导电结构底部深度，定义第一导电结构中深度超过所述第二导电结构底部深度的部分为场板调节结构；
对所述漂移区的上表层进行掺杂形成与所述沟槽侧壁接触的具有第二导电类型的体区，所述体区的深度小于所述沟槽的深度；对所述体区的上表层进行掺杂形成与所述沟槽侧壁接触的具有第一导电类型的源区；
在所述漂移区内形成具有第二导电类型的第一掺杂区，所述第一掺杂区与所述体区的下表面相接，所述第一掺杂区与所述沟槽间隔设置，所述第一掺杂区的底部深度超过所述场板调节结构的顶部深度；以及
形成与所述源区和所述体区连接的源极引出结构，并形成与所述第二导电结构连接的栅极引出结构。
8.如权利要求7所述的制备方法，其特征在于，在所述对所述体区的上表层进行掺杂形成与所述沟槽侧壁接触的第一导电类型源区的步骤之后，还包括：
在所述源区和所述沟槽上形成层间介质层；
依次刻蚀所述层间介质层、源区和体区，形成穿透所述介质层和源区并延伸至所述体区的源接触孔；
所述在所述漂移区内形成与所述体区的下表面相接的第一掺杂区，包括：通过所述源接触孔向所述漂移区注入具有第二导电类型的掺杂离子，在所述漂移区内形成与所述体区下表面相接的第一掺杂区；
所述形成与所述源区、所述体区和所述第一导电结构连接的源极引出结构，包括：向所述源接触孔内填入导电材料，形成所述源极引出结构。
9.如权利要求7所述的制备方法，其特征在于，在所述漂移区内形成具有第二导电类型的第一掺杂区，包括：
在所述半导体衬底上外延生长第一外延层；
对所述第一外延层进行掺杂形成具有第二导电类型的第一掺杂区；
在所述第一外延层和所述第一掺杂区上继续外延生长第二外延层，所述漂移区包括所述第一外延层和所述第二外延层。
10.如权利要求7所述的制备方法，其特征在于，在所述漂移区内形成具有第二导电类型的第一掺杂区，包括：
在所述半导体衬底上外延生长第一外延层；
在所述第一外延层上开设浅槽，在所述浅槽内外延生长具有第二导电类型的第一掺杂区；
在所述第一外延层和所述第一掺杂区上继续外延生长第二外延层，所述漂移区包括所述第一外延层和所述第二外延层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010418876.3A CN114361247A (zh) | 2020-05-18 | 2020-05-18 | 沟槽栅金属氧化物半导体场效应管及其制备方法 |
| PCT/CN2020/140672 WO2021232813A1 (zh) | 2020-05-18 | 2020-12-29 | 沟槽栅金属氧化物半导体场效应管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010418876.3A CN114361247A (zh) | 2020-05-18 | 2020-05-18 | 沟槽栅金属氧化物半导体场效应管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114361247A true CN114361247A (zh) | 2022-04-15 |
Family
ID=78709140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010418876.3A Pending CN114361247A (zh) | 2020-05-18 | 2020-05-18 | 沟槽栅金属氧化物半导体场效应管及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114361247A (zh) |
| WO (1) | WO2021232813A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114420636A (zh) * | 2021-12-22 | 2022-04-29 | 深圳深爱半导体股份有限公司 | 半导体器件结构及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8022474B2 (en) * | 2008-09-30 | 2011-09-20 | Infineon Technologies Austria Ag | Semiconductor device |
| US8067800B2 (en) * | 2009-12-28 | 2011-11-29 | Force Mos Technology Co., Ltd. | Super-junction trench MOSFET with resurf step oxide and the method to make the same |
| US8648413B2 (en) * | 2009-12-28 | 2014-02-11 | Force Mos Technology Co., Ltd. | Super-junction trench MOSFET with multiple trenched source-body contacts |
| CN103137698B (zh) * | 2011-11-23 | 2016-04-27 | 力士科技股份有限公司 | 一种金属氧化物半导体场效应晶体管及制造方法 |
| CN102610643B (zh) * | 2011-12-20 | 2015-01-28 | 成都芯源***有限公司 | 沟槽金属氧化物半导体场效应晶体管器件 |
| JP2013258327A (ja) * | 2012-06-13 | 2013-12-26 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP5715604B2 (ja) * | 2012-09-12 | 2015-05-07 | 株式会社東芝 | 電力用半導体素子 |
-
2020
- 2020-05-18 CN CN202010418876.3A patent/CN114361247A/zh active Pending
- 2020-12-29 WO PCT/CN2020/140672 patent/WO2021232813A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021232813A1 (zh) | 2021-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9947779B2 (en) | Power MOSFET having lateral channel, vertical current path, and P-region under gate for increasing breakdown voltage | |
| US8466025B2 (en) | Semiconductor device structures and related processes | |
| US8354711B2 (en) | Power MOSFET and its edge termination | |
| US9184248B2 (en) | Vertical power MOSFET having planar channel and its method of fabrication | |
| US7557409B2 (en) | Super trench MOSFET including buried source electrode | |
| US7361555B2 (en) | Trench-gate transistors and their manufacture | |
| US8969953B2 (en) | Method of forming a self-aligned charge balanced power DMOS | |
| US20060170036A1 (en) | Method of fabricating semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics | |
| EP1717865A2 (en) | Methods of making a power MOS transistor and power MOS transistor | |
| JP2007523487A (ja) | トレンチゲート半導体装置とその製造 | |
| CN111816707B (zh) | 消除体内曲率效应的等势降场器件及其制造方法 | |
| WO2018034818A1 (en) | Power mosfet having planar channel, vertical current path, and top drain electrode | |
| CN107342226B (zh) | 超小单元尺寸纵向超结半导体器件的制造方法 | |
| CN113594255A (zh) | 沟槽型mosfet器件及其制备方法 | |
| CN114361248A (zh) | 沟槽栅金属氧化物半导体场效应管及其制备方法 | |
| KR20120091210A (ko) | 트렌치 금속 산화물 반도체 전계 효과 트랜지스터 | |
| CN114361247A (zh) | 沟槽栅金属氧化物半导体场效应管及其制备方法 | |
| CN113690303A (zh) | 半导体器件及其制备方法 | |
| CN113690293B (zh) | Igbt器件及其制备方法 | |
| CN113690299B (zh) | 沟槽栅vdmos器件及其制备方法 | |
| CN113690301B (zh) | 半导体器件及其制备方法 | |
| WO2023202275A1 (zh) | 绝缘体上硅横向器件及其制造方法 | |
| CN118231468A (zh) | 一种功率半导体器件 | |
| EP3690952A1 (en) | Trench gate semiconductor device and method of manufacture | |
| CN113690302A (zh) | 半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |