CN114335157B - 一种纵向双极结型晶体管版图结构 - Google Patents
一种纵向双极结型晶体管版图结构 Download PDFInfo
- Publication number
- CN114335157B CN114335157B CN202111549343.XA CN202111549343A CN114335157B CN 114335157 B CN114335157 B CN 114335157B CN 202111549343 A CN202111549343 A CN 202111549343A CN 114335157 B CN114335157 B CN 114335157B
- Authority
- CN
- China
- Prior art keywords
- region
- emitter
- base
- collector
- emitter region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims description 11
- 230000000694 effects Effects 0.000 abstract description 20
- 238000000034 method Methods 0.000 abstract description 17
- 239000004065 semiconductor Substances 0.000 abstract description 14
- 238000011161 development Methods 0.000 abstract description 3
- 239000002184 metal Substances 0.000 description 11
- 238000013461 design Methods 0.000 description 9
- 238000000407 epitaxy Methods 0.000 description 9
- 238000002161 passivation Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
一种纵向双极结型晶体管版图结构,属于半导体集成电路领域。所述纵向双极结型晶体管版图结构利用环状的发射区包围基极。包括:衬底,位于所述衬底中的集电区,被集电区从四周及下方包裹的基区,被基区从四周及下方包裹的、呈环形的发射区,被发射区环绕的基极。解决了现有纵向三极管为降低在大电流情况下发射结电流集边效应而造成版图面积增大、发射极去偏置效应增加的问题。能够增强大电流情况下晶体管的性能,减小版图面积,并且能够兼容现有的双极工艺,符合半导体集成电路的发展趋势及产业化需求。广泛应用于半导体功率晶体管技术领域。
Description
技术领域
本发明属于半导体集成电路领域,具体来说,涉及一种纵向双极结型晶体管版图结构。
背景技术
半导体集成电路的版图是对应于特定工艺的电路元器件结构的几何图形组合,这些几何图形是由不同层次的图形依次组合而成,并分别对应于一套集成电路制造工艺的不同工艺步骤。双极结型晶体管(三极管)是通过一定的工艺,将半导体制作成NPN或PNP的结构。三极管也因此被分为三个区域,分别为发射区、基区、集电区,其中基区位于中间。发射区、基区、集电区引出的电极分别为发射极、基极、集电极。根据载流子的运动方向,三极管又分为纵向三极管和横向三极管。版图设计工作需要遵循工艺厂制定的设计规则。设计规则是用以保证集成电路正常流片,在各工艺层及工艺层之间设置的几何尺寸限制。
典型纵向三极管的版图如图1所示的结构,典型双极型工艺设计层次名称及符号对照表如表1所示。
表1典型双极型工艺设计层次名称及符号对照表
序号 | 层次符号 | 层次名称 | 序号 | 层次符号 | 层次名称 |
1 | BN | N型埋层 | 9 | EM | N型发射区 |
2 | BP | P型埋层 | 10 | CAP | 电容 |
3 | DC | 深N+集电极 | 11 | CT | 接触孔 |
4 | IS | 隔离层 | 12 | M1 | 第一层金属 |
5 | AA | 有源区 | 13 | VA | 通孔 |
6 | PB | P型基区 | 14 | M2 | 第二层金属 |
7 | IR | 注入电阻 | 15 | PV | 钝化层(开孔) |
8 | P+ | 高浓度P掺杂区 |
典型纵向双极结型晶体管的版图结构示意图如图1所示:
集电区1包裹整个器件,其外部为半导体衬底。根据工艺和具体器件的不同,半导体衬底与集电区1之间可能存在隔离层。基区2位于集电区1内部,并被集电区1从四周及下方包裹,基区2与半导体衬底或介质隔离层不直接相连。发射区3位于基区2内部,并被基区2从四周及下方包裹,发射区3与集电区1不直接相连。集电极4为集电区1的引出电极;基极5为基区2的引出电极;发射极6为发射区3的引出电极。集电区1与基区2形成的PN结称为集电结;发射区3与基区2形成的PN结称为发射结。
典型纵向双极结型晶体管的纵向结构示意图如图2及表1所示:
采用P型衬底、N型外延,包含NPN、PNP、电阻、电容等元器件。由于P型衬底、N型外延均不属于设计层次,故未在表1中列出。表1所示的工艺中,N型外延层构成图1中集电区1;表1中P型基区PB构成图1中基区2;表1中N型发射区EM构成图1中发射区3;表1中接触孔CT及第一层金属M1构成图1中的集电极4、基极5、发射极6。
集电区1、基区2、发射区3、集电极4、基极5、发射极6等组成部分与图1所示的相应图形一一对应。Psub为P型衬底,Nepi为N型外延。P型衬底Psub和N型外延Nepi均不属于设计层次。隔离层IS和P型埋层BP共同形成隔离墙,环绕所述集电区1一周。
N型外延Nepi构成集电区1。N型外延Nepi与P型衬底Psub之间有N型埋层BN,以使集电区1的电位更加均匀。P型基区PB构成基区2。发射区3由N型发射区EM构成,发射区3完全位于基区2内部。集电区1的电极由N型发射区EM构成,并不与构成发射区3的N型发射区EM相连。集电区1的电极上方的钝化层依据接触孔CT进行开孔并与第一层金属M1接触,从而形成集电极4。集电区1的电极EM与构成集电区的Nepi之间有深N+集电极DC,且深N+集电极DC与N型埋层BN相连,以使整个集电区1的电位尽可能接近集电极4的电位。高浓度P掺杂区P+构成基区2的电极。基区2的电极上方的钝化层依据接触孔CT进行开孔并与第一层金属M1接触,从而形成基极5。发射区3上方的钝化层依据接触孔CT进行开孔并与第一层金属M1接触,从而形成发射极6。集电区1包裹基区2,基区2包裹发射区3。集电区1与发射区3没有接触。
现有技术中,如图1、图2所示的纵向三极管结构,存在发射结电流集边效应的问题。以NPN三极管为例,如图1所示,发射结电流集边效应是由于基区2存在寄生电阻,使得电流在从基区2流向发射区3时,发射区3上各部分的电位在距离基极5越远处会变得越小。这导致发射区3上电流不均匀,特别是在大电流情况下,电流常常集中在靠近基极5一侧的边界附近,因此称为电流集边效应。发射结电流集边效应会导致三极管的电流能力下降。为了应对此问题,通常会将功率三极管的发射区画为长条形,但基极5必须同样画为长条形,因此增大了版图面积。
如果为了增加纵向三极管的电流能力而加长发射区3,会有发射极去偏置效应的问题。这是因为当发射极6过长时,其上的寄生电阻不可忽略,在大电流的情况下会造成不小的压降,使发射区3各部位的电流不均匀。为了应对此问题,可以将发射区3的宽度增加,但这会降低速度,同时还会使发射结电流集边效应恶化。
显然,为降低发射结电流集边效应,须将发射区设计为长条形,基极也必须设计为长条形,造成版图面积增大、发射极去偏置效应增加,若将发射区的宽度增加,一方面会降低速度,同时还会使发射结电流集边效应恶化,二者技术机理上存在相互矛盾的问题。
有鉴于此,特提出本发明。
发明内容
本发明的目的是:解决现有纵向三极管为降低在大电流情况下发射结电流集边效应而造成版图面积增大、发射极去偏置效应增加的问题。
本发明的发明构思是:利用环状的发射区包围基极,以缓解发射结电流集边效应及发射极去偏置效应带来的影响,达到提升晶体管电流能力、减小版图面积的目的。
为此,本发明提供一种纵向三极管的版图结构,如图3、图4所示。所述三极管版图结构包括:衬底,位于所述衬底中的集电区,被集电区从四周及下方包裹的基区,被基区从四周及下方包裹的、呈环形的发射区,被发射区环绕的基极。所述集电区与发射区掺杂类型相同,与基区掺杂类型不同。
对于所述纵向双极结型晶体管的版图结构,所述集电区呈方形。
对于所述纵向双极结型晶体管的版图结构,所述环形发射区外边沿呈方形,发射极位于其四个角上。
对于所述纵向双极结型晶体管的版图结构,所述基极呈十字形,所述环形发射区内边沿呈十字形,以缩小晶体管版图面积。
对于所述纵向双极结型晶体管的版图结构,所述衬底与所述集电区之间存在隔离层,以防止所述衬底集电区之间导通或漏电。
与现有技术相比,本发明的有益效果为:
本发明所述的纵向双极结型晶体管版图结构,能够增强大电流情况下晶体管的性能,减小版图面积,并且能够兼容现有的双极工艺,符合半导体集成电路的发展趋势及产业化需求。
本发明所述的技术方案,广泛应用于半导体功率晶体管技术领域。
附图说明
图1是传统纵向双极结型晶体管版图结构示意图。
图2是基于表1工艺的传统NPN管的纵向结构示意图。
图3是本发明一实施例中的纵向双极结型晶体管的版图结构示意图。
图4是基于表1工艺实现的本发明实施例NPN管的纵向结构示意图。
图中:1为集电区,2为基区,3为发射区,4为集电极,5为基极,6为发射极,7为氧化层,8为金属层。
具体实施方式
结合图3、图4,本发明实施例如下:
如图3所示,集电区1从四周及下方包裹基区2,基区2从四周及下方包裹发射区3。发射区3呈环状,因此中部露出部分基区2。集电极4为集电区1的电极。基极5为基区的电极,位于发射区3的中间空洞处。发射极6为发射区3的电极,位于发射区3的四角。发射区3的内边沿和基极5呈十字形,这是为了在设计规则条件下尽可能缩小版图面积,同时可以增加发射区3内边沿的周长,以增加晶体管的电流能力。发射区3靠近基极5处为基区2寄生电阻最小处,也是发射区3电流能力最强处,因此发射区3内边沿包围基极5,能有效增加此边沿的长度,因此可以减小发射结电流集边效应的影响。如果采用传统的纵向晶体管版图结构,则需要将发射区3设计为长条形,同时基极15也必须为长条形,因此造成版图面积增加,同时伴有发射极去偏置效应的问题。发射极6位于发射区3的四角,为发射区6上距离基极5最远处。这样布局使得基区12寄生电阻越大处,发射区3的寄生电阻也越大,起到补偿作用,能够减小发射极去偏置效应造成的输出电流能力衰减。传统结构中通常采用加宽发射区3的方法以减小发射极去偏置效应带来的影响,传统方法会导致版图面积增大及发射结电流集边效应的恶化。
如表1所示:N型外延层构成集电区1;P型基区PB构成基区2;N型发射区EM构成发射区3;接触孔CT及第一层金属M1构成集电极4、基极5及发射极6。
如图4所示,Psub为P型衬底,Nepi为N型外延。P型衬底Psub和N型外延Nepi均不属于设计层次。隔离层IS和P型埋层BP共同形成隔离墙,环绕所述集电区1一周。N型外延Nepi构成集电区1。N型外延Nepi与P型衬底Psub之间有N型埋层BN,以使集电区1的电位更加均匀。P型基区PB构成基区2。发射区3由N型发射区EM构成,发射区3完全位于基区2内部,并呈环形。集电区1的电极由N型发射区EM构成,并不与构成发射区3的N型发射区EM相连。集电区1的电极上方的钝化层依据接触孔CT进行开孔并与第一层金属M1接触,从而形成集电极4。集电区1的电极EM与构成集电区的Nepi之间有深N+集电极DC,且深N+集电极DC与N型埋层BN相连,以使整个集电区1的电位尽可能接近集电极4的电位。高浓度P掺杂区P+构成基区2的电极。基区2的电极上方的钝化层依据接触孔CT进行开孔并与第一层金属M1接触,从而形成基极5。发射区3上方的钝化层依据接触孔CT进行开孔并与第一层金属M1接触,从而形成发射极6。集电区1包裹基区2,基区2包裹发射区3。集电区1与发射区3没有接触。
综上所述,本发明所述的纵向双极结型晶体管版图结构,能够增强大电流情况下晶体管的性能,减小版图面积,并且能够兼容现有的双极工艺,符合半导体集成电路的发展趋势及产业化需求。
需要说明的是,以上所述的实施方案应理解为说明性的,而非限制本发明的保护范围,本发明的保护范围以权利要求书为准。本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (2)
1.一种纵向双极结型晶体管版图结构,其特征在于,包括:衬底、位于所述衬底中的集电区、被集电区从四周及下方包裹的基区、被基区从四周及下方包裹的环形发射区、被发射区环绕的基极;
所述环形发射区包围基极;
所述集电区与发射区掺杂类型相同,与基区掺杂类型不同;
所述集电区呈方形;
所述环形发射区外边沿呈方形,发射极位于其四个角上;
所述环形发射区内边沿呈十字形;
所述基极呈十字形;
所述衬底与所述集电区之间存在隔离层。
2.如权利要求1所述的一种纵向双极结型晶体管版图结构,其特征在于,所述发射极位于发射区上距离基极最远处。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111549343.XA CN114335157B (zh) | 2021-12-17 | 2021-12-17 | 一种纵向双极结型晶体管版图结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111549343.XA CN114335157B (zh) | 2021-12-17 | 2021-12-17 | 一种纵向双极结型晶体管版图结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114335157A CN114335157A (zh) | 2022-04-12 |
CN114335157B true CN114335157B (zh) | 2024-01-19 |
Family
ID=81052873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111549343.XA Active CN114335157B (zh) | 2021-12-17 | 2021-12-17 | 一种纵向双极结型晶体管版图结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114335157B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060009440A (ko) * | 2004-07-22 | 2006-02-01 | 매그나칩 반도체 유한회사 | 바이폴라 접합 트랜지스터의 제조방법 |
CN101877352A (zh) * | 2009-04-29 | 2010-11-03 | Abb技术有限公司 | 反向导通半导体器件 |
CN101930983A (zh) * | 2009-06-17 | 2010-12-29 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
CN102315256A (zh) * | 2010-07-08 | 2012-01-11 | 旺宏电子股份有限公司 | 双极接面晶体管装置 |
CN102856368A (zh) * | 2012-09-27 | 2013-01-02 | 电子科技大学 | 一种功率双极型晶体管及其制备方法 |
CN102934231A (zh) * | 2010-06-17 | 2013-02-13 | Abb技术有限公司 | 功率半导体器件 |
CN108520896A (zh) * | 2018-05-03 | 2018-09-11 | 西安建筑科技大学 | 一种耐压双极晶体管及其制作方法 |
-
2021
- 2021-12-17 CN CN202111549343.XA patent/CN114335157B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060009440A (ko) * | 2004-07-22 | 2006-02-01 | 매그나칩 반도체 유한회사 | 바이폴라 접합 트랜지스터의 제조방법 |
CN101877352A (zh) * | 2009-04-29 | 2010-11-03 | Abb技术有限公司 | 反向导通半导体器件 |
CN101930983A (zh) * | 2009-06-17 | 2010-12-29 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
CN102934231A (zh) * | 2010-06-17 | 2013-02-13 | Abb技术有限公司 | 功率半导体器件 |
CN102315256A (zh) * | 2010-07-08 | 2012-01-11 | 旺宏电子股份有限公司 | 双极接面晶体管装置 |
CN102856368A (zh) * | 2012-09-27 | 2013-01-02 | 电子科技大学 | 一种功率双极型晶体管及其制备方法 |
CN108520896A (zh) * | 2018-05-03 | 2018-09-11 | 西安建筑科技大学 | 一种耐压双极晶体管及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114335157A (zh) | 2022-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012099749A (ja) | 半導体装置 | |
US20040110353A1 (en) | Bipolar junction transistor with reduced parasitic bipolar conduction | |
US9691874B2 (en) | Manufacturing method of semiconductor structure | |
CN110690270B (zh) | 一种内嵌硅控整流器的pmos器件及其实现方法 | |
JPH07326773A (ja) | ダイオードおよびその製造方法 | |
CN114335157B (zh) | 一种纵向双极结型晶体管版图结构 | |
CN110504254B (zh) | 一种栅约束硅控整流器esd器件及其实现方法 | |
CN110246837B (zh) | 一种双二极管esd保护电路 | |
CN109273532B (zh) | 应用于高压电路防静电保护的无回滞效应硅控整流器 | |
US9263429B2 (en) | Semiconductor device and manufacturing method of the same | |
CN103378139A (zh) | 半导体结构及其制作方法 | |
US8669639B2 (en) | Semiconductor element, manufacturing method thereof and operating method thereof | |
CN112071835B (zh) | 一种栅约束硅控整流器及其实现方法 | |
CN110518010B (zh) | 一种内嵌硅控整流器的pmos器件及其实现方法 | |
CN111739938A (zh) | 半导体器件 | |
CN213026136U (zh) | 半导体器件 | |
CN113823678A (zh) | 一种高压npn器件 | |
CN115377099B (zh) | 负压隔离器件及其工艺方法、芯片 | |
CN112071836B (zh) | 一种栅约束硅控整流器及其实现方法 | |
CN110120391B (zh) | 一种用于esd防护的高鲁棒性esd器件 | |
CN102956631B (zh) | 半导体结构及其制造方法 | |
US8319315B2 (en) | Bipolar junction transistor devices | |
KR101288084B1 (ko) | 정합 특성이 보다 개선된 쌍극성 접합 트랜지스터 | |
TWI447906B (zh) | 半導體結構及其製作方法 | |
US20240006477A1 (en) | SUPER-ß BIPOLAR JUNCTION TRANSISTOR AND MANUFACTURING METHOD THEREFOR |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |