CN114141198A - 扫描驱动电路及其维修方法、显示装置 - Google Patents

扫描驱动电路及其维修方法、显示装置 Download PDF

Info

Publication number
CN114141198A
CN114141198A CN202111486039.5A CN202111486039A CN114141198A CN 114141198 A CN114141198 A CN 114141198A CN 202111486039 A CN202111486039 A CN 202111486039A CN 114141198 A CN114141198 A CN 114141198A
Authority
CN
China
Prior art keywords
electrically connected
clock signal
shift register
line
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111486039.5A
Other languages
English (en)
Other versions
CN114141198B (zh
Inventor
冯雪欢
李永谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111486039.5A priority Critical patent/CN114141198B/zh
Publication of CN114141198A publication Critical patent/CN114141198A/zh
Application granted granted Critical
Publication of CN114141198B publication Critical patent/CN114141198B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开实施例公开了一种扫描驱动电路及其维修方法、显示装置，涉及显示技术领域，用于避免显示装置的显示画面出现周期性的横纹。扫描驱动电路包括：沿第一方向延伸的多条时钟信号线、沿第二方向延伸的多条连接线以及多个移位寄存器。一条连接线与一条时钟信号线电连接。移位寄存器包括：输出电路。输出电路与时钟信号端电连接。时钟信号端还与两条连接线电连接，并通过两条连接线与两条时钟信号线电连接。其中，与同一移位寄存器电连接的两条时钟信号线所传输的时钟信号，相同。任意两个移位寄存器中与不同移位寄存器电连接的两条连接线的电阻之和，相差第一预定值。本公开实施例提供的扫描驱动电路及其维修方法、显示装置用于图像显示。

Description

扫描驱动电路及其维修方法、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种扫描驱动电路及其维修方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称为OLED)，因具有自发光、驱动电压低、发光效率高、响应速度快以及可柔性显示等优点，已在显示领域得到广泛应用。
GOA(Gate Driver On Array)技术是一种将显示装置的栅极驱动电路集成在基板上的技术，采用GOA技术可以减少IC的使用量，从而降低显示装置的生产成本和功耗，且采用GOA技术还可以实现显示装置的窄边框化。
发明内容
本公开实施例的目的在于提供一种扫描驱动电路及其维修方法、显示装置，用于避免显示画面中出现横纹。
为达到上述目的，本公开实施例提供了如下技术方案：
一方面，提供一种扫描驱动电路。所述扫描驱动电路包括：沿第一方向延伸的多条时钟信号线，沿第二方向延伸的多条连接线，以及，多个移位寄存器。一条所述连接线与一条所述时钟信号线电连接。所述移位寄存器包括输出电路，所述输出电路与时钟信号端电连接。所述时钟信号端还与两条所述连接线电连接，并通过两条所述连接线与两条所述时钟信号线电连接。其中，与同一所述移位寄存器电连接的两条所述时钟信号线所传输的时钟信号，相同。任意两个所述移位寄存器中，与不同所述移位寄存器电连接的两条所述连接线的电阻之和，相差第一预定值。
由此，本公开的一些实施例所提供的扫描驱动电路，每个移位寄存器所包括的输出电路的时钟信号端与两条连接线电连接，并通过两条连接线与两条时钟信号线电连接，通过使与同一移位寄存器电连接的两条时钟信号线所传输的时钟信号相同，可以保证每个移位寄存器接收到稳定的时钟信号，通过使任意两个所述移位寄存器中，与不同移位寄存器电连接的两条连接线的电阻之和相差第一预定值，可以保证在向不同移位寄存器传输时钟信号的过程中，时钟信号所面临的电阻状况基本相同，使得不同移位寄存器的输出电路接收到的时钟信号的下降沿基本相同，从而在不同移位寄存器的输出电路导通的情况下，可以保证每一行移位寄存器输出的扫描信号的下降沿基本相同，进而保证在将扫描驱动电路应用到显示装置中，不同行的像素驱动电路的数据节点的电位变化量基本相同，从而使得不同行的像素驱动电路的Vgs的变化量基本相同，使得不同行的像素驱动电路的驱动电流的变化量基本相同，进而使得不同行子像素的发光亮度之间的差异较小，避免显示装置的显示画面中出现横纹(例如，周期性的横纹)。
在一些实施例中，任意两个所述移位寄存器中，与不同所述移位寄存器电连接的两条所述连接线的长度之和，相差第二预定值。
在一些实施例中，所述输出电路还与扫描信号端电连接。所述扫描驱动电路应用于显示装置，所述显示装置包括：沿所述第二方向延伸的多条第一栅线。所述扫描信号端还与一条所述第一栅线的端部电连接。
在一些实施例中，所述移位寄存器包括：第一子移位寄存器和第二子移位寄存器。所述第一子移位寄存器的输出电路的时钟信号端，与一条所述连接线电连接。所述第二子移位寄存器的输出电路的时钟信号端，与一条所述连接线电连接。
在一些实施例中，所述第一子移位寄存器的输出电路还与第一扫描信号端电连接，所述第二子移位寄存器的输出电路还与第二扫描信号端电连接。所述扫描驱动电路应用于显示装置，所述显示装置包括：多条第一栅线和多条第二栅线。所述第一扫描信号端与所述第一栅线的端部电连接。所述第二扫描信号端与所述第二栅线电连接，并通过所述第二栅线与所述第一栅线的除两个端部以外的位置处电连接。
在一些实施例中，所述第二扫描信号端通过所述第二栅线，与所述第一栅线的中心位置处电连接。
在一些实施例中，所述显示装置包括多个像素驱动电路，所述像素驱动电路包括：多个晶体管。多条所述第二栅线在所述显示装置所在平面上的正投影，与多个所述晶体管在所述显示装置所在平面上的正投影，不重合。
在一些实施例中，与所述第一子移位寄存器的输出电路电连接的连接线的长度，大于与所述第二子移位寄存器的输出电路电连接的连接线的长度。
在一些实施例中，所述多条时钟信号线包括：第一时钟信号线组和第二时钟信号线组。所述多个移位寄存器包括：多个移位寄存器组。所述移位寄存器组包括至少两个移位寄存器。与同一所述移位寄存器电连接的两条所述时钟信号线，分别位于所述第一时钟信号线组和所述第二时钟信号线组。其中，所述第一时钟信号线组中与所述至少两个移位寄存器电连接的时钟信号线的排布次序，及所述第二时钟信号线组中与所述至少两个移位寄存器电连接的时钟信号线的排布次序，相反。
在一些实施例中，所述第一时钟信号线组包括六条时钟信号线，所述第二时钟信号线组包括六条时钟信号线。所述移位寄存器组包括六个移位寄存器。其中，第一条时钟信号线和第十二条时钟信号线，与第6n-5个移位寄存器电连接。第二条时钟信号线和第十一条时钟信号线，与第6n-4个移位寄存器电连接。第三条时钟信号线和第十条时钟信号线，与第6n-3个移位寄存器电连接。第四条时钟信号线和第九条时钟信号线，与第6n-2个移位寄存器电连接。第五条时钟信号线和第八条时钟信号线，与第6n-1个移位寄存器电连接。第六条时钟信号线和第七条时钟信号线，与第6n个移位寄存器电连接。n为正整数。
另一方面，提供一种扫描驱动电路的维修方法，所述维修方法应用于如上述一些实施例中任一项所述的扫描驱动电路，所述扫描驱动电路包括多条时钟信号线、多条连接线及多个移位寄存器。所述维修方法包括：对所述连接线进行检测，判断所述连接线及与其交叉的时钟信号线之间是否短接。在所述连接线及与其交叉的时钟信号线之间短接的情况下，将所述连接线中，位于与其电连接的移位寄存器及与其短接的时钟信号线之间的部分，以及位于与其电连接的时钟信号线及与其短接的时钟信号线之间的部分，切断。
又一方面，提供一种显示装置，所述显示装置包括：至少一个如上述一些实施例所述的扫描驱动电路。
本公开的一些实施例所提供的显示装置所包括的扫描驱动电路，具有与上述一些实施例中提供的扫描驱动电路相同的结构和有益效果，此处不再赘述。
在一些实施例中，所述显示装置包括：沿第二方向延伸的多条第一栅线。所述扫描驱动电路的数量为两个。两个所述扫描驱动电路分别位于所述多条第一栅线的相对两侧，并分别与所述多条第一栅线电连接。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据相关技术中的一种扫描驱动电路的结构图；
图2为根据本公开一些实施例中的一种显示装置的结构图；
图3为根据本公开一些实施例中的另一种显示装置的结构图；
图4为根据本公开一些实施例中的又一种显示装置的结构图；
图5为根据本公开一些实施例中的一种子像素的结构图；
图6为根据本公开一些实施例中的一种对应于图5所示子像素中的像素驱动电路的工作时序图；
图7为根据本公开一些实施例中的一种扫描驱动电路的结构图；
图8为根据本公开一些实施例中的另一种扫描驱动电路的结构图；
图9为根据本公开一些实施例中的又一种扫描驱动电路的结构图；
图10为根据本公开一些实施例中的又一种扫描驱动电路的结构图；
图11为根据本公开一些实施例中的又一种显示装置的结构图；
图12为根据本公开一些实施例中的又一种扫描驱动电路的结构图；
图13为根据本公开一些实施例中的又一种显示装置的结构图；
图14为根据本公开一些实施例中的一种扫描驱动电路的维修方法的流程图；
图15为根据本公开一些实施例中的一种扫描驱动电路的维修示意图；
图16为根据本公开一些实施例中的另一种扫描驱动电路的维修示意图；
图17为根据本公开一些实施例中的一种移位寄存器的电路图；
图18为根据本公开一些实施例中的另一种移位寄存器的电路图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。这里所公开的实施例并不必然限制于本文内容。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
本公开的实施例提供的电路中所采用的晶体管可以为薄膜晶体管、场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。
在一些实施例中，本公开的实施例提供的电路所采用的各晶体管的第一极为晶体管的源极和漏极中一者，第二极为晶体管的源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。示例性的，在晶体管为P型晶体管的情况下，晶体管的第一极为源极，第二极为漏极；示例性的，在晶体管为N型晶体管的情况下，晶体管的第一极为漏极，第二极为源极。
在本公开的实施例提供的电路中，“节点”并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点，也就是说，这些节点是由电路图中相关电连接的汇合点等效而成的节点。
下面，在本公开的实施例提供的电路中，以晶体管均为N型晶体管为例进行说明。
本公开的一些实施例提供了一种显示装置1000，如图2所示，显示装置1000可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(Personal DigitalAssistant，简称PDA)、手持式或便携式计算机、全球定位***(Global PositioningSystem，简称GPS)接收器/导航器、相机、动态图像专家组(Moving Picture Experts Group4，简称MP4)视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。
在一些示例中，如图3和图4所示，显示装置1000具有显示区A，以及设置在显示区A旁侧的周边区S。其中，“旁侧”指的是显示区A的一侧、两侧、三侧或者周侧等，也即，周边区S可以位于显示区A的一侧、两侧或三侧，或者，周边区S可以围绕显示区A设置。
在一些示例中，如图3所示，显示装置1000包括：扫描驱动电路100、多条第一栅线GL1、多条数据线DL以及多个子像素P。
示例性的，如图7所示，扫描驱动电路100包括：多个移位寄存器110。其中，每个移位寄存器110可以包括输出电路101。该输出电路101与时钟信号端CK及扫描信号端GATE电连接。在输出电路101导通的情况下，输出电路101可以接收时钟信号端CK所传输的时钟信号，并将该时钟信号作为扫描信号，从扫描信号端GATE输出。
示例性的，如图3所示，多条第一栅线GL1、多条数据线DL以及多个子像素P可以位于显示区A内，且该多条第一栅线GL1可以沿第二方向X延伸，该多条数据线DL可以沿第一方向Y延伸。
此处，第一方向Y和第二方向X相互交叉。第一方向Y和第二方向X之间的夹角可以根据实际需要选择设置。示例性的，第一方向Y和第二方向X之间的夹角可以为85°、88°、90°、92°或95°等。本公开以第一方向Y和第二方向X的夹角为90°为例进行说明。
示例性的，如图5所示，上述多个子像素P中，每个子像素P可以包括像素驱动电路200及与该像素驱动电路200电连接的发光器件Q。
例如，上述多个像素驱动电路200可以呈阵列状排布，也即，该多个像素驱动电路200例如可以沿第一方向Y排列为多排，并沿第二方向X排列为多排。其中，可以将沿第二方向X排列成一排的像素驱动电路200称为同一行像素驱动电路200，将沿第一方向Y排列成一排的像素驱动电路200称为同一列像素驱动电路200。同一行像素驱动电路200可以与至少一条第一栅线GL1电连接，同一列像素驱动电路200可以与一条数据线DL电连接。其中，与同一行像素驱动电路200电连接的第一栅线GL1的数量，可以根据像素驱动电路200的结构设置。本公开以同一行像素驱动电路200与一条第一栅线GL1电连接为例进行说明。
上述像素驱动电路200的结构可以包括多种，可以根据实际需要选择设置。示例性的，像素驱动电路的结构可以包括“3T1C”、“6T1C”、“7T1C”、“6T2C”或“7T2C”等结构。此处，“T”表示为晶体管，位于“T”前面的数字表示为晶体管的数量，“C”表示为存储电容器，位于“C”前面的数字表示为存储电容器的数量。
下面以像素驱动电路200的结构为3T1C结构为例，对像素驱动电路200的结构进行示意性说明。
在一些示例中，如图5所示，像素驱动电路200包括：开关晶体管M1、驱动晶体管M2、感测晶体管M3以及存储电容器Cst。
示例性的，如图5所示，开关晶体管M1的栅极与第一控制信号端G1电连接，开关晶体管M1的第一极与数据信号端DATA电连接，开关晶体管M1的第二极与数据节点G电连接。其中，开关晶体管M1被配置为，在第一控制信号端G1传输的第一控制信号的控制下导通，将在数据信号端DATA处接收的数据信号传输至数据节点G。
示例性的，如图5所示，驱动晶体管M2的栅极与数据节点G电连接，驱动晶体管M2的第一极与第一电压信号端ELVDD电连接，驱动晶体管M2的第二极与感测节点S电连接。其中，驱动晶体管M2被配置为，在数据节点G的电压的控制下导通，将在第一电压信号端ELVDD处接收的第一电压信号至感测节点S。
示例性的，如图5所示，存储电容器Cst的第一极与数据节点G电连接，存储电容器Cst的第二极与感测节点S电连接。其中，开关晶体管M1在对数据节点G进行充电的过程中，同时对存储电容器Cst进行充电。
示例性的，如图5所示，感测晶体管M3的栅极与第二控制信号端G2电连接，感测晶体管M3的第一极与感测信号端SENSE电连接，感测晶体管M3的第二极与感测节点S电连接。感测晶体管M3被配置为，在第二控制信号端G2传输的第二控制信号的控制下，检测感测节点S的电特性，以实现外部补偿，或者在第二控制信号的控制下导通，将在感测信号端SENSE处接收的复位信号传输至感测节点S，对感测节点S进行复位。上述电特性例如包括驱动晶体管M2的阈值电压和/或载流子迁移率。
示例性的，发光器件Q可以为OLED发光器件。
例如，如图5所示，发光器件Q的阳极与感测节点S电连接，发光器件Q的阴极与第二电压信号端ELVSS电连接。发光器件Q被配置为，在来自感测节点S处的第一电压信号和第二电压信号端ELVSS传输的第二电压信号的相互配合下，进行发光。
在一帧显示阶段中，像素驱动电路200的工作过程例如可以包括消隐阶段和驱动阶段，消隐阶段例如可以用于获取驱动晶体管M2的阈值电压，此处不对消隐阶段的具体工作过程进行介绍。如图6所示，上述驱动阶段例如可以包括：复位与数据写入阶段t1以及发光阶段t2。
如图6所示，复位与数据写入阶段t1，可以分为复位阶段①和数据写入阶段②。
在复位阶段①中，第一控制信号为高电平，第二控制信号为高电平，数据信号为低电平。
此时，开关晶体管M1在第一控制信号的控制下导通，将数据信号传输至数据节点G，对数据节点G进行复位。感测晶体管M3在第二控制信号的控制下导通，将复位信号传输至感测节点S，对感测节点S进行复位。
在数据写入阶段②中，第一控制信号为高电平，第二控制信号为高电平，数据信号为高电平。
此时，开关晶体管M1在第一控制信号的控制下导通，将数据信号传输至数据节点G，使数据节点G的电压处于高电平，并对存储电容器Cst进行充电。感测晶体管M3在第二控制信号的控制下导通，继续对感测节点S进行复位。
如图6所示，在发光阶段t2中，第一控制信号为低电平，第二控制信号为低电平。
此时，开关晶体管M1在第一控制信号的控制下关闭，从而存储电容器Cst开始放电，使数据节点G的电位维持在较高的电位。驱动晶体管M2在数据节点G的控制下导通，将第一电压信号传输至感测节点S，使感测节点S的电位被抬升，由于存储电容器Cst的自举作用，使得数据节点G的电位被进一步抬升，并维持一段时间的高电平。这样一来，根据来自感测节点S处的第一电压信号和第二电压信号端ELVSS传输的第二电压信号，驱动发光器件Q发光。
需要说明的是，驱动发光器件Q发光的驱动电流I满足公式：
Figure BDA0003396590240000081
其中，k为固定参数，Vgs表示数据节点G和感测节点S之间的压差，Vth表示驱动晶体管M2的阈值电压。数据节点G的电压为数据信号的电压，数据信号中包含有阈值电压。感测节点S的电压为复位信号的电压，通常为定值。因此，驱动电流I的大小，主要与数据节点G的电压相关。
还需要说明的是，通常，第一栅线GL1和开关晶体管M1在显示装置1000所在平面的正投影存在重合部分，如图5所示，由此会导致第一栅线GL1和开关晶体管M1之间存在寄生电容Ca。在发光阶段t2中，第一控制信号的电位由前一阶段中的高电位变为低电位，电位变化量为ΔV。由于寄生电容Ca的存在，在第一控制信号的电位由高电位变为低电位的过程中，寄生电容Ca和存储电容器Cst之间会存在一个耦合过程，使得数据节点G的电位产生一个变化量ΔVp，其中，
Figure BDA0003396590240000091
C表示存储电容器Cst的电容大小。除此之外，ΔVp的大小还受到第一控制信号的下降沿时间的影响，第一控制信号的下降沿时间越大，ΔVp越大。相应的，驱动电流I的变化量越大，发光器件的实际发光亮度与预期发光亮度之间的差异越大。而第一控制信号的下降沿时间的大小，受该信号在传输过程中所面临的电阻状况和电容状况的综合影响。
示例性的，输出电路101的扫描信号端GATE与第一栅线GL1电连接，进而可以通过第一栅线GL1与像素驱动电路200电连接。其中，输出电路101所输出的扫描信号，可以作为像素驱动电路200所接收的第一控制信号。
相关技术中，如图1所示，扫描驱动电路100’中的多条时钟信号线同层设置、且沿第二方向X’依次间隔设置，使得不同移位寄存器110’与相应的时钟信号线CLK’之间需要通过连接线L’电连接。由于任意相邻两个移位寄存器110’与相应的时钟信号线CLK’之间的间距不同，导致与该任意相邻两个移位寄存器110’电连接的连接线L’的长度不同，进而导致与该任意相邻两个移位寄存器110’电连接的连接线L’的电阻不同。因此，传输至上述任意相邻两个移位寄存器110’的输出电路的时钟信号所面临的电阻状况不同，导致该任意相邻两个移位寄存器110’的输出电路所接收的时钟信号的下降沿不同，进而导致该任意相邻两个移位寄存器110’的输出电路所输出的扫描信号的下降沿不同。
这样任意相邻两行的像素驱动电路200所接收的第一控制信号的下降沿不同，导致任意相邻两行像素驱动电路200的数据节点G的电位变化量ΔVp不一致，从而使得任意相邻两行的像素驱动电路200中的数据节点G的电位存在差异，进而使得任意相邻两行的像素驱动电路200的Vgs不同，导致任意相邻两行的像素驱动电路200生成的驱动电流I的大小不同，使得显示装置中不同行子像素的发光亮度产生差异。
由于位于不同行的多条连接线L’的电阻之间的差值是逐渐增大的，该差值经过多行的累积之后，会导致电阻差值过大的两行显示画面的发光亮度差异较大，进而导致这两行显示画面的交界处产生一条因亮度差异带来的分界线，最终导致显示装置的显示画面中出现横纹(例如周期性的横纹)。
基于此，在本公开的一些示例中，如图7所示，移位寄存器110中，输出电路101的时钟信号端CK与两条连接线L电连接，并通过两条连接线L与两条时钟信号线CLK电连接。
此时，一个移位寄存器110同时与两条连接线L电连接，两条连接线L同时传输时钟信号至该移位寄存器110的输出电路101。进而在输出电路101导通的情况下，时钟信号可以作为扫描信号输出。
示例性的，与同一移位寄存器110电连接的两条时钟信号线CLK所传输的时钟信号，相同。这样可以保证，该移位寄存器110的输出电路101接收到稳定的时钟信号。
示例性的，任意两个所述移位寄存器中，与不同移位寄存器110电连接的两条连接线L的电阻之和，相差第一预定值ΔR。
其中，第一预定值ΔR可以为0到最大值ΔRMAX之间的任意一个值。
例如，第一预定值ΔR的最小值为0。也即，与不同移位寄存器110电连接的两条连接线L的电阻之和，相同。
例如，在扫描驱动电路100所包括的多个移位寄存器110中，与部分移位寄存器110电连接的两条连接线L的电阻之和的大小不同，其中最大值为R1，此时，ΔRMAX可以为R1的20％。
这样可以保证，在向不同移位寄存器110传输时钟信号的过程中，时钟信号所面临的电阻状况基本相同，使得不同移位寄存器110的输出电路101接收到的时钟信号的下降沿基本相同，从而在不同移位寄存器110的输出电路101导通的情况下，可以使得不同移位寄存器110输出的扫描信号的下降沿时间基本相同。这样在将扫描驱动电路100输出的扫描信号作为上述第一控制信号时，可以保证不同行的像素驱动电路200中，数据节点G的电位变化量ΔVp基本相同，从而使得不同行的像素驱动电路200的Vgs的变化量基本相同，进而使得不同行的像素驱动电路200的驱动电流I的变化量基本相同，从而避免显示装置1000中，不同行子像素P的发光亮度之间产生较大差异，进而避免显示装置1000的显示画面中出现横纹(例如，周期性的横纹)。
由此，本公开的一些实施例所提供的扫描驱动电路100，每个移位寄存器110所包括的输出电路101的时钟信号端CK与两条连接线L电连接，并通过两条连接线L与两条时钟信号线CLK电连接，通过使与同一移位寄存器110电连接的两条时钟信号线CLK所传输的时钟信号相同，可以保证每个移位寄存器110接收到稳定的时钟信号，通过使任意两个移位寄存器110中，与不同移位寄存器110电连接的两条连接线L的电阻之和相差第一预定值ΔR，可以保证在向不同移位寄存器110传输时钟信号的过程中，时钟信号所面临的电阻状况基本相同，使得不同移位寄存器110的输出电路101接收到的时钟信号的下降沿基本相同，从而在不同移位寄存器110的输出电路101导通的情况下，可以保证每一行移位寄存器110输出的扫描信号的下降沿基本相同，进而保证在将扫描驱动电路100应用到显示装置1000中，不同行的像素驱动电路200的数据节点G的电位变化量基本相同，从而使得不同行的像素驱动电路200的Vgs的变化量基本相同，使得不同行的像素驱动电路200的驱动电流I的变化量ΔVp基本相同，进而使得不同行子像素P的发光亮度之间的差异较小，避免显示装置1000的显示画面中出现横纹(例如，周期性的横纹)。
可以理解的是，连接线L的电阻，和连接线L所使用的材料的电阻率、连接线L的横截面积S以及连接线L的长度相关。在扫描驱动电路100的制备工艺中，多条连接线L一般采用相同的材料以及相同的横截面积，这样可以简化制备工艺。
基于此，在一些示例中，任意两个移位寄存器110中，与不同移位寄存器110电连接的两条连接线L的长度之和，相差第二预定值Δx。
其中，第二预定值Δx可以为0到最大值ΔxMAX之间的任意一个值。
例如，第二预定值Δx的最小值为0。也即，与不同移位寄存器110电连接的两条连接线L的长度之和，相同。
例如，在扫描驱动电路100所包括的多个移位寄存器110中，与部分移位寄存器110电连接的两条连接线L的长度之和的大小不同，其中，最大值为x1。此时，ΔxMAX可以为x1的20％。
这样在多条连接线L的材料和横截面积S相同的情况下，通过合理布设多条时钟信号线CLK和多条连接线L，使与不同移位寄存器110电连接的两条连接线L的长度之和基本相同，即可保证与不同移位寄存器110电连接的两条连接线L的电阻之和基本相同。
示例性的，如图10所示，与扫描驱动电路100中的一个移位寄存器110电连接的两条连接线L的长度分别为L1和L2，与扫描驱动电路100中的另一个移位寄存器110电连接的两条连接线L的长度分别为L3和L4，L1和L2的大小之和，与L3和L4的大小之和相差第二预定值Δx。可以进一步理解的是，扫描驱动电路100中的任意两个移位寄存器110之间均满足该条件。
示例性的，如图7所示，相邻的时钟信号线CLK之间的间距h相等。这样可以简化布线。
示例性的，如图7～图13所示，多条时钟信号线CLK包括：第一时钟信号线组CLKA和第二时钟信号线组CLKB。第一时钟信号线组CLKA包括至少两条时钟信号线CLK，第二时钟信号线组CLKB包括至少两条时钟信号线CLK。
可以理解的是，第一时钟信号线组CLKA所包括的时钟信号线CLK的个数和第二时钟信号线组CLKB所包括的时钟信号线CLK的个数与扫描驱动电路的实际需求相关，例如，该个数可以为：2、4、6、8等。
例如，如图7所示，第二时钟信号组CLKB相比第一时钟信号线组CLKA更靠近多个移位寄存器110。
示例性的，如图10所示，多个移位寄存器110包括：多个移位寄存器组110A。移位寄存器组110A包括至少两个移位寄存器110。与同一移位寄存器110电连接的两条时钟信号线CLK中，分别位于第一时钟信号线组CLKA和第二时钟信号线组CLKB。
可以理解的是，移位寄存器组110A中的移位寄存器110的个数、第一时钟信号线组CLKA所包括的时钟信号线CLK的个数以及第二时钟信号线组CLKB所包括的时钟信号线CLK的个数相同。
示例性的，如图8和图9所示，第一时钟信号线组CLKA中与至少两个移位寄存器110电连接的时钟信号线CLK的排布次序，及第二时钟信号线组CLKB中与至少两个移位寄存器110电连接的时钟信号线CLK的排布次序，相反。
这样可以保证与不同移位寄存器110电连接的两条时钟信号线CLK与该移位寄存器110之间的距离之和基本相同，也就可以保证与不同移位寄存器110电连接的两条连接线L的长度之和基本相同。
例如，如图8所示，第一时钟信号组CLKA包括M条时钟信号线CLK，且沿第二方向X，按1、2、3…M-2、M-1、M的升序排列。第二时钟信号组CLKB包括M条时钟信号线CLK，且沿第二方向X，按M、M-1、M-2…3、2、1的降序排列。
例如，如图9所示，第一时钟信号组CLKA包括M条时钟信号线CLK，且沿第二方向X，按M、M-1、M-2…3、2、1的降序排列。第二时钟信号组CLKB包括M条时钟信号线CLK，且沿第二方向X，按1、2、3…M-2、M-1、M的升序排列。
可以理解的是，在第一时钟信号组CLKA包括M条时钟信号线CLK，且沿第二方向X，按乱序排列时，第二时钟信号组CLKB所包括的M条时钟信号线CLK沿第二方向X，按与上述乱序相反的的次序排布。
例如，如图10所示，第一时钟信号线组CLKA包括六条时钟信号线CLK，第二时钟信号线组CLKB包括六条时钟信号线CLK，移位寄存器组包括六个移位寄存器110。
其中，第一条时钟信号线和第十二条时钟信号线，与第6n-5个移位寄存器电连接。第二条时钟信号线和第十一条时钟信号线，与第6n-4个移位寄存器电连接。第三条时钟信号线和第十条时钟信号线，与第6n-3个移位寄存器电连接。第四条时钟信号线和第九条时钟信号线，与第6n-2个移位寄存器电连接。第五条时钟信号线和第八条时钟信号线，与第6n-1个移位寄存器电连接。第六条时钟信号线和第七条时钟信号线，与第6n个移位寄存器电连接。n为正整数。
可以理解的是，如图10所示，多个移位寄存器组110A可以共用第一时钟信号线组CLKA和第二时钟信号线组CLKB。此处n可以代表移位寄存器组110A的个数，具体可以根据实际需要进行选择设置。
本公开对于移位寄存器110的结构以及与其他结构的电连接方式具有多种设置方式，可以根据实际需要进行选择。
在一些示例中，如图11所示，输出电路101的扫描信号端GATE还与一条第一栅线GL1的端部电连接。
上述扫描信号端GATE可以输出扫描信号，且扫描信号沿着第一栅线GL1传输。在将该扫描信号作为上述第一控制信号的情况下，输出电路101的扫描信号端GATE可以通过在不同的工作过程中向开关晶体管M1的栅极提供不同电位的扫描信号，从而控制开关晶体管M1的通断。
此时，移位寄存器110的整体电路结构可以参考下述一个示例中的结构。
在一些示例中，如图17所示，移位寄存器110包括：输出电路101、第一输入电路102、第一控制电路103、第一复位电路104、第二复位电路105、第三复位电路106、第四复位电路107和第五复位电路108。
示例性的，如图17所示，第一输出电路101包括：第四晶体管M4、第五晶体管M5和第一电容器C1。
例如，第四晶体管M4的栅极与第一上拉节点Q1电连接，第四晶体管M4的第一极与第三控制信号端CLKD_1电连接，第四晶体管M4的第二极与移位信号端CR电连接。
例如，第五晶体管M5的栅极与第一上拉节点Q1电连接，第五晶体管M5的第一极与时钟信号端CK电连接，第五晶体管M5的第二极与扫描信号端GATE电连接。其中，第五晶体管M5被配置为，在第一上拉节点Q1的电压的控制下导通，将在时钟信号端CK处接收的时钟信号传输至扫描信号端GATE，以使扫描信号端GATE输出扫描信号。
例如，第一电容器C1的第一端与第一上拉节点Q1电连接，第一电容器C1的第二端与扫描信号端GATE电连接。
示例性的，如图17所示，第一输入电路102包括第三十一晶体管M31。
例如，第三十一晶体管M31的栅极与输入信号端Iput电连接，第三十一晶体管M31的第一极与输入信号端Iput电连接，第三十一晶体管M31的第二极与第一上拉节点Q1电连接。
示例性的，如图17所示，第一控制电路103包括：第七晶体管M7、第八晶体管M8、第九晶体管M9和第十晶体管M10。
例如，第七晶体管M7的栅极与第三电压信号端VDD_A电连接，第七晶体管M7的第一极与第三电压信号端VDD_A电连接，第七晶体管M7的第二极与第八晶体管M8的栅极及第九晶体管M9的第一极电连接。
例如，第八晶体管M8的第一极与第三电压信号端VDD_A电连接，第八晶体管M8的第二极与第一下拉节点QB_A及第十晶体管M10的第一极电连接。
例如，第九晶体管M9的栅极与第一上拉节点Q1电连接，第九晶体管M9的第二极与第四电压信号端VGL1电连接。第十晶体管M10的栅极与第一上拉节点Q1电连接，第十晶体管M10的第二极与第四电压信号端VGL1电连接。
示例性的，如图17所示，第一复位电路104包括：第十五晶体管M15。
例如，第十五晶体管M15的栅极与输入信号端Iput电连接，第十五晶体管M15的第一极与第一下拉节点QB_A电连接，第十五晶体管M15的第二极与第四电压信号端VGL1电连接。
示例性的，如图17所示，第二复位电路105包括：第十七晶体管M17。
例如，第十七晶体管M17的栅极与第一下拉节点QB_A电连接，第十七晶体管M17的第一极与第一上拉节点Q1电连接，第十七晶体管M17的第二极与第四电压信号端VGL1电连接。
示例性的，如图17所示，第三复位电路106包括：第十八晶体管M18和第二十晶体管M20。
例如，第十八晶体管M18的栅极与第一下拉节点QB_A电连接，第十八晶体管M18的第一极与移位信号端CR电连接，第十八晶体管M18的第二极与第四电压信号端VGL1电连接。
例如，第二十晶体管M20的栅极与第一下拉节点QB_A电连接，第二十晶体管M20的第一极与扫描信号端GATE电连接，第二十晶体管M20的第二极与第五电压信号端VGL2电连接。
示例性的，如图17所示，第四复位电路107包括：第二十二晶体管M22。
例如，第二十二晶体管M22的栅极与显示复位信号端STD电连接，第二十二晶体管M22的第一极与第一上拉节点Q1电连接，第二十二晶体管M22的第二极与第四电压信号端VGL1电连接。
示例性的，如图17所示，第五复位电路108包括：第二十九晶体管M29。
例如，第二十九晶体管M29的栅极与全局复位信号端TRST电连接，第二十九晶体管M29的第一极与第一上拉节点Q1电连接，第二十九晶体管M29的第二极与第四电压信号端VGL1电连接。
需要说明的是，上述示例中的移位寄存器110的结构只是一种示意性介绍，不能构成本公开对于移位寄存器110的具体结构的限定。
在另一些示例中，如图12所示，移位寄存器110包括：第一子移位寄存器110a和第二子移位寄存器110b，第一子移位寄存器110a的输出电路101a的时钟信号端CK，与一条连接线L电连接，第二子移位寄存器110b的输出电路101b的时钟信号端CK，与一条连接线L电连接。
这样，第一子移位寄存器110a的输出电路101a的时钟信号端CK可以通过一条连接线L与一条时钟信号线CLK电连接，第二子移位寄存器110b的输出电路101b的时钟信号端CK可以通过一条连接线L与一条时钟信号线CLK电连接，此时，移位寄存器110仍然可以同时与两条时钟信号线CLK电连接，且此时，与不同移位寄存器110电连接的两条连接线L的长度之和仍然相等，也就是说，在多条连接线L采用相同的材料和横截面积S的情况下，该两条连接线L的电阻之和相等，仍然可以实现上述一些实施例中提及的有益效果。
可以理解的是，与第一子移位寄存器110a的输出电路101a电连接的连接线L的长度之和，与第二子移位寄存器110b的输出电路101b电连接的连接线L的长度是不同的。
示例性的，与第一子移位寄存器110a的输出电路101a电连接的连接线L的长度，大于与第二子移位寄存器110b的输出电路101b电连接的连接线L的长度。
本公开对于第一子移位寄存器110a和第二子移位寄存器110b的相对位置关系不做限定，可以根据实际需要进行选择设置。
例如，如图12所示，第一子移位寄存器110a和第二子移位寄存器110b可以沿第二方向X相邻设置。
又如，第一子移位寄存器110a和第二子移位寄存器110b可以沿第一方向Y相邻设置。
示例性的，如图13和图18所示，第一子移位寄存器110a的输出电路101a还与第一扫描信号端GATE1电连接，第二子移位寄存器110b的输出电路101b还与第二扫描信号端GATE2电连接，显示装置1000还包括：多条第二栅线GL2。其中，第一扫描信号端GATE1与第一栅线GL1的端部电连接，第二扫描信号端GATE2与第二栅线GL2电连接，并通过第二栅线GL2与第一栅线GL1的除两个端部以外的位置处电连接。
可以理解的是，此时，同一行像素驱动电路200接收的扫描信号，是在第一子移位寄存器110a的第一扫描信号端GATE1输出的第一扫描信号，和第二子移位寄存器110b的第二扫描信号端GATE2输出的第二扫描信号的综合作用下形成的。
上述第一栅线GL1的除两个端部以外的位置指的是，第一栅线GL1中位于两个端部之间的位置。
例如，第二扫描信号端GATE2可以通过第二栅线GL2，与第一栅线GL1的中心位置O处电连接。
上述中心位置O指的是第一栅线GL1中离两个端部位置的距离相等的那个位置。
示例性的，多条第二栅线GL2在显示装置1000所在平面上的正投影，与像素驱动电路200所包括的多个晶体管在显示装置1000所在平面上的正投影，不重合。
这样可以避免第二栅线GL2与晶体管之间产生寄生电容，也就可以避免像素驱动电路200在发光阶段t2中，出现寄生电容和存储电容器Cst之间的耦合，从而可以减小第二扫描信号在沿第二栅线GL2传输过程中的容抗，减小第二扫描信号的下降沿时间。由于移位寄存器110输出的扫描信号是在第一扫描信号和第二扫描信号的综合作用下形成的，在第二扫描信号的下降沿时间减小的情况下，可以减小控制晶体管M1的栅极接收到的扫描信号的下降沿时间，进而可以加快控制晶体管M1的关断时间。
需要说明的是，在显示装置1000采用双端驱动的方式时，也即，显示装置1000包括两个扫描驱动电路100，两个扫描驱动电路100均与第一栅线GL1电连接，且两个扫描驱动电路100同时向第一栅线GL1传输扫描信号。此时，第一栅线GL1的除两个端部以外的位置距离移位寄存器110均较远，也就是说，第一栅线GL1的除两个端部以外的位置接收到扫描信号所需要的时间较长，也就意味着，第一栅线GL1的除两个端部以外的位置处的扫描信号的下降沿时间较长。
通过使第二栅线GL2与第一栅线GL1的除两个端部以外的位置处电连接，且第二栅线GL2在显示装置1000所在平面上的正投影，与像素驱动电路200所包括的多个晶体管在显示装置1000所在平面上的正投影不重合，可以使得第二扫描信号在沿第二栅线GL2传输的过程中，遇到的阻碍较小，第二扫描信号可以较快地传输至第一栅线GL1的除两个端部以外的位置，从而可以降低第一栅线GL1的除两个端部以外的位置处的扫描信号的下降沿时间。
还需要说明的是，在第一栅线GL1的除两个端部以外的位置中，第一栅线GL1的中心位置O是最晚接收到扫描信号的位置，通过将第二栅线GL2，与第一栅线GL1的中心位置O电连接，可以有效减小第一栅线GL1的中心位置处的扫描信号的下降沿时间。
此时，移位寄存器110的整体电路结构可以参考下述示例中的结构。
在一些示例中，第一子移位寄存器110a和第二子移位寄存器110b可以均采用上述示例中所示的移位寄存器的结构。
在另一些示例中，如图18所示，第一子移位寄存器110a的结构可以参考上述一个示例中的电路结构，且第一子移位寄存器110还与第二子移位寄存器的第二下拉节点QB_B电连接。
需要说明的是，为表示区分，上述与第五晶体管M5的第二极电连接的扫描信号端GATE，可以被理解为第一扫描信号端GATE1，第一子移位寄存器110a的输出电路用标号101a表示。
示例性的，如图18所示，第二复位电路105还包括：第十六晶体管M16。
例如，如图18所示，第十六晶体管M16的栅极与第二下拉节点QB_B电连接，第十六晶体管M16的第一极与第一上拉节点电Q1连接，第十六晶体管M16的第二极与第四电压信号端VGL1电连接。
示例性的，如图18所示，第三复位电路106还包括：第十九晶体管M19和第二十一晶体管M21。
例如，如图18所示，第十九晶体管M19的栅极与第二下拉节点QB_B电连接，第十九晶体管M19的第一极与移位信号端CR电连接，第十九晶体管M19的第二极与第四电压信号端VGL1电连接。
例如，如图18所示，第二十一晶体管M21的栅极与第二下拉节点QB_B电连接，第二十一晶体管M21的第一极与第一扫描信号端GATE1电连接，第二十一晶体管M21的第二极与第五电压信号端VGL2电连接。
下面对第二子移位寄存器110b的结构进行示意性说明。
示例性的，如图18所示，第二子移位寄存器110b包括：输出电路101b、第二输入电路202、第二控制电路203、第六复位电路204、第七复位电路205、第八复位电路206、第九复位电路207和第十复位电路208。
示例性的，如图18所示，输出电路201包括：第六晶体管M6和第二电容器C2。
例如，如图18所示，第六晶体管M6的栅极与第二上拉节点Q2电连接，第六晶体管M6的第一极与时钟信号端CK电连接，第六晶体管M6的第二极与第二扫描信号端GATE2电连接。
例如，如图18所示，第二电容器C2的第一端与第二上拉节点Q2电连接，第二电容器C2的第二端与第二扫描信号端GATE2电连接。
示例性的，如图18所示，第二输入电路202还包括：第三十二晶体管M32。
例如，如图18所示，第三十二晶体管M32的栅极与输入信号端Iput电连接，第三十二晶体管M32的第一极与输入信号端Iput电连接，第三十二晶体管M32的第二极与第二上拉节点Q2电连接。
示例性的，如图18所示，第二控制电路203包括：第十一晶体管M11、第十二晶体管M12、第十三晶体管M13和第十四晶体管M14。
例如，如图18所示，第十一晶体管M11的栅极与第六电压信号端VDD_B电连接，第十一晶体管M11的第一极与第三电压信号端VDD_B电连接，第十一晶体管M11的第二极与第十二晶体管M12的栅极及第十三晶体管M13的第一极电连接。第十二晶体管M12的第一极与第六电压信号端VDD_B电连接，第十二晶体管M12的第二极与第二下拉节点QB_B及第十四晶体管M14的第一极电连接。第十三晶体管M13的栅极与第二上拉节点Q2电连接，第十三晶体管M13的第二极与第四电压信号端VGL1电连接。第十四晶体管M14的栅极与第二上拉节点Q2电连接，第十四晶体管M14的第二极与第四电压信号端VGL1电连接。
示例性的，如图18所示，第六复位电路204包括：第二十三晶体管M23。
例如，如图18所示，第二十三晶体管M23的栅极与输入信号端Iput电连接，第二十三晶体管M23的第一极与第二下拉节点QB_B电连接，第二十三晶体管M23的第二极与第四电压信号端VGL1电连接。
示例性的，如图18所示，第七复位电路205包括：第二十四晶体管M24和第二十五晶体管M25。
例如，如图18所示，第二十四晶体管M24的栅极与第一下拉节点QB_A电连接，第二十四晶体管M24的第一极与第二上拉节点Q2电连接，第二十四晶体管M24的第二极与第四电压信号端VGL1电连接。第二十五晶体管M25的栅极与第二下拉节点QB_B电连接，第二十五晶体管M25的第一极与第二上拉节点Q2电连接，第二十五晶体管M25的第二极与第四电压信号端VGL1电连接。
示例性的，如图18所示，第八复位电路206包括：第二十六晶体管M26和第二十七晶体管M27。
例如，如图18所示，第二十六晶体管M26的栅极与第二下拉节点QB_B电连接，第二十六晶体管M26的第一极与第二扫描信号端GATE2电连接，第二十六晶体管M26的第二极与第五电压信号端VGL2电连接。第二十七晶体管M27的栅极与第一下拉节点QB_A电连接，第二十七晶体管M27的第一极与第二扫描信号端GATE2电连接，第二十七晶体管M27的第二极与第五电压信号端VGL2电连接。
示例性的，如图18所示，第九复位电路207包括：第二十八晶体管M28。
例如，第二十八晶体管M28的栅极与显示复位信号端STD电连接，第二十八晶体管M28的第一极与第二上拉节点Q2电连接，第二十八晶体管M28的第二极与第四电压信号端VGL1电连接。
示例性的，如图18所示，第十复位电路208包括：第三十晶体管M30。
例如，第三十晶体管M30的栅极与全局复位信号端TRST电连接，第三十晶体管M30的第一极与第二上拉节点Q2电连接，第三十晶体管M30的第二极与第四电压信号端VGL1电连接。
需要说明的是，上述实施例中的移位寄存器110的结构只是一种示意性介绍，不能构成本公开对于移位寄存器110的具体结构的限定。
在一些实施例中，如图3和图4所示，显示装置1000包括至少一个如上述一些示例中任一项所述的扫描驱动电路100。
上述显示装置1000所包括的扫描驱动电路100，具有与上述一些示例中提供的扫描驱动电路100相同的结构和有益效果，此处不再赘述。
示例性的，如图3所示，显示装置1000包括一个扫描驱动电路100。
示例性的，如图4所示，扫描驱动电路100的数量为两个，两个扫描驱动电路100分别位于多条第一栅线GL1的相对两侧，并分别与多条第一栅线GL1电连接。
这样两个扫描驱动电路100可以同时向像素驱动电路200传输扫描信号，从而可以提高扫描驱动电路100的驱动能力。
例如，如图4所示，上述多条第一栅线GL1中的每一条同时与两个扫描驱动电路100电连接。
在扫描驱动电路100中，由于既存在沿第一方向Y延伸的多条时钟信号线CLK，也存在沿第二方向X延伸的多条连接线L，至少一条连接线L需要跨过多条时钟信号线CLK才能与移位寄存器110电连接，因此，在连接线L和时钟信号线CLK交接的位置处，容易发生短接问题。相关技术中的扫描驱动电路100’中，一条时钟信号线CLK’通过一条连接线L’与一个移位寄存器110’电连接，在发生短接问题时，难以对扫描驱动电路100’进行维修，从而容易使扫描驱动电路100’无法正常工作。
基于此，在一些实施例中，提供一种扫描驱动电路的维修方法，该维修方法应用于如上述一些示例中任一项所述的扫描驱动电路100，如图14所示，该维修方法包括S100～S200。
S100：对连接线L进行检测，判断连接线L及与其交叉的时钟信号线CLK之间是否短接。
例如，可以采用AT(Array Tester，阵列检测仪)对连接线L进行检测，并根据AT采集到的信号，判断连接线L是否发生短接。
S200：在所述连接线L及与其交叉的时钟信号线CLK之间短接的情况下，将连接线L中，位于与其电连接的移位寄存器110及与其短接的时钟信号线之间的部分切断，以及位于与其电连接的时钟信号线及与其短接的时钟信号线之间的部分，切断。
由于扫描驱动电路100中所包括的移位寄存器110的时钟信号端与两条时钟信号线CLK电连接，并通过两条连接线L与两条时钟信号线CLK电连接，因此，在该两条连接线L中的其中一条出现短接问题时，采用上述方法，一方面可以切断短接的连接线与移位寄存器110之间的信号传输，以及短接的时钟信号线和其所电连接的时钟信号线之间的信号传输，从而避免不良继续发生，另一方面，另一条正常的连接线L仍然可以传输时钟信号至移位寄存器110，从而使移位寄存器110可以继续正常工作。
例如，可以采用激光切割的方式对上述连接线L进行切断处理。
例如，如图15所示，一条连接线L与一条时钟信号线CLK短接，此时将短接的位点标记为a，将短接的连接线L和与其电连接的时钟信号线CLK的连接点标记为b，将短接的连接线L和与其电连接的移位寄存器110的连接点标记为c，此时将a与b之间的部分，以及a与c之间的部分分别切断，即可实现上述有益效果。
例如，一条连接线L与至少两条时钟信号线CLK短接。
如图16所示，一条连接线L与两条时钟信号线CLK短接。此时，可以将短接的两个位点分别标记为d和e，将短接的连接线L和与其电连接的时钟信号线CLK的连接点标记为f，将短接的连接线L和与其电连接的移位寄存器110的连接点标记为g，其中e相对于d更靠近g，此时将f和d之间的部分、d和e之间的部分以及e和g之间的部分分别切断，即可实现上述有益效果。
需要说明的是，在一条连接线L与两条以上时钟信号线CLK短接的情况下，可以参考上述切断原理，将各个位点之间的部分分别切断，以实现上述有益效果。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种扫描驱动电路，其特征在于，所述扫描驱动电路包括：
沿第一方向延伸的多条时钟信号线；
沿第二方向延伸的多条连接线；一条所述连接线与一条所述时钟信号线电连接；以及，
多个移位寄存器；所述移位寄存器包括：输出电路；所述输出电路与时钟信号端电连接；所述时钟信号端还与两条所述连接线电连接，并通过两条所述连接线与两条所述时钟信号线电连接；
其中，与同一所述移位寄存器电连接的两条所述时钟信号线所传输的时钟信号，相同；任意两个所述移位寄存器中，与不同所述移位寄存器电连接的两条所述连接线的电阻之和，相差第一预定值。
2.根据权利要求1所述的扫描驱动电路，其特征在于，任意两个所述移位寄存器中，与不同所述移位寄存器电连接的两条所述连接线的长度之和，相差第二预定值。
3.根据权利要求1所述的扫描驱动电路，其特征在于，所述输出电路还与扫描信号端电连接；
所述扫描驱动电路应用于显示装置，所述显示装置包括：沿所述第二方向延伸的多条第一栅线；
所述扫描信号端还与一条所述第一栅线的端部电连接。
4.根据权利要求1所述的扫描驱动电路，其特征在于，所述移位寄存器包括：第一子移位寄存器和第二子移位寄存器；
所述第一子移位寄存器的输出电路的时钟信号端，与一条所述连接线电连接；
所述第二子移位寄存器的输出电路的时钟信号端，与一条所述连接线电连接。
5.根据权利要求4所述的扫描驱动电路，其特征在于，所述第一子移位寄存器的输出电路还与第一扫描信号端电连接，所述第二子移位寄存器的输出电路还与第二扫描信号端电连接；
所述扫描驱动电路应用于显示装置，所述显示装置包括：多条第一栅线和多条第二栅线；
所述第一扫描信号端与所述第一栅线的端部电连接；
所述第二扫描信号端与所述第二栅线电连接，并通过所述第二栅线与所述第一栅线的除两个端部以外的位置处电连接。
6.根据权利要求5所述的扫描驱动电路，其特征在于，所述第二扫描信号端通过所述第二栅线，与所述第一栅线的中心位置处电连接。
7.根据权利要求5所述的扫描驱动电路，其特征在于，所述显示装置包括多个像素驱动电路，所述像素驱动电路包括：多个晶体管；
多条所述第二栅线在所述显示装置所在平面上的正投影，与多个所述晶体管在所述显示装置所在平面上的正投影，不重合。
8.根据权利要求4所述的扫描驱动电路，其特征在于，与所述第一子移位寄存器的输出电路电连接的连接线的长度，大于与所述第二子移位寄存器的输出电路电连接的连接线的长度。
9.根据权利要求1所述的扫描驱动电路，其特征在于，所述多条时钟信号线包括：第一时钟信号线组和第二时钟信号线组；
所述多个移位寄存器包括：多个移位寄存器组；所述移位寄存器组包括至少两个移位寄存器；与同一所述移位寄存器电连接的两条所述时钟信号线，分别位于所述第一时钟信号线组和所述第二时钟信号线组；
其中，所述第一时钟信号线组中与所述至少两个移位寄存器电连接的时钟信号线的排布次序，及所述第二时钟信号线组中与所述至少两个移位寄存器电连接的时钟信号线的排布次序，相反。
10.根据权利要求9所述的扫描驱动电路，其特征在于，所述第一时钟信号线组包括六条时钟信号线，所述第二时钟信号线组包括六条时钟信号线；所述移位寄存器组包括六个移位寄存器；
其中，第一条时钟信号线和第十二条时钟信号线，与第6n-5个移位寄存器电连接；
第二条时钟信号线和第十一条时钟信号线，与第6n-4个移位寄存器电连接；
第三条时钟信号线和第十条时钟信号线，与第6n-3个移位寄存器电连接；
第四条时钟信号线和第九条时钟信号线，与第6n-2个移位寄存器电连接；
第五条时钟信号线和第八条时钟信号线，与第6n-1个移位寄存器电连接；
第六条时钟信号线和第七条时钟信号线，与第6n个移位寄存器电连接；
n为正整数。
11.一种扫描驱动电路的维修方法，其特征在于，所述维修方法应用于如权利要求1～10中任一项所述的扫描驱动电路，所述扫描驱动电路包括多条时钟信号线、多条连接线及多个移位寄存器；所述维修方法包括：
对所述连接线进行检测，判断所述连接线及与其交叉的时钟信号线之间是否短接；
在所述连接线及与其交叉的时钟信号线之间短接的情况下，将所述连接线中，位于与其电连接的移位寄存器及与其短接的时钟信号线之间的部分，以及位于与其电连接的时钟信号线及与其短接的时钟信号线之间的部分，切断。
12.一种显示装置，其特征在于，所述显示装置包括：至少一个如权利要求1～10中任一项所述的扫描驱动电路。
13.根据权利要求12所述的显示装置，其特征在于，所述显示装置包括：沿第二方向延伸的多条第一栅线；
所述扫描驱动电路的数量为两个；
两个所述扫描驱动电路分别位于所述多条第一栅线的相对两侧，并分别与所述多条第一栅线电连接。
CN202111486039.5A 2021-12-07 2021-12-07 扫描驱动电路及其维修方法、显示装置 Active CN114141198B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111486039.5A CN114141198B (zh) 2021-12-07 2021-12-07 扫描驱动电路及其维修方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111486039.5A CN114141198B (zh) 2021-12-07 2021-12-07 扫描驱动电路及其维修方法、显示装置

Publications (2)

Publication Number Publication Date
CN114141198A true CN114141198A (zh) 2022-03-04
CN114141198B CN114141198B (zh) 2023-04-21

Family

ID=80384811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111486039.5A Active CN114141198B (zh) 2021-12-07 2021-12-07 扫描驱动电路及其维修方法、显示装置

Country Status (1)

Country Link
CN (1) CN114141198B (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003270667A (ja) * 2003-01-06 2003-09-25 Seiko Epson Corp 駆動回路、アクティブマトリクスパネル、及び表示パネル
CN101038384A (zh) * 2002-04-08 2007-09-19 三星电子株式会社 液晶显示器
US20130033471A1 (en) * 2011-08-01 2013-02-07 Park Kyung-Ho Display apparatus
CN203204992U (zh) * 2013-04-25 2013-09-18 北京京东方光电科技有限公司 一种显示面板及显示装置
CN109243392A (zh) * 2018-10-22 2019-01-18 深圳市华星光电技术有限公司 行驱动电路结构及显示装置
CN109584772A (zh) * 2018-12-21 2019-04-05 上海天马微电子有限公司 一种显示面板、装置以及驱动方法
CN111090202A (zh) * 2020-03-22 2020-05-01 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN111384066A (zh) * 2020-03-19 2020-07-07 京东方科技集团股份有限公司 阵列基板、显示装置
CN111429859A (zh) * 2020-04-24 2020-07-17 Tcl华星光电技术有限公司 栅极驱动电路及显示装置
CN111445831A (zh) * 2020-04-24 2020-07-24 深圳市华星光电半导体显示技术有限公司 一种显示面板
CN111584500A (zh) * 2020-04-27 2020-08-25 深圳市华星光电半导体显示技术有限公司 一种显示面板
CN111624827A (zh) * 2020-06-28 2020-09-04 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN111679520A (zh) * 2020-06-01 2020-09-18 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN112086046A (zh) * 2019-06-13 2020-12-15 乐金显示有限公司 显示装置及其驱动方法
US20210043717A1 (en) * 2019-08-05 2021-02-11 Samsung Display Co., Ltd. Organic light emitting diode display
US20210065642A1 (en) * 2019-08-27 2021-03-04 Samsung Display Co., Ltd. Display device
CN113189808A (zh) * 2021-06-09 2021-07-30 合肥京东方显示技术有限公司 一种阵列基板、显示面板及显示设备

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038384A (zh) * 2002-04-08 2007-09-19 三星电子株式会社 液晶显示器
JP2003270667A (ja) * 2003-01-06 2003-09-25 Seiko Epson Corp 駆動回路、アクティブマトリクスパネル、及び表示パネル
US20130033471A1 (en) * 2011-08-01 2013-02-07 Park Kyung-Ho Display apparatus
CN203204992U (zh) * 2013-04-25 2013-09-18 北京京东方光电科技有限公司 一种显示面板及显示装置
CN109243392A (zh) * 2018-10-22 2019-01-18 深圳市华星光电技术有限公司 行驱动电路结构及显示装置
CN109584772A (zh) * 2018-12-21 2019-04-05 上海天马微电子有限公司 一种显示面板、装置以及驱动方法
CN112086046A (zh) * 2019-06-13 2020-12-15 乐金显示有限公司 显示装置及其驱动方法
US20210043717A1 (en) * 2019-08-05 2021-02-11 Samsung Display Co., Ltd. Organic light emitting diode display
CN112447150A (zh) * 2019-08-27 2021-03-05 三星显示有限公司 显示装置
US20210065642A1 (en) * 2019-08-27 2021-03-04 Samsung Display Co., Ltd. Display device
CN111384066A (zh) * 2020-03-19 2020-07-07 京东方科技集团股份有限公司 阵列基板、显示装置
CN111090202A (zh) * 2020-03-22 2020-05-01 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN111429859A (zh) * 2020-04-24 2020-07-17 Tcl华星光电技术有限公司 栅极驱动电路及显示装置
CN111445831A (zh) * 2020-04-24 2020-07-24 深圳市华星光电半导体显示技术有限公司 一种显示面板
CN111584500A (zh) * 2020-04-27 2020-08-25 深圳市华星光电半导体显示技术有限公司 一种显示面板
CN111679520A (zh) * 2020-06-01 2020-09-18 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN111624827A (zh) * 2020-06-28 2020-09-04 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN113189808A (zh) * 2021-06-09 2021-07-30 合肥京东方显示技术有限公司 一种阵列基板、显示面板及显示设备

Also Published As

Publication number Publication date
CN114141198B (zh) 2023-04-21

Similar Documents

Publication Publication Date Title
US20240172508A1 (en) Display substrate and display panel
EP1884912B1 (en) Light emitting display
US11847964B2 (en) Display panel and display device
US10770000B2 (en) Pixel circuit, driving method, display panel and display device
CN113192463B (zh) 发光控制移位寄存器、栅极驱动电路、显示装置及方法
US20230080385A1 (en) Display substrate and driving method therefor, and display device
US11538417B2 (en) Light emission control shift register and method thereof, gate driving circuit, and display device
US11769445B2 (en) Multiplexer circuit, multiplexer, driving method, display panel, and display apparatus
US11900885B2 (en) Display panel and display apparatus
CN113257186B (zh) 扫描驱动电路、显示面板及显示装置
US11783784B2 (en) Display device, driving circuit and driving method
CN114141198B (zh) 扫描驱动电路及其维修方法、显示装置
US11670239B2 (en) Gate driving circuit and display device
US20220101782A1 (en) Shift register and driving method thereof, gate driving circuit and display apparatus
WO2022205285A1 (zh) 显示面板及显示装置
KR20210085347A (ko) 표시 장치 및 보상 방법
WO2022183343A1 (zh) 显示面板及显示装置
US20240153571A1 (en) Shift register and method of driving the same, scan driving circuit and display apparatus
WO2023236210A1 (zh) 显示面板及其修复方法、显示装置
US11948513B2 (en) Shift register with first control circuit and output circuit and method of driving the same, scan driving circuit and display device
WO2021203238A1 (zh) 移位寄存器电路及其驱动方法、栅极驱动电路、显示装置
US20240233637A9 (en) Pixel Circuit and Driving Method Therefor, and Display Panel
CN117678009A (zh) 像素电路、像素电路的驱动方法以及显示装置
JP2024086597A (ja) ディスプレイ装置及びディスプレイパネル
CN117854441A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant