CN114120871A - 用于显示驱动装置的输出缓冲电路 - Google Patents

用于显示驱动装置的输出缓冲电路 Download PDF

Info

Publication number
CN114120871A
CN114120871A CN202110766129.3A CN202110766129A CN114120871A CN 114120871 A CN114120871 A CN 114120871A CN 202110766129 A CN202110766129 A CN 202110766129A CN 114120871 A CN114120871 A CN 114120871A
Authority
CN
China
Prior art keywords
current
feedback
control data
positive
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110766129.3A
Other languages
English (en)
Inventor
金永福
朴太明
金荣泰
申永浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of CN114120871A publication Critical patent/CN114120871A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

公开了一种用于显示驱动装置的输出缓冲电路，该输出缓冲电路通过使用由用于插值数据的数模转换控制的偏置电流来产生输出电压，该输出缓冲电路包括：解码器，配置成输出通过对插值数据进行解码而获得的控制数据；以及输出电路，配置成通过使用具有由用于控制数据的数模转换控制的电流量的偏置电流来输出输出电压。

Description

用于显示驱动装置的输出缓冲电路
技术领域
本公开涉及一种显示驱动装置，并且更具体地，涉及一种用于显示驱动装置的输出缓冲电路，其通过使用由用于插值数据的数模转换控制的偏置电流来产生输出电压。
背景技术
显示装置包括用于显示屏幕的诸如LCD面板或LED面板的显示面板，以及用于驱动显示面板的显示驱动装置。
在显示面板和显示驱动装置之中，显示驱动装置制造为集成电路，并且配置成处理从外部提供的显示数据，并且向显示面板提供与显示数据相对应的输出电压。显示面板可以响应于显示驱动装置的输出电压而显示屏幕。
显示驱动装置可以包括数模转换器(DAC)，以便将数字数据转换为模拟电压。DAC配置成用于每个通道并占据宽的区域。
为了减少可归因于DAC的区域的负担，需要设计一种用于输出所述输出电压的输出缓冲电路，其具有嵌入其中的DAC。
因此，显示数据可以具有具有高位的电压选择数据和具有低位的插值数据。例如，电压选择数据和插值数据可以在显示数据中以7:3的比率配置。即，如果显示数据具有10位，则电压选择数据对应于七个高位，而插值数据对应于三个低位。
输出缓冲电路可以接收与由电压选择数据选择的伽马电压相对应的高输入电压和低输入电压，并且配置成在高输入电压与低输入电压之间内插电压值作为插值数据。
输出缓冲电路配置成通过插值产生正电流和负电流，并且输出具有与正电流和负电流的比较结果相对应的电平的输出电压，以及反馈输出电压的反馈电流。
输出缓冲电路通过使用由用于插值数据的数模转换产生的偏置电流来执行用于输出正电流和负电流的插值。偏置电流设置成具有响应于插值数据的值的变化而线性变化的电流量。
输出缓冲电路在插值部分中具有偏移。因此，输出缓冲电路输出具有根据线性变化的插值数据的偏移而非线性失真的波形的输出电压。
可归因于偏移的输出电压的非线性失真作为降低显示驱动装置的可靠性的原因。
因此，需要开发一种能够解决上述问题的显示驱动装置。
发明内容
各种实施方式旨在提供一种用于显示驱动装置的输出缓冲电路，其能够通过反向补偿可归因于在插值部分中发生的偏移的非线性失真来解决偏移，并输出对应于显示数据的精确输出电压。
在实施方式中，用于显示驱动装置的输出缓冲电路可以包括：解码器，配置成接收插值数据并输出通过对插值数据进行解码而获得的控制数据；输入级，配置成接收高输入电压、低输入电压、反馈输出电压和控制数据，根据包括高输入电压和反馈输出电压的第一输入组和包括低输入电压和反馈输出电压的第二输入组中的一个输出正电流和第一反馈电流，以及根据第一输入组和第二输入组中的另一个输出负电流和第二反馈电流；以及输出级，配置成输出具有由基于正电流和第一反馈电流的上拉和基于负电流和第二反馈电流的下拉确定的电平的输出电压。输出电压与反馈输出电压相对应。输入级控制偏置电流，使得该偏置电流具有响应于控制数据的值的变化而非线性变化的电流量，并且通过使用该偏置电流输出正电流、第一反馈电流、负电流和第二反馈电流。
在实施方式中，用于显示驱动装置的输出缓冲电路可以包括：解码器，配置成接收插值数据并输出通过对插值数据进行解码而获得的控制数据；以及输出电路，配置成通过用于控制数据的数模转换产生具有响应于控制数据的值的改变而非线性变化的电流量的偏置电流，通过使用偏置电流产生与高输入电压、低输入电压和反馈输出电压相对应的正电流、第一反馈电流、负电流和第二反馈电流，并输出具有由基于正电流和第一反馈电流的上拉和基于负电流和第二反馈电流的下拉确定的电平的输出电压。输出电压与反馈输出电压相对应。
根据实施方式的用于显示驱动装置的输出缓冲电路将插值数据转换为具有用于反向补偿的值的控制数据，以便解决偏移，并且使用由用于控制数据的数模转换产生的偏置电流执行插值。
因此，效果是可以对可归因于在插值部分中发生的偏移的非线性失真进行反向补偿，并且可以通过解决该偏移来输出与显示数据相对应的精确输出电压。
因此，优点是可以改进用于显示驱动装置的输出缓冲电路的可靠性。
附图说明
图1是示出根据本公开的优选实施方式的用于显示驱动装置的输出缓冲电路的框图。
图2是示出用于对插值数据和控制数据进行解码的映射信息的表。
图3是示出根据常规技术的基于插值数据的值的正电流和负电流的变化的曲线图。
图4是示出根据常规技术的基于插值数据的值的输出电压的变化的曲线图。
图5是示出根据本公开的基于插值数据的值的正电流和负电流的变化的曲线图。
图6是示出根据本公开的基于插值数据的值的输出电压的变化的曲线图。
图7是示出输入级的正电路的详细电路图。
图8是示出输入级的负电路的详细电路图。
具体实施方式
下面参考图1描述根据本公开的用于显示驱动装置的输出缓冲电路。
显示驱动装置可以接收包括具有高位的电压选择数据和具有低位的插值数据的显示数据。为了便于描述，显示数据由10位组成，并且示出为包括具有七个高位的电压选择数据和具有三个低位的插值数据。
参照图1，输出缓冲电路包括解码器10和输出电路100。
解码器10配置成接收插值数据D<2:0>，并输出通过对插值数据进行解码而获得的控制数据B<7:0>，以便补偿偏移。
解码器10配置成接收插值数据D<2:0>，该插值数据D<2:0>形成显示数据的低位并且具有用于在高输入电压VinH与低输入电压VinL之间内插电压值的值。可以理解，插值数据D<2:0>具有如上所述的三位。
此外，可以理解，由解码器10输出的控制数据B<7:0>具有通过对插值数据D<2:0>进行解码而获得的值，以便反向补偿在插值部分中发生的偏移。可以理解，如上所述，控制数据B<7:0>具有比插值数据D<2:0>更扩展的位数，即八位。
解码器10配置成输出具有比插值数据D<2:0>多的位的控制数据B<7:0>，存储其中映射有插值数据D<2:0>的值和控制数据B<7:0>的值的映射信息，以及输出通过使用映射信息对插值数据D<2:0>进行解码而获得的控制数据B<7:0>。
其中映射有插值数据D<2:0>的值和控制数据B<7:0>的值的映射信息可以如图2中所示。
可以理解，解码器10通过使用如上所述的图2的映射信息将具有三位的插值数据D<2:0>解码为具有八位的控制数据B<7:0>。
输出缓冲电路的输出电路100配置成包括输入级20和输出级30。
可以参考图3和图4描述如常规技术中在不应用根据本公开的控制数据B<7:0>的情况下输出电路100通过使用插值数据D<2:0>在高输入电压VinH与低输入电压VinL之间内插电压值的情况。
输入级20可以基于用于插值数据D<2:0>的数模转换来提供偏置电流。在这种情况下，偏置电流的电流量可以响应于插值数据D<2:0>的值的变化而线性变化。因此，输出电路100的输入级20可以产生正电流In1和负电流Ip1，如图3中所示，其电流量响应于插值数据D<2:0>的值的变化而线性变化。
然而，输出电路100的输出级30可以输出具有失真波形的输出电压Vout，该失真波形由于在插值部分中发生的偏移而如图4中那样非线性变化。
本公开的实施方式配置成使用通过对插值数据D<2:0>进行解码而获得的控制数据B<7:0>，以便反向补偿图4中所示的输出电压的失真，并且通过对控制数据B<7:0>执行数模转换来响应于插值数据D<2:0>>的值的变化而非线性地输出正电流和负电流。参考图5描述根据本公开的实施方式的基于插值数据D<2:0>的值的正电流和负电流的变化。参考图6描述基于插值数据D<2:0>的值的输出电压Vout的变化。
在本公开中，输出电路100产生偏置电流，该偏置电流具有由用于通过对插值数据D<2:0>进行解码而获得的控制数据B<7:0>的数模转换控制的电流量，以便补偿偏移。输出电路100通过使用偏置电流产生与高输入电压VinH、低输入电压VinL和反馈输出电压Vout相对应的正电流In1和第一反馈电流In2以及负电流Ip1和第二反馈电流Ip2。此外，输出电路100配置成通过正电流In1和第一反馈电流In2上拉输出电压Vout，或者通过负电流Ip1和第二反馈电流Ip2下拉输出电压Vout。
在输出电路100中，产生偏置电流以具有响应于插值数据D<2:0>的变化(即，控制数据B<7:0>的变化)而非线性变化的电流量，如稍后将参考图7和图8所描述的。因此，由于偏置电流具有非线性变化的电流量，因此输出电路100可以产生各自具有如图5中所示的非线性变化的正电流In1和负电流Ip1。
即，可以理解，由根据本公开的输出电路100产生的正电流In1和负电流Ip1先前已经通过考虑要被施加以产生输出电压Vout的偏移而被反向补偿。
因此，输出电路100可以输出如图6中所示响应于插值数据D<2:0>的变化而线性变化的输出电压Vout，因为在插值部分中发生的偏移由反向补偿来补偿。
输出电路100配置成包括嵌入式数模转换器(DAC)，用于对控制数据B<7:0>执行数模转换，以便减少可归因于DAC的显示驱动装置的区域的负担。可以理解，嵌入式DAC包括输入级20的电流源和多个开关电路。稍后将详细描述嵌入式DAC。
在输出电路100中，输入级20配置成接收高输入电压VinH、低输入电压VinL，反馈输出电压Vout和控制数据B<7:0>，以根据包括高输入电压VinH和反馈输出电压Vout的第一输入组和包括低输入电压VinL和反馈输出电压Vout的第二输入组中的一个输出正电流In1和第一反馈电流In2，并且根据第一输入组和第二输入组中的另一个输出负电流Ip1和第二反馈电流Ip2。
此外，输出级30配置成输出具有由基于正电流In1和第一反馈电流In2的上拉和基于负电流Ip1和第二反馈电流Ip2的下拉确定的电平的输出电压Vout。
在这种情况下，输入级20配置成控制偏置电流，使得偏置电流具有与控制数据B<7:0>相对应的电流量，以便补偿偏移，并且通过使用偏置电流输出正电流In1、第一反馈电流In2、负电流Ip1和第二反馈电流Ip2。
输入级20配置成包括图7的正电路40和图8的负电路50。
正电路40配置成控制正偏置电流，使得正偏置电流具有与控制数据B<7:0>相对应的电流量，并且通过使用正偏置电流输出与包括高输入电压VinH和反馈输出电压Vout的第一输入组和包括低输入电压VinL和反馈输出电压Vout的第二输入组中的一个相对应的正电流In1和第一反馈电流In2。
此外，负电路50配置成控制负偏置电流，使得负偏置电流具有与控制数据B<7:0>相对应的电流量，并且通过使用负偏置电流根据包括高输入电压VinH和反馈输出电压Vout的第一输入组以及包括低输入电压VinL和反馈输出电压Vout的第二输入组中的另一个输出负电流Ip1和第二反馈电流Ip2。
在这种情况下，正电路40配置成包括第一电流供应电路42、第一偏置单元44和第二偏置单元46。
第一电流供应电路42配置成提供具有对应于非反相控制数据B<7:0>的电流量的第一正偏置电流和具有对应于反相控制数据B<7:0>的电流量的第二正偏置电流。
更具体地，第一电流供应电路42包括多个第一电流源xa至xh，第一开关电路和第二开关电路。
多个第一电流源xa至xh公共地连接到接地电压VSS，设置成具有相同或不同的电流量，并且与接地电压VSS并联配置。优选地，多个第一电流源xa至xh配置成具有相同或不同的电流放大比。例如，多个第一电流源xa至xh可以设置成使得混合有具有多个电流放大比(诸如0.5、1.1和1.5)的电流源。
第一开关电路包括配置成分别与非反相控制数据B<7:0>的位相对应的多个第一开关。多个第一开关可以分成分别与控制数据B<7:0>的位相对应的B<0>、B<1>、…、B<7>。多个第一开关B<0>、B<1>、…、B<7>以一对一的方式连接到多个第一电流源xa至xh。
多个第一开关B<0>、B<1>、…、B<7>分别响应于非反相控制数据B<7:0>的位的值而被切换，公共地连接到第一偏置单元44，并且配置成向第一偏置单元44提供第一正偏置电流，该第一正偏置电流具有流过接通路径并且在公共节点处被相加的偏置电流的值。
第二开关电路包括配置成分别与反相控制数据B<7:0>的位相对应的多个第二开关。多个第二开关可以分成分别与控制数据B<7:0>的位相对应的Bb<0>、Bb<1>、…、Bb<7>。多个第二开关Bb<0>、Bb<1>、…、Bb<7>以一对一的方式连接到多个第一电流源xa至xh。
多个第二开关Bb<0>、Bb<1>、…、Bb<7>分别响应于反相控制数据B<7:0>的位的值而被切换，公共地连接到第二偏置单元46，并且配置成向第二偏置单元46提供第二正偏置电流，该第二正偏置电流具有流过接通路径并且在公共节点处被相加的偏置电流的值。
在这种情况下，互补地形成控制数据B<7:0>的反相值和非反相值。因此，第一正偏置电流和第二正偏置电流也可以以对应于控制数据B<7:0>的反相值和非反相值的方式互补地变化。
第一电流供应电路42的第一正偏置电流和第二正偏置电流通过用于控制数据B<7:0>的数模转换而产生。产生偏置电流，即第一正偏置电流和第二正偏置电流，以具有基于多个第一电流源xa至xh的电流放大比的电流量，该电流放大比响应于控制数据B<7:0>的变化而非线性地设置。
各自具有非线性变化的电流量的第一正偏置电流和第二正偏置电流分别提供给第一偏置单元44和第二偏置单元46。因此，如图5中所示，第一正偏置电流和第二正偏置电流可以有助于产生各自具有非线性变化的正电流In1和负电流Ip1。
第一偏置单元44包括NMOS晶体管Q1和NMOS晶体管Q2，高输入电压VinH施加到NMOS晶体管Q1的栅极，反馈输出电压Vout施加到NMOS晶体管Q2的栅极。NMOS晶体管Q1和NMOS晶体管Q2的源极公共地连接，并且配置成通过公共连接的源极从多个第一开关B<0>、B<1>、…、B<7>接收第一正偏置电流。
根据上述结构，第一偏置单元44通过NMOS晶体管Q1通过使用由多个第一开关B<0>、B<1>、…、B<7>提供的第一正偏置电流来提供对应于高输入电压VinH的正电流In1，并且通过NMOS晶体管Q2通过使用由多个第一开关B<0>、B<1>、…、B<7>提供的第一正偏置电流来提供对应于反馈输出电压Vout的第一反馈电流In2。此外，第二偏置单元46包括NMOS晶体管Q3和NMOS晶体管Q4，低输入电压VinL施加到NMOS晶体管Q3的栅极，反馈输出电压Vout施加到NMOS晶体管Q4的栅极。NMOS晶体管Q3和NMOS晶体管Q4的源极公共地连接，并且配置成通过公共连接的源极从多个第二开关Bb<0>、Bb<1>、…、Bb<7>接收第二正偏置电流。
根据上述结构，第二偏置单元46通过NMOS晶体管Q3通过使用由多个第二开关Bb<0>、Bb<1>、…、Bb<7>提供的第二正偏置电流来提供对应于低输入电压VinL的正电流In1，并且通过NMOS晶体管Q4通过使用由多个第二开关Bb<0>、Bb<1>、…、Bb<7>提供的第二正偏置电流来提供对应于反馈输出电压Vout的第一反馈电流In2。
负电路50配置成包括第二电流供应电路52、第三偏置单元54和第四偏置单元56。
第二电流供应电路52配置成提供具有对应于非反相控制数据B<7:0>的电流量的第一负偏置电流和具有对应于反相控制数据B<7:0>的电流量的第二负偏置电流。
更具体地，第二电流供应电路52包括多个第二电流源xa至xh、第三开关电路和第四开关电路。
多个第二电流源xa至xh公共地连接到工作电压VDD(又称为电源电压)，设置成具有相同或不同的电流量，并且与工作电压VDD并联配置。优选地，多个第二电流源xa至xh配置成具有相同或不同的电流放大比。例如，多个第二电流源xa至xh可以设置使得混合有具有多个电流放大比(诸如0.5、1.1和1.5)的电流源。优选地，第一电流供应电路42和第二电流供应电路52配置成具有根据控制数据B<7:0>的具有相同序列的电流放大比。
第三开关电路包括配置成分别与非反相控制数据B<7:0>的位相对应的多个第三开关。多个第三开关可以分成分别与控制数据B<7:0>的位相对应的B<0>、B<1>、…、B<7>。多个第三开关B<0>、B<1>、…、B<7>以一对一的方式连接到多个第二电流源xa至xh。
多个第三开关B<0>、B<1>、…、B<7>分别响应于非反相控制数据B<7:0>的位的值而被切换，公共地连接到第三偏置单元54，并且配置成向第三偏置单元54提供第一负偏置电流，该第一负偏置电流具有流过接通路径并且在公共节点处被相加的偏置电流的值。
第四开关电路包括配置成分别与反相控制数据B<7:0>的位相对应的多个第四开关。多个第四开关可以分别根据控制数据B<7:0>的位分成Bb<0>、Bb<1>、…、Bb<7>。多个第四开关Bb<0>、Bb<1>、…、Bb<7>以一对一的方式连接到多个第二电流源xa至xh。
多个第四开关Bb<0>、Bb<1>、…、Bb<7>分别响应于反相控制数据B<7:0>的位的值而被切换，公共地连接到第四偏置单元56，并且配置成向第四偏置单元56提供第二负偏置电流，该第二负偏置电流具有流过接通路径并且在公共节点处被相加的偏置电流的值。
在这种情况下，互补地形成控制数据B<7:0>的反相值和非反相值。因此，第一负偏置电流和第二负偏置电流也可以以对应于控制数据B<7:0>的反相值和非反相值的方式互补地变化。
第二电流供应电路52的第一负偏置电流和第二负偏置电流通过用于控制数据B<7:0>的数模转换而产生。产生偏置电流，即第一负偏置电流和第二负偏置电流，以具有基于多个第二电流源xa至xh的电流放大比的电流量，该电流放大比响应于控制数据B<7:0>的变化非线性地设置。
各自具有非线性变化的电流量的第一负偏置电流和第二负偏置电流分别提供给第三偏置单元54和第四偏置单元56。因此，如图5中所示，第一负偏置电流和第二负偏置电流可以有助于产生各自具有非线性变化的正电流In1和负电流Ip1。
第三偏置单元54包括PMOS晶体管Q5和PMOS晶体管Q6，高输入电压VinH施加到PMOS晶体管Q5的栅极，反馈输出电压Vout施加到PMOS晶体管Q6的栅极。PMOS晶体管Q5和PMOS晶体管Q6的源极公共地连接，并且配置成通过公共连接的源极从多个第三开关B<0>、B<1>、…、B<7>接收第一负偏置电流。
根据上述结构，第三偏置单元54通过PMOS晶体管Q5通过使用由多个第三开关B<0>、B<1>、…、B<7>提供的第一负偏置电流来提供对应于高输入电压VinH的负电流Ip1，并且通过PMOS晶体管Q6通过使用由多个第三开关B<0>、B<1>、…、B<7>提供的第一负偏置电流来提供对应于反馈输出电压Vout的第二反馈电流Ip2。
此外，第四偏置单元56包括PMOS晶体管Q7和PMOS晶体管Q8，低输入电压VinL施加到PMOS晶体管Q7的栅极，反馈输出电压Vout施加到PMOS晶体管Q8的栅极。PMOS晶体管Q7和PMOS晶体管Q8的源极公共地连接，并且配置成通过公共连接的源极从多个第四开关Bb<0>、Bb<1>、…、Bb<7>接收第二负偏置电流。
根据上述结构，第四偏置单元56通过PMOS晶体管Q7通过使用由多个第四开关Bb<0>、Bb<1>、…、Bb<7>提供的第二负偏置电流来提供对应于低输入电压VinL的负电流Ip1，并且通过PMOS晶体管Q8通过使用由多个第四开关Bb<0>、Bb<1>、…、Bb<7>提供的第二负偏置电流来提供对应于反馈输出电压Vout的第二反馈电流Ip2。
输出级30可以从如上所述配置的输入级20接收正电流In1、第一反馈电流In2、负电流Ip1和第二反馈电流Ip2，可以基于正电流In1和第一反馈电流In2执行上拉，并且基于负电流Ip1和第二反馈电流Ip2执行下拉，并且可以输出具有由上拉和下拉确定的电平的输出电压Vout。
根据本公开的如上所述配置的用于显示驱动装置的输出缓冲电路将插值数据转换为具有增加的位数的控制数据，以便解决偏移，并且通过使用产生的偏置电流来执行插值，该偏置电流通过用于控制数据的数模转换具有用于反向补偿的电流值。
因此，根据本公开，可以对可归因于在插值部分中发生的偏移的输出电压的非线性失真进行反向补偿，并且可以通过解决偏移来输出与显示数据相对应的精确输出电压。

Claims (15)

1.一种用于显示驱动装置的输出缓冲电路，包括：
解码器，配置成接收插值数据并输出通过对所述插值数据进行解码而获得的控制数据；
输入级，配置成接收高输入电压、低输入电压、反馈输出电压和所述控制数据，根据包括所述高输入电压和所述反馈输出电压的第一输入组和包括所述低输入电压和所述反馈输出电压的第二输入组中的一个输出正电流和第一反馈电流，以及根据所述第一输入组和所述第二输入组中的另一个输出负电流和第二反馈电流；以及
输出级，配置成输出具有由基于所述正电流和所述第一反馈电流的上拉和基于所述负电流和所述第二反馈电流的下拉确定的电平的输出电压；
其中，所述输出电压与所述反馈输出电压相对应，以及
所述输入级控制偏置电流，使得所述偏置电流具有响应于所述控制数据的值的变化而非线性变化的电流量，并且通过使用所述偏置电流输出所述正电流、所述第一反馈电流、所述负电流和所述第二反馈电流。
2.根据权利要求1所述的输出缓冲电路，其中，所述解码器
输出具有比所述插值数据多的位的所述控制数据，
存储其中映射有所述插值数据的值和所述控制数据的值的映射信息，以及
输出通过使用所述映射信息对所述插值数据进行解码而获得的所述控制数据。
3.根据权利要求2所述的输出缓冲电路，其中，所述解码器通过使用所述映射信息将具有三位的所述插值数据解码成具有八位的所述控制数据。
4.根据权利要求1所述的输出缓冲电路，其中，所述输入级包括：
正电路，配置成控制正偏置电流，使得所述正偏置电流具有与所述控制数据相对应的电流量，以便补偿偏移，并且通过使用所述正偏置电流输出与包括所述高输入电压和所述反馈输出电压的所述第一输入组和包括所述低输入电压和所述反馈输出电压的所述第二输入组中的一个相对应的所述正电流和所述第一反馈电流；以及
负电路，配置成控制负偏置电流，使得所述负偏置电流具有与所述控制数据相对应的所述电流量，以便补偿所述偏移，并且通过使用所述负偏置电流来输出与包括所述高输入电压和所述反馈输出电压的所述第一输入组和包括所述低输入电压和所述反馈输出电压的所述第二输入组中的另一个相对应的所述负电流和所述第二反馈电流。
5.根据权利要求4所述的输出缓冲电路，其中，所述正电路包括：
第一电流供应电路，配置成提供具有与非反相控制数据相对应的电流量的第一正偏置电流和具有与反相控制数据相对应的电流量的第二正偏置电流；
第一偏置单元，配置成通过使用所述第一电流供应电路的所述第一正偏置电流，提供与所述高输入电压和所述反馈输出电压相对应的所述正电流和所述第一反馈电流；以及
第二偏置单元，配置成通过使用所述第一电流供应电路的所述第二正偏置电流，提供与所述低输入电压和所述反馈输出电压相对应的所述正电流和所述第一反馈电流。
6.根据权利要求5所述的输出缓冲电路，其中，所述第一电流供应电路包括：
多个第一电流源，连接到接地电压并设置为具有相同或不同的电流量；
第一开关电路，包括多个第一开关，所述多个第一开关配置成分别与所述非反相控制数据的位相对应，其中，所述多个第一开关以一对一的方式连接到所述多个第一电流源，并且分别响应于所述非反相控制数据的位的值而被切换，从而将所述第一正偏置电流提供给所述第一偏置单元；以及
第二开关电路，包括多个第二开关，所述多个第二开关配置成分别与所述反相控制数据的位相对应，其中，所述多个第二开关以一对一的方式连接到所述多个第一电流源，并且分别响应于所述反相控制数据的位的值而被切换，从而向所述第二偏置单元提供所述第二正偏置电流。
7.根据权利要求4所述的输出缓冲电路，其中，所述负电路包括：
第二电流供应电路，配置成提供具有与非反相控制数据相对应的电流量的第一负偏置电流和具有与反相控制数据相对应的电流量的第二负偏置电流；
第三偏置单元，配置成通过使用所述第二电流供应电路的所述第一负偏置电流，提供与所述高输入电压和所述反馈输出电压相对应的所述负电流和所述第二反馈电流；以及
第四偏置单元，配置成通过使用所述第二电流供应电路的所述第二负偏置电流，提供与所述低输入电压和所述反馈输出电压相对应的所述负电流和所述第二反馈电流。
8.根据权利要求7所述的输出缓冲电路，其中，所述第二电流供应电路包括：
多个第二电流源，连接到电源电压并设置为具有相同或不同的电流量；
第三开关电路，包括多个第三开关，所述多个第三开关配置成分别与所述非反相控制数据的位相对应，其中，所述多个第三开关以一对一的方式连接到所述多个第二电流源，并且分别响应于所述非反相控制数据的位的值而被切换，从而将所述第一负偏置电流提供给所述第三偏置单元；以及
第四开关电路，包括多个第四开关，所述多个第四开关配置成分别与所述反相控制数据的位相对应，其中，所述多个第四开关以一对一的方式连接到所述多个第二电流源，并且分别响应于所述反相控制数据的位的值而被切换，从而将所述第二负偏置电流提供给所述第四偏置单元。
9.一种用于显示驱动装置的输出缓冲电路，包括：
解码器，配置成接收插值数据并输出通过对所述插值数据进行解码而获得的控制数据；以及
输出电路，配置成通过用于所述控制数据的数模转换产生偏置电流，所述偏置电流具有响应于所述控制数据的值的变化而非线性变化的电流量，通过使用所述偏置电流产生与高输入电压、低输入电压和反馈输出电压相对应的正电流、第一反馈电流、负电流和第二反馈电流，以及输出具有由基于所述正电流和所述第一反馈电流的上拉和基于所述负电流和所述第二反馈电流的下拉确定的电平的输出电压，
其中，所述输出电压与所述反馈输出电压相对应。
10.根据权利要求9所述的输出缓冲电路，其中：
接收所述插值数据以形成显示数据的低位，并且具有用于在所述高输入电压与所述低输入电压之间内插电压值的值，以及
所述控制数据比所述插值数据具有更多的位。
11.根据权利要求9所述的输出缓冲电路，其中，所述解码器输出具有比所述插值数据多的位的所述控制数据，
存储其中映射有所述插值数据的值和所述控制数据的值的映射信息，以及
输出通过使用所述映射信息对所述插值数据进行解码而获得的所述控制数据。
12.根据权利要求11所述的输出缓冲电路，其中，所述解码器通过使用所述映射信息将具有三位的所述插值数据解码成具有八位的所述控制数据。
13.根据权利要求9所述的输出缓冲电路，其中，所述输出电路包括：
正电路，配置成控制正偏置电流，使得所述正偏置电流具有与所述控制数据相对应的电流量，并且通过使用所述正偏置电流产生与包括所述高输入电压和所述反馈输出电压的第一输入组和包括所述低输入电压和所述反馈输出电压的第二输入组中的一个相对应的所述正电流和所述第一反馈电流；以及
负电路，配置成控制负偏置电流，使得所述负偏置电流具有与所述控制数据相对应的电流量，并且通过使用所述负偏置电流产生与包括所述高输入电压和所述反馈输出电压的所述第一输入组和包括所述低输入电压和所述反馈输出电压的所述第二输入组中的另一个相对应的所述负电流和所述第二反馈电流。
14.根据权利要求13所述的输出缓冲电路，其中，所述正电路包括：
第一电流供应电路，包括多个第一电流源，所述多个第一电流源连接到接地电压并设置为具有相同或不同的电流量，并且所述第一电流供应电路配置成提供具有基于由非反相控制数据选择的所述多个第一电流源中的至少一些的电流量的第一正偏置电流，以及具有基于由反相控制数据选择的所述多个第一电流源中的至少一些的电流量的第二正偏置电流；
第一偏置单元，配置成通过使用所述第一电流供应电路的所述第一正偏置电流，提供与所述高输入电压和所述反馈输出电压相对应的所述正电流和所述第一反馈电流；以及
第二偏置单元，配置成通过使用所述第一电流供应电路的所述第二正偏置电流，提供与所述低输入电压和所述反馈输出电压相对应的所述正电流和所述第一反馈电流。
15.根据权利要求13所述的输出缓冲电路，其中，所述负电路包括：
第二电流供应电路，包括多个第二电流源，所述多个第二电流源连接到电源电压并被设置为具有相同或不同的电流量，并且所述第二电流供应电路配置成提供具有基于由非反相控制数据选择的所述多个第二电流源中的至少一些的电流量的第一负偏置电流和具有基于由反相控制数据选择的所述多个第二电流源中的至少一些的电流量的第二负偏置电流；
第三偏置单元，配置成通过使用所述第二电流供应电路的所述第一负偏置电流，提供与所述高输入电压和所述反馈输出电压相对应的所述负电流和所述第二反馈电流；以及
第四偏置单元，配置成通过使用所述第二电流供应电路的所述第二负偏置电流，提供与所述低输入电压和所述反馈输出电压相对应的所述负电流和所述第二反馈电流。
CN202110766129.3A 2020-07-09 2021-07-07 用于显示驱动装置的输出缓冲电路 Pending CN114120871A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0084501 2020-07-09
KR1020200084501A KR20220006736A (ko) 2020-07-09 2020-07-09 디스플레이 구동 장치의 출력 버퍼 회로

Publications (1)

Publication Number Publication Date
CN114120871A true CN114120871A (zh) 2022-03-01

Family

ID=79172891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110766129.3A Pending CN114120871A (zh) 2020-07-09 2021-07-07 用于显示驱动装置的输出缓冲电路

Country Status (3)

Country Link
US (1) US11308843B2 (zh)
KR (1) KR20220006736A (zh)
CN (1) CN114120871A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240018900A (ko) 2022-08-03 2024-02-14 삼성전자주식회사 반도체 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857122B1 (ko) 2007-04-12 2008-09-05 주식회사 유니디스플레이 채널 오프셋 전압 보상 방법 및 이를 이용한 액정 패널구동용 컬럼 구동 회로
GB2603878B (en) * 2017-05-19 2022-10-26 Displaylink Uk Ltd Adaptive Compression by Light Level
CN107492335A (zh) * 2017-09-26 2017-12-19 惠科股份有限公司 图像补偿信号生成的方法、结构及修复***
KR102514244B1 (ko) * 2018-09-07 2023-03-28 삼성디스플레이 주식회사 가변 프레임 모드를 지원하는 표시 장치, 및 표시 장치의 구동 방법
CN109147641B (zh) * 2018-09-10 2021-12-28 合肥鑫晟光电科技有限公司 关机残影消除电路、移位寄存器单元和显示装置

Also Published As

Publication number Publication date
KR20220006736A (ko) 2022-01-18
US20220013054A1 (en) 2022-01-13
US11308843B2 (en) 2022-04-19

Similar Documents

Publication Publication Date Title
KR100402209B1 (ko) Ｄａ 변환기 및 이를 내장한 액정구동장치
US8063808B2 (en) Multi-input operational amplifier circuit, digital/analog converter using same, and driver for display device using same
JP4472507B2 (ja) 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法
KR100761304B1 (ko) 발광 소자 구동 회로
US8581824B2 (en) Hybrid digital to analog converter, source driver, and liquid crystal display device
KR100186679B1 (ko) 디지탈-아날로그 변환회로
KR101361275B1 (ko) 디지털 디스플레이의 디지털 아날로그 변환 장치
KR20070077047A (ko) 디지털·아날로그 변환기
CN101290743B (zh) 具有伽马校正的有源式矩阵有机发光二极管的驱动电路
US7026971B2 (en) Monotonic precise current DAC
US7129878B1 (en) Digital to analog converter
US6388477B1 (en) Switchable voltage follower and bridge driver using the same
CN114120871A (zh) 用于显示驱动装置的输出缓冲电路
CN111696466A (zh) 数字模拟转换电路和数据驱动器
US6310568B1 (en) Digital-to-analog conversion circuit
US7193403B2 (en) Current driver
Woo et al. High-speed 10-bit LCD column driver with a split DAC and a class-AB output buffer
US5191333A (en) Two stage digital to analog connecting circuit
KR101239613B1 (ko) 데이터 드라이버의 디지털 아날로그 변환장치 및 그 변환방법
JP2001313568A (ja) 内挿式ｄ−ａ変換器
JP2022130915A (ja) 出力回路、表示ドライバ及び表示装置
KR102666498B1 (ko) 보간 증폭기 및 이를 포함하는 소스 드라이버
US20240242651A1 (en) Digital-to-analog converter, data driver, and display device
TWI513191B (zh) Buffer amplifier circuit with digital analog conversion function
JP2024101608A (ja) デジタルアナログ変換器、データドライバ及び表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination