CN113964124A - 半导体接触结构、其制作方法及半导体存储器 - Google Patents

Abstract

本公开提供一种半导体接触结构、其制作方法及半导体存储器。本公开的半导体接触结构包括：半导体衬底；由器件隔离区限定的有源区；形成在所述半导体衬底中的埋栅结构；以及形成在埋栅结构之间的接触结构；其中，所述接触结构与所述埋栅结构自对准。本公开与现有技术相比的优点在于：无需采用光刻对准工艺，接触的位置在两个绝缘体的中央位置，预防漏电造成的不良；减少了与位线相对接触的面积，能减少位线电容；借由接触结构的侧墙工艺，可以增加与邻接有源区的工艺窗口。

Description

半导体接触结构、其制作方法及半导体存储器

技术领域

本公开涉及半导体技术领域，具体涉及一种半导体接触结构、其制作方法及半导体存储器。

背景技术

随着半导体电路线宽变窄，工艺难度提升，两个不同的光刻图案的对准也日渐重要。两个光刻图案如果未对准的话，半导体器件会产生漏电，这成为半导体不良的原因。

图1A示出了现有的半导体接触结构的平面图；图1B示出了沿图1A的线a-a'和b-b'截取的截面图。

理想的情况，如图1a所示，半导体器件间有绝缘体在中间隔离，连接上部与下部的接触结构100，应位于图示下部结构中两个绝缘体的中央位置。但是以现有的光刻对准(photo align)技术制作的结果来看，接触100的位置不在两个绝缘体的中央位置，并且制作接触时也可能损害到了绝缘体，导致半导体发生不良。因此，研发自对准(Self-Align)技术，就非常的重要了。

发明内容

本公开的目的是提供一种半导体接触结构、一种半导体接触结构的制作方法、一种半导体存储器及一种电子设备。

本公开第一方面提供一种半导体接触结构，包括：

半导体衬底；

由器件隔离区限定的有源区；

形成在所述半导体衬底中的埋栅结构；以及

形成在埋栅结构之间的接触结构；

其中，所述接触结构与所述埋栅结构自对准。

本公开第二方面提供一种半导体接触结构的制作方法，包括：

提供半导体衬底；该半导体衬底包括由器件隔离区限定的有源区，以及形成在所述半导体衬底中的埋栅结构；

在埋栅结构之间对所述半导体衬底进行第一次选择性刻蚀，形成暴露所述有源区表面的接触孔；

针对所述接触孔往下对所述半导体衬底进行第二次选择性刻蚀，形成接触凹槽，所述接触孔底表面的面积大于所述接触凹槽顶表面的面积；

在所述接触凹槽的侧壁上形成第二接触侧墙，在所述接触孔的侧壁上形成第一接触侧墙；

在所述第一接触侧墙和所述第二接触侧墙环绕的空间中形成接触插塞。

本公开第三方面提供一种半导体存储器，包括：

如第一方面中所述的半导体接触结构。

本公开第四方面提供一种电子设备，包括：

如第三方面中所述的半导体存储器。

本公开与现有技术相比的优点在于：

(1)本公开提供的半导体接触结构，无需采用光刻对准工艺，接触的位置在两个绝缘体的中央位置，预防漏电造成的不良。

(2)本公开提供的半导体接触结构，减少了与位线相对接触的面积，能减少位线电容。

(3)本公开提供的半导体接触结构，借由接触结构的侧墙工艺，可以增加与邻接有源区的工艺窗口。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本公开的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1A示出了现有的半导体接触结构的平面图；

图1B示出了沿图1A的线a-a'和b-b'截取的截面图；

图2A示出了本公开所提供的一种半导体接触结构的平面图；

图2B示出了沿图2A的线a-a'和b-b'截取的截面图；

图3示出了本公开所提供的一种半导体接触结构的制作方法的流程图；

图4至6是图3所示的半导体接触结构的制作方法中的器件结构剖面示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

为了解决现有技术中存在的问题，本公开实施例提供一种半导体接触结构及其制作方法、一种半导体存储器及一种电子设备，下面结合附图进行说明。

图2A示出了本公开所提供的一种半导体接触结构的平面图。图2B示出了沿图2A的线a-a'和b-b'截取的截面图。其中，图2A中的左图c是沿图2B中c线水平剖开的平面图，右图c'是沿图2B中c'线水平剖开的平面图。如图2A和2B所示，所述半导体接触结构包括：半导体衬底100、埋栅结构200以及接触结构300，在接触结构300上部可以形成位线，接触结构300可以起到连接上部位线和下部有源区120的作用。

具体的，半导体衬底100包括由器件隔离区110限定的有源区120，形成在半导体衬底100中的埋栅结构200；以及形成在埋栅结构200之间的接触结构300。其中，接触结构300与埋栅结构200自对准。

具体的，接触结构300上宽下窄，包括接触侧墙310和接触插塞320，接触侧墙310包括位于上方的第一接触侧墙311以及位于下方的第二接触侧墙312。具体的，接触插塞320形成于接触侧墙310围成的空间中。由于接触结构300上宽下窄，其中的接触插塞320相较于现有技术也较小，减少了与位线相对接触的面积，能减少位线电容。

本公开的一些实施方式中，接触插塞320的具体材料可以是多晶硅，接触侧墙310的具体材料可以是氮化硅。

本公开的一些实施方式中，埋栅结构200可以包括：层叠设置的栅介质层210(如，硅氧化物材料)、栅电极层230(如，金属钨材料)和栅掩模层240(如，氮化硅材料)，当然也可以包括的栅阻挡层220(如，氮化钛材料)，其设置在栅电极层230和栅介质层210之间。具体的，埋栅结构200包括位于外侧的栅介质层210、被栅介质层210包围位于下方的栅电极层230以及位于上方的栅掩模层240，第一接触侧墙311形成在栅掩模层240的外侧，第二接触侧墙312形成在栅介质层210的外侧。

本公开的一些实施方式中，如图2B所示，栅掩模层240和接触插塞320的顶表面齐平。

本公开的一些实施方式中，有源区120包含第一材料，栅介质层210包含第二材料，所述第一材料和所述第二材料的刻蚀选择性不同，即可以有选择性的先刻蚀栅介质层210，再有选择性的刻蚀有源区120。具体的，所述第一材料可以为硅材料，所述第二材料可以为硅氧化物材料。

相较于现有技术，本公开提供的半导体接触结构，无需采用光刻对准工艺，接触的位置在两个绝缘体的中央位置，预防漏电造成的不良。减少了与位线相对的接触的面积，能减少位线电容。借由接触结构的侧墙工艺，可以增加与邻接有源区的工艺窗口。

本公开还提供了一种半导体接触结构的制作方法，用于制作上述实施例中的半导体接触结构。如图3所示，所述方法包括以下步骤：

步骤S101：提供半导体衬底。

请参考图4，该半导体衬底100包括由器件隔离区110限定的有源区120，以及形成在半导体衬底100中的埋栅结构200，埋栅结构200包括层叠设置的栅介质层210(如，硅氧化物材料)、栅电极层230(如，金属钨材料)和栅掩模层240(如，氮化硅材料)，当然也可以包括的栅阻挡层220(如，氮化钛材料)，其设置在栅电极层230和栅介质层210之间。具体的，埋栅结构200包括位于外侧的栅介质层210、被栅介质层210包围位于下方的栅电极层230以及位于上方的栅掩模层240，第一接触侧墙311形成在栅掩模层240的外侧，第二接触侧墙312形成在栅介质层210的外侧。

本公开的一些实施方式中，有源区120包含第一材料，栅介质层210包含第二材料，所述第一材料和所述第二材料的刻蚀选择性不同，即可以有选择性的先刻蚀栅介质层210，再有选择性的刻蚀有源区120。具体的，所述第一材料可以为硅材料，所述第二材料可以为硅氧化物材料。

步骤S102：在埋栅结构之间对半导体衬底进行第一次选择性刻蚀，形成暴露有源区表面的接触孔。

继续参考图4，在掩模400的保护下，在埋栅结构200之间对半导体衬底100进行第一次选择性刻蚀，选择性刻蚀去除埋栅结构200之间的层间介电层(未图示)以及埋栅结构200中栅介质层210的上侧部分，形成暴露有源区120表面的接触孔A。

步骤S103：针对所述接触孔往下对半导体衬底进行第二次选择性刻蚀，形成接触凹槽，接触孔底表面的面积大于接触凹槽顶表面的面积。

请参考图5，在第一次选择性刻蚀的基础上，针对接触孔A往下对半导体衬底100进行第二次选择性刻蚀，以埋栅结构200中剩余的栅介质层210为准，以有选择性的向下刻蚀埋栅结构200之间的有源区120，在埋栅结构200之间形成一个接触凹槽B，接触孔A底表面的面积大于与其接触的接触凹槽B顶表面的面积，如图所示。

步骤S104：在接触凹槽的侧壁上形成第二接触侧墙，在接触孔的侧壁上形成第一接触侧墙。

请参考图6，在接触凹槽B的侧壁上形成第二接触侧墙312，在接触孔A的侧壁上形成第一接触侧墙311。

步骤S105：在第一接触侧墙311和第二接触侧墙312环绕的空间中形成接触插塞320。

在图6结构的基础上，沉积多晶硅，一次形成接触插塞320，再通过回刻蚀工艺去除接触孔外多余的多晶硅，接触插塞320和栅掩模层240的顶表面齐平，形成图2B所示的结构。

相较于现有技术，本公开通过上述方法制作的半导体接触结构，无需采用光刻对准工艺，接触的位置在两个绝缘体的中央位置，预防漏电造成的不良。减少了与位线相对的接触的面积，能减少位线电容。借由接触结构的侧墙工艺，可以增加与邻接有源区的工艺窗口。

本公开实施例还提供了一种半导体存储器，该半导体存储器包括上述实施例中所述的半导体接触结构，该半导体存储器例如可以是DRAM等半导体存储器。

如图2A和2B所示，所述半导体接触结构包括：半导体衬底100、埋栅结构200以及接触结构300，在接触结构300上部可以形成位线，接触结构300可以起到连接上部位线和下部有源区120的作用。

具体的，半导体衬底100包括由器件隔离区110限定的有源区120，形成在半导体衬底100中的埋栅结构200；以及形成在埋栅结构200之间的接触结构300。其中，接触结构300与埋栅结构200自对准。

具体的，接触结构300上宽下窄，包括接触侧墙310和接触插塞320，接触侧墙310包括位于上方的第一接触侧墙311以及位于下方的第二接触侧墙312。具体的，接触插塞320形成于接触侧墙310围成的空间中。由于接触结构300上宽下窄，其中的接触插塞320相较于现有技术也较小，减少了与位线相对接触的面积，能减少位线电容。

本公开的一些实施方式中，接触插塞320的具体材料可以是多晶硅，接触侧墙310的具体材料可以是氮化硅。

本公开的一些实施方式中，埋栅结构200可以包括：层叠设置的栅介质层210(如，硅氧化物材料)、栅电极层230(如，金属钨材料)和栅掩模层240(如，氮化硅材料)，当然也可以包括的栅阻挡层220(如，氮化钛材料)，其设置在栅电极层230和栅介质层210之间。具体的，埋栅结构200包括位于外侧的栅介质层210、被栅介质层210包围位于下方的栅电极层230以及位于上方的栅掩模层240，第一接触侧墙311形成在栅掩模层240的外侧，第二接触侧墙312形成在栅介质层210的外侧。

本公开的一些实施方式中，如图2B所示，栅掩模层240和接触插塞320的顶表面齐平。

本公开的一些实施方式中，有源区120包含第一材料，栅介质层210包含第二材料，所述第一材料和所述第二材料的刻蚀选择性不同，即可以有选择性的先刻蚀栅介质层210，再有选择性的刻蚀有源区120。具体的，所述第一材料可以为硅材料，所述第二材料可以为硅氧化物材料。

本公开实施例还提供了一种电子设备，该电子设备包括上述实施例中的半导体存储器。所述电子设备可以为智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (14)

1.一种半导体接触结构，其特征在于，包括：

半导体衬底；

由器件隔离区限定的有源区；

形成在所述半导体衬底中的埋栅结构；以及

形成在埋栅结构之间的接触结构；

其中，所述接触结构与所述埋栅结构自对准。

2.根据权利要求1所述的半导体接触结构，其特征在于，所述接触结构上宽下窄，包括接触侧墙和接触插塞，所述接触侧墙包括位于上方的第一接触侧墙以及位于下方的第二接触侧墙。

3.根据权利要求2所述的半导体接触结构，其特征在于，所述埋栅结构包括：

位于外侧的栅介质层、被栅介质层包围位于下方的栅电极层以及位于上方的栅掩模层，所述第一接触侧墙形成在所述栅掩模层的外侧，所述第二接触侧墙形成在所述栅介质层的外侧，所述栅掩模层的侧面除了与所述第二接触侧墙接触的部分均被所述栅介质层包围。

4.根据权利要求3所述的半导体接触结构，其特征在于，所述栅掩模层和所述接触插塞的顶表面齐平。

5.根据权利要求4所述的半导体接触结构，其特征在于，所述有源区包含第一材料，所述栅介质层包含第二材料，所述第一材料和所述第二材料的刻蚀选择性不同。

6.根据权利要求5所述的半导体接触结构，其特征在于，所述第一材料为硅，所述第二材料为硅氧化物。

7.一种半导体接触结构的制作方法，其特征在于，包括：

提供半导体衬底；该半导体衬底包括由器件隔离区限定的有源区，以及形成在所述半导体衬底中的埋栅结构；

在埋栅结构之间对所述半导体衬底进行第一次选择性刻蚀，形成暴露所述有源区表面的接触孔；

针对所述接触孔往下对所述半导体衬底进行第二次选择性刻蚀，形成接触凹槽，所述接触孔底表面的面积大于所述接触凹槽顶表面的面积；

在所述接触凹槽的侧壁上形成第二接触侧墙，在所述接触孔的侧壁上形成第一接触侧墙；

在所述第一接触侧墙和所述第二接触侧墙环绕的空间中形成接触插塞。

8.根据权利要求7所述的制作方法，其特征在于，所述埋栅结构包括位于外侧的栅介质层、被栅介质层包围位于下方的栅电极层以及位于上方的栅掩模层。

9.根据权利要求8所述的制作方法，其特征在于，进行第一次选择性刻蚀形成接触孔的步骤包括：

选择性刻蚀去除埋栅结构之间的层间介电层以及埋栅结构中栅介质层的上侧部分。

10.根据权利要求9所述的制作方法，其特征在于，进行第二次选择性刻蚀形成接触凹槽的步骤包括：

针对所述接触孔，以埋栅结构中剩余的栅介质层为准，向下刻蚀埋栅结构之间的有源区。

11.根据权利要求8所述的制作方法，其特征在于，所述栅掩模层和所述接触插塞的顶表面齐平。

12.一种半导体存储器，其特征在于，包括：

如权利要求1至6中任一项所述的半导体接触结构。

13.一种电子设备，其特征在于，包括：

如权利要求12所述的半导体存储器。

14.根据权利要求13所述的电子设备，其特征在于，包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源。

Images