CN113421927B - 一种逆导SiC MOSFET器件及其制造方法 - Google Patents

一种逆导SiC MOSFET器件及其制造方法 Download PDF

Info

Publication number
CN113421927B
CN113421927B CN202110972190.3A CN202110972190A CN113421927B CN 113421927 B CN113421927 B CN 113421927B CN 202110972190 A CN202110972190 A CN 202110972190A CN 113421927 B CN113421927 B CN 113421927B
Authority
CN
China
Prior art keywords
region
source
contact region
layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110972190.3A
Other languages
English (en)
Other versions
CN113421927A (zh
Inventor
许海东
谌容
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sunnychip Semiconductor Co
Original Assignee
Sunnychip Semiconductor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sunnychip Semiconductor Co filed Critical Sunnychip Semiconductor Co
Priority to CN202110972190.3A priority Critical patent/CN113421927B/zh
Publication of CN113421927A publication Critical patent/CN113421927A/zh
Application granted granted Critical
Publication of CN113421927B publication Critical patent/CN113421927B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种逆导SiC MOSFET器件及其制造方法，该器件包括n型衬底上依次设置的n型缓冲层、n型漂移区和n型电流扩展层，n型电流扩展层上表面内包裹设置若干p阱区，每个p阱区上表面嵌有n+源区，每个n+源区内侧设置有p+源极接触区，n+源区内侧的p+源极接触区向内侧延伸至n型电流扩展层中，相邻的p阱区之间的n型电流扩展层的上表面设置有p+源极接触区，源电极与n+源区上表面和p+源极接触区上表面呈欧姆接触性质，源电极与每个p阱区内侧未封闭的n型电流扩展层上表面呈肖特基性质。本发明使得SiC MOSFET器件在反向状态下获得良好的逆向导通性能，以及良好的逆向抗浪涌性能。

Description

一种逆导SiC MOSFET器件及其制造方法
技术领域
本发明属于半导体器件技术领域，特别是涉及一种逆导SiC MOSFET器件及其制造方法。
背景技术
碳化硅（SiC）材料具有禁带宽度大、热导率高、临界雪崩击穿电场强度高、饱和载流子漂移速度大和热稳定性好等特点，使用SiC材料制造的金属氧化物半导体场效应晶体管（MOSFET）具有阻断电压高、导通电阻低以及开关速度快等优点，因此在中高电压市场领域中，SiC MOSFET已成为硅（Si）IGBT的强劲竞争对手。然而，由于体二极管性能较差，SiCMOSFET存在逆导性能较差的问题，在实际应用中往往需要反并联SiC JBS二极管作为续流二极管使用。这不但增加了SiC MOSFET的使用成本，影响SiC MOSFET快速市场化，还会增加***体积和降低***可靠性。
发明内容
发明目的：针对现有技术中SiC MOSFET器件逆向导通性能差的问题，本发明公开了一种逆导SiC MOSFET器件及其制造方法，通过在n+源区中心设置肖特基势垒区，在JFET区中央设置p+结区，使得SiC MOSFET器件在反向状态下，反向电流经n+源区中心的肖特基势垒区流向漏电极，使SiC MOSFET器件获得良好的逆向导通性能，当反向瞬时电压较高时，p+结区向电流扩展层注入空穴，反向电流同时经n+源区中心的肖特基势垒区与p+结区流向漏电极，使SiC MOSFET器件获得良好的逆向抗浪涌性能。
技术方案：为实现上述技术目的，本发明采用以下技术方案：一种逆导SiC MOSFET器件，包括n型衬底、n型缓冲层、n型漂移区、n型电流扩展层、p阱区、n+源区、p+源极接触区、p+漏极接触区、栅氧化层、多晶硅栅、隔离介质层、源电极和漏电极，其中p+源极接触区位于SiC MOSFET器件源极一侧，p+漏极接触区位于SiC MOSFET器件漏极一侧；
所述n型衬底上表面上方自下而上依次设置有n型缓冲层、n型漂移区和n型电流扩展层，n型电流扩展层上表面内包裹设置若干p阱区，每个p阱区上表面嵌有n+源区，n+源区上表面与p阱区上表面、n型电流扩展层上表面齐平，n+源区下表面高于p阱区下表面；
p+源极接触区包括第一p+源极接触区和第二p+源极接触区；
每个p阱区上表面的n+源区内侧设置有第一p+源极接触区，第一p+源极接触区上表面和下表面分别与n+源区上表面和下表面齐平，第一p+源极接触区外侧侧壁与n+源区内侧侧壁相接触，第一p+源极接触区向内侧延伸至n型电流扩展层中但不封闭n型电流扩展层上表面；
相邻的p阱区之间的n型电流扩展层的上表面设置有第二p+源极接触区，第二p+源极接触区上表面与n型电流扩展层上表面齐平，第二p+源极接触区下表面与n+源区下表面齐平；
p阱区之间n型电流扩展层上表面、p阱区上表面和部分n+源区上表面覆盖栅氧化层，栅氧化层上表面覆盖有多晶硅栅，多晶硅栅侧壁与栅氧化层侧壁齐平；多晶硅栅上表面、多晶硅栅的侧壁、栅氧化层的侧壁和部分n+源区上表面、部分第二p+源极接触区上表面覆盖有隔离介质层；隔离介质层上表面、隔离介质层的侧壁、n+源区上表面、第一p+源极接触区上表面、第二p+源极接触区上表面以及n型电流扩展层上表面覆盖源电极，源电极与n+源区上表面和第一p+源极接触区上表面、第二p+源极接触区上表面呈欧姆接触性质，源电极与n型电流扩展层上表面呈肖特基性质；
所述n型衬底下表面间隔设置有p+漏极接触区，p+漏极接触区向上延伸至n型缓冲层内，n型衬底下方和p+漏极接触区下方覆盖漏电极，漏电极与n型衬底表面和p+漏极接触区表面均呈欧姆接触性质。
优选地：n型衬底下表面和p+漏极接触区下表面齐平，n型衬底下表面和p+漏极接触区下表面覆盖漏电极，漏电极与n型衬底下表面和p+漏极接触区下表面均呈欧姆接触性质。
优选地：在n型衬底下表面间隔开设漏极沟槽，漏极沟槽向上延伸至n型缓冲层内，漏极沟槽的侧壁与上表面覆盖p+漏极接触区，n型衬底下表面、p+漏极接触区的侧壁和p+漏极接触区下表面覆盖漏电极，漏电极与n型衬底下表面、p+漏极接触区的侧壁和p+漏极接触区下表面均呈欧姆接触性质。
优选地：第二p+源极接触区的宽度从SiC MOSFET器件芯片中央至边缘为依次递减规律。
优选地：n型电流扩展区的杂质浓度分布由上表面至下表面呈递减规律。
优选地：源电极中包括与n型电流扩展层上表面形成肖特基势垒的金属，所述金属为Ti、Ni、W、Ta、Al、Cu等中的一种或至少两种的组合。
优选地：栅氧化层为SiO2、Al2O3、HfO2中的一种或至少两种的组合。
一种逆导SiC MOSFET器件的制造方法，包括如下步骤：
1）选择4H-SiC作为n型衬底；
2）通过化学气相淀积的方法在n型衬底上表面依次外延n型缓冲层、n型漂移区、n型电流扩展层；
3）通过研磨、化学机械抛光及等离子体刻蚀的方法减薄n型衬底；
4）通过高温离子注入结合高温退火的方法在n型电流扩展层上表面制作p阱区；
通过高温离子注入结合高温退火的方法在p阱区上表面制作n+源区；
通过高温离子注入结合高温退火的方法在p阱区上表面的n+源区内侧以及在相邻的p阱区之间的n型电流扩展层的上表面制作p+源极接触区；
5）通过高温离子注入结合高温退火的方法在n型衬底下表面制作p+漏极接触区，p+漏极接触区上表面延伸至n型缓冲层中；
6）通过高温氧化与氮钝化的方法在p阱区之间裸露的n型电流扩展层上表面、裸露的p阱区上表面和裸露的n+源区部分上表面制作栅氧化层；
通过化学气相淀积的方法在栅氧化层的上表面制作多晶硅栅；
通过PECVD的方法在多晶硅栅的上表面、多晶硅栅的侧壁、栅氧化层的侧壁和n+源区部分上表面、p+源极接触区部分上表面制作隔离介质层；
7）通过真空蒸镀结合快速热退火的方法在隔离介质层的上表面、隔离介质层的侧壁、n+源区的上表面、p+源极接触区上表面以及n型电流扩展层上表面制作源电极；
通过真空蒸镀结合快速热退火的方法在n型衬底表面和p+漏极接触区表面制作漏电极。
优选地：步骤5）中， 制作的p+漏极接触区下表面与n型衬底下表面齐平；
步骤7）中，在n型衬底下表面和p+漏极接触区下表面制作漏电极。
优选地：步骤5）中，通过ICP等离子体刻蚀在n型衬底下表面形成漏极沟槽，漏极沟槽延伸至n型缓冲层内，通过高温离子注入结合高温退火的方法在漏极沟槽的侧壁与上表面制作p+漏极接触区；
步骤7）中，在n型衬底下表面和p+漏极接触区侧壁、p+漏极接触区下表面制作漏电极。
有益效果：与现有技术相比，本发明具有如下有益效果：
1、本发明通过在源极一侧p阱区上表面设置p+源极接触区并向内延伸至n型电流扩展层内、设置向内延伸的p+源极接触区不封闭n型电流扩展层、设置源电极与p+源极接触区间裸露的n型电流扩展层上表面为肖特基势垒接触、设置n型电流扩展区的杂质浓度分布由上表面至体内呈递减规律引入纵向感生电场加速电子的输运，使SiC MOSFET器件在逆向偏置时，电流电子更容易通过p+源极接触区之间裸露的n型电流扩展层从源电极流至漏电极，降低了SiC MOSFET器件的逆向导通开启电压；
2、本发明通过p阱区上表面的向内延伸的p+源极接触区与其下方的p阱区为肖特基势垒二极管提供了两级屏蔽效果：一级屏蔽由p+源极接触区向肖特基结提供电场屏蔽，设置p+源极接触区内侧的n型电流扩展层宽度较窄，将源电极与n型电流扩展层的肖特基结屏蔽于高电场之外；二级屏蔽由p阱区向p+源极接触区提供电场屏蔽，设置p阱区内侧的n型电流扩展层宽度宽于p+源极接触区内侧的n型电流扩展层，p阱区将强电场阻挡于p+源极接触区下方，两级屏蔽效果提高了源电极与n型电流扩展层的肖特基结的稳定性，降低了逆向导通电阻；
3、本发明通过在p阱区之间的n型电流扩展层上表面设置p+源极接触区，设置n型电流扩展区的杂质浓度分布由上表面至体内呈递减规律引入纵向感生电场加速空穴与电子的输运，使得当SiC MOSFET器件在承受瞬时逆向高压时，p+源极接触区向n型电流扩展层注入空穴，提高SiC MOSFET器件的逆向导通通流能力，降低SiC MOSFET器件的逆向导通电阻，提升SiC MOSFET器件的逆向抗浪涌性能；
4、本发明通过在漏极一侧设置p+漏极接触区并向上延伸至n型缓冲层内，使得SiCMOSFET器件在遭遇浪涌时，p+漏极接触区向n型缓冲层注入空穴，空穴通过扩散运动输运至n型漂移区，在n型漂移区内产生电导调制效应，降低SiC MOSFET器件遭受浪涌时的电阻，减小SiC MOSFET器件的瞬时功耗，避免浪涌损坏SiC MOSFET器件。
附图说明
图1是本发明实施例一中所述的一种逆导SiC MOSFET器件的剖面结构示意图；
图2是本发明实施例一中所述的一种逆导SiC MOSFET器件的半胞剖面结构示意图；
图3a-图3l是本发明实施例一中所述的一种逆导SiC MOSFET器件的制造方法流程示意图；
图4是本发明实施例二中所述的一种逆导SiC MOSFET器件的剖面结构示意图；
图5是本发明实施例二中所述的一种逆导SiC MOSFET器件的半胞剖面结构示意图；
图6a-图6m是本发明实施例二中所述的一种逆导SiC MOSFET器件的制造方法流程示意图；
图7是本发明实施例一中所述的一种逆导SiC MOSFET器件的元胞正向导通电流-电压特性数值仿真结果；
图中，1-n型衬底，2-n型缓冲层，3-n型漂移区，4-n型电流扩展层，5-p阱区，6-n+源区，7-p+源极接触区，8-p+漏极接触区，9-栅氧化层，10-多晶硅栅，11-隔离介质层，12-源电极，13-漏电极。
具体实施方式
下面结合附图和实施例对本发明进行详细的说明和解释。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合说明书附图对本发明的具体实施方式做详细的说明，显然所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明的保护的范围。
实施例一：
如图1所示为本实施例中提出的一种逆导SiC MOSFET器件的剖面结构，如图2所示为本实施例中提出的一种逆导SiC MOSFET器件的半胞剖面结构，本实施例中提出的一种逆导SiC MOSFET器件降低了SiC MOSFET器件的逆向开启电压，提高了SiC MOSFET的逆向抗浪涌性能，提升了现有SiC MOSFET的逆向导通性能。
具体的，本实施例中公开了一种逆导SiC MOSFET器件，包括材料为SiC的n型衬底1，n型衬底1上表面上方由下至上依次设置n型缓冲层2、n型漂移区3和n型电流扩展层4；n型电流扩展层4的杂质浓度分布由上表面至下表面呈递减规律，从而引入纵向感生电场以加速电子和空穴的输运。
n型电流扩展层4上表面内包裹设置若干p阱区5，p阱区5下表面高于n型电流扩展层4下表面；每个p阱区5上表面中央嵌有n+源区6，n+源区6与p阱区5一一对应，n+源区6上表面边缘距离p阱区5上表面边缘各处尺寸一致；n+源区6上表面与p阱区5上表面最高处和n型电流扩展层4上表面齐平，n+源区6下表面高于p阱区5的下表面。
p+源极接触区7分设在半胞中两处位置，分别为第一p+源极接触区和第二p+源极接触区：其一，第一p+源极接触区设置于每个p阱区5上表面的n+源区6内侧，第一p+源极接触区上表面与n+源区6的上表面齐平，第一p+源极接触区下表面与n+源区6的下表面齐平，第一p+源极接触区外侧侧壁与n+源区6的内侧侧壁相接，第一p+源极接触区向内侧突出至p阱区5之外，延伸至n型电流扩展层4中但不封闭n型电流扩展层4的上表面；其二，第二p+源极接触区设置于两两相邻p阱区5之间的n型电流扩展层4的上表面，第二p+源极接触区上表面与n型电流扩展层4的上表面齐平，第二p+源极接触区下表面与n+源区6的下表面齐平，第二p+源极接触区的宽度由芯片中央至芯片边缘为依次递减规律。
若干p阱区5之间裸露的n型电流扩展层4上表面、裸露的p阱区5上表面和裸露的n+源区6部分上表面覆盖栅氧化层9，栅氧化层9的上表面覆盖有多晶硅栅10，多晶硅栅10的侧壁与栅氧化层9的侧壁齐平；多晶硅栅10的上表面、多晶硅栅10的侧壁、栅氧化层9的侧壁和裸露的n+源区6部分上表面、嵌于p阱区5之间的n型电流扩展层4上表面的p+源极接触区7即裸露的第二p+源极接触区的部分上表面覆盖有隔离介质层11；隔离介质层11的上表面、隔离介质层11的侧壁、裸露的n+源区6的上表面、裸露的p+源极接触区7上表面以及第一p+源极接触区内侧未封闭的n型电流扩展层4上表面覆盖源电极12，其中源电极12与n+源区6的上表面和p+源极接触区7上表面呈欧姆接触性质，源电极12与第一p+源极接触区内侧未封闭的n型电流扩展层4上表面呈肖特基性质。
p+漏极接触区8位于n型衬底1下表面并向上延伸至n型缓冲层2内，p+漏极接触区8下表面与n型衬底1下表面齐平，p+漏极接触区8上表面高于n型缓冲层2下表面且低于n型缓冲层2上表面；p+漏极接触区8在n型衬底1和n型缓冲层2内间隔设置，p+漏极接触区8与第二p+源极接触区的位置一一对应。
n型衬底1下表面和p+漏极接触区8下表面覆盖漏电极13，漏电极13与n型衬底1下表面和p+漏极接触区8下表面均呈欧姆接触性质。
在本实施例中，自SiC MOSFET器件芯片中央至芯片边缘，设置于两两相邻p阱区5之间的n型电流扩展层4的上表面的p+源极接触区7即第二p+源极接触区共有151个，自芯片中央至芯片边缘相邻p阱区5之间的距离以0.01μm等差数列增大，其中芯片中央位置第一个第二p+源极接触区的宽度为3.0μm，芯片边缘位置第151个第二p+源极接触区的宽度为1.5μm。位于芯片中央的第二p+源极接触区的宽度较大，遭受反向浪涌冲击时，疏导浪涌电流的能力最强，同理，位于芯片边缘的第二p+源极接触区的宽度较窄，遭受反向浪涌冲击时，疏导浪涌电流的能力稍弱，因此，芯片自边缘区域至中央区域疏导逆向浪涌能力依次增强，弥补了芯片中央区域散热差而芯片边缘区域散热优等温度不均衡问题所造成的不良影响。
每个p阱区5的上表面包裹设置一个n+源区6，n+源区6与p阱区5一一对应，n+源区6上表面边缘距离p阱区5上表面边缘各处尺寸一致；p+源极接触区7分别设置于n+源区6内侧，以及相邻的p阱区5之间，p+源极接触区7底部与n+源区6底部平齐；栅氧化层9覆盖于p阱区5之间裸露的n型电流扩展层4、裸露的p阱区5以及部分n+源区6上表面；多晶硅栅10覆盖于栅氧化层9的上表面，边缘与栅氧化层9齐平；隔离介质层11覆盖于多晶硅栅10的上表面、多晶硅栅10的侧壁、栅氧化层9的侧壁以及部分n+源区6、部分p+源极接触区7的上表面；源电极12覆盖于隔离介质层11的上表面、隔离介质层11的侧壁、裸露的n+源区6的上表面、裸露的n型电流扩展层4的上表面、以及p+源极接触区7的上表面；漏电极13设置于n型衬底1与p+漏极接触区8的下表面。
如图3a-图3l所示，本实施例还提出一种逆导SiC MOSFET器件的制造方法，包括以下步骤：
选择4H-SiC的n型衬底1，如图3a所示；
通过化学气相淀积的方法在n型衬底1的一面依次外延n型缓冲层2、n型漂移区3、n型电流扩展层4，如图3b所示；
通过研磨、化学机械抛光及等离子体刻蚀的方法减薄n型衬底1，如图3c所示；
通过高温离子注入结合高温退火的方法在n型电流扩展层4上表面制作p阱区5，如图3d所示；
通过高温离子注入结合高温退火的方法在p阱区5上表面制作n+源区6，如图3e所示；
通过高温离子注入结合高温退火的方法在p阱区5上表面的n+源区6内侧以及相邻p阱区5之间的n型电流扩展层4的上表面制作p+源极接触区7，如图3f所示；
通过高温离子注入结合高温退火的方法在n型衬底1下表面制作p+漏极接触区8，如图3g所示；
通过高温氧化与氮钝化的方法在p阱区5之间裸露的n型电流扩展层4上表面、裸露的p阱区5上表面和裸露的n+源区6部分上表面制作栅氧化层9，如图3h所示；
通过化学气相淀积的方法在栅氧化层9的上表面制作多晶硅栅10，如图3i所示；
通过PECVD的方法在多晶硅栅10的上表面、多晶硅栅10的侧壁、栅氧化层9的侧壁和n+源区6部分上表面、p+源极接触区7部分上表面制作隔离介质层11，如图3j所示；
通过真空蒸镀结合快速热退火的方法在隔离介质层11的上表面、隔离介质层11的侧壁、n+源区6的上表面、p+源极接触区7上表面以及n型电流扩展层4上表面制作源电极12，如图3k所示；
通过真空蒸镀结合快速热退火的方法在n型衬底1下表面和p+漏极接触区8下表面制作漏电极13，如图3l所示。
本实施例中n型衬底1采用4H-SiC材质，其设置于n型缓冲层2的下方，并通过化学机械抛光工艺与等离子体刻蚀工艺进行减薄处理，减薄后的厚度为0.4μm~0.6μm。
本实施例中n型缓冲层2设置于n型衬底1与n型漂移区3之间，厚度为0.5μm~3.0μm，掺杂浓度为1×1016cm-3~1×1018cm-3。
本实施例中p+漏极接触区8设置于n型衬底1中并上表面延伸至n型缓冲层2中，厚度为0.5~0.7μm，掺杂浓度为1×1018cm-3~2×1019cm-3。
本实施例中n型漂移区3设置于n型缓冲层2上方，n型漂移区3上表面与n型电流扩展层4下表面相接，n型漂移区3的厚度为10μm~200μm，n型漂移区3的浓度为1×1014cm-3~1×1016cm-3。
本实施例中n型电流扩展层4设置于n型漂移区3上方，n型电流扩展层4杂质浓度自n型漂移区3接触面至其上表面呈梯度递增规律分布， n型漂移区3与n型电流扩展层4的接触界面一侧掺杂浓度为1×1014cm-3~5×1015cm-3，n型电流扩展层4的上表面一侧掺杂浓度为5×1015cm-3~1×1016cm-3，n型电流扩展层4的厚度为1.0μm~10μm。
本实施例中p阱区5的掺杂浓度为5×1016cm-3~5×1017cm-3，结深为0.5μm~1.0μm。
本实施例中n+源区6的掺杂浓度为1×1018cm-3~2×1019cm-3，结深为0.2μm~0.5μm。
本实施例中p+源极接触区7的掺杂浓度为1×1018cm-3~2×1019cm-3，结深为0.5μm~1.0μm；可选的，设置于p阱区5内侧上表面的p+源极接触区7即第一p+源极接触区宽度为0.5μm~2.5μm，横向伸出p阱区5部分的宽度为0.1μm~2.0μm；可选的，设于相邻p阱区5之间n型电流扩展层4上表面的p+源极接触区7即第二p+源极接触区的宽度为1.5μm~3.0μm，自芯片边缘至中央呈增大规律，且第二p+源极接触区的宽度增大速率大于0，相邻第二p+源极接触区，靠近边缘一侧第二p+源极接触区的宽度小于靠近芯片中心一侧第二p+源极接触区的宽度，因此表述为第二p+源极接触区的宽度增大速率大于0。
本实施例中，第一p+源极接触区内侧裸露的n型电流扩展层4上表面宽度为0.5μm~5.0μm；可选的，源电极12中，与第一p+源极接触区内侧裸露的n型电流扩展层4上表面形成肖特基势垒的金属为Ti、Ni、W、Ta、Al、Cu等中的一种或多种的组合。
本实施例中栅氧化层9为SiO2、Al2O3、HfO2中的一种或多种的组合，栅氧化层9厚度为10nm~100nm。
本实施例中，通过设置减薄的n型4H-SiC衬底，降低衬底层的串联电阻，降低SiCMOSFET器件导通电阻。
实施例二：
如图4所示为本实施例中提出的一种逆导SiC MOSFET器件的剖面结构，如图5所示为本实施例中提出的一种逆导SiC MOSFET器件的半胞剖面结构，本实施例中提出的一种逆导SiC MOSFET器件降低了SiC MOSFET器件的逆向开启电压，提高了SiC MOSFET的逆向抗浪涌性能，提升了现有SiC MOSFET的逆向导通性能。
具体的，本实施例中公开了一种逆导SiC MOSFET器件，包括材料为SiC的n型衬底1，n型衬底1上表面上方由下至上依次设置n型缓冲层2、n型漂移区3和n型电流扩展层4；n型电流扩展层4的杂质浓度分布由上表面至下表面呈递减规律，从而引入纵向感生电场以加速电子和空穴的输运。
n型电流扩展层4上表面内包裹设置若干p阱区5，p阱区5下表面高于n型电流扩展层4下表面；每个p阱区5上表面中央嵌有n+源区6，n+源区6与p阱区5一一对应，n+源区6上表面边缘距离p阱区5上表面边缘各处尺寸一致；n+源区6上表面与p阱区5上表面最高处和n型电流扩展层4上表面齐平，n+源区6下表面高于p阱区5的下表面。
p+源极接触区7分设在半胞中两处位置，分别为第一p+源极接触区和第二p+源极接触区：其一，第一p+源极接触区设置于每个p阱区5上表面的n+源区6内侧，第一p+源极接触区上表面与n+源区6的上表面齐平，第一p+源极接触区下表面与n+源区6的下表面齐平，第一p+源极接触区外侧侧壁与n+源区6的内侧侧壁相接，第一p+源极接触区向内侧突出至p阱区5之外，延伸至n型电流扩展层4中但不封闭n型电流扩展层4的上表面；其二，第二p+源极接触区设置于两两相邻p阱区5之间的n型电流扩展层4的上表面，第二p+源极接触区上表面与n型电流扩展层4的上表面齐平，第二p+源极接触区下表面与n+源区6的下表面齐平，第二p+源极接触区的宽度由芯片中央至芯片边缘为依次递减规律。
若干p阱区5之间裸露的n型电流扩展层4上表面、裸露的p阱区5上表面和裸露的n+源区6部分上表面覆盖栅氧化层9，栅氧化层9的上表面覆盖有多晶硅栅10，多晶硅栅10的侧壁与栅氧化层9的侧壁齐平；多晶硅栅10的上表面、多晶硅栅10的侧壁、栅氧化层9的侧壁和裸露的n+源区6部分上表面、嵌于p阱区5之间的n型电流扩展层4上表面的p+源极接触区7即裸露的第二p+源极接触区的部分上表面覆盖有隔离介质层11；隔离介质层11的上表面、隔离介质层11的侧壁、裸露的n+源区6的上表面、裸露的p+源极接触区7上表面以及第一p+源极接触区内侧未封闭的n型电流扩展层4上表面覆盖源电极12，其中源电极12与n+源区6的上表面和p+源极接触区7上表面呈欧姆接触性质，源电极12与第一p+源极接触区内侧未封闭的n型电流扩展层4上表面呈肖特基性质。
在n型衬底1下表面间隔开设漏极沟槽，漏极沟槽向上延伸至n型缓冲层2内，漏极沟槽的侧壁与上表面覆盖p+漏极接触区8，p+漏极接触区8位于n型衬底1下表面并向上延伸至n型缓冲层2内，p+漏极接触区8下表面存在高于n型衬底1下表面，p+漏极接触区8上表面高于n型缓冲层2下表面且低于n型缓冲层2上表面；p+漏极接触区8在n型衬底1和n型缓冲层2内间隔设置，p+漏极接触区8与第二p+源极接触区的位置一一对应。
n型衬底1下表面和p+漏极接触区8侧壁、p+漏极接触区8下表面覆盖漏电极13，漏电极13与n型衬底1下表面和p+漏极接触区8侧壁、p+漏极接触区8下表面均呈欧姆接触性质。
在本实施例中，自SiC MOSFET器件芯片中央至芯片边缘，设置于两两相邻p阱区5之间的n型电流扩展层4的上表面的p+源极接触区7即第二p+源极接触区共有151个，自芯片中央至芯片边缘相邻p阱区5之间的距离以0.01μm等差数列增大，其中芯片中央位置第一个第二p+源极接触区的宽度为3.0μm，芯片边缘位置第151个第二p+源极接触区的宽度为1.5μm。位于芯片中央的第二p+源极接触区的宽度较大，遭受反向浪涌冲击时，疏导浪涌电流的能力最强，同理，位于芯片边缘的第二p+源极接触区的宽度较窄，遭受反向浪涌冲击时，疏导浪涌电流的能力稍弱，因此，芯片自边缘区域至中央区域疏导逆向浪涌能力依次增强，弥补了芯片中央区域散热差而芯片边缘区域散热优等温度不均衡问题所造成的不良影响。
每个p阱区5的上表面包裹设置一个n+源区6，n+源区6与p阱区5一一对应，n+源区6上表面边缘距离p阱区5上表面边缘各处尺寸一致；p+源极接触区7分别设置于n+源区6内侧，以及相邻的p阱区5之间，p+源极接触区7底部与n+源区6底部平齐；栅氧化层9覆盖于p阱区5之间裸露的n型电流扩展层4、裸露的p阱区5以及部分n+源区6上表面；多晶硅栅10覆盖于栅氧化层9的上表面，边缘与栅氧化层9齐平；隔离介质层11覆盖于多晶硅栅10的上表面、多晶硅栅10的侧壁、栅氧化层9的侧壁以及部分n+源区6、部分p+源极接触区7的上表面；源电极12覆盖于隔离介质层11的上表面、隔离介质层11的侧壁、裸露的n+源区6的上表面、裸露的n型电流扩展层4的上表面、以及p+源极接触区7的上表面；漏电极13设置于n型衬底1与p+漏极接触区8的下表面以及p+漏极接触区8侧壁。
如图6a-图6m所示，本实施例还提出一种逆导SiC MOSFET器件的制造方法，包括以下步骤：
选择4H-SiC的n型衬底1，如图6a所示；
通过化学气相淀积的方法在n型衬底1的一面依次外延n型缓冲层2、n型漂移区3、n型电流扩展层4，如图6b所示；
通过研磨、化学机械抛光及等离子体刻蚀的方法减薄n型衬底1，如图6c所示；
通过高温离子注入结合高温退火的方法在n型电流扩展层4上表面制作p阱区5，如图6d所示；
通过高温离子注入结合高温退火的方法在p阱区5上表面制作n+源区6，如图6e所示；
通过高温离子注入结合高温退火的方法在p阱区5上表面的n+源区6内侧以及相邻p阱区5之间的n型电流扩展层4的上表面制作p+源极接触区7，如图6f所示；
通过ICP等离子体刻蚀在n型衬底1下表面形成漏极沟槽，漏极沟槽延伸至n型缓冲层2内，如图6g所示；
通过高温离子注入结合高温退火的方法在漏极沟槽的侧壁与上表面制作p+漏极接触区8，如图6h所示；
通过高温氧化与氮钝化的方法在p阱区5之间裸露的n型电流扩展层4上表面、裸露的p阱区5上表面和裸露的n+源区6部分上表面制作栅氧化层9，如图6i所示；
通过化学气相淀积的方法在栅氧化层9的上表面制作多晶硅栅10，如图6j所示；
通过PECVD的方法在多晶硅栅10的上表面、多晶硅栅10的侧壁、栅氧化层9的侧壁和n+源区6部分上表面、p+源极接触区7部分上表面制作隔离介质层10，如图6k所示；
通过真空蒸镀结合快速热退火的方法在隔离介质层11的上表面、隔离介质层11的侧壁、n+源区6的上表面、p+源极接触区7上表面以及n型电流扩展层4上表面制作源电极12，如图6l所示；
通过真空蒸镀结合快速热退火的方法n型衬底1下表面和p+漏极接触区8侧壁、p+漏极接触区8下表面制作漏电极13，如图6m所示。
本实施例中n型衬底1采用4H-SiC材质，其设置于n型缓冲层2的下方，并通过化学机械抛光工艺与等离子体刻蚀工艺进行减薄处理，减薄后的厚度为0.4μm~0.6μm；n型衬底1中嵌有漏极沟槽结构。
本实施例中n型缓冲层2设置于n型衬底1与n型漂移区3之间，厚度为0.5μm~3.0μm，掺杂浓度为1×1016cm-3~1×1018cm-3；n型缓冲层2下表面嵌有漏极沟槽结构。
本实施例中p+漏极接触区8设置于漏极沟槽侧壁与上表面，位于n型衬底1中并上表面延伸至n缓冲层2中，纵向结深为0.5~0.7μm，横向结深为0.3μm~0.5μm，掺杂浓度为1×1018cm-3~2×1019cm-3。
本实施例中n型漂移区3设置于n型缓冲层2上方，n型漂移区3上表面与n型电流扩展层4下表面相接，n型漂移区3的厚度为10μm~200μm，n型漂移区3的浓度为1×1014cm-3~1×1016cm-3。
本实施例中n型电流扩展层4设置于n型漂移区3上方，n型电流扩展层4杂质浓度自n型漂移区3接触面至其上表面呈梯度递增规律分布， n型漂移区3与n型电流扩展层4的接触界面一侧掺杂浓度为1×1014cm-3~5×1015cm-3，n型电流扩展层4的上表面一侧掺杂浓度为5×1015cm-3~1×1016cm-3，n型电流扩展层4的厚度为1.0μm~10μm。
本实施例中p阱区5的掺杂浓度为5×1016cm-3~5×1017cm-3，结深为0.5μm~1.0μm。
本实施例中n+源区6的掺杂浓度为1×1018cm-3~2×1019cm-3，结深为0.2μm~0.5μm。
本实施例中p+源极接触区7的掺杂浓度为1×1018cm-3~2×1019cm-3，结深为0.5μm~1.0μm；可选的，设置于p阱区5内侧上表面的p+源极接触区7即第一p+源极接触区宽度为0.5μm~2.5μm，横向伸出p阱区5部分的宽度为0.1μm~2.0μm；可选的，设于相邻p阱区5之间n型电流扩展层4上表面的p+源极接触区7即第二p+源极接触区的宽度为1.5μm~3.0μm，自芯片边缘至中央呈增大规律，且第二p+源极接触区的宽度增大速率大于0，相邻两第二p+源极接触区，靠近边缘一侧第二p+源极接触区的宽度小于靠近芯片中心一侧第二p+源极接触区的宽度，因此表述为第二p+源极接触区的宽度增大速率大于0。
本实施例中，第一p+源极接触区内侧裸露的n型电流扩展层4上表面宽度为0.5μm~5.0μm；可选的，源电极12中，与第一p+源极接触区内侧裸露的n型电流扩展层4上表面形成肖特基势垒的金属为Ti、Ni、W、Ta、Al、Cu等中的一种或多种的组合。
本实施例中栅氧化层9为SiO2、Al2O3、HfO2中的一种或多种的组合，栅氧化层9厚度为10nm~100nm。
本实施例中，通过设置减薄的n型4H-SiC衬底，降低衬底层的串联电阻，降低SiCMOSFET器件导通电阻。
以上两个实施例中，均通过在源极一侧p阱区上表面设置第一p+源极接触区并向内延伸至n型电流扩展层内、设置向内延伸的第一p+源极接触区不封闭n型电流扩展层、设置源电极与第一p+源极接触区间裸露的n型电流扩展层上表面为肖特基势垒接触、设置n型电流扩展层的杂质浓度分布由上表面至体内呈递减规律引入纵向感生电场加速电子的输运，使SiC MOSFET器件在逆向偏置时，电流电子更容易通过第一p+源极接触区之间裸露的n型电流扩展层从源电极流至漏电极，降低了SiC MOSFET器件的逆向导通开启电压。以上两个实施例还通过向内延伸的第一p+源极接触区与其下方的p阱区为肖特基势垒二极管提供了两级屏蔽效果：一级屏蔽由第一p+源极接触区向肖特基结提供电场屏蔽，设置第一p+源极接触区内侧的n型电流扩展层宽度较窄，将源电极与n型电流扩展层的肖特基结屏蔽于高电场之外；二级屏蔽由p阱区向第一p+源极接触区提供电场屏蔽，设置p阱区内侧的n型电流扩展层宽度宽于第一p+源极接触区内侧的n型电流扩展层，p阱区将强电场阻挡于第一p+源极接触区下方，两级屏蔽效果提高了源电极与n型电流扩展层的肖特基结的稳定性，降低了逆向导通电阻。进一步通过在p阱区之间的n型电流扩展层上表面设置第二p+源极接触区，设置n型电流扩展层的杂质浓度分布由上表面至体内呈递减规律引入纵向感生电场加速空穴与电子的输运，使得当SiC MOSFET器件在承受瞬时逆向高压时，第二p+源极接触区向n型电流扩展层注入空穴，提高SiC MOSFET器件的逆向导通通流能力，降低SiC MOSFET器件的逆向导通电阻，提升SiC MOSFET器件的逆向抗浪涌性能。此外，还通过在漏极一侧设置p+漏极接触区并向上延伸至n型缓冲层内，使得SiC MOSFET器件在遭遇浪涌时，p+漏极接触区向n型缓冲层注入空穴，空穴通过扩散运动输运至n型漂移区，在n型漂移区内产生电导调制效应，降低SiC MOSFET器件遭受浪涌时的电阻，减小SiC MOSFET器件的瞬时功耗，避免浪涌损坏SiC MOSFET器件。
为了说明本发明具有优越逆导的性能，通过以下数值仿真进行证明。
使用Silvaco TCAD计算机仿真软件对上述实施例一中的一种逆导SiC MOSFET器件进行了数值仿真。经数值仿真，上述实施例一中的一种逆导SiC MOSFET器件的特性如附图7所示，从附图7中可以看出，本发明的一种逆导SiC MOSFET器件比现有SiC MOSFET器件表现出更低的通态电阻，这是由于本发明设置p+源极接触区、p+漏极接触区、n型电流扩展层的杂质浓度分布由上表面至体内呈递减规律以及减薄4H-SiC的n型衬底等的有益效果；从附图7中还可以看出，当逆向电压增加至某一值后，本发明SiC MOSFET器件逆向导通电阻出现进一步降低，逆向导通电阻在高逆向漏源电压时进一步降低这一性质能够显著增强了SiC MOSFET器件的逆向抗浪涌能力，这是由于本发明在p阱区之间的n型电流扩展层中设置p+源极接触区的有益效果。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种逆导SiC MOSFET器件，其特征在于：包括n型衬底（1）、n型缓冲层（2）、n型漂移区（3）、n型电流扩展层（4）、p阱区（5）、n+源区（6）、p+源极接触区、p+漏极接触区（8）、栅氧化层（9）、多晶硅栅（10）、隔离介质层（11）、源电极（12）和漏电极（13），其中p+源极接触区位于SiC MOSFET器件源极一侧，p+漏极接触区（8）位于SiC MOSFET器件漏极一侧；
所述n型衬底（1）上表面上方自下而上依次设置有n型缓冲层（2）、n型漂移区（3）和n型电流扩展层（4），n型电流扩展层（4）上表面内包裹设置若干p阱区（5），每个p阱区（5）上表面嵌有n+源区（6），n+源区（6）上表面与p阱区（5）上表面、n型电流扩展层（4）上表面齐平，n+源区（6）下表面高于p阱区（5）下表面；
p+源极接触区包括第一p+源极接触区和第二p+源极接触区；
每个p阱区（5）上表面的n+源区（6）内侧设置有第一p+源极接触区，第一p+源极接触区上表面和下表面分别与n+源区（6）上表面和下表面齐平，第一p+源极接触区外侧侧壁与n+源区（6）内侧侧壁相接触，第一p+源极接触区向内侧延伸至n型电流扩展层（4）中但不封闭n型电流扩展层（4）上表面；
相邻的p阱区（5）之间的n型电流扩展层（4）的上表面设置有第二p+源极接触区，第二p+源极接触区上表面与n型电流扩展层（4）上表面齐平，第二p+源极接触区下表面与n+源区（6）下表面齐平；
p阱区（5）之间n型电流扩展层（4）上表面、p阱区（5）上表面和部分n+源区（6）上表面覆盖栅氧化层（9），栅氧化层（9）上表面覆盖有多晶硅栅（10），多晶硅栅（10）侧壁与栅氧化层（9）侧壁齐平；多晶硅栅（10）上表面、多晶硅栅（10）的侧壁、栅氧化层（9）的侧壁和部分n+源区（6）上表面、部分第二p+源极接触区上表面覆盖有隔离介质层（11）；隔离介质层（11）上表面、隔离介质层（11）的侧壁、n+源区（6）上表面、第一p+源极接触区上表面、第二p+源极接触区上表面以及n型电流扩展层（4）上表面覆盖源电极（12），源电极（12）与n+源区（6）上表面和第一p+源极接触区上表面、第二p+源极接触区上表面呈欧姆接触性质，源电极（12）与n型电流扩展层（4）上表面呈肖特基性质；
所述n型衬底（1）下表面间隔设置有p+漏极接触区（8），p+漏极接触区（8）向上延伸至n型缓冲层（2）内，n型衬底（1）下方和p+漏极接触区（8）下方覆盖漏电极（13），漏电极（13）与n型衬底（1）表面和p+漏极接触区（8）表面均呈欧姆接触性质。
2.根据权利要求1所述的一种逆导SiC MOSFET器件，其特征在于：n型衬底（1）下表面和p+漏极接触区（8）下表面齐平，n型衬底（1）下表面和p+漏极接触区（8）下表面覆盖漏电极（13），漏电极（13）与n型衬底（1）下表面和p+漏极接触区（8）下表面均呈欧姆接触性质。
3.根据权利要求1所述的一种逆导SiC MOSFET器件，其特征在于：在n型衬底（1）下表面间隔开设漏极沟槽，漏极沟槽向上延伸至n型缓冲层（2）内，漏极沟槽的侧壁与上表面覆盖p+漏极接触区（8），n型衬底（1）下表面、p+漏极接触区（8）的侧壁和p+漏极接触区（8）下表面覆盖漏电极（13），漏电极（13）与n型衬底（1）下表面、p+漏极接触区（8）的侧壁和p+漏极接触区（8）下表面均呈欧姆接触性质。
4.根据权利要求1所述的一种逆导SiC MOSFET器件，其特征在于：第二p+源极接触区的宽度从SiC MOSFET器件芯片中央至边缘为依次递减规律。
5.根据权利要求1所述的一种逆导SiC MOSFET器件，其特征在于：n型电流扩展层（4）的杂质浓度分布由上表面至下表面呈递减规律。
6.根据权利要求1所述的一种逆导SiC MOSFET器件，其特征在于：源电极（12）中包括与n型电流扩展层（4）上表面形成肖特基势垒的金属，所述金属为Ti、Ni、W、Ta、Al、Cu中的一种或至少两种的组合。
7.根据权利要求1所述的一种逆导SiC MOSFET器件，其特征在于：栅氧化层（9）为SiO2、Al2O3、HfO2中的一种或至少两种的组合。
8.一种逆导SiC MOSFET器件的制造方法，其特征在于：包括如下步骤：
1）选择4H-SiC作为n型衬底（1）；
2）通过化学气相淀积的方法在n型衬底（1）上表面依次外延n型缓冲层（2）、n型漂移区（3）、n型电流扩展层（4）；
3）通过研磨、化学机械抛光及等离子体刻蚀的方法减薄n型衬底（1）；
4）通过高温离子注入结合高温退火的方法在n型电流扩展层（4）上表面制作p阱区（5）；
通过高温离子注入结合高温退火的方法在p阱区（5）上表面制作n+源区（6）；
通过高温离子注入结合高温退火的方法在p阱区（5）上表面的n+源区（6）内侧以及在相邻的p阱区（5）之间的n型电流扩展层（4）的上表面制作p+源极接触区；
5）通过高温离子注入结合高温退火的方法在n型衬底（1）下表面制作p+漏极接触区（8），p+漏极接触区（8）上表面延伸至n型缓冲层（2）中；
6）通过高温氧化与氮钝化的方法在p阱区（5）之间裸露的n型电流扩展层（4）上表面、裸露的p阱区（5）上表面和裸露的n+源区（6）部分上表面制作栅氧化层（9）；
通过化学气相淀积的方法在栅氧化层（9）的上表面制作多晶硅栅（10）；
通过PECVD的方法在多晶硅栅（10）的上表面、多晶硅栅（10）的侧壁、栅氧化层（9）的侧壁和n+源区（6）部分上表面、p+源极接触区（7）部分上表面制作隔离介质层（11）；
7）通过真空蒸镀结合快速热退火的方法在隔离介质层（11）的上表面、隔离介质层（11）的侧壁、n+源区（6）的上表面、p+源极接触区（7）上表面以及n型电流扩展层（4）上表面制作源电极（12）；
通过真空蒸镀结合快速热退火的方法在n型衬底（1）表面和p+漏极接触区（8）表面制作漏电极（13）。
9.根据权利要求8所述的一种逆导SiC MOSFET器件的制造方法，其特征在于：步骤5）中， 制作的p+漏极接触区（8）下表面与n型衬底（1）下表面齐平；
步骤7）中，在n型衬底（1）下表面和p+漏极接触区（8）下表面制作漏电极（13）。
10.根据权利要求8所述的一种逆导SiC MOSFET器件的制造方法，其特征在于：步骤5）中，通过ICP等离子体刻蚀在n型衬底（1）下表面形成漏极沟槽，漏极沟槽延伸至n型缓冲层（2）内，通过高温离子注入结合高温退火的方法在漏极沟槽的侧壁与上表面制作p+漏极接触区（8）；
步骤7）中，在n型衬底（1）下表面和p+漏极接触区（8）侧壁、p+漏极接触区（8）下表面制作漏电极（13）。
CN202110972190.3A 2021-08-24 2021-08-24 一种逆导SiC MOSFET器件及其制造方法 Active CN113421927B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110972190.3A CN113421927B (zh) 2021-08-24 2021-08-24 一种逆导SiC MOSFET器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110972190.3A CN113421927B (zh) 2021-08-24 2021-08-24 一种逆导SiC MOSFET器件及其制造方法

Publications (2)

Publication Number Publication Date
CN113421927A CN113421927A (zh) 2021-09-21
CN113421927B true CN113421927B (zh) 2021-11-02

Family

ID=77719461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110972190.3A Active CN113421927B (zh) 2021-08-24 2021-08-24 一种逆导SiC MOSFET器件及其制造方法

Country Status (1)

Country Link
CN (1) CN113421927B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782614B (zh) * 2021-11-12 2022-02-18 南京晟芯半导体有限公司 一种凸台栅SiC MOSFET器件及其制造方法
CN117525155A (zh) * 2024-01-05 2024-02-06 深圳天狼芯半导体有限公司 一种集成sbd二极管的mosfet及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3524395B2 (ja) * 1998-09-02 2004-05-10 株式会社ルネサステクノロジ 半導体スイッチング素子
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
CN111755527A (zh) * 2020-07-23 2020-10-09 芜湖启迪半导体有限公司 一种集成肖特基二极管结构SiC MOSFET器件及其制作方法
CN111816708B (zh) * 2020-09-01 2020-11-27 晟芯世科电力电子(南京)有限公司 一种抗浪涌SiC MOSFET器件及其制造方法
CN112687744B (zh) * 2020-12-29 2022-05-24 电子科技大学 平面型碳化硅逆阻mosfet器件及其制备方法

Also Published As

Publication number Publication date
CN113421927A (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
JP4564510B2 (ja) 電力用半導体素子
JP6621749B2 (ja) 高電圧ｍｏｓｆｅｔデバイスおよび該デバイスを製造する方法
CN103890923B (zh) 半导体器件
KR101396611B1 (ko) 반도체 장치
US20220406929A1 (en) Silicon carbide mosfet device and cell structure thereof
CN108962977B (zh) 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法
US20180358463A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US9825164B2 (en) Silicon carbide semiconductor device and manufacturing method for same
JP2019071313A (ja) 半導体装置
EP3005419A1 (en) Trench shield connected jfet
CN111164762B (zh) 肖特基二极管与mosfet的集成
US20100044786A1 (en) Semiconductor device
CN108682624B (zh) 一种具有复合栅的igbt芯片制作方法
CN113421927B (zh) 一种逆导SiC MOSFET器件及其制造方法
JP2003101022A (ja) 電力用半導体素子
CN117558761B (zh) 一种宽禁带半导体沟槽mosfet器件及其制造方法
CN116387362A (zh) 一种集成HJD的SiC UMOSFET器件及其制备方法
CN104103691A (zh) 具有补偿区的半导体器件
CN103227193B (zh) 具有边缘终端结构的半导体器件
CN110190128B (zh) 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法
CN117497600B (zh) 超结碳化硅晶体管的结构、制造方法及电子设备
CN112599524B (zh) 一种具有增强可靠性的碳化硅功率mosfet器件
JP7404722B2 (ja) 半導体装置
US11322596B2 (en) Semiconductor device including junction material in a trench and manufacturing method
CN116799036A (zh) 宽禁带半导体沟槽mosfet器件结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant