CN113745187B - 具有增加芯层走线面积的载板结构及其制作方法 - Google Patents

具有增加芯层走线面积的载板结构及其制作方法 Download PDF

Info

Publication number
CN113745187B
CN113745187B CN202010575410.4A CN202010575410A CN113745187B CN 113745187 B CN113745187 B CN 113745187B CN 202010575410 A CN202010575410 A CN 202010575410A CN 113745187 B CN113745187 B CN 113745187B
Authority
CN
China
Prior art keywords
layer
circuit
core
core layer
signal transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010575410.4A
Other languages
English (en)
Other versions
CN113745187A (zh
Inventor
林义
黄筱涵
潘雨欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of CN113745187A publication Critical patent/CN113745187A/zh
Application granted granted Critical
Publication of CN113745187B publication Critical patent/CN113745187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种具有增加芯层走线面积的载板结构及其制作方法，包括芯层结构、第一线路增层结构及第二线路增层结构；芯层结构包括芯层、讯号传递部及内埋线路层，讯号传递部及内埋线路层在芯层的内部相对设置且电性连接；第一线路增层结构设置在与内埋线路层同一侧的芯层上且与内埋线路层电性连接；第二线路增层结构设置在与讯号传递部同一侧的芯层上，且通过讯号传递部、内埋线路层与第一线路增层结构电性连接；通过在芯层内提供额外的线路布置，不仅提升线路布置弹性，还降低整体载板结构的体积，以达到提升空间利用率、线路布置弹性的目的。

Description

具有增加芯层走线面积的载板结构及其制作方法
技术领域
本发明涉及一种应用在电路板的芯层的结构，特别涉及一种具有增加芯层走线面积的载板结构及其制作方法。
背景技术
随着电子产业的快速发展，许多应用在不同领域，例如物联网(Internet ofThings,IoT)、5G、生物科技、人工智能芯片(Artificial intelligence Chip,AI芯片)等相关电子产品、处理器迅速成长。
目前相关电子产品内部的电子零组件、处理器会设置在载板结构上，然后将所述载板结构设置于电路板(Printed Circuit Board,PCB)上，再进行封装，以完成相关电子产品、处理器的制作。其中载板结构由芯层(Core layer)所构成，所述芯层的内部设置多个铜块结构，并且于所述芯层的上、下表面分别设置对应的线路增层结构后，所述线路增层结构透过所述铜块结构构成电性连接，而后将所述芯层的下表面的线路增层结构与对应的电路板连接并构成电性连接，再将所述芯层的上表面的线路增层结构与对应的电子零组件连接并构成电性连接，最后再进行封装已完成相关电子产品、处理器的封装。
为了让载板结构可有效承载及电性连接相关电子零组件，所以在载板结构的线路布置上需要对应匹配相关电子零组件的线路结构，因此在载板结构的走线布置上分为两个部分，其中的一个部分是线路增层结构的层数设计，另外一个部分是线路增层结构中与铜块结构连接的部分线路的接点(Pad)的面积尺寸。一般来说，当电子零组件的线路结构越复杂，线路增层结构的层数就需要对应增加，而且为了配合连接复杂的线路，部分线路的接点(Pad)的面积也需对应扩大以连接设置于同一侧的对应数量及位置的线路，使电子零组件的讯号经由设置在芯层的上表面的线路增层结构进行汇聚后，再经由铜块结构传递到设置在芯层的下表面的线路增层结构，再传递到电路板上。但是，载板结构为固定尺寸，其上、下表面也为固定面积，随着线路布置越趋复杂，为了布置更多的线路不仅需要增加线路增层结构的层数，而且随着线路增加，为了连接更多位于同一侧的线路，需要扩大部分线路的接点的面积，如此一来将导致载板结构的体积变大，不仅不利于后续封装，使得电子产品受限于内部空间而造成组装上的困难，而且，为了扩大部分线路的接点的面积，也造成线路布置的困难度增加。
发明内容
有鉴于上述现有技术所存在的问题，本发明的主要目的是提供一种具有增加芯层走线面积的载板结构及其制作方法，通过在芯层内部提供内埋的线路布置以提供双面线路布置，不仅提升线路布置的弹性，还降低线路增层结构的体积，以达到提升空间利用率、线路布置弹性的目的。
为了达成上述目的所采取的主要技术手段，令前述具有增加芯层走线面积的载板结构，包括：
芯层结构，其包括芯层、讯号传递部及内埋线路层，所述芯层具有相对的第一侧及第二侧，所述讯号传递部设置在所述芯层的第一侧的内部且部分外露于所述芯层的第一侧，所述内埋线路层设置在所述芯层的第二侧的内部、在所述芯层内部与所述讯号传递部电性连接、且部分外露于所述芯层的第二侧；
第一线路增层结构，设置在所述芯层的第二侧上，并且与所述内埋线路层电性连接；
第二线路增层结构，设置在所述芯层的第一侧上，并且通过所述讯号传递部及所述内埋线路层与所述第一线路增层结构电性连接。
可选地，所述讯号传递部包括多个导电件以及多个绝缘填充件，所述导电件分别设置在所述芯层的第一侧的内部，所述绝缘填充件分别设置在对应的导电件中，所述导电件部分外露所述芯层的第一侧以及所述绝缘填充件部分外露所述芯层的第一侧，并且所述导电件与所述内埋线路层及所述第二线路增层结构电性连接。
可选地，所述讯号传递部包括多个导电件，所述导电件分别设置在所述芯层的第一侧的内部，所述导电件部分外露所述芯层的第一侧，并且所述导电件与所述内埋线路层及所述第二线路增层结构电性连接。
可选地，所述第一线路增层结构包括呈堆栈设置的多个层，所述层分别包括第一线路层、第一介电层以及多个第一盲孔，所述第一线路层与所述第一介电层依序间隔设置，所述第一盲孔分别贯通形成在对应的第一介电层，通过对应的第一介电层相隔开的第一线路层的部分线路通过对应的第一盲孔电性连接，所述第一线路增层结构的第一线路层与所述内埋线路层电性连接。
可选地，所述第二线路增层结构包括呈堆栈设置的多个层，所述层分别包括第二线路层、第二介电层以及多个第二盲孔；所述第二线路层与所述第一介电层依序间隔设置，所述第二盲孔分别贯通形成在对应的第二介电层，通过对应的第二介电层相隔开的第二线路层的部分线路通过对应的第二盲孔电性连接，所述第二线路增层结构的第二线路层与所述讯号传递部电性连接。
根据上述结构内容可知，通过在所述芯层的内部额外设置所述内埋线路层，并且在所述芯层的内部与所述第一线路增层结构电性连接，以提供双面线路连接，借此改善传统线路增层结构只能在同一侧以单面连接线路，导致线路增层结构的部分线路接点需要扩大面积造成线路布置上的困难，由于提供双面线路布置可有效降低第一线路增层结构的层数设计，借此不仅提升线路布置弹性，还降低线路增层结构的体积，更可以改善需要扩大部分线路接点的面积的问题，借此达到提升空间利用率、线路布置弹性的目的。
为了达成上述目的所采取的另一主要技术手段，令前述具有增加芯层走线面积的载板结构的制作方法，其包括以下步骤：
于芯层的第一侧的内部形成讯号传递部，使所述讯号传递部部分外露于所述芯层的第一侧；
于所述芯层的第二侧的内部形成内埋线路层，使所述内埋线路层在所述芯层的内部与所述讯号传递部电性连接且部分外露于所述芯层的第二侧；
于所述芯层的第二侧的外表面上形成第一线路增层结构，使所述第一线路增层结构与所述内埋线路层电性连接；
于所述芯层的第一侧的外表面上形成第二线路增层结构，使所述第二线路增层结构通过所述讯号传递部及所述内埋线路层与所述第一线路增层结构电性连接。
可选地，所述讯号传递部包括多个导电件以及多个绝缘填充件，且形成所述讯号传递部的步骤包括：
于所述芯层的第一侧的内部形成所述导电件；以及
于所述导电件中形成对应的绝缘填充件，使所述导电件部分外露于所述芯层的第一侧，所述绝缘填充件部分外露于所述芯层的第一侧，并且所述导电件与所述内埋线路层及所述第二线路增层结构电性连接。
可选地，所述讯号传递部包括多个导电件，且形成所述讯号传递部的步骤包括：
于所述芯层的第一侧的内部形成所述导电件，使所述导电件部分外露于所述芯层的第一侧，且与所述内埋线路层及所述第二线路增层结构电性连接。
可选地，所述第一线路增层结构包括堆栈设置的多个层，所述层分别包括第一线路层、第一介电层以及多个第一盲孔，且形成所述第一线路增层结构的步骤包括：
于所述芯层的第二侧的外表面上依序间隔设置所述第一线路层与所述第一介电层；
于设置下一个第一线路层之前，于当前对应的第一绝缘层中形成对应的第一盲孔，再设置下一个第一线路层，使得通过对应的第一介电层相隔开的第一线路层的部分线路通过对应的第一盲孔电性连接，使得所述第一线路层与所述内埋线路层电性连接。
可选地，所述第二线路增层结构包括呈堆栈设置的多个层，所述层分别包括第二线路层、第二介电层以及多个第二盲孔，形成所述第二线路增层结构的步骤包括：
于所述芯层的第二侧的外表面上依序间隔设置所述第二线路层与所述第二介电层；
于设置下一个第二线路层之前，于当前对应的第二绝缘层中形成对应的第二盲孔，再设置下一个第二线路层，使得通过对应的第二介电层相隔开的第二线路层的部分线路通过对应的第二盲孔电性连接，使得所述第二线路层与所述讯号传递部电性连接。
根据上述方法可知，通过在所述芯层的内部额外设置所述内埋线路层，并且在所述芯层的内部与设置在所述芯层的外部的第一线路增层结构电性连接，以提供双面线路连接，借此改善传统线路增层结构只能在同一侧以单面连接线路，导致线路增层结构的部分线路接点需要扩大面积造成线路布置上的困难，由于提供双面线路布置可有效降低第一线路增层结构的层数设计，借此不仅提升线路布置弹性，还降低线路增层结构的体积，更可以改善需要扩大部分线路接点的面积的问题，借此达到提升空间利用率、线路布置弹性的目的。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此说明与所附附图仅是用来说明本发明，而非对本发明的权利范围作任何的限制。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的载板结构的较佳实施例的局部剖面示意图；
图2是本发明的载板结构的制造方法的较佳实施例的流程示意图；
图3是如图1所示的本发明的载板结构的芯层结构的制作过程的第一结构示意图；
图4是如图3所示的本发明的载板结构的芯层结构的制作过程的结构示意图；
图5A是如图4所示的本发明的载板结构的芯层结构的讯号传递部的第一种结构示意图；
图5B是如图4所示的本发明的载板结构的芯层结构的讯号传递部的第二种结构示意图；
图6是如图5A所示的本发明的载板结构的芯层结构的制作过程的另一结构示意图；
图7是如图6所示的本发明的载板结构的第一线路增层结构的制作过程的结构示意图。
附图标记
10 芯层结构
11 芯层
111 第一侧
112 第二侧
113 外表面
114 外表面
115 机钻孔
116 雷射道
12 讯号传递部
121 导电件
122 绝缘填充件
13 内埋线路层
20 第一线路增层结构
21 第一线路层
22 第一介电层
23 第一盲孔
30 第二线路增层结构
31 第二线路层
32 第二介电层
33 第二盲孔
S40、S50、S60、S70 步骤
具体实施方式
关于本发明所示的附图均为载板结构的局部剖面图，附图中所呈现的相关结构的数量、尺寸大小仅供参考说明，并非在于限制本发明的载板结构的具体结构。此外，本发明中所描述到的方向关系是依据附图中所表示的方向进行说明并非是加以限制。
关于本发明具有增加芯层走线面积的载板结构的较佳实施例，请参考图1所示，其包括芯层结构10、第一线路增层结构20及第二线路增层结构30，其中所述芯层结构10包括芯层11、内埋线路层13及讯号传递部12，所述芯层11具有相对的第一侧111及第二侧112，所述芯层11的第一侧111具有外表面113，所述芯层11的第二侧112具有外表面114，所述第一线路增层结构20设置在所述芯层结构10的第二侧112的外表面114上，所述第二线路增层结构30设置在所述芯层结构10的第一侧111的外表面113上，并且所述第二线路增层结构30通过所述芯层结构10与所述第一线路增层结构20电性连接。
为了说明本发明的载板结构的具体结构内容以及对应的制造方法，请一并参考图2所示的具有增加芯层走线面积的载板结构的制造方法的流程图，通过说明载板结构的制造过程来说明相关结构的相对关系、设置方式以及连接关系。
关于所述芯层结构10的具体制作内容，请参考图1至3所示，首先如步骤S40中，于所述芯层11的第一侧的内部形成所述讯号传递部12，使所述内埋线路层13部分外露于所述芯层11的第一侧111；在步骤S50中，于所述芯层11的第一侧的内部形成讯号传递部，使所述讯号传递部在所述芯层内部与所述内埋线路层电性连接且部分外露于所述芯层的第二侧。
请先参考图1至3所示，首先提供所述芯层11，在本实施例中，所述芯层11可为有机高分子绝缘材料等，且其内包含玻璃纤维或玻璃微珠等。请再参考图1、2、4所示，为了设置所述讯号传递部12，先利用机械钻孔方法，在所述芯层11的第一侧111(为图3中所示的芯层11的下方)制作多个具有一定深度的机钻孔115，所述机钻孔115尚未贯通所述芯层11的第一侧111与第二侧112，而后在所述机钻孔115内设置所述讯号传递部12，使所述讯号传递部12设置在所述芯层11的第一侧111的内部。
在本实施例中，所述讯号传递部12包括两种结构，为了说明所述讯号传递部12的第一种结构，请先参考图5A所示，第一种结构的讯号传递部12包括多个导电件121以及多个绝缘填充件122，首先利用电镀方法在所述机钻孔115的内侧壁上形成导电件121(在此处若有需要时，可以通过干蚀刻或湿蚀刻等方法去除导电件121的多余部分)，然后在所述机钻孔115内由对应的导电件121所分别围绕出的空间内形成对应的绝缘填充件122，使得对应的导电件121中填满对应的绝缘填充件122，以通过对应的导电件121及对应的绝缘填充件122完整填满对应的机钻孔115，所述导电件121部分外露于所述芯层11的第一侧111的外表面113，所述绝缘填充件122部分外露于所述芯层11的第一侧111的外表面113，其中所述导电件121可为具有导电性的金属材料，具体可为铜材料，所述绝缘填充件122可为介电绝缘材料，例如塞孔油墨材料、有机高分子绝缘材料等。由于绝缘填充件122为介电绝缘材料具有重量轻的特点，故采用第一种结构的讯号传递部12可令本发明的载板结构具有轻量化的特点。
其次为了说明所述讯号传递部12的第二种结构，请参考图5B所示，所述讯号传递部12的第二种结构与所述讯号传递部12的第一种结构差别在于，所述讯号传递部12的第二种结构并未设置对应的绝缘填充件122，而是由对应的导电件121完整填满对应的机钻孔115，并且所述导电件121部分外露于所述芯层11的第一侧111的外表面113，其中所述导电件121可为具有导电性的金属材料，具体可为铜材料。由于所述机钻孔115内均由对应的导电件121完整填充，故采用第二种结构的讯号传递部12的载板结构的重量比采用第一种结构的讯号传递部12的载板结构的重量重，但是采用第二种结构的讯号传递部12通过采用金属材料完整填满对应的机钻孔11具有导电效果好、讯号传递路径大，所以可令本发明的载板结构提升效能。
需要说明的是，在本发明部分附图中所呈现的讯号传递部12均以图5B所示的第二种结构进行举例说明并非是用以限制，可依据实际设计需求选择采用对应的第一种结构或第二种结构的讯号传递部12。
请再参考图1、2、6所示，完成所述讯号传递部12的制作后，如步骤S50所示于所述芯层11的第二侧112的内部形成所述内埋线路层13，使所述内埋线路层13在所述芯层11的内部与所述讯号传递部12电性连接且部分外露于所述芯层11的第二侧112，其中先利用雷射钻孔方法在所述芯层11的第二侧112制作多个雷射道116，然后在所述雷射道116中设置所述内埋线路层13，且所述内埋线路层13在所述芯层11的内部与所述讯号传递部12电性连接，且所述内埋线路层13部分外露于所述芯层11的第二侧112。在本实施例中，所述内埋线路层13通过所述电镀方法电镀制作而成，所述内埋线路层13可为具有导电性的金属材料构成，并具体可为铜材料。所述雷射道116可包括多个雷射钻孔，或者包括多个雷射钻孔及多个雷射沟槽，并且在制作所述雷射道116时，可通过所述讯号传递部12做为阻挡保护结构，避免钻穿所述芯层11。
当完成所述芯层结构10的制作之后，请再参考图1、2所示，如步骤S60，于所述芯层11的第二侧112的外表面114上形成所述第一线路增层结构20，使所述第一线路增层结构20与所述内埋线路层13电性连接。所述第一线路增层结构20包括呈堆栈设置的多个层，所述层中分别包括第一线路层21、第一介电层22以及多个第一盲孔23。请参考图1、7所示，其中所述第一线路层21与所述第一介电层22于所述芯层11的第二侧112的外表面114上依序以堆栈的形式间隔设置，所述第一盲孔23分别贯通形成在对应的第一介电层22上，使得通过对应的第一介电层22相隔开的第一线路层21的部分线路通过对应的第一盲孔23电性连接，使得所述第一线路层21与所述内埋线路层13电性连接。在本实施例中，所述第一线路增层结构20的层数，依据实际需求并且对应所述内埋线路层13进行设计，所述第一盲孔23的位置依据实际设计进行制作。在本实施例的多个附图中，所述第一线路增层结构20所示意的结构仅是用于说明但并非是用以限制。
首先在所述芯层结构10的芯层11的第二侧112的外表面114上通过所述电镀方法或镀膜方法制作第一个第一线路层21(在此处若有需要时，可以通过干蚀刻或湿蚀刻等方法去除第一个第一线路层21的多余部分)，使第一个第一线路层21中的部分线路接点对应与所述内埋线路层13外露的部分电性连接。其中第一个第一线路层21可为具有导电性的金属材料构成，并具体可为铜材料。由于第一个第一线路层21中的部分线路接点除了连接原本同一侧的第一个第一线路层21中的线路之外，还连接设置在所述芯层11中的内埋线路层13连接，使得在所述芯层11的第二侧112的内部与外部提供双面接线，借此让相同尺寸的第一线路层21中的部分线路接点可以连接更多数量的线路，而不需要扩大面积来连接更多数量的线路，借此可以提升线路布置的弹性，由于连接更多线路代表可以传递更多讯号，因此还能提升使用效能。
当完成第一个第一线路层21之后，再来需要设置第一个第一介电层22，设置第一个第一介电层22除了对第一个第一线路层21进行保护之外，也为了提供设置第二个第一线路层21的支撑，以及隔绝第一个第一线路层21的部分线路与第二个第一线路层21的部份线路因不正确连接而导致短路的问题。在本实施例中，通过薄膜制作方法(例如溅镀(sputterdeposition/coating)、蒸镀(Deposition)或涂布(Coating))将第一个第一介电层22制作于第一个第一线路层21及所述芯层11的第二侧112的外表面114上，其中第一介电层22可为介电材质氧化膜(如二氧化硅等)、环氧树脂等。
当完成第一个第一介电层22的制作之后，接着制作第二个第一线路层21，在制作第二个第一线路层21之前，为了令第二个第一线路层21的部分线路得以与第一个第一线路层21的部分线路电性连接以传递讯号，首先通过所述雷射钻孔方法于第一个第一介电层22制作对应数量及位置的第一盲孔23，而后根据上述第一个第一线路层的制作方法一样，在第一个第一介电层22的表面上以及对应的第一盲孔23内制作第二个第一线路层21。
根据上面所描述的第一个第一线路层21、第二个第一线路层21以及第一个第一介电层22的制作过程的内容，后续再依序堆栈设置的第一线路层21、第一介电层22的制作方法均相同，并且当制作到最外层的第一线路层21之后，于最外层的第一线路层21再设置一层最外层的第一介电层22，以用于保护以及作为后续组件、结构的支撑，并且为了与第一线路层21电性连接可在最外层的第一介电层22形成对应的第一盲孔23。或者也可以不需要额外再设置第一介电层22，使得最外层的第一线路层21用以与对应的电子零组件直接电性连接，其中于本发明附图上的表现采用后者的方式表现，但并非以此为限。
当完成所述第一线路增层结构20的制作之后，请再参考图1、2所示，在步骤S70所示，于所述芯层11的第一侧111的外表面113上形成所述第二线路增层结构30，使所述第二线路增层结构30通过所述讯号传递部12及所述内埋线路层13与所述第一线路增层结构20电性连接。在本实施例中，所述第二线路增层结构30包括呈堆栈设置的多个层。所述层分别包括第二线路层31、第二介电层32以及多个第二盲孔33，所述第二线路层31与所述第二介电层32依序以堆栈的形式间隔设置，所述第二盲孔33分别贯通形成在对应的第二介电层32上，使得通过对应的第二介电层32相隔开的第二线路层31的部分线路通过对应的第二盲孔33电性连接。在本实施例中，所述第二线路增层结构30的层数，依据实际需求并且可以对应所述第一线路增层结构20进行设计，所述第二盲孔33的位置依据实际设计进行制作。在本实施例的多个附图中，所述第二线路增层结构30所示意的结构仅是用于说明但并非是用以限制。
关于第二线路增层结构30的制作方法与第一线路增层结构20的制作方法均相同，仅差别在于设置的位置不同。对于第一个第二线路层31来说，通过所述电镀方法或所述镀膜方法将第一个第二线路层31制作在所述芯层结构10的芯层11的第一侧111的外表面113上(在此处若有需要时，可以通过干蚀刻或湿蚀刻等方法去除第一个第二线路层31的多余部分)，使第一个第二线路层31中的部分线路接点与所述讯号传递部12电性连接，使得第一个第二线路层31通过所述讯号传递部12、所述内埋线路层13与第一线路增层结构20的第一个第一线路层21电性连接。其中第一个第二线路层31可为具有导电性的金属材料构成，并具体可为铜材料。
当完成第一个第二线路层31之后，接着设置第一个第二介电层32，设置第一个第二介电层32除了对第一个第二线路层31进行保护之外，也为了提供设置第二个第二线路层31的支撑，以及隔绝第一个第二线路层31的部分线路与第二个第二线路层31的部份线路因不正确连接而导致短路的问题。在本实施例中，通过所述薄膜制作方法(例如溅镀(sputterdeposition/coating)、蒸镀(Deposition)或涂布(Coating))将第一个第二介电层32制作于第一个第二线路层31及所述芯层11的第一侧111的外表面113上，其中第二介电层32可为介电材质氧化膜(如二氧化硅等)、环氧树脂。
当完成第一个第二介电层32的制作后，接着制作第二个第二线路层31，在制作第二个第二线路层31之前，为了令第二个第二线路层31的部分线路得以与第一个第二线路层31的部分线路电性连接以传递讯号，首先通过所述雷射钻孔方法于第一个第二介电层32制作对应数量及位置的第二盲孔33，而后根据上述第一个第二线路层31的制作方法一样，在第一个第二介电层32的表面上以及对应的第二盲孔33内制作第二个第二线路层31。
根据上面所描述的第一个第二线路层31、第二个第二线路层31以及第一个第二介电层32的制作过程的内容，后续再依序堆栈设置的第二线路层31、第二介电层32的制作方法均相同，并且当制作到最外层的第二线路层31之后，于最外层的第二线路层31在设置一层最外层的第二介电层32，以用于保护以及作为后续组件、结构的支撑，并且为了与第二线路层31电性连接可在最外层的第二介电层32形成对应的第二盲孔33。或者也可以不需要额外再设置第二介电层32，使得最外层的第二线路层31用以与对应的电路板直接电性连接，其中于本发明附图上的表现采用后者的方式表现，但并非以此为限。
因此，根据上述的内容通过在所述芯层结构10的芯层11内设置内埋线路层13，并且在所述芯层11的内部与所述第一线路增层结构20的部分线路接点连接，以提供双面接线，借此令第一线路增层结构20得以连接更多的线路而不需要额外设计更多层结构，借此不仅提升线路布置弹性，还降低线路增层结构的体积，更可以改善需要扩大部分线路接点的面积的问题，借此达到提升空间利用率、线路布置弹性的目的。
以上所述仅为本发明的实施例，其并非用以局限本发明的专利范围。

Claims (10)

1.一种具有增加芯层走线面积的载板结构，其特征在于，所述具有增加芯层走线面积的载板结构包括：
芯层结构，其包括芯层、讯号传递部及内埋线路层，所述芯层具有相对的第一侧及第二侧，所述讯号传递部设置在所述芯层的第一侧的内部且部分外露于所述芯层的第一侧，所述内埋线路层设置在所述芯层的第二侧的内部、在所述芯层内部与所述讯号传递部电性连接、且部分外露于所述芯层的第二侧；
第一线路增层结构，设置在所述芯层的第二侧上，并且与所述内埋线路层电性连接；以及
第二线路增层结构，设置在所述芯层的第一侧上，并且通过所述讯号传递部及所述内埋线路层与所述第一线路增层结构电性连接；
其中所述芯层结构包括分别形成于所述芯层的多个第一孔内的所述内埋线路层；所述讯号传递部包括分别形成于部分所述芯层的多个第二孔内的导电件且所述多个导电件彼此不相连；所述多个导电件中的每一个电性耦接于所述内埋线路层与所述第二线路增层结构之间以及所述多个导电件中的每一个通过至少两个内埋线路层电性耦接至所述第一线路增层结构；所述多个导电件中的每一个电性耦接至所述至少两个内埋线路层以在所述芯层的内部形成讯号传输路径，用于所述第一线路增层结构与所述第二线路增层结构之间的讯号传输。
2.根据权利要求1所述的具有增加芯层走线面积的载板结构，其特征在于，所述讯号传递部包括多个绝缘填充件，所述绝缘填充件分别设置在对应的导电件中，所述导电件部分外露所述芯层的第一侧以及所述绝缘填充件部分外露所述芯层的第一侧。
3.根据权利要求1所述的具有增加芯层走线面积的载板结构，其特征在于，所述导电件部分外露所述芯层的第一侧。
4.根据权利要求1所述的具有增加芯层走线面积的载板结构，其特征在于，所述第一线路增层结构包括呈堆栈设置的多个层，所述层分别包括第一线路层、第一介电层以及多个第一盲孔，所述第一线路层与所述第一介电层依序间隔设置，所述第一盲孔分别贯通形成在对应的第一介电层，通过对应的第一介电层相隔开的第一线路层的部分线路通过对应的第一盲孔电性连接，所述第一线路增层结构的第一线路层与所述内埋线路层电性连接。
5.根据权利要求4所述的具有增加芯层走线面积的载板结构，其特征在于，所述第二线路增层结构包括呈堆栈设置的多个层，所述层分别包括第二线路层、第二介电层以及多个第二盲孔；所述第二线路层与所述第一介电层依序间隔设置，所述第二盲孔分别贯通形成在对应的第二介电层，通过对应的第二介电层相隔开的第二线路层的部分线路通过对应的第二盲孔电性连接，所述第二线路增层结构的第二线路层与所述讯号传递部电性连接。
6.一种用以制作权利要求1至权利要求5中任一项所述的具有增加芯层走线面积的载板结构的制作方法，其包括以下步骤：
于芯层的第一侧的内部形成讯号传递部，使所述讯号传递部部分外露于所述芯层的第一侧；
于所述芯层的第二侧的内部形成内埋线路层，使所述内埋线路层在所述芯层的内部与所述讯号传递部电性连接且部分外露于所述芯层的第二侧；
于所述芯层的第二侧的外表面上形成第一线路增层结构，使所述第一线路增层结构与所述内埋线路层电性连接；以及
于所述芯层的第一侧的外表面上形成第二线路增层结构，使所述第二线路增层结构通过所述讯号传递部及所述内埋线路层与所述第一线路增层结构电性连接。
7.根据权利要求6所述的具有增加芯层走线面积的载板结构的制作方法，其特征在于，所述讯号传递部包括多个导电件以及多个绝缘填充件，且形成所述讯号传递部的步骤包括：
于所述芯层的第一侧的内部形成所述导电件；以及
于所述导电件中形成对应的绝缘填充件，使所述导电件部分外露于所述芯层的第一侧，所述绝缘填充件部分外露于所述芯层的第一侧，并且所述导电件与所述内埋线路层及所述第二线路增层结构电性连接。
8.根据权利要求6所述的具有增加芯层走线面积的载板结构的制作方法，其特征在于，所述讯号传递部包括多个导电件，且形成所述讯号传递部的步骤包括：
于所述芯层的第一侧的内部形成所述导电件，使所述导电件部分外露于所述芯层的第一侧，且与所述内埋线路层及所述第二线路增层结构电性连接。
9.根据权利要求6所述的具有增加芯层走线面积的载板结构的制作方法，其特征在于，所述第一线路增层结构包括堆栈设置的多个层，所述层分别包括第一线路层、第一介电层以及多个第一盲孔，且形成所述第一线路增层结构的步骤包括：
于所述芯层的第二侧的外表面上依序间隔设置所述第一线路层与所述第一介电层；
于设置下一个第一线路层之前，于当前对应的第一绝缘层中形成对应的第一盲孔，再设置下一个第一线路层，使得通过对应的第一介电层相隔开的第一线路层的部分线路通过对应的第一盲孔电性连接，使得所述第一线路层与所述内埋线路层电性连接。
10.根据权利要求6所述的具有增加芯层走线面积的载板结构的制作方法，所述第二线路增层结构包括呈堆栈设置的多个层，所述层分别包括第二线路层、第二介电层以及多个第二盲孔，形成所述第二线路增层结构的步骤包括：
于所述芯层的第二侧的外表面上依序间隔设置所述第二线路层与所述第二介电层；
于设置下一个第二线路层之前，于当前对应的第二绝缘层中形成对应的第二盲孔，再设置下一个第二线路层，使得通过对应的第二介电层相隔开的第二线路层的部分线路通过对应的第二盲孔电性连接，使得所述第二线路层与所述讯号传递部电性连接。
CN202010575410.4A 2020-05-28 2020-06-22 具有增加芯层走线面积的载板结构及其制作方法 Active CN113745187B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109117858 2020-05-28
TW109117858A TWI720898B (zh) 2020-05-28 2020-05-28 具有增加芯層走線面積的載板結構及其製作方法

Publications (2)

Publication Number Publication Date
CN113745187A CN113745187A (zh) 2021-12-03
CN113745187B true CN113745187B (zh) 2024-03-22

Family

ID=76035894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010575410.4A Active CN113745187B (zh) 2020-05-28 2020-06-22 具有增加芯层走线面积的载板结构及其制作方法

Country Status (3)

Country Link
US (1) US11497115B2 (zh)
CN (1) CN113745187B (zh)
TW (1) TWI720898B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956193A (zh) * 2005-10-27 2007-05-02 全懋精密科技股份有限公司 埋入式芯片封装结构
CN101256965A (zh) * 2007-03-01 2008-09-03 全懋精密科技股份有限公司 嵌埋半导体芯片的结构及其制法
CN201319695Y (zh) * 2008-11-10 2009-09-30 苏州群策科技有限公司 电路板的电性连接结构
CN102695371A (zh) * 2011-03-23 2012-09-26 欣兴电子股份有限公司 线路板的内埋式线路结构的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI290014B (en) * 2004-09-30 2007-11-11 Via Tech Inc Signal transmission structure and circuit substrate thereof
JP2006216714A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
TWI280084B (en) * 2005-02-04 2007-04-21 Phoenix Prec Technology Corp Thin circuit board
TWI297585B (en) * 2006-02-08 2008-06-01 Phoenix Prec Technology Corp Circuit board structure and method for fabricating the same
US8344259B2 (en) * 2007-10-30 2013-01-01 Kyocera Corporation Connection terminal, package using the same, and electronic apparatus
JP5344394B2 (ja) * 2008-07-10 2013-11-20 山栄化学株式会社 硬化性樹脂組成物、並びにハロゲンフリー樹脂基板及びハロゲンフリービルドアッププリント配線板
US8617990B2 (en) * 2010-12-20 2013-12-31 Intel Corporation Reduced PTH pad for enabling core routing and substrate layer count reduction
TWI418265B (zh) 2011-05-13 2013-12-01 Unimicron Technology Corp 封裝結構及其製法
US9491871B2 (en) * 2013-05-07 2016-11-08 Unimicron Technology Corp. Carrier substrate
TWI545997B (zh) 2014-07-31 2016-08-11 恆勁科技股份有限公司 中介基板及其製法
KR20160068454A (ko) * 2014-12-05 2016-06-15 삼성전기주식회사 회로기판, 패키지 기판 및 전자기기
TWI590735B (zh) * 2014-12-15 2017-07-01 財團法人工業技術研究院 訊號傳輸板及其製作方法
TWI578873B (zh) * 2016-06-13 2017-04-11 健鼎科技股份有限公司 高密度增層多層板之製造方法
JP6818534B2 (ja) * 2016-12-13 2021-01-20 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
US10867947B2 (en) * 2018-11-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same
US11018120B2 (en) * 2019-06-06 2021-05-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package with stress buffering layer and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956193A (zh) * 2005-10-27 2007-05-02 全懋精密科技股份有限公司 埋入式芯片封装结构
CN101256965A (zh) * 2007-03-01 2008-09-03 全懋精密科技股份有限公司 嵌埋半导体芯片的结构及其制法
CN201319695Y (zh) * 2008-11-10 2009-09-30 苏州群策科技有限公司 电路板的电性连接结构
CN102695371A (zh) * 2011-03-23 2012-09-26 欣兴电子股份有限公司 线路板的内埋式线路结构的制造方法

Also Published As

Publication number Publication date
TWI720898B (zh) 2021-03-01
US20210378092A1 (en) 2021-12-02
US11497115B2 (en) 2022-11-08
TW202145852A (zh) 2021-12-01
CN113745187A (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
CN111316434B (zh) 具有差分同轴通孔的电子衬底
CN102111968B (zh) 多层布线基板的制造方法及多层布线基板
US20090236143A1 (en) Multilayer wiring board, multilayer wiring board unit and electronic device
US7087988B2 (en) Semiconductor packaging apparatus
US20010006117A1 (en) Mechanical -laser structure on printed circuit board and carrier
TWI732568B (zh) 內埋元件的基板結構及其製造方法
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
JP2008060573A (ja) 電子素子内蔵型印刷回路基板の製造方法
JP7178764B2 (ja) 回路基板、デバイスおよびバイアホール構造の形成方法
CN104284514A (zh) 印刷电路板及其制造方法
WO2009101904A1 (ja) 半導体装置及びその製造方法
CN109922600B (zh) 线路板结构及其制作方法
CN113745187B (zh) 具有增加芯层走线面积的载板结构及其制作方法
CN101241901A (zh) 内埋式芯片封装结构及其制作方法
US12016119B2 (en) Method for manufacturing multilayer printed circuit board
CN109803494B (zh) 电路板及其制造方法
CN105472884A (zh) 电路板及其制造方法
TW202304051A (zh) 具有波導的電路板及其製造方法
US6946727B2 (en) Vertical routing structure
CN109673099B (zh) 多层线路结构及其制作方法
CN218039166U (zh) 封装结构
CN104254191A (zh) 无芯层封装基板及其制作方法
CN111698842B (zh) 多层电路板及其制造方法
US20240021525A1 (en) Packaging structure for realizing chip interconnection and manufacturing method thereof
CN102300401A (zh) 实现多信号传输的通孔结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant