CN109673099B - 多层线路结构及其制作方法 - Google Patents
多层线路结构及其制作方法 Download PDFInfo
- Publication number
- CN109673099B CN109673099B CN201710950291.4A CN201710950291A CN109673099B CN 109673099 B CN109673099 B CN 109673099B CN 201710950291 A CN201710950291 A CN 201710950291A CN 109673099 B CN109673099 B CN 109673099B
- Authority
- CN
- China
- Prior art keywords
- conductive
- layer
- circuit structure
- dielectric layer
- blind holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种多层线路结构,包括核心层、第一线路结构、第二线路结构以及增层线路结构。第一线路结构与第二线路结构分别设置于核心层的相对两表面。增层线路结构包括设置于第一线路结构上的第一介电层、多个第一导电盲孔、设置于第一介电层上的第二介电层、多个第二导电盲孔以及设置于第二介电层上的图案化线路层。这些第一导电盲孔贯穿第一介电层,且电性接触第一线路结构。这些第二导电盲孔贯穿第二介电层,且分别电性接触这些第一导电盲孔。图案化线路层电性接触这些第二导电盲孔。另提出一种多层线路结构的制作方法。
Description
技术领域
本发明涉及一种线路结构及其制作方法,尤其涉及一种多层线路结构及其制作方法。
背景技术
随着印刷电路板(PCB)制作技术的发展,为使印刷电路板能够在有限的面积内承载更多的电子元件,印刷电路板上的线路的线宽与线路之间的间距日趋缩小。
目前,印刷电路板上的线路的制作步骤大多如下:于介电层上形成种子层;接着,于种子层上形成光阻层,并依据线路的布局移除部分光阻层(即通过曝光显影的方式图案化光阻层),以暴露出特定区域的种子层;接着,于暴露在光阻层外的种子层上电镀形成导电层;最后移除光阻层,便能制作得到线路。然而,倘若介电层的平整度不佳,则会造成后续制作得到的线路的线宽与线路之间的间距变异过大,甚至产生短路。
发明内容
本发明提供一种多层线路结构,具有良好的可靠度。
本发明提供一种多层线路结构的制作方法,有助于提高制程良率。
本发明的多层线路结构包括核心层、第一线路结构、第二线路结构以及增层线路结构。核心层具有相对的第一表面与第二表面。第一线路结构设置于第一表面上。第二线路结构设置于第二表面上,且电性连接第一线路结构。增层线路结构包括第一介电层、多个第一导电盲孔、第二介电层、多个第二导电盲孔以及图案化线路层。第一介电层设置于第一线路结构上。这些第一导电盲孔贯穿第一介电层,且电性接触第一线路结构。第二介电层设置于第一介电层上。这些第二导电盲孔贯穿第二介电层,且分别电性接触这些第一导电盲孔。图案化线路层设置于第二介电层上,且电性接触这些第二导电盲孔。
在本发明的一实施例中,上述的每一个第一导电盲孔与对应的第二导电盲孔相对准。
在本发明的一实施例中,上述的每一个第二导电盲孔的最大外径小于对应的第一导电盲孔的最大外径。
在本发明的一实施例中,上述的每一个第二导电盲孔的底面接触对应的第一导电盲孔的顶面,且每一个第二导电盲孔的底面的面积小于对应的第一导电盲孔的顶面的面积。
在本发明的一实施例中,上述的多层线路结构还包括多个导电贯孔。这些导电贯孔贯穿核心层,以电性连接第一线路结构与第二线路结构。
本发明的多层线路结构的制作方法包括以下步骤:分别形成第一线路结构与第二线路结构于核心层的相对两表面,且第一线路结构与第二线路结构彼此电性连接;形成第一介电层于第一线路结构上;形成多个第一导电盲孔于第一介电层中,并使这些第一导电盲孔电性接触第一线路结构;形成第二介电层于第一介电层上;形成多个第二导电盲孔于第二介电层中,并使这些第二导电盲孔分别电性接触这些第一导电盲孔;以及形成图案化线路层于第二介电层上,并使成图案化线路层电性接触这些第二导电盲孔。
在本发明的一实施例中,上述的多层线路结构的制作方法还包括:图案化第一介电层,以形成多个第一盲孔,且这些第一盲孔暴露出第一线路结构;形成第一导电层于第一介电层上,并使第一导电层进一步填满这些第一盲孔以接触第一线路结构;以及,通过刷磨的方式移除位于第一介电层上的第一导电层,并移除部分第一介电层,其中位于这些第一盲孔内的第一导电层形成这些第一导电盲孔。
在本发明的一实施例中,上述的多层线路结构的制作方法还包括:图案化第二介电层,以形成多个第二盲孔,其中这些第二盲孔分别对准于这些第一导电盲孔,且分别暴露出这些第一导电盲孔;形成光阻层于第二介电层上;图案化光阻层,以形成多个第三盲孔与多个第四盲孔,其中这些第四盲孔分别对准于这些第二盲孔,且分别暴露出这些第二盲孔;形成第二导电层于这些第三盲孔与这些第四盲孔内,并使位于这些第四盲孔内的第二导电层进一步填满这些第二盲孔以接触这些第一导电盲孔;移除光阻层,其中位于这些第二盲孔内的第二导电层形成这些第二导电盲孔,且位于第二介电层上的第二导电层形成图案化线路层。
在本发明的一实施例中,上述的多层线路结构的制作方法还包括:在分别形成第一线路结构与第二线路结构于核心层的相对两表面之前,形成贯穿核心层的多个导电贯孔,以电性连接第一线路结构与第二线路结构。
基于上述,本发明的多层线路结构的制作方法是在平整的第一介电层上形成第二介电层,故第二介电层也能具有良好的平整度。也因此,得使后续形成于第二介电层上的线路不会产生歪斜、扭曲或其他变形的情况,不仅能符合窄线宽与细间距的需求,也能避免产生短路。换言之,本发明的多层线路结构的制作方法有助于提高制程良率,且制作所得的多层线路结构可具有良好的可靠度。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1至图9是本发明一实施例的多层线路结构的制作流程的剖面示意图。
符号说明
100:多层线路结构;
101:增层线路结构;
110:双面线路结构;
111:核心层;
111a:第一表面;
111b:第二表面;
112:第一线路结构;
113:第二线路结构;
114:导电贯孔;
120:第一介电层;
121:第一盲孔;
130、150:种子层;
131:第一导电层;
132:第一导电盲孔;
132a:顶面;
140:第二介电层;
141:第二盲孔;
151:第二导电层;
152:第二导电盲孔;
152a:底面;
153:图案化线路层;
160:光阻层;
161:第三盲孔;
162:第四盲孔;
D1、D2:最大外径。
具体实施方式
图1至图9是本发明一实施例的多层线路结构的制作流程的剖面示意图。请先参考图1,提供双面线路结构110,其中双面线路结构110包括核心层111、第一线路结构112以及第二线路结构113,且第一线路结构112的线路层的层数与第二线路结构113的线路层的层数分别至少为两层。核心层111具有相对的第一表面111a与第二表面111b,其中第一线路结构112设置于第一表面111a上,且第二线路结构113设置于第二表面111b上。进一步而言,双面线路结构110还包括多个导电贯孔114,这些导电贯孔114贯穿核心层111(或称贯通第一表面111a与第二表面111b),以电性连接第一线路结构112与第二线路结构113。
就双面线路结构110的制作步骤而言,首先,提供核心层111,并形成贯穿核心层111的多个导电贯孔114。接着,形成第一线路结构112于第一表面111a上,且第一线路结构112中与第一表面111a相连接的线路层电性接触这些导电贯孔114的其中一端。另一方面,形成第二线路结构113于第二表面111b上,且第二线路结构113中与第二表面111b相连接的线路层电性接触这些导电贯孔114的另一端。也就是说,这些导电贯孔114配置用以电性连接第一线路结构112与第二线路结构113。
接着,请参考图2,形成第一介电层120于第一线路结构112上,且第一介电层120与核心层111分别位于第一线路结构112的相对两侧。接着,请参考图3,通过激光开口(Laserdrill)或电浆蚀刻(Plasma etching)等方式图案化第一介电层120,以形成多个第一盲孔121,且这些第一盲孔121暴露出第一线路结构112。接着,请参考图4,通过溅镀或沉积等方式形成种子层130于第一介电层120上与这些第一盲孔121内,且位于这些第一盲孔121内的种子层130接触第一线路结构112。种子层130为薄层,故位于这些第一盲孔121内的种子层130并未将这些第一盲孔121填满。接着,通过电镀的方式形成第一导电层131于第一介电层120上,并使第一导电层131进一步填满这些第一盲孔121以接触第一线路结构112。进一步而言,第一导电层131电镀形成于种子层130上,且位于这些第一盲孔121内的第一导电层131通过种子层130接触第一线路结构112。
接着,请参考图5,通过刷磨或其他整平方式移除位于第一介电层120上的第一导电层131与种子层130,并移除部分第一介电层120,使得第一介电层120中暴露于外的表面具有良好的平整度。因此,图5中的第一介电层120的厚度薄于图4中的第一介电层120的厚度。另一方面,位于这些第一盲孔121内且未被移除的第一导电层131与种子层130形成多个第一导电盲孔132。至此,已完成形成多个第一导电盲孔132于第一介电层120中,并使这些第一导电盲孔132电性接触第一线路结构112的制作步骤。
接着,请参考图6,形成第二介电层140于第一介电层120上,因第一介电层120中暴露于外的表面具有良好的平整度,形成于第一介电层120上的第二介电层140也能具有良好的平整度,如此可避免后续形成于第二介电层140上的线路产生歪斜、扭曲或其他变形的情况,不仅能符合窄线宽与细间距的需求,也能避免产生短路。接着,通过激光开口或电浆蚀刻等方式图案化第二介电层140,以形成多个第二盲孔141,这些第二盲孔141分别对准于这些第一导电盲孔132,且分别暴露出这些第一导电盲孔132。其中,每一个第二盲孔141的最大外径小于对应的第一导电盲孔132的最大外径。
接着,请参考图7,通过溅镀或沉积等方式形成种子层150于第二介电层140上以及这些第二盲孔141内,其中种子层150为薄层,故位于这些第二盲孔141内的种子层150并未将这些第二盲孔141填满。接着,形成光阻层160于第二介电层140上,并通过曝光显影的方式图案化光阻层160,以形成多个第三盲孔161与多个第四盲孔162。这些第三盲孔161暴露出位于第二介电层140上的种子层150。这些第四盲孔162分别对准于这些第二盲孔141,且分别暴露出位于这些第二盲孔141内的种子层150。举例来说,这些第四盲孔162的孔径可为等径,且每一个第四盲孔162的孔径可大于或等于对应的第二盲孔141的最大外径。
接着,请参考图8,通过电镀的方式形成第二导电层151于这些第三盲孔161内及每一组相对准的第四盲孔162与第二盲孔141内,其中这些第三盲孔161被第二导电层151所填满,且每一组相对准的第四盲孔162与第二盲孔141被第二导电层151所填满。位于这些第三盲孔161内的第二导电层151通过种子层150接触第二介电层140,且位于每一组相对准的第四盲孔162与第二盲孔141内的第二导电层151通过种子层150接触这些第一导电盲孔132。
最后,请参考图9,移除光阻层160与被光阻层160所覆盖的种子层150,其中位于这些第二盲孔141内的第二导电层151与种子层150形成多个第二导电盲孔152,且位于第二介电层140上的第二导电层151与种子层150形成图案化线路层153。至此,已完成形成多个第二导电盲孔152于第二介电层140中,并使这些第二导电盲孔152分别电性接触这些第一导电盲孔132的制作步骤,以及形成图案化线路层153于第二介电层140上,并使图案化线路层153电性接触这些第二导电盲孔152的制作步骤。
因本实施例的多层线路结构100于制作过程中,特别是在形成增层线路结构101时对第一介电层120进行整平的动作,故能使后续形成于第一介电层120上的第二介电层140具有良好的平整度,也因此,得使后续形成于第二介电层140上的图案化线路层153不会产生歪斜、扭曲或其他变形的情况,不仅能符合窄线宽与细间距的需求,也能避免产生短路。换言之,本发明的多层线路结构100的制作方法有助于提高制程良率,且制作所得的多层线路结构100可具有良好的可靠度。
请参考图9,在本实施例中,增层线路结构101包括第一介电层120、多个第一导电盲孔132、第二介电层140、多个第二导电盲孔152以及图案化线路层153,其中第一介电层120设置于第一线路结构112上。这些第一导电盲孔132贯穿第一介电层120,且电性接触第一线路结构112。第二介电层140设置于第一介电层120上,其中这些第二导电盲孔152贯穿第二介电层140,且分别电性接触这些第一导电盲孔132。图案化线路层153设置于第二介电层140上,且电性接触这些第二导电盲孔152。
进一步而言,每一个第一导电盲孔132与对应的第二导电盲孔152相对准,且每一个第二导电盲孔152的最大外径D1小于对应的第一导电盲孔132的最大外径D2。另一方面,每一个第二导电盲孔152的底面152a接触对应的第一导电盲孔132的顶面132a,且每一个第二导电盲孔152的底面152a的面积小于对应的第一导电盲孔132的顶面132a的面积。也就是说,位于第一介电层120与第二介电层140的相对两侧的线路可通过每一组相对准的第一导电盲孔132与第二导电盲孔152电性连接。
综上所述,本发明的多层线路结构的制作方法通过刷磨的方式移除部分第一介电层,以使第一介电层暴露于外的表面具有良好的平整度。接着,在第一介电层暴露于外的表面上形成第二介电层,故第二介电层也能具有良好的平整度。也因此,得使后续形成于第二介电层上的线路不会产生歪斜、扭曲或其他变形的情况,不仅能符合窄线宽与细间距的需求,也能避免产生短路。换言之,本发明的多层线路结构的制作方法有助于提高制程良率,且制作所得的多层线路结构可具有良好的可靠度。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视所附的权利要求所界定者为准。
Claims (12)
1.一种多层线路结构,包括:
核心层,具有相对的第一表面与第二表面;
第一线路结构,设置于所述第一表面上;
第二线路结构,设置于所述第二表面上,且电性连接所述第一线路结构;以及
增层线路结构,包括:
第一介电层,设置于所述第一线路结构上;
多个第一导电盲孔,贯穿所述第一介电层,且电性接触所述第一线路结构;
第二介电层,设置于所述第一介电层上,其中
每一个所述第一导电盲孔还包括第一导电层以及种子层,其中所述种子层的顶面、所述第一导电层的顶面以及所述第一介电层的顶面共平面,且所述第二介电层的底面只与所述种子层的顶面、所述第一导电层的顶面以及所述第一介电层的顶面直接接触;
多个第二导电盲孔,贯穿所述第二介电层,且分别电性接触所述多个第一导电盲孔;以及
图案化线路层,设置于所述第二介电层上,且电性接触所述多个第二导电盲孔。
2.根据权利要求1所述的多层线路结构,其中所述多个第一导电盲孔的每一个与对应的所述第二导电盲孔相对准。
3.根据权利要求1所述的多层线路结构,其中所述多个第二导电盲孔的每一个的最大外径小于对应的所述第一导电盲孔的最大外径。
4.根据权利要求1所述的多层线路结构,其中所述多个第二导电盲孔的每一个的底面接触对应的所述第一导电盲孔的顶面,且所述多个第二导电盲孔的每一个的底面的面积小于对应的所述第一导电盲孔的顶面的面积。
5.根据权利要求1所述的多层线路结构,还包括:
多个导电贯孔,贯穿所述核心层,以电性连接所述第一线路结构与所述第二线路结构。
6.一种多层线路结构的制作方法,包括:
分别形成第一线路结构与第二线路结构于核心层的相对两表面,且所述第一线路结构与所述第二线路结构彼此电性连接;
形成第一介电层于所述第一线路结构上;
形成多个第一导电盲孔于所述第一介电层中,并使所述多个第一导电盲孔电性接触所述第一线路结构;
形成第二介电层于所述第一介电层上,其中
每一个所述第一导电盲孔还包括第一导电层以及种子层,其中所述种子层的顶面、所述第一导电层的顶面以及所述第一介电层的顶面共平面,且所述第二介电层的底面只与所述种子层的顶面、所述第一导电层的顶面以及所述第一介电层的顶面直接接触;
形成多个第二导电盲孔于所述第二介电层中,并使所述多个第二导电盲孔分别电性接触所述多个第一导电盲孔;以及
形成图案化线路层于所述第二介电层上,并使所述图案化线路层电性接触所述多个第二导电盲孔。
7.根据权利要求6所述的多层线路结构的制作方法,还包括:
图案化所述第一介电层,以形成多个第一盲孔,且所述多个第一盲孔暴露出所述第一线路结构;
形成所述种子层于所述第一介电层上,并使所述种子层接触所述第一线路结构;
形成所述第一导电层于所述种子层上,并使所述第一导电层进一步填满所述多个第一盲孔以接触所述第一线路结构;以及
通过刷磨的方式移除位于所述第一介电层上的所述种子层与所述第一导电层,并移除部分所述第一介电层,其中位于所述多个第一盲孔内的所述种子层与所述第一导电层形成所述多个第一导电盲孔。
8.根据权利要求7所述的多层线路结构的制作方法,还包括:
图案化所述第二介电层,以形成多个第二盲孔,其中所述多个第二盲孔分别对准于所述多个第一导电盲孔,且分别暴露出所述多个第一导电盲孔;
形成光阻层于所述第二介电层上;
图案化所述光阻层,以形成多个第三盲孔与多个第四盲孔,其中所述多个第四盲孔分别对准于所述多个第二盲孔,且分别暴露出所述多个第二盲孔;
形成第二导电层于所述多个第三盲孔与所述多个第四盲孔内,并使位于所述多个第四盲孔内的所述第二导电层进一步填满所述多个第二盲孔以接触所述多个第一导电盲孔;以及
移除所述光阻层,其中位于所述多个第二盲孔内的所述第二导电层形成所述多个第二导电盲孔,且位于所述第二介电层上的所述第二导电层形成所述图案化线路层。
9.根据权利要求6所述的多层线路结构的制作方法,其中所述多个第一导电盲孔的每一个与对应的所述第二导电盲孔相对准。
10.根据权利要求6所述的多层线路结构的制作方法,其中所述多个第二导电盲孔的每一个的最大外径小于对应的所述第一导电盲孔的最大外径。
11.根据权利要求6所述的多层线路结构的制作方法,其中所述多个第二导电盲孔的每一个的底面接触对应的所述第一导电盲孔的顶面,且所述多个第二导电盲孔的每一个的底面的面积小于对应的所述第一导电盲孔的顶面的面积。
12.根据权利要求6所述的多层线路结构的制作方法,还包括:
在分别形成所述第一线路结构与所述第二线路结构于所述核心层的相对两表面之前,形成贯穿所述核心层的多个导电贯孔,以电性连接所述第一线路结构与所述第二线路结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710950291.4A CN109673099B (zh) | 2017-10-13 | 2017-10-13 | 多层线路结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710950291.4A CN109673099B (zh) | 2017-10-13 | 2017-10-13 | 多层线路结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109673099A CN109673099A (zh) | 2019-04-23 |
CN109673099B true CN109673099B (zh) | 2020-09-01 |
Family
ID=66138560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710950291.4A Active CN109673099B (zh) | 2017-10-13 | 2017-10-13 | 多层线路结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109673099B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111031727B (zh) * | 2019-12-26 | 2021-07-06 | 中国电子科技集团公司第四十四研究所 | 一种平行缝焊封装点频源组件及其制作方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW544882B (en) * | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
TWI283055B (en) * | 2005-01-12 | 2007-06-21 | Phoenix Prec Technology Corp | Superfine-circuit semiconductor package structure |
JP2006216713A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
KR101002500B1 (ko) * | 2007-02-06 | 2010-12-17 | 이비덴 가부시키가이샤 | 프린트 배선판 및 그 프린트 배선판의 제조 방법 |
WO2015076121A1 (ja) * | 2013-11-20 | 2015-05-28 | 株式会社村田製作所 | 多層配線基板およびこれを備えるプローブカード |
JP6424453B2 (ja) * | 2014-04-10 | 2018-11-21 | 株式会社村田製作所 | 多層基板の製造方法および多層基板 |
-
2017
- 2017-10-13 CN CN201710950291.4A patent/CN109673099B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109673099A (zh) | 2019-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8367538B2 (en) | Partitioned through-layer via and associated systems and methods | |
US8164004B2 (en) | Embedded circuit structure and fabricating process of the same | |
US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
JP4558776B2 (ja) | 回路基板の製造方法 | |
US9684237B2 (en) | Circuit board formation using organic substrates | |
US7698813B2 (en) | Method for fabricating conductive blind via of circuit substrate | |
US9301405B1 (en) | Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole | |
JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
CN105744740B (zh) | 印刷电路板及其制造方法 | |
US20060243482A1 (en) | Circuit board structure and method for fabricating the same | |
US20150101857A1 (en) | Printed circuit board and method for manufacturing the same | |
US8058561B2 (en) | Circuit board and manufacturing method thereof | |
KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
JP2010103435A (ja) | 配線基板及びその製造方法 | |
CN109673099B (zh) | 多层线路结构及其制作方法 | |
US8288663B2 (en) | Electrical interconnect structure and process thereof and circuit board structure | |
TWI651022B (zh) | 多層線路結構及其製作方法 | |
CN110650587A (zh) | 柔性线路板及所述柔性线路板的制作方法 | |
TWI720898B (zh) | 具有增加芯層走線面積的載板結構及其製作方法 | |
CN104254191A (zh) | 无芯层封装基板及其制作方法 | |
KR100652132B1 (ko) | 인쇄 회로 기판 및 이의 제작 방법 | |
JP2006253372A (ja) | 多層プリント配線基板とその製造方法 | |
CN116489875A (zh) | 电路板结构及其制作方法 | |
CN112420653A (zh) | 基板结构及其制作方法 | |
CN115348741A (zh) | 减成法细线路电路板制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |