JP7178764B2 - 回路基板、デバイスおよびバイアホール構造の形成方法 - Google Patents
回路基板、デバイスおよびバイアホール構造の形成方法 Download PDFInfo
- Publication number
- JP7178764B2 JP7178764B2 JP2021517629A JP2021517629A JP7178764B2 JP 7178764 B2 JP7178764 B2 JP 7178764B2 JP 2021517629 A JP2021517629 A JP 2021517629A JP 2021517629 A JP2021517629 A JP 2021517629A JP 7178764 B2 JP7178764 B2 JP 7178764B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- circuit board
- layer
- dielectric
- board body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0212—Resin particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
少なくとも回路基板上のバイアホールのインピーダンスを向上させるために、回路基板上の伝送路のインピーダンスにより近づけ、システムリンクのインピーダンス連続性を向上させる。本発明の実施例は、バイアホール構造が設けられた回路基板を含み、当該バイアホール構造は、回路基板本体内に導電層により囲まれて形成されたホールを含み、導電層は当該ホールのホール壁を構成し(当該ホールとホール壁の構成過程)、また当該ホールの少なくとも一部のホール壁と回路基板本体との間には、基板本体の誘電率よりも誘電率が小さい誘電体充填層が設けられており、即ち、回路基板本体に形成されたバイアホールと回路基板本体との間に、回路基板本体自体の誘電率よりも誘電率が小さい誘電体充填層を設けて、バイアホール周囲の誘電体の誘電率を回路基板本体の誘電率よりも小さくし、バイアホールの寄生容量を低下させる。そのうち、バイアホールの寄生容量の計算方法は、以下の式(1)で示される。
理解しやすくするために、本実施例では、1つのバイアホール構造の形成方法に関連して例示的に説明する。本実施例によって提供されるバイアホール構造の形成方法によって得られるのは、上記実施例に示したバイアホール構造に限定されるものではない。そのうち、1つのバイアホール構造の形成方法の例示的なプロセスは、図6を参照すれば分かるように以下のステップを含む。
Claims (9)
- 多層構造の回路基板本体(10)と、前記回路基板本体(10)に設けられたバイアホール構造を含み、
前記バイアホール構造は、前記回路基板本体(10)内に導電層により囲まれて形成されたホール(12)を含み、前記導電層は前記ホール(12)のホール壁(11)を構成し、
前記バイアホール構造は、誘電体充填層(13)をさらに含み、少なくとも一部の前記ホール壁(11)と前記回路基板本体(10)との間に、前記誘電体充填層(13)が設けられており、前記誘電体充填層(13)の誘電率は、前記回路基板本体(10)の誘電率よりも小さく、
前記回路基板本体(10)の多層構造は、前記バイアホール構造に対応するターゲット信号層(101)を含み、前記ホール(12)は、前記回路基板本体(10)の下端である一端に位置し、前記ホール(12)の下端は、前記回路基板本体(10)の厚さ方向に沿って前記回路基板本体(10)内に延伸し、前記回路基板本体(10)内の対応するターゲット信号層(101)まで延伸し、前記ホール(12)のホール壁(11)の、対応するターゲット信号層(101)内に位置する部分の少なくとも一部が、前記ターゲット信号層(101)に直接接触する、
回路基板。 - 前記ホール(12)のホール壁(11)の、対応するターゲット信号層(101)以外に位置する部分と前記回路基板本体(10)との間に前記誘電体充填層(13)が設けられる、
請求項1に記載の回路基板。 - 前記ホール(12)のホール壁(11)の、対応するターゲット信号層(101)内に位置する部分の全てが、対応するターゲット信号層(101)に直接接触する、
請求項1または2に記載の回路基板。 - 前記ホール(12)の上端は、前記回路基板の厚さ方向に沿って、前記回路基板本体(10)のトップ層またはアンダー層に向かって延伸する、
請求項1または2に記載の回路基板。 - 前記回路基板(10)には、少なくとも2つの前記バイアホール構造が設けられる、
請求項1または2に記載の回路基板。 - 前記誘電体充填層(13)は、樹脂から作られる、
請求項1または2に記載の回路基板。 - デバイス本体および請求項1~6のいずれか一項に記載の回路基板を備え、
前記回路基板は前記デバイス本体上に設置されるデバイス。 - 多層構造の回路基板本体(10)に第1ホールを形成し、
前記第1ホール内に誘電体を充填し、前記誘電体の誘電率は、前記回路基板本体(10)の誘電率よりも小さく、
前記第1ホール内の誘電体領域には、前記誘電体を貫通する第2ホールが設けられており、前記第2ホールの孔径は前記第1ホールの孔径より小さく、前記第2ホールの誘電体は、誘電体充填層(13)となるよう設けられており、
前記第2ホールのホール壁に導電層を形成することで、バイアホール構造を取得し、そのうち、前記導電層は囲んでホール(12)を形成し、前記導電層は前記ホール(12)のホール壁(11)を構成し、
前記回路基板本体(10)の多層構造は、前記バイアホール構造に対応するターゲット信号層(101)を含み、前記ホール(12)は、前記回路基板本体(10)の下端である一端に位置し、前記ホール(12)の下端は、前記回路基板本体(10)の厚さ方向に沿って前記回路基板本体(10)内に延伸し、前記回路基板本体(10)内の対応するターゲット信号層(101)まで延伸し、前記ホール(12)のホール壁(11)の、対応するターゲット信号層(101)内に位置する部分の少なくとも一部が、前記ターゲット信号層(101)に直接接触する、
バイアホール構造の形成方法。 - 前記誘電体は樹脂を含む、
請求項8に記載のバイアホール構造の形成方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811169550.0A CN111010797A (zh) | 2018-10-08 | 2018-10-08 | 电路板、设备及过孔形成方法 |
CN201811169550.0 | 2018-10-08 | ||
PCT/CN2019/108411 WO2020073823A1 (zh) | 2018-10-08 | 2019-09-27 | 电路板、设备及过孔结构的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022502862A JP2022502862A (ja) | 2022-01-11 |
JP7178764B2 true JP7178764B2 (ja) | 2022-11-28 |
Family
ID=70111640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021517629A Active JP7178764B2 (ja) | 2018-10-08 | 2019-09-27 | 回路基板、デバイスおよびバイアホール構造の形成方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11457529B2 (ja) |
EP (1) | EP3866571A4 (ja) |
JP (1) | JP7178764B2 (ja) |
CN (1) | CN111010797A (ja) |
WO (1) | WO2020073823A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114501771A (zh) * | 2020-10-27 | 2022-05-13 | 南京中兴软件有限责任公司 | 一种印制电路板及其制造方法 |
CN113325526A (zh) * | 2021-05-26 | 2021-08-31 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
CN114269071B (zh) * | 2021-12-08 | 2024-04-26 | 江苏普诺威电子股份有限公司 | 多层板的通孔填孔制作工艺 |
CN114531773A (zh) * | 2022-02-18 | 2022-05-24 | 华为技术有限公司 | 电路板、雷达和通信设备 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000261117A (ja) | 1999-03-09 | 2000-09-22 | Qunce Electronic Co Ltd | プリント基板上及びキャリヤ上の機械式レーザ構造 |
US20070199736A1 (en) | 2006-02-27 | 2007-08-30 | Advanced Semiconductor Engineering, Inc. | Substrate with multilayer plated through hole and method for forming the multilayer plated through hole |
US20100326716A1 (en) | 2009-06-26 | 2010-12-30 | Zhichao Zhang | Core via for chip package and interconnect |
JP2011526080A (ja) | 2008-06-27 | 2011-09-29 | クゥアルコム・インコーポレイテッド | 電子基板における同心状ビア |
JP2015133379A (ja) | 2014-01-10 | 2015-07-23 | 株式会社東芝 | 配線基板およびその製造方法 |
US20160174360A1 (en) | 2014-12-15 | 2016-06-16 | Industrial Technology Research Institute | Signal transmission board and method for manufacturing the same |
US20180279473A1 (en) | 2017-03-21 | 2018-09-27 | Sanmina Corporation | Methods of forming blind vias for printed circuit boards |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5335163A (en) * | 1976-09-14 | 1978-04-01 | Hitachi Chemical Co Ltd | Method of producing printed circuit board substrate having through hole from metallic material |
GB8320086D0 (en) * | 1983-07-26 | 1983-08-24 | Ciba Geigy Ag | Spherical fused silica |
US6204453B1 (en) * | 1998-12-02 | 2001-03-20 | International Business Machines Corporation | Two signal one power plane circuit board |
US5847327A (en) * | 1996-11-08 | 1998-12-08 | W.L. Gore & Associates, Inc. | Dimensionally stable core for use in high density chip packages |
US5949030A (en) * | 1997-11-14 | 1999-09-07 | International Business Machines Corporation | Vias and method for making the same in organic board and chip carriers |
CN101232778B (zh) * | 1999-09-02 | 2011-12-28 | 揖斐电株式会社 | 印刷布线板 |
EP1137332B1 (en) * | 1999-09-02 | 2006-11-22 | Ibiden Co., Ltd. | Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board |
US6541712B1 (en) * | 2001-12-04 | 2003-04-01 | Teradyhe, Inc. | High speed multi-layer printed circuit board via |
DE502004007350D1 (de) * | 2003-09-29 | 2008-07-24 | Bosch Gmbh Robert | Härtbares Reaktionsharzsystem |
TWI261046B (en) * | 2004-10-08 | 2006-09-01 | Ind Tech Res Inst | Resin composition with low dielectric constant filler for high frequency substrate |
US7470863B2 (en) * | 2006-01-24 | 2008-12-30 | International Business Machines Corporation | Microelectronic device with mixed dielectric |
JP5125166B2 (ja) * | 2007-03-27 | 2013-01-23 | 日本電気株式会社 | 多層配線基板及びその製造方法 |
US20080245555A1 (en) * | 2007-04-04 | 2008-10-09 | Ati Technologies Ulc | Circuit substrate with plated through hole structure and method |
JP5157332B2 (ja) * | 2007-09-05 | 2013-03-06 | 凸版印刷株式会社 | 多層配線板 |
US8440917B2 (en) * | 2007-11-19 | 2013-05-14 | International Business Machines Corporation | Method and apparatus to reduce impedance discontinuity in packages |
US20110163348A1 (en) * | 2008-03-25 | 2011-07-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bump/base heat spreader and inverted cavity in bump |
US8107254B2 (en) * | 2008-11-20 | 2012-01-31 | International Business Machines Corporation | Integrating capacitors into vias of printed circuit boards |
JP5170253B2 (ja) * | 2008-11-20 | 2013-03-27 | 富士通株式会社 | 配線基板及び配線基板の製造方法 |
DE112009003811B4 (de) * | 2008-12-25 | 2017-04-06 | Mitsubishi Electric Corporation | Verfahren zum Herstellen einer Leiterplatine |
JP2011228676A (ja) * | 2010-03-29 | 2011-11-10 | Kyocera Corp | 配線基板およびその実装構造体 |
JP5482546B2 (ja) * | 2010-07-28 | 2014-05-07 | 富士通株式会社 | プリント配線板、プリント配線板の製造方法及び電子機器 |
JP5606268B2 (ja) * | 2010-10-27 | 2014-10-15 | 日本特殊陶業株式会社 | 多層配線基板の製造方法 |
JP2012195389A (ja) * | 2011-03-15 | 2012-10-11 | Fujitsu Ltd | 配線基板、配線基板ユニット、電子装置、及び配線基板の製造方法 |
CN102291929A (zh) * | 2011-06-24 | 2011-12-21 | 福建星网锐捷网络有限公司 | 印刷电路板及控制印刷电路板上通孔结构的阻抗的方法 |
JP5895635B2 (ja) * | 2012-03-16 | 2016-03-30 | 富士通株式会社 | 配線板の製造方法、配線板およびビアの構造 |
DE112013002916T5 (de) * | 2013-06-27 | 2015-03-05 | Intel IP Corporation | Hochleitende, hochfrequente Durchkontaktierung für elektronische Anlagen |
TWI488553B (zh) * | 2013-07-08 | 2015-06-11 | Boardtek Electronics Corp | 電路板及其製造方法 |
TWI484876B (zh) * | 2013-12-20 | 2015-05-11 | Ind Tech Res Inst | 具傳輸孔之電路板及其製造方法 |
US9596768B2 (en) * | 2014-03-04 | 2017-03-14 | Qualcomm Incorporated | Substrate with conductive vias |
WO2015195186A1 (en) * | 2014-06-18 | 2015-12-23 | Massachusetts Institute Of Technology | Printed circuit board assembly with foam dielectric material |
MY191331A (en) * | 2016-12-30 | 2022-06-16 | Intel Corp | Substrate with gradiated dielectric for reducing impedance mismatch |
-
2018
- 2018-10-08 CN CN201811169550.0A patent/CN111010797A/zh active Pending
-
2019
- 2019-09-27 EP EP19871140.0A patent/EP3866571A4/en active Pending
- 2019-09-27 US US17/282,410 patent/US11457529B2/en active Active
- 2019-09-27 WO PCT/CN2019/108411 patent/WO2020073823A1/zh unknown
- 2019-09-27 JP JP2021517629A patent/JP7178764B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000261117A (ja) | 1999-03-09 | 2000-09-22 | Qunce Electronic Co Ltd | プリント基板上及びキャリヤ上の機械式レーザ構造 |
US20070199736A1 (en) | 2006-02-27 | 2007-08-30 | Advanced Semiconductor Engineering, Inc. | Substrate with multilayer plated through hole and method for forming the multilayer plated through hole |
JP2011526080A (ja) | 2008-06-27 | 2011-09-29 | クゥアルコム・インコーポレイテッド | 電子基板における同心状ビア |
US20100326716A1 (en) | 2009-06-26 | 2010-12-30 | Zhichao Zhang | Core via for chip package and interconnect |
JP2015133379A (ja) | 2014-01-10 | 2015-07-23 | 株式会社東芝 | 配線基板およびその製造方法 |
US20160174360A1 (en) | 2014-12-15 | 2016-06-16 | Industrial Technology Research Institute | Signal transmission board and method for manufacturing the same |
US20180279473A1 (en) | 2017-03-21 | 2018-09-27 | Sanmina Corporation | Methods of forming blind vias for printed circuit boards |
Also Published As
Publication number | Publication date |
---|---|
CN111010797A (zh) | 2020-04-14 |
JP2022502862A (ja) | 2022-01-11 |
US20210392744A1 (en) | 2021-12-16 |
EP3866571A1 (en) | 2021-08-18 |
US11457529B2 (en) | 2022-09-27 |
EP3866571A4 (en) | 2022-06-22 |
WO2020073823A1 (zh) | 2020-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7178764B2 (ja) | 回路基板、デバイスおよびバイアホール構造の形成方法 | |
CN111316434B (zh) | 具有差分同轴通孔的电子衬底 | |
US7360308B2 (en) | Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers | |
JP4056525B2 (ja) | 積層型ビア構造体 | |
US7652896B2 (en) | Component for impedance matching | |
US20070184687A1 (en) | Circuit board provided with digging depth detection structure and transmission device with the same mounted | |
US6479765B2 (en) | Vialess printed circuit board | |
CN108966478B (zh) | 柔性电路板及其制作方法 | |
CN203040005U (zh) | 印制电路板 | |
EP2658354A1 (en) | Golden finger and plate edge interconnection device | |
WO2014022688A1 (en) | Multi-layer transmission lines | |
US3499219A (en) | Interconnection means and method of fabrication thereof | |
CN109803481B (zh) | 多层印刷电路板及制作多层印刷电路板的方法 | |
US11690173B2 (en) | Circuit board structure | |
US7088200B2 (en) | Method and structure to control common mode impedance in fan-out regions | |
US20090056998A1 (en) | Methods for manufacturing a semi-buried via and articles comprising the same | |
US7196906B1 (en) | Circuit board having segments with different signal speed characteristics | |
TW201503775A (zh) | 電路板及其製造方法 | |
CN115708396A (zh) | 电路板及其制作方法与电子装置 | |
CN113745187B (zh) | 具有增加芯层走线面积的载板结构及其制作方法 | |
US20230053890A1 (en) | Ultrahigh isolation stripline circuit | |
US11737209B2 (en) | Circuit board and manufacturing method thereof and electronic device | |
US20240098882A1 (en) | Microstrip crosstalk reduction | |
US20240008177A1 (en) | Vertical interconnect design for improved electrical performance | |
CN117979583A (zh) | 一种过孔制造方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210329 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7178764 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |