CN212324090U - 电子电路 - Google Patents

电子电路 Download PDF

Info

Publication number
CN212324090U
CN212324090U CN202020779262.3U CN202020779262U CN212324090U CN 212324090 U CN212324090 U CN 212324090U CN 202020779262 U CN202020779262 U CN 202020779262U CN 212324090 U CN212324090 U CN 212324090U
Authority
CN
China
Prior art keywords
capacitors
capacitor
electronic circuit
capacitive
capacitive structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020779262.3U
Other languages
English (en)
Inventor
S·尼古拉斯
D·基奥特
S·拉梅特
R·韦尔克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Application granted granted Critical
Publication of CN212324090U publication Critical patent/CN212324090U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H03M1/442—Sequential comparisons in series-connected stages with change in value of analogue signal using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开的各实施例涉及电子电路。一种电子电路包括连接到一个或多个节点的电容结构，其中电容结构中的每个电容结构由一个电容器或并联电连接的多个电容器形成。该电子电路进一步包括各自连接到一个或多个节点的附加电容器。针对电容器之间的至少一个距离，电容结构具有相同的平均值，该相同的平均值针对每个电容结构的每个电容器，通过连接到一个或多个节点并且位于与电容结构的电容器相距一距离处的电路的电容器的数目而被限定。本公开的实施例提供比已知加权电容电容器更小的体积和/或更准确的电容值的电路。

Description

电子电路
技术领域
本公开涉及电子电路。
背景技术
某些电路包括加权电容电容器，即，具有等于相同单位值乘以整数系数的电容的电容结构。特别地，在模数转换器中，由转换器输出的数字值是加权电容值的函数。因此该转换的准确性与实际获得的加权电容值的准确性有关。
实用新型内容
需要提高电子电路的加权电容值的准确性。
需要降低包括加权电容电容器的电子电路的体积。
一个实施例克服了包括加权电容电容器的已知电路的所有或部分缺点。
根据本公开的一个方面，提供了一种电子电路，包括：电容结构，连接到一个或多个节点，其中电容结构中的每个电容结构由一个电容器形成或由并联电连接的多个电容器形成；和附加电容器，其中每个附加电容器被连接到一个或多个节点；其中，针对电容器之间的至少一个距离，电容结构具有相同的平均值，相同的平均值针对每个电容结构的每个电容器，通过连接到一个或多个节点并且位于与电容结构的电容器相距距离处的电子电路的电容器的数目而被限定。
在一些实施例中，附加电容器和电容结构的电容器是电容器单元。
在一些实施例中，附加电容器和电容结构的电容器位于阵列的位置中。
在一些实施例中，电容结构的电容器占据阵列的中央部分的所有位置，并且附加电容器占据与阵列的中央部分相邻的所有位置。
在一些实施例中，至少一个距离包括阵列的列的相邻电容器之间的距离和/或阵列的行的相邻电容器之间的距离。
在一些实施例中，至少一个距离是阵列的行的相邻电容器之间和阵列的列的相邻电容器之间的相同的距离。
在一些实施例中，电容结构能够切换。
在一些实施例中，电容结构具有相同数目的切换定位。
在一些实施例中，切换定位的数目等于三。
在一些实施例中，切换定位朝向公共节点。
在一些实施例中，附加电容器进一步被连接到一个或多个附加节点，并且其中电子电路被配置使得每个附加节点在电容结构的至少一个切换阶段期间被带至固定电位。
在一些实施例中，电容结构具有等于1、整数倍或2的整数幂的电容器的数目。
在一些实施例中，小于给定值的2的整数幂中的每个是电容结构中单个电容结构的电容器的数目。
在一些实施例中，电子电路进一步包括比较器，其中一个或多个节点是比较器的输入节点。
在一些实施例中，电子电路是模数转换器。
在一些实施例中，模数转换器是逐次逼近寄存器类型的模数转换器。
在一些实施例中，一个或多个节点包括多个独立节点。
在一些实施例中，每个电容结构被连接到相应的独立节点。
在一些实施例中，独立节点通过附加电容结构被耦合在一起。
在一些实施例中，附加电容结构中的每个附加电容结构具有加权电容值。
在一些实施例中，电子电路进一步包括多个电容结构组，其中电容结构组中的每个电容结构组被连接到相应的独立节点。
在一些实施例中，独立节点通过附加电容结构被耦合在一起。
在一些实施例中，附加电容结构中的每个附加电容结构具有加权电容值。
本公开的实施例提供了包括加权电容电容器的电路，其具有比已知加权电容电容器更小的体积和/或更准确的电容值。
附图说明
下面将在结合附图的具体实施例的非限制性描述中详细地讨论前述和其他的特征与优点，其中：
图1示意性地示出了所描述的实施例应用的类型的电路的示例；
图2示意性地示出了电容结构的实施例；
图3示意性地示出了电容结构的另一个实施例的顶视图；
图4示出了两个相邻电容器单元400的示例的部分简化截面视图；
图5示意性地示出了四个电容结构的实施例；
图6示意性地示出了四个电容结构的另一个实施例的顶视图；
图7示意性地示出了八个电容结构的实施例的顶视图。
具体实施方式
因此，一个实施例提供了一种电子电路，其中：电容结构连接到一个或多个节点，电容结构中的每个电容结构由一个电容器或并联电连接的多个电容器(200)形成；附加电容器各自连接到上述一个或多个节点；并且针对电容器之间的至少一个距离，电容结构具有相同的平均值，该相同的平均值针对每个电容结构的每个电容器通过连接到所述的一个或多个节点并且位于与电容结构的电容器相距所述距离处的电路的电容器的数目而被限定。
根据一个实施例，附加电容器和电容结构的电容器是电容器单元。
根据一个实施例，附加电容器和电容结构的电容器和位于阵列的位置中。
根据一个实施例，电容结构的电容器占据阵列的中央部分的所有位置，并且附加电容器占据所述中央部分的所有相邻位置。
根据一个实施例，上述至少一个距离包括阵列的一列的相邻电容器之间的距离和/或阵列的一行的相邻电容器之间的距离。
根据一个实施例，上述至少一个距离是阵列的一行的相邻电容器之间和阵列的一列的相邻电容器之间相同的距离。
根据一个实施例，电容结构能够切换。
根据一个实施例，电容结构具有相同数目的切换定位，该数目优选地等于三。
根据一个实施例，切换定位朝向公共节点。
根据一个实施例，附加电容器进一步连接到一个或多个附加节点，电路被配置使得该附加节点或每个附加节点在电容结构的至少一个切换阶段被带至固定电位。
根据一个实施例，电容结构具有等于1、整数倍或2的整数幂的电容器的数目。
根据一个实施例，所有小于给定值的2的整数幂中的每个是电容结构中单个电容结构的电容器的数目。
根据一个实施例，该电路进一步包括比较器，上述一个或多个节点为比较器的输入节点。
一个实施例提供了包括上述限定的电路的模数转换器。
根据一个实施例，该转换器为逐次逼近寄存器类型。
在不同的图中相同的元件用相同的参考标号表示。特别地，不同实施例共用的结构性和/或功能性的元件可以用相同的参考标号表示并且可以具有相同的结构、尺寸和材料特性。
为了清楚说明，仅示出并详细描述了有助于理解所述实施例的步骤和元件。特别地，未示出模数转换器控制电路，所述实施例与通常的模数转换器控制电路兼容。
贯穿本公开，术语“连接”用于表示电路元件之间的直接电连接，而术语“耦合”用于表示电路元件之间可能直接的电连接或者可能经由一个或多个中间元件的电连接。
在下文描述中，当参考限定了绝对位置的术语(诸如术语“前”、“后”、“顶部”、“底部”“左”、“右”等)或相对位置的术语(诸如术语“上方”、“下方”、“高处”、“低处”等)或者限定了方向的术语(诸如术语“水平”、“垂直”等)时，除非另有说明，否则其指的是图的方向。
本文中术语“大约”、“大体上”和“大概”用于表示问题中数值的正负10％的偏差，优选为正负5％。
图1示意性地示出了所述实施例应用的类型的电路100的示例。更具体地说，在本示例中，电路100是模数转换器，优选为逐次逼近寄存器类型(SAR)。该示例不是限制性的，并且所描述的实施例与包括具有加权电容值的电容结构的所有类型的电路兼容。
电路100包括电容结构Ck，例如，数目为N的电容结构C1、C2、C3、…、CN，k是从1到N范围内的整数。例如数字N大于或等于3，优选为大于或等于4，更优选为大于或等于6，甚至更加优选为大于或等于8。电容结构Ck具有加权电容值。例如，电容结构C1的电容值为单位值。因此其他电容结构Ck(k不等于1)的电容值为电容结构C1的整数倍。
在所示的示例中，除结构C1外的电容结构的电容值为2的整数幂乘以电容结构C1的电容值。优选地，每个电容结构Ck具有等于2k-1乘以电容结构C1的电容的电容，换言之，每个小于或等于2N-1的2的整数幂是一个且只有一个电容结构Ck的电容值。该示例不是限制性的，并且所描述的实施例与包括多个具有相同加权电容值的结构和/或具有不同于单位值乘以2的整数幂的电容值的电容结构的电路兼容。
在所示的示例中，电容结构Ck能够切换，即，每个电容结构Ck具有耦合到，优选地连接到开关110的端子或节点111-k(111-1、111-2、111-3、…、111-N)。每个开关110被配置为根据控制信号112将有关的电容结构一个接一个地连接到多个节点。开关110能够切换电容结构Ck朝向三个的节点114、116和118。换言之，能够切换的电容结构具有三个切换定位，分别朝向节点114、116和118。该示例不是限制性的，并且所述实施例与包括具有任意相同数目的切换定位的可切换的电容结构的电路、包括具有不同数目的切换定位的能够切换的电容结构的电路以及包括或进一步包括不能够切换的电容结构的电路兼容。
这里节点114、116和118是公共的并且形成了各个电位V-、V+和Vin的应用的节点。然而，所描述的实施例与如下电路兼容，其中针对不同的电容结构，电容结构可以朝向不同的节点切换。
在所示的示例中，电容结构Ck具有一起连接到相同节点120的端子120-k(120-1、120-2、120-3、…、120-N)。这不是限制性的，并且所描述的实施例与如下电路兼容，该电路包括具有形成不同节点120-k的端子的电容结构、或者包括具有在每组中共同连接的端子120-k并在各组之间形成不同节点的电容结构组。那么不同节点120-k就可以通过例如具有加权电容值的电容结构被耦合在一起。
模数转换器进一步包括比较器130。节点120对应于比较器130的输入，即本示例中的反向输入。比较器可以包括另一个输入，例如耦合到电压Vref的应用的节点的非反向输入。
模数转换器进一步包括控制电路140(SAR CTRL)。控制电路140接收比较器130的输出并控制电容结构Ck的开关。
在操作中，控制电路140从对应于电位Vin的模拟值中推导出例如N位的数字值150。为了实现这一点，在转换阶段期间，控制电路140控制开关110的连续位置。本文中没有详细描述开关110的连续位置，所描述的实施例与通常的模数转换器的开关的连续位置兼容，诸如逐次逼近寄存器类型的转换器。
图2示意性地示出了电路的电容结构的实施例。更具体地，图2示出了(在左边部分)电容结构C1和(在右边部分)图1的电路100的类型的电路的电容结构Ck中的一个的实施例。尽管图2中已经示出了电容器和与电容器分离的杂散电容，但是相针对那些电容器，杂散电容不包括附加元件。本文中只详细表示并描述了在其端子之间的电容结构Ck表示的电容值中所包含的杂散电容。
电容结构C1由容器200形成。电容结构Ck(k大于1)各自由在节点111-k和120-k之间并联连接的整数倍(优选等于2k-1)的电容器200形成。这里所述的电容结构由电容器200或多个并联的电容器200形成或限定，当这个或这些电容器200构成时，除了可能的杂散电容外，电路的电容器单元的整体并联在电容结构的端子之间。优选地，这个或这些电容器200构成并联在电容结构的端子之间的电路的电容器的整体。换言之，该电路包括，除了形成电容结构并可可能形成杂散电容的(多个)电容器200之外，没有其他与电容器200并联连接的电容器单元，并且优选地没有其他与(多个)电容器200并联连接的电容器。换言之，在可能的杂散电容范围内，电容结构在其节点111-k和120-k之间的电容值等于电容器200或者等于形成该结构的电容器200的值的和。
电容器200是电容器单元。电容器单元是在不存在可能的杂散电容的情况下具有相同电容值的电容器。优选地，在制造公差范围内，电容器单元全部是相同的。在该示例中，电容结构Ck的电容器单元200以间距d定期重复。
实际上，杂散电容230是由相邻的电容器单元200引起的。两个彼此紧挨或相邻的，即不与其他电容器单元分离，优选地不与其他电容器分离的电容器，被称为相邻电容器。换言之，相邻电容器单元200的中心之间的距离等于间距d。每个杂散电容230都在连接到电容器200中的一个电容器的端子111-k的电极和连接到相邻电容器的端子120-k的电极之间形成。杂散电容的数值随着电容器之间的距离d的减小而增加。
不包括在形成电容结构Ck的电容器中的附加电容器220，连接到节点120-1和120-k。换言之，附加电容器220没有与形成结构Ck的电容器200并联连接。优选地，在制造公差范围内，附加电容器220是与电容结构Ck的电容器单元200相同的电容器单元。
在该示例中，附加电容器220位于电容结构C1的电容器的任一侧以及电容结构Ck的电容器200的任一侧的相同距离处。优选地，该距离与加权电容结构Ck中相邻电容器200之间的距离相同。因此，与杂散电容230数值相同的杂散电容232位于电容结构C1和Ck的附加电容器220和电容器200之间。
在本示例中，在每个电容结构C1或Ck中，电容器200中的每个电容器在电容结构Ck的电容器200和附加电容器220之间具有两个相邻的电容器。换言之，每个电容器C1或Ck都具有两个位于距离等于距离d的位置的电容器。
每个附加电容器220具有连接到节点120-1和120-k中的一个节点的端子221。更具体地，每个电容结构C1、Ck的节点120-1、120-k连接到与电容结构相邻的附加电容器的端子221。因此，由于与结构C1相邻的附加电容器220具有连接到节点120-1的端子221的这个事实，端子111-1和120-1之间的电容结构C1的电容值由电容结构C1的电容器200和两个杂散电容232形成。事实上，电容结构C1的电容器200和两个杂散电容231在端子111-1和120-2之间并联电连接。类似地，电容结构Ck的电容值是电容结构Ck的电容器200和两个杂散电容的电容器200的值的和。换言之，在电容结构C1和电容结构Ck中的每个电容器杂散电容的数目等于2。因此这个数字在电容结构C1和电容结构Ck中相同。特别地，在电容结构Ck包括2k-1个电容器单元的优选情况下，在节点111-k和120-k之间，无论杂散电容的值是多少，电容结构Ck的值等于2k-1乘以电容结构C1的值。例如，每个杂散电容的值可以在电容器单元200和220的值的1％至5％的范围内。
它可以被设计为在不提供附加电容器220，或者不将附加电容器220耦合到节点120-1和120-k的情况下，获取电容结构Ck的值，该值等于2k-1乘以电容结构C1的值。然而，电容结构C1在其端子之间只显示其电容器单元200的值，而在电容结构Ck中，杂散电容230的值会加到2k-1个电容器单元200的值的总和上。这会导致电容结构的加权电容值的准确性问题。在诸如图1中的转换器中，这会导致转换的准确性问题，特别是线性问题。那么杂散电容的值必须被限制，例如，通过将电容器单元彼此分开，以免损害转换器本体。
通过比较，提供连接到节点120-1、120-k的附加电容器220，并按上文所述定位，这使能提高准确度和/或减少电容结构Ck的体积。特别地，包括这种附加电容器220的模数转换器比没有这种附加电容器的转换器更准确和/或紧凑。
优选地，附加电容器220各自具有端子222，该端子耦合到，优选地连接到固定电位的应用的节点，优选为接地。该电位在电容结构Ck的至少一个切换阶段期间是固定的。这样的阶段优选地包括所有可切换电容结构在电容结构Ck之间的切换，即在图1的电路的示例中，所有电容结构Ck的切换。优选地，该阶段是模拟值转换为数字值的阶段。优选地，电位Vref、V+和V-(图1)然后被选择，使得模数转换从电位Vin的所选择的范围被执行。
耦合到接地的端子222的优选的示例不是限制性的。不同的端子222可以耦合到不同固定电位的应用的不同节点。作为一种变体，针对至少部分附加电容器220，每个附加电容器的端子221连接到端子222(从而连接到端子120-k中的一个)。在切换阶段期间，端子222的电位不能被固定。
具有以规律的间距d排列的其电容器200的电容结构C1和Ck在上文中已结合图2描述。然而，优选地，电容器200占据阵列的位置。然后在阵列的其他位置提供附加电容器220，如下文结合附图所述。
图3示意性地示出了电路的电容结构的一个实施例的顶视图。更具体地说，示出了图1的电路的结构C1和C2。
电容器200和220是相同的电容器单元。电容器200和220占据阵列300的某些位置302。阵列300的一个或多个其他位置，例如，阵列300的所有位置由电容器305占据。每个电容器305的两个端子306、307都被一起耦合到，优选地连接到诸如接地的固定电位的应用的同一节点。电容器305连接到节点120-1和120-2的节点。此外，除了电容器200和220和可能的杂散电容，该电路不包括其他位于阵列的位置并连接到节点120-1和节点120-2中的一个节点的电容器。换言之，位于阵列中并且连接到节点120-1和/或120-2的电路的所有电容器单元都在电容结构的电容器200和附加电容器220之间。
在该示例中，电容器200和220占据矩形位置，即，该阵列在阵列的行方向和阵列的列方向上具有不同的间距。因此，同一行的相邻电容器之间的杂散电容可以与同一列的相邻电容器之间的杂散电容不同。例如，列方向和行方向上的间距在0.1μm至1.5μm的范围内。
优选地，每个电容器单元200、220都包括电极310。优选地，电容器单元的另一个电极315完全位于电极310下方，即，在顶视图中被电极310隐藏。每个电容器单元占据位置302中的一个位置的中央部分。优选地，电容器单元占据该位置的主要部分。例如，同一行和/或同一列的两个相邻的电容器之间的距离为相邻电容器中心之间距离的5％至25％。杂散电容320，与杂散电容230(图2)类似，存在于同一列的相邻的电容器之间。类似地，杂散电容322存在于矩阵的同一行或同一排的相邻的电容器之间。
在所示的示例中，在列方向上，在电容结构C1的电容器200的两侧提供两个附加电容器220，并在在电容结构C2的电容器200的两侧提供两个附加电容器220。因此，在列方向上，在每个电容结构C1或C2中，每个电容器200在电容结构的电容器200和附加电容器之间在列方向上具有两个相邻的电容器。因此每个电容结构的每个电容器200与两个杂散电容320相关联。因此，电容结构C2包括两倍于电容结构C1的杂散电容320。
在行方向上，电容结构C1的电容器200具有单个相邻的电容器。电容结构C2包括在行方向上具有两个相邻电容器的电容器200和在列方向上没有相邻电容器的电容器200。换言之，尽管两个电容器200在行方向上相邻电容器的数目不相同，但是在行方向上相邻电容器的数目的平均值等于1。因此，平均而言，电容结构C2的每个电容器200与和电容结构C1的电容器200的相同数目的杂散电容322相关联。
因此电容结构C1在其端子111-1和120-1之间(图2)的电容值等于电容器单元200的电容值加上一个杂散电容322和两个杂散电容320。无论杂散电容320和322的值是多少，电容结构C2在端子111-2和120-2之间的值为电容结构C1在端子111-1和120-1之间的值的两倍。
在包括两个以上电容器单元的电容结构Ck中，提供以与图2中带有一个或两个电容器单元的电容结构的示例相同的方式来定位附加电容器220。
因此，在电路包括电容结构Ck的情况下，针对电容结构Ck的每个电容器200，限定等于该电容器在行方向上的相邻电容器的数目的第一值。更具体地说，每个电容器200的相邻电容器在该结构的所有电容器200和附加电容器220之间。在电容结构Ck中，第一值的平均值等于电容结构C1的电容器200在行方向上的相邻电容器的数目。
在所有电容器200和220之间，针对电容结构Ck的每个电容器200，限定等于在列方向上与所考虑的电容器200相邻的电容器的数目的第二值。在电容结构Ck中，第二值具有等于电容结构C1的电容器200在列方向上的相邻电容器的数目的平均值。
因此，与不包括附加电容器的电路相比，包括电容结构Ck的电路的准确性和/或体积得到了改进。
电路的示例包括由上文所述的单个电容器单元限定的电容结构C1。这不是限制性的，并且电容器结构C1可以包括多个电容器单元200。附加电容器220的数目和位置然后被选择，使得第一值在不同电容结构Ck中具有同一平均值，并使得第二值在不同电容结构Ck中具有同一平均值。
尽管针对每个电容器200，上文描述了在列方向上平均具有两个相邻电容器并且在行方向上平均具有一个相邻电容器的电容结构，但这些平均值可以取小于或等于2的任何值。
在上述示例中，考虑了在行方向上相邻电容器的数目和在列方向上相邻电容器的数目。这不是限制性的。根据实施例，仅考虑在行方向上相邻电容器的数目或者仅考虑在列方向上相邻电容器的数目。根据其他实施例，进一步考虑沿阵列对角线相邻电容器的数目。那么针对每个电容器，以与上述第一和第二值相同的方式，限定等于电容器的对角线相邻电容器的数目的至少三分之一的数值。
上文描述了在行方向上和列方向上具有不同间距的阵列。这不是限制性的并且该阵列在行方向上和列方向上可以具有相同间距。那么杂散电容320和322优选地具有相等的数值。附加电容器220的数目和位置被选择，使得如果针对电容结构的每个电容器200限定了等于相邻电容器的数目的数值，那么在不同电容结构中所限定的该值的平均值是相同的。这里相邻电容器在列方向和行方向之间的任何方向上。
位于阵列的位置的电容器的上述优选示例不是限制性的。事实上，在上述示例中，可以限定在相应行和列方向上对应于间距的相邻电容器之间(从中心到中心)的距离。例如，在阵列在行和列方向上具有相同间距的情况下，可以限定对应于该相同间距的相邻电容器之间的单个距离。类似地，针对没有位于阵列的位置的电容器，限定相邻电容器之间的一个或多个距离。因此，针对该距离或者这些距离中的每一个距离，如果针对每个电容器200都限定等于位于与所考虑的电容器200相距一个距离处的电容器的数目的数值，那么所限定的值在每个电容结构Ck中具有相同的平均值。
提供如上所述布置和连接的附加电容器220的事实，如图2所提到的，能够优化电容结构Ck的准确性和/或体积。此外，根据一个优点，由于与电容结构Ck中的一个电容结构的电容器200相邻的附加电容器220与电容器200连接到同一个节点120-k上的事实，避免了在电容器之间和/或在电容器上方运行导体。因此阵列的间距可以减小，而不会因导体和电容器之间的附加杂散电容而降低精度。
例如，与不包括附加电容器的模数转换器相比，电容结构占据的大约40％的表面积可以保存在杂散电容与电容单元之间的比值的特殊示例中。例如，在12位的模数转换器中，在线性误差小于最低有效位的8％的情况下，可以获得这样的表面积减小。
图4示出了两个相邻电容器单元400的部分简化截面图。特别地，该连接以非常简单的方式表示。每个电容器400可以形成电容结构Ck的电容器200和所述实施例的附加电容器220的电容器200中的任何一个。
电容器400在制造公差范围内是相同的。电容器400中的每个电容器包括与金属板420交替的一组金属板410。交替的板通过介电层分离，未示出。每个电容器包括多个互连的导电板410，从而形成电极310。优选地，堆叠的两个上下板是第一板410。然后，第一板410优选地耦合到，例如连接到，固定电位的应用的端子222(图2)，诸如接地。因此，堆叠的上下板410形成了允许减小杂散电容的电极420的屏蔽。每个电容器优选地包括多个互连的第二金属板420，从而形成电极315。
优选地，金属板410和420以上述的金属水平在衬底430上方形成，例如，诸如硅的半导体衬底。该金属水平由包括位于衬底内部和顶部的诸如晶体管的部件之间的导体(未示出)的层限定。导体被绝缘体包围并且位于绝缘体层之间。例如衬底是限定电子集成电路芯片的半导体晶片，其元件位于半导体晶片的内部和顶部。
电容器单元400的一个优点是，它们可以与芯片的金属水平的形成的同时被简单地形成。
图5示意性地示出了四个电容结构C1、C2、C3和C4的实施例的俯视图。更具体地，电容结构C1由电容单元200限定，并且电容结构C2、C3和C4分别由并联电连接的2个、4个和8个电容器单元200限定。电容器200未单独示出，示出了由电容器200占据的阵列的部分。未被电容结构的电容器200中的一个电容器或附加电容器220的一个电容器占据的位置以虚线表示。
电容结构C1、C2、C3和C4的电容器200各自占据阵列的列。由电容结构C1、C2、C3和C4占据的列按电容结构C1、C2、C3和C4的顺序并列放置。在每列中，所占据的位置相邻并且从同一行510延伸。电容结构的电容器200所占据的位置限定阵列的中央部分520。
因此，中央部分520的所有位置都由电容器200占据。优选地，中央部分是满的，即，其位置中的每个位置都由电容结构的电容器200和附加电容器220之间的电容器占据。
附加电容器220占据与中央部分相邻或邻近的所有位置。因此，每个电容器200在行方向上有两个相邻电容器，在列方向上有两个相邻电容器。在行和列方向上具有相同间距的阵列的情况下，每个电容器200具有四个相邻电容器。如上所述，由此获得关于不包括附加电容器200的电路的增加的精度。
图6示意性地示出了四个电容结构C1、C2、C3和C4的另一个实施例的顶视图。电容结构如图5所示，分别由占据阵列位置的1、2、4和8个电容单元限定。
该阵列从同一行601依次包括：
-列602，依次包括附加电容器220、结构C1的电容器200和无电容器位置；
-列604，依次包括无电容器位置、结构C2的两个电容器200和无电容器位置；
-列606，依次包括两个无电容器位置、结构C3的电容器200中的两个、两个无电容器位置和两个附加电容器220；
-列608，依次包括附加电容器220、两个无电容器位置、结构C3的电容器200中的其他两个、一个无电容器位置和结构C4的电容器200中的两个(C4-1)；和
-列610，依次包括结构C4的电容器200中的一个(C4-3)、一个无电容器位置、结构C4的电容器200中的一个(C4-2)、一个无电容器位置和结构C4的其他四个电容器200。
无电容器位置可选择地包括电容器305，如图3所限定的未示出。
因此，在每个电容结构中，针对每个电容器，由在行方向上的电容器的相邻电容器的数目限定的值的平均值等于1。因此，这些平均值是相等的。在每个电容结构中，针对每个电容器，由在列方向上的电容器的相邻电容器的数目限定的值的平均值等于1。因此，这些平均值是相等的。
如上所述，针对不包括附加电容器220的电路，获得了更高的准确性。此外，与图5的电容结构和附加电容器的组装相比，图6的电容结构和附加电容器的组装更为紧凑。
在行和列方向上具有相同间距的阵列的情况下，在每个电容结构中，针对每个电容器，由电容的相邻电容器的数目限定的数值的平均值等于2。因此，这些数值是相等的，这在这种情况下也提供了提高的准确性和减小的体积。
图7示意性地示出了八个电容结构Ck的实施例的顶视图，k在1到8之间(C1、C2、C3、C4、C5、C6、C7和C8)。每个电容结构Ck由2k-1个电容器单元200形成。
电容结构的电容器占据阵列的中央部分802的所有位置。中央部分802依次由从行808具有十五个位置的一个列804和从同一行808具有十六个位置的十五列806构成。列804从行808依次包括结构C4的八个电容器200、结构C3的四个电容器200、结构C2的两个电容器200和结构C1的电容器200。结构C5、C6、C7和C8的电容器200分别占据列806中的1个、2个、4个和8个。
附加电容器220占据与中央部分802相邻的所有位置。因此，电容结构的每个电容器200在行方向上有两个相邻电容器，并且在列方向上有两个相邻电容器。在阵列在行和列方向上具有相同的间距的情况下，每个电容结构具有四个相邻电容器。因此，针对不包括附加电容器的电路，这提供了增加的准确性。
已经描述了各种实施例和变体。本领域的技术人员将会理解，可以组合这些不同实施例和变体的某些特征，并且本领域技术人员将进行其他变体。
最后，基于上文给出的功能性指示，所描述的实施例和变体的实际实现处于本领域技术人员的能力范围内。

Claims (23)

1.一种电子电路，其特征在于，包括：
电容结构，连接到一个或多个节点，其中所述电容结构中的每个电容结构由一个电容器形成或由并联电连接的多个电容器形成；和
附加电容器，其中每个附加电容器被连接到所述一个或多个节点；
其中，针对电容器之间的至少一个距离，所述电容结构具有相同的平均值，所述相同的平均值针对每个电容结构的每个电容器，通过连接到所述一个或多个节点并且位于与所述电容结构的所述电容器相距所述距离处的所述电子电路的电容器的数目而被限定。
2.根据权利要求1所述的电子电路，其特征在于，所述附加电容器和所述电容结构的所述电容器是电容器单元。
3.根据权利要求1所述的电子电路，其特征在于，所述附加电容器和所述电容结构的所述电容器位于阵列的位置中。
4.根据权利要求3所述的电子电路，其特征在于，所述电容结构的电容器占据所述阵列的中央部分的所有所述位置，并且所述附加电容器占据与所述阵列的所述中央部分相邻的所有所述位置。
5.根据权利要求3所述的电子电路，其特征在于，所述至少一个距离包括所述阵列的列的相邻电容器之间的距离和/或所述阵列的行的相邻电容器之间的距离。
6.根据权利要求3所述的电子电路，其特征在于，所述至少一个距离是所述阵列的行的相邻电容器之间和所述阵列的列的相邻电容器之间的相同的距离。
7.根据权利要求1所述的电子电路，其特征在于，所述电容结构能够切换。
8.根据权利要求6所述的电子电路，其特征在于，所述电容结构具有相同数目的切换定位。
9.根据权利要求8所述的电子电路，其特征在于，所述切换定位的数目等于三。
10.根据权利要求8所述的电子电路，其特征在于，所述切换定位朝向公共节点。
11.根据权利要求1所述的电子电路，其特征在于，所述附加电容器进一步被连接到一个或多个附加节点，并且其中所述电子电路被配置使得每个附加节点在所述电容结构的至少一个切换阶段期间被带至固定电位。
12.根据权利要求1所述的电子电路，其特征在于，所述电容结构具有等于1、整数倍或2的整数幂的电容器的数目。
13.根据权利要求12所述的电子电路，其特征在于，小于给定值的2的整数幂中的每个是所述电容结构中单个电容结构的电容器的数目。
14.根据权利要求1所述的电子电路，其特征在于，进一步包括比较器，其中所述一个或多个节点是所述比较器的输入节点。
15.根据权利要求1所述的电子电路，其特征在于，所述电子电路是模数转换器。
16.根据权利要求15所述的电子电路，其特征在于，所述模数转换器是逐次逼近寄存器类型的模数转换器。
17.根据权利要求1所述的电子电路，其特征在于，所述一个或多个节点包括多个独立节点。
18.根据权利要求17所述的电子电路，其特征在于，每个电容结构被连接到相应的独立节点。
19.根据权利要求18所述的电子电路，其特征在于，所述独立节点通过附加电容结构被耦合在一起。
20.根据权利要求19所述的电子电路，其特征在于，所述附加电容结构中的每个所述附加电容结构具有加权电容值。
21.根据权利要求17所述的电子电路，其特征在于，进一步包括多个电容结构组，其中所述电容结构组中的每个电容结构组被连接到相应的独立节点。
22.根据权利要求21所述的电子电路，其特征在于，所述独立节点通过附加电容结构被耦合在一起。
23.根据权利要求22所述的电子电路，其特征在于，所述附加电容结构中的每个附加电容结构具有加权电容值。
CN202020779262.3U 2019-05-13 2020-05-12 电子电路 Active CN212324090U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1904920 2019-05-13
FR1904920 2019-05-13

Publications (1)

Publication Number Publication Date
CN212324090U true CN212324090U (zh) 2021-01-08

Family

ID=68424957

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010398849.4A Pending CN111934686A (zh) 2019-05-13 2020-05-12 具有一组加权电容的电子电路
CN202020779262.3U Active CN212324090U (zh) 2019-05-13 2020-05-12 电子电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010398849.4A Pending CN111934686A (zh) 2019-05-13 2020-05-12 具有一组加权电容的电子电路

Country Status (2)

Country Link
US (1) US10979063B2 (zh)
CN (2) CN111934686A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111934686A (zh) * 2019-05-13 2020-11-13 意法半导体(格勒诺布尔2)公司 具有一组加权电容的电子电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11522547B1 (en) * 2021-05-31 2022-12-06 Ceremorphic, Inc. Bias unit element with binary weighted charge transfer capacitors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITRM20010407A1 (it) * 2001-07-10 2003-01-10 St Microelectronics Srl Convertitore analogico/digitale ad alta velocita', alta risoluzione ebasso consumo con ingresso single-ended.
US6614645B1 (en) 2002-11-12 2003-09-02 National Semiconductor Corporation Matched capacitor array
US7161516B2 (en) 2003-07-22 2007-01-09 Maxim Integrated Products, Inc. Layout of dummy and active cells forming capacitor array in integrated circuit
US9991331B2 (en) * 2016-09-26 2018-06-05 Micron Technology, Inc. Apparatuses and methods for semiconductor circuit layout
US9935114B1 (en) * 2017-01-10 2018-04-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
CN109037211B (zh) 2017-06-12 2020-10-16 扬智科技股份有限公司 电容阵列结构
US10643985B2 (en) * 2017-12-15 2020-05-05 Qualcomm Incorporated Capacitor array overlapped by on-chip inductor/transformer
KR20190121162A (ko) * 2018-08-30 2019-10-25 삼성전기주식회사 전자 부품
US10979063B2 (en) * 2019-05-13 2021-04-13 Stmicroelectronics (Grenoble 2) Sas Electronic circuit with a set of weighted capacitances

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111934686A (zh) * 2019-05-13 2020-11-13 意法半导体(格勒诺布尔2)公司 具有一组加权电容的电子电路

Also Published As

Publication number Publication date
US10979063B2 (en) 2021-04-13
CN111934686A (zh) 2020-11-13
US20200366308A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
CN212324090U (zh) 电子电路
US20140049872A1 (en) Metal-oxide-metal capacitor able to reduce area of capacitor arrays
US7161516B2 (en) Layout of dummy and active cells forming capacitor array in integrated circuit
KR100252647B1 (ko) 스위치/커패시터어레이를구비한아날로그/디지털변환기
US7873191B2 (en) Capacitive array
US7446365B1 (en) Fabricated layered capacitor for a digital-to-analog converter
US9148167B2 (en) Capacitor array, AD converter and semiconductor device
US7394416B2 (en) Analog-digital converter
US7473955B1 (en) Fabricated cylinder capacitor for a digital-to-analog converter
US20020036580A1 (en) Capacitor-array D/A converter including a thermometer decoder and a capacitor array
US20100061035A1 (en) Capacitative element
WO2021159671A1 (zh) 一种电容器及模拟数字转换器芯片
US10892099B2 (en) Fringe capacitor for high resolution ADC
US10249705B2 (en) Capacitor array structure
US7456462B1 (en) Fabricated U-shaped capacitor for a digital-to-analog converter
US6777775B2 (en) Semiconductor integrated circuit, D-A converter device, and A-D converter device
US6982454B2 (en) Metal-metal capacitor array
CN212627864U (zh) Saradc版图结构
US5166687A (en) Apparatus and method for enhancing capacitance matching in a multi-stage weighted capacitor a/d converter with conductive shields
CN114726374B (zh) 一种电容阵列结构
CN113949383A (zh) 一种电荷型逐次逼近adc结构
US7126206B2 (en) Distributed capacitor array
CN110323334B (zh) 一种用寄生电容做adc电容的结构及方法
US8149152B2 (en) Capacitor based digital to analog converter layout design for high speed analog to digital converter
CN114582860B (zh) 一种多电容匹配式mom电容器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant