CN109214130A - 一种saradc***采样mom电容的版图设计方法 - Google Patents
一种saradc***采样mom电容的版图设计方法 Download PDFInfo
- Publication number
- CN109214130A CN109214130A CN201811276724.3A CN201811276724A CN109214130A CN 109214130 A CN109214130 A CN 109214130A CN 201811276724 A CN201811276724 A CN 201811276724A CN 109214130 A CN109214130 A CN 109214130A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- capacitance
- row
- specific capacitance
- mom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种SARADC***采样MOM电容的版图设计方法，包括以下步骤：根据电路功能需要，确定单位电容；对位电容和虚拟电容进行排布，完成电容阵列布局和走线；提取每个单位电容的寄生参数，分析位电容精度。本发明还提供一种MOM电容及MOM电容阵列，适用于高速高精度SARADC采样电容***，利用金属走线的寄生电容，可以有效减小版图面积，提高电容匹配性，提高SARADC精度和采样速率。
Description
技术领域
本发明涉及集成电路版图设计技术领域，特别涉及一种SARADC***采样MOM电容的版图设计方法。
背景技术
逐次逼近寄存器型(SAR)模拟数字转换器(ADC)的分辨率一般为8位到16位，具有低功耗、小尺寸等特点。这些特点使SARADC获得了很广的应用范围，例如便携式电池供电仪表、笔输入量化器、工业控制和数据信号采集器等。由于SARADC能够适应多种模拟输入方式(单级、双级、差分)，在开关、多通道应用中能保证零数据延迟，而且速度、精度适中，功耗、成本低，因此，在工业控制方面应用广泛，适用于测量各种物理量的传感器。例如，在传感器网络中，成千上万个传感器节点由1块电池或者几平方毫米的太阳能电池供电，这就要求传感器节点面积小、成本低，而且长时间工作消耗的能量也很小，SARADC可满足这种应用需求。SARADC还广泛应用于医学仪器的成像***，例如CT扫描仪、MRI和X射线***。SARADC零延迟、较高采样速率和较好DAC指标的优势，保证了成像***的高刷新速率和高成像分辨率。而且，这种ADC面积小、功耗低等优势在便携式医学仪器、安防安检***应用中也得到了充分发挥。
传统的SARADC根据采样***的不同又分为电压型、电流型、阻容混合型、电荷型等。而其中的电荷型由于匹配好，功耗低等优点被广泛采用。然而，在各种电容(MOSCAP、MIM、PIP，MOM)结构中，只有MOM电容不会增加掩模版层次，成本便宜。但是工艺厂商提供的MOM电容模型无法满足设计要求，无法做到0.3fF以下的MOM电容。以某家22nm工艺为例，最小MOM电容只能做到1.928fF，金属层次最少也要三层。所以，在有限的版图面积下设计一种超低容值，低失配误差，低寄生电容且产生匹配的电容阵列，是一个设计难点。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种SARADC***采样MOM电容的版图设计方法，适用于高速高精度SARADC采样电容***，利用金属走线的寄生电容，可以有效减小版图面积，提高电容匹配性，提高SARADC精度和采样速率。
为实现上述目的，本发明提供的SARADC***采样MOM电容的版图设计方法，其特征在于，包括以下步骤：
1)根据电路功能需要，确定单位电容；
2)对位电容和虚拟电容进行排布，完成电容阵列布局和走线；
3)提取每个单位电容的寄生参数，分析位电容精度。
进一步地，所述步骤1)进一步包括以下步骤：
选定工艺允许的两个金属层次作为构成电容的层次、将工艺允许的最小值作为金属线的宽度和间距；
将作为上极板的金属在上下两侧的宽度大于最小宽度。
进一步地，所述选定工艺允许的两个金属层次作为构成电容的层次、将工艺允许的最小值作为金属线的宽度和间距的步骤，进一步包括以下步骤，
选定一个金属层次作为下极板连出端头；
将金属条方向与y轴平行；
将外部走线作为上极板，另一个金属层次的左右两条构成电容层、上下两条构成电容阵列横向连接线。
进一步地，所述步骤1)进一步包括，通过RCExplorer工具提取单位电容的容值的步骤；所述单位电容的容值通过调整金属条的长度来实现。
进一步地，所述步骤2)进一步包括以下步骤，
取单位电容的整数倍作为位电容；
将位电容分为高位电容和低位电容；
将高位电容采用4行方式排布、低位电容采用1行方式排布，其他行放置虚拟电容。
更进一步地，其特征在于，步骤3)所述提取每个单位电容的寄生参数，分析位电容精度的步骤，是利用RCExplorer工具提取出每个单位电容的寄生参数，确定电容和走线的匹配精度；分析每一个位电容精度是否满足要求。
为实现上述目的，本发明还提供一种MOM电容，所述MOM电容为纵向插指形状，其内部为MOM电容下级板，外部为MOM电容上极板。
进一步地，构成电容的金属层次为两层，其中一个金属层次构成电容层，另一个金属层次构成下极板走线层。
更进一步地，所述下极板走线层通过通孔和所述电容层相连。
为实现上述目的，本发明还提供一种MOM电容阵列，包括内部电容阵列和虚拟电容阵列，
所述内部电容阵列，包括电容C0、C1、C2、C3、C4、C5、C6、C7、C8、C9、C10、C11、C12、C13，其中，
C0：第一位电容，N0倍单位电容，共1列N0行；
C1：第二位电容，N1倍单位电容，共N1/N0列N0行；
C2：第三位电容，N2倍单位电容，共N2/N0列N0行；
C3：第四位电容，N3倍单位电容，共N3/N0列N0行；
C4：第五位电容，N4倍单位电容，共N4/N0列N0行；
C5：第六位电容，N5倍单位电容，共N5/N0列N0行；
C6：第七位电容，N6倍单位电容，共N6/N0列N0行；
C7：第八位电容，N7倍单位电容，共(N7/N0)/Nr列Nr行；
C8：第九位电容，N8倍单位电容，共(N8/N0)/Nr列Nr行；
C9：第十位电容，N9倍单位电容，共(N9/N0)/Nr列Nr行；
C10：第十一位电容，N10倍单位电容，共(N10/N0)/Nr列Nr行；
C11：第十二位电容，N11倍单位电容，共(N11/N0)/Nr列Nr行；
C12：第十三位电容，N12倍单位电容，共(N12/N0)/Nr列Nr行；
C13：第十四位电容，N13倍单位电容，共(N13/N0)/Nr列Nr行；
所述虚拟电容，共(N0+N1+N2+N3+N4+N5+N6)/N0列Nr-N0行；
其中，N0为整数，Nr为4以上的偶数，N1-N13均为N0的整数倍。
由于受到工艺厂商电容模型的限制，在电路和版图设计上没办法使用更小的电容模型，同时10位以上电容个数成倍数增长，传统的矩阵式电容布局方式导致连线过长，引入的寄生电容对单位电容的比例超出设计要求，本发明的超小容值电容的设计有效地解决了工艺和版图布局上的局限。电容阵列的特殊排布方式也可以增进电容的匹配性，减小电容的梯度误差。
另外，本发明适用于高速高精度SARADC采样电容***，利用金属走线的寄生电容，可以有效减小版图面积，提高电容匹配性，提高SARADC精度和采样速率。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的一种SARADC***采样MOM电容的版图设计方法流程图；
图2为根据本发明的单位MOM电容结构示意图；
图3为根据本发明的单位MOM电容左右侧截面结构示意图；
图4为根据本发明的单位MOM电容上下侧截面结构示意图；
图5为根据本发明的电容阵列布局示意图；
图6为根据本发明的电容采样电路示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图1为根据本发明的SARADC***采样MOM电容的版图设计方法流程图，下面将参考图1，对本发明的SARADC***采样MOM电容的版图设计方法进行描述。
首先，在步骤101，根据电路功能需要，利用金属的侧壁的寄生电容作为单位MOM电容。
根据电路功能需要，单位电容会远小于工艺厂商提供的最小电容值，所以利用金属的侧壁寄生电容来做需要的小容值的单位电容。具体地，确定单位MOM电容的方式为：
(1)选定工艺允许的金属层次做电容的主要构成，同时需要考虑上下层金属，包括dummy金属对电容的影响。图2为根据本发明的单位MOM电容结构示意图，图3为根据本发明的单位MOM电容左右侧截面结构示意图，图4为根据本发明的单位MOM电容上下侧截面结构示意图。如图2-4所示，本发明选用第一金属(金属4)、第二金属(金属5)作为构成电容的主要层次，其中第一金属(金属4)同时用作电容的下极板连出端头。为减小电容占用的版图面积，提高电容密度，金属线的宽度和间距采用工艺允许的最小值，金属条方向与y轴平行，由于上极板为采样极板，要求寄生电容要小，同时需要所有电容的上极板要连在一起，所以外部走线为上极板，左右两条第二金属(金属5)主要构成电容层，上下两条第二金属(金属5)构成电容阵列横向连接线，如图2中201所示。可见，基本电容只由第二金属(金属5)的侧壁构成，减小电容失配率。下极板和上极板金属线条为插指形式，左右两个外侧为上极板，同时左右两侧第二金属(金属5)在构成电容阵列时可以相邻电容共用。这样在同一个金属层次上下极板的金属线条就会完全被上极板包围，上极板同时起到对下极板的屏蔽作用，如图2所示。第一金属(金属4)只在下极板处和第二金属(金属5)通过通孔连接，作用只是作为下极板的引出端头，如图3所示。
(2)上极板的第二金属(金属5)在上下两侧的宽度要大于最小宽度，这有利于减小整个电容矩阵的上极板电阻值，提高电容的采样速度。
(3)除第一金属(金属4)、第二金属(金属5)外的其他金属层次避免在电容区域使用，保证阵列电容更加接近设计值。
由上述两层金属构成单位电容的基本结构，截面图如图3、4所示。单位电容做成长条形，单位电容的大小和工艺的最小尺寸决定了单位电容的宽长比。单位电容的容值由电路设计需求决定，具体容值大小可以通过RCExplorer等工具提取，如果需要更小的电容，可以通过调整金属条的长度来实现。但是金属上下极板这种结构是不变的。MOM电容参数，包括金属条的方向为纵向，并且电容采样插指形状，内部为MOM电容下级板，外部为MOM电容上极板。
在步骤102，对位电容和虚拟电容进行排布，完成电容阵列布局和走线。
电容阵列由位电容和虚拟电容构成，每一个位电容是单位电容的整数倍，故位电容由单位电容构成，位电容分为高位电容和低位电容，分别依照不同的排布方式布局。高位电容由于包含的单位电容多，为避免电容阵列过长，采用4行方式排布。同时保证低位电容的匹配性和连线便利性，低位电容采样1行排布，其他行放置虚拟电容。具体的说，各位电容行列数具体情况如表1所示：
表1
| 位电容 | 单位比率 | 电容值(fF) | 行数 | 列数 |
| C0 | N<sub>0</sub>Cu | Cu<sub>0</sub> | N<sub>0</sub> | 1 |
| C1 | N<sub>1</sub>Cu | N<sub>1</sub>/N<sub>0</sub>Cu<sub>0</sub> | N<sub>0</sub> | N<sub>1</sub>/N<sub>0</sub> |
| C2 | N<sub>2</sub>Cu | N<sub>2</sub>/N<sub>0</sub>Cu<sub>0</sub> | N<sub>0</sub> | N<sub>2</sub>/N<sub>0</sub> |
| C3 | N<sub>3</sub>Cu | N<sub>3</sub>/N<sub>0</sub>Cu<sub>0</sub> | N<sub>0</sub> | N<sub>3</sub>/N<sub>0</sub> |
| C4 | N<sub>4</sub>Cu | N<sub>4</sub>/N<sub>0</sub>Cu<sub>0</sub> | N<sub>0</sub> | N<sub>4</sub>/N<sub>0</sub> |
| C5 | N<sub>5</sub>Cu | N<sub>5</sub>/N<sub>0</sub>Cu<sub>0</sub> | N<sub>0</sub> | N<sub>5</sub>/N<sub>0</sub> |
| C6 | N<sub>6</sub>Cu | N<sub>6</sub>/N<sub>0</sub>Cu<sub>0</sub> | N<sub>0</sub> | N<sub>6</sub>/N<sub>0</sub> |
| C7 | N<sub>7</sub>Cu | N<sub>7</sub>/N<sub>0</sub>Cu<sub>0</sub> | Nr | (N<sub>7</sub>/N<sub>0</sub>)/Nr |
| C8 | N<sub>8</sub>Cu | N<sub>8</sub>/N<sub>0</sub>Cu<sub>0</sub> | Nr | (N<sub>8</sub>/N<sub>0</sub>)/Nr |
| C9 | N<sub>9</sub>Cu | N<sub>9</sub>/N<sub>0</sub>Cu<sub>0</sub> | Nr | (N<sub>8</sub>/N<sub>0</sub>)/Nr |
| C10 | N<sub>10</sub>Cu | N<sub>10</sub>/N<sub>0</sub>Cu<sub>0</sub> | Nr | (N<sub>8</sub>/N<sub>0</sub>)/Nr |
| C11 | N<sub>11</sub>Cu | N<sub>11</sub>/N<sub>0</sub>Cu<sub>0</sub> | Nr | (N<sub>11</sub>/N<sub>0</sub>)/Nr |
| C12 | N<sub>12</sub>Cu | N<sub>12</sub>/N<sub>0</sub>Cu<sub>0</sub> | Nr | (N<sub>12</sub>/N<sub>0</sub>)/Nr |
| C13 | N<sub>13</sub>Cu | N<sub>13</sub>/N<sub>0</sub>Cu<sub>0</sub> | Nr | (N<sub>13</sub>/N<sub>0</sub>)/Nr |
表中：Cu为单位电容值，Cu0为第一位电容C0的电容值，N0-N13为整数，且N1-N13均为N0的整数倍。
在该步骤中，首先确定电容阵列的行数，为减小版图上的梯度误差，电容阵列宽长比不宜过大，同时要避免引入过多虚拟电容，所以行数Nr的选择要合理，一般为4以上的偶数，且能被(N7/N0，N8/N0，N9/N0，N10/N0，N11/N0，N11/N0，N11/N0)整除。另外，由于单位电容由3根最小尺寸的金属线构成，电容的长宽比一般会在4-10左右。综上，具体计算方式如下：
将所有电容分为高位电容和低位电容分别计算。高位电容为C13，C12，C11，C10，C9，C8，C7；低位电容为C6，C5，C4，C3，C2，C1，C0。高位电容总电容个数为Chigh＝(N13+N12+N11+N10+N9+N8+N7)/N0，则占用列数为Nc＝Chigh/Nr。故最高位电容C13为Nr行，(N13/N0)/Nr列；电容C12为Nr行，(N12/N0)/Nr列；电容C11为Nr行，(N11/N0)/Nr列；电容C10为Nr行，(N10/N0)/Nr列；电容C9为Nr行，(N9/N0)/Nr列；电容C8为Nr行，(N8/N0)/Nr列；电容C7为Nr行，(N7/N0)/Nr列。低位电容占用N0行，故电容C6为N0行，N6/N0列；电容C5为N0行，N5/N0列；电容C4为N0行，N4/N0列；电容C3为N0行，N3/N0列；电容C2为N0行，N2/N0列；电容C1为N0行，N1/N0列，电容C0为N0行，1列。如果高位电容区和低位电容区的行数有差异Nr-N0，则空位处用虚拟电容(dummy)补满，保证所用电容的周边环境一致。
电容参数包括金属条的方向为纵向，并且电容采用插指形状，内部为MOM电容下级板，外部为MOM电容上极板。
基于上述电容排布，需满足单位电容方向一致，金属条沿y轴方向，相邻单位电容之间共用第二金属(金属5)，即电容上极板，这也满足电路的上极板连在一起的需求。高位电容下极板的通过第一金属(金属4)连在一起。因此，所述MOM电容的上下极板的确定：采样电容上极板采样，两条第二金属(金属5)作为上极板，中间一条第二金属(金属5)作为下极板；上极板包围下极板结构，上极板第二金属(金属5)同时具有上极板引线作用，中间下极板重叠第一金属(金属4)，并通过通孔连接，第一金属(金属4)具有下极板引线作用，具体结构参见图2。所述MOM电容的第一金属(金属4)、第二金属(金属5)之外的其他层次不作为屏蔽层并且避免使用，避免引入额外寄生。
基于上述电容排布，电容上下极板的连线满足下面所述：
上极板为相邻单位电容共用，电容矩阵形成后即完成所有电容上极板的连接，无需额外金属连线。高位电容的下极板通过第一金属(金属4)连到一起，并向下连到高位电容开关上；低位电容的下极板直接通过第一金属(金属4)向下连到低位电容开关上，见图4。
基于上述电容排布，为满足低位电容高精度匹配性，需要将最高位和次高位电容折半放置到低位电容的右侧。具体为C0右侧电容排布为高位电容C12，Nr行，(N12/N0)/(Nr*2)列；高位电容C13，Nr行，(N13/N0)/(Nr*2)列。
具体地，C13为N13倍单位电容，分为(N13/N0)/Nr列，分别位于电容阵列的左右两侧。
C12为N12倍单位电容，分为(N12/N0)/Nr列，分别位于电容阵列的左右两侧。
C11为N11倍单位电容，分为(N11/N0)/Nr列，位于电容C12左半部分右侧。
C10为N10倍单位电容，分为(N10/N0)/Nr列，位于电容C11的右侧。
C9为N9倍单位电容，分为(N9/N0)/Nr列，位于电容C10的右侧。
C8为N8倍单位电容，分为(N8/N0)/Nr列，位于电容C9的右侧。
C7为N7倍单位电容，分为(N7/N0)/Nr列，位于电容C8的右侧。
C6为N6倍单位电容，分为N6/N0列，位于电容阵列中心N0行，上面Nr-N0行布满虚拟电容。
C5为N5倍单位电容，分为N5/N0列，位于电容阵列中心N0行，上面Nr-N0行布满虚拟电容。
C4为N4倍单位电容，分为N4/N0列，位于电容阵列中心N0行，上面Nr-N0行布满虚拟电容。
C3为N3倍单位电容，分为N3/N0列，位于电容阵列中心N0行，上面Nr-N0行布满虚拟电容。
C2为N2倍单位电容，分为N2/N0列，位于电容阵列中心N0行，上面Nr-N0行布满虚拟电容。
C1为N1倍单位电容，分为N1/N0列，位于电容阵列中心N0行，上面Nr-N0行布满虚拟电容。
C0为N0倍单位电容，分为1列，位于电容阵列中心N0行，上面Nr-N0行布满虚拟电容。
基于上述电容布局，总电容上极板引线即为单位电容之间共用的第二金属(金属5)，无需引入其他金属走线。各位电容下极板走线为第一金属(金属4)向下拉到位电容下极板总线，如图5所示。
在步骤103，提取单位电容的寄生参数。
在该步骤中，利用RCExplorer工具提取出每个单位电容的寄生参数。
在步骤104，确定电容和走线的匹配精度。
在该步骤中，根据提取的每个单位电容的寄生参数，分析各位电容精度是否满足要求。
由于DAC电容阵列PN两路完全对称，所以本发明仅以单边电容阵列的版图为例阐述了SARADC中采样电容阵列版图设计方法。单边电容阵列完成后，另一边电容阵列完成对称。
随着SARADC的低功耗、高采样速率的要求，要求采样电容的容值要越做越小，几fF甚至零点几fF的电容也会广泛应用。本发明的单位电容和电容阵列的设计方法克服了工艺的限制，并有效消除采样极板寄生电容，提高电容的匹配性。因此本发明同样适用于先进工艺下电容及电容阵列版图设计。
本发明详细描述了14位SARADC的采样电容设计，但应该理解，本发明不局限于14位SARADC的采样电容设计，同样适用于12到16位的SARADC的电容设计。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种SARADC***采样MOM电容的版图设计方法，其特征在于，包括以下步骤：
1）根据电路功能需要，确定单位电容；
2）对位电容和虚拟电容进行排布，完成电容阵列布局和走线；
3）提取每个单位电容的寄生参数，分析位电容精度。
2.根据权利要求1所述的SARADC***采样MOM电容的版图设计方法，其特征在于，所述步骤1）进一步包括以下步骤：
选定工艺允许的两个金属层次作为构成电容的层次、将工艺允许的最小值作为金属线的宽度和间距；
将作为上极板的金属在上下两侧的宽度大于最小宽度。
3.根据权利要求2所述的SARADC***采样MOM电容的版图设计方法，其特征在于，所述选定工艺允许的两个金属层次作为构成电容的层次、将工艺允许的最小值作为金属线的宽度和间距的步骤，进一步包括以下步骤，
选定一个金属层次作为下极板连出端头；
将金属条方向与y轴平行；
将外部走线作为上极板，另一个金属层次的左右两条构成电容层、上下两条构成电容阵列横向连接线。
4.根据权利要求1所述的SARADC***采样MOM电容的版图设计方法，其特征在于，所述步骤1）进一步包括，通过RCExplorer工具提取单位电容的容值的步骤；所述单位电容的容值通过调整金属条的长度来实现。
5.根据权利要求1所述的SARADC***采样MOM电容的版图设计方法，其特征在于，所述步骤2）进一步包括以下步骤，
取单位电容的整数倍作为位电容；
将位电容分为高位电容和低位电容；
将高位电容采用4行方式排布、低位电容采用1行方式排布，其他行放置虚拟电容。
6.根据权利要求1所述的SARADC***采样MOM电容的版图设计方法，其特征在于，步骤3）所述提取每个单位电容的寄生参数，分析位电容精度的步骤，是利用RCExplorer工具提取出每个单位电容的寄生参数，确定电容和走线的匹配精度；分析每一个位电容精度是否满足要求。
7.一种MOM电容，其特征在于，所述MOM电容为纵向插指形状，其内部为MOM电容下极板，外部为MOM电容上极板。
8.根据权利要求7所述的MOM电容，其特征在于，构成电容的金属层次为两层，其中一个金属层次构成电容层，另一个金属层次构成下极板走线层。
9.根据权利要求8所述的MOM电容，其特征在于，所述下极板走线层通过通孔和所述电容层相连。
10.一种MOM电容阵列，其特征在于，包括内部电容阵列和虚拟电容阵列，
所述内部电容阵列包括电容C0、C1、C2、C3、C4、C5、C6、C7、C8、C9、C10、C11、C12、C13，其中，
C0：第一位电容，N0倍单位电容，共1列N0行；
C1：第二位电容，N1倍单位电容，共N1/N0列N0行；
C2：第三位电容，N2倍单位电容，共N2/N0列N0行；
C3：第四位电容，N3倍单位电容，共N3/N0列N0行；
C4：第五位电容，N4倍单位电容，共N4/N0列N0行；
C5：第六位电容，N5倍单位电容，共N5/N0列N0行；
C6：第七位电容，N6倍单位电容，共N6/N0列N0行；
C7：第八位电容，N7倍单位电容，共（N7/N0）/Nr列Nr行；
C8：第九位电容，N8倍单位电容，共（N8/N0）/Nr列Nr行；
C9：第十位电容，N9倍单位电容，共（N9/N0）/Nr列Nr行；
C10：第十一位电容，N10倍单位电容，共（N10/N0）/Nr列Nr行；
C11：第十二位电容，N11倍单位电容，共（N11/N0）/Nr列Nr行；
C12：第十三位电容，N12倍单位电容，共（N12/N0）/Nr列Nr行；
C13：第十四位电容，N13倍单位电容，共（N13/N0）/Nr列Nr行；
所述虚拟电容，共（N0+N1+N2+N3+N4+N5+N6）/N0列Nr-N0行；
其中，N0为整数，Nr为4以上的偶数，N1-N13均为N0的整数倍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811276724.3A CN109214130B (zh) | 2018-10-30 | 2018-10-30 | 一种saradc***采样mom电容的版图设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811276724.3A CN109214130B (zh) | 2018-10-30 | 2018-10-30 | 一种saradc***采样mom电容的版图设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109214130A true CN109214130A (zh) | 2019-01-15 |
| CN109214130B CN109214130B (zh) | 2020-05-12 |
Family
ID=64998005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811276724.3A Active CN109214130B (zh) | 2018-10-30 | 2018-10-30 | 一种saradc***采样mom电容的版图设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109214130B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110162913A (zh) * | 2019-05-30 | 2019-08-23 | 上海华虹宏力半导体制造有限公司 | 一种电容版图设计方法 |
| CN112100967A (zh) * | 2020-09-15 | 2020-12-18 | 杨家奇 | 一种标准单元版图、标准单元库版图及布线方法 |
| CN112685983A (zh) * | 2020-12-29 | 2021-04-20 | 中国科学院上海微***与信息技术研究所 | 片上电容的建模方法 |
| CN113708768A (zh) * | 2021-08-17 | 2021-11-26 | 联芸科技（杭州）有限公司 | 电容阵列、匹配方法及其逐次逼近型模数转换器 |
| WO2022068334A1 (zh) * | 2020-09-30 | 2022-04-07 | 长鑫存储技术有限公司 | 设计方法 |
| CN115310402A (zh) * | 2022-07-26 | 2022-11-08 | 杭州行芯科技有限公司 | 自适应的寄生电容查找表生成方法、装置和*** |
| CN116090400A (zh) * | 2023-04-06 | 2023-05-09 | 长沙泰科阳微电子有限公司 | 一种深亚微米下的采样mom电容版图设计方法及电容 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6980414B1 (en) * | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
| CN102201408A (zh) * | 2010-03-24 | 2011-09-28 | 北京中星微电子有限公司 | 一种电容 |
| CN107612549A (zh) * | 2017-09-05 | 2018-01-19 | 成都易源芯辰微电子科技有限公司 | 一种双绞式共用中心电容阵列及其版图设计方法 |
| CN107633128A (zh) * | 2017-09-15 | 2018-01-26 | 北京华大九天软件有限公司 | Mom电容、mom电容阵列及mom电容阵列的布局和走线方法 |
| CN107919356A (zh) * | 2017-11-27 | 2018-04-17 | 北京华大九天软件有限公司 | 一种提高电容匹配度的版图结构及其实现方法 |
-
2018
- 2018-10-30 CN CN201811276724.3A patent/CN109214130B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6980414B1 (en) * | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
| CN102201408A (zh) * | 2010-03-24 | 2011-09-28 | 北京中星微电子有限公司 | 一种电容 |
| CN107612549A (zh) * | 2017-09-05 | 2018-01-19 | 成都易源芯辰微电子科技有限公司 | 一种双绞式共用中心电容阵列及其版图设计方法 |
| CN107633128A (zh) * | 2017-09-15 | 2018-01-26 | 北京华大九天软件有限公司 | Mom电容、mom电容阵列及mom电容阵列的布局和走线方法 |
| CN107919356A (zh) * | 2017-11-27 | 2018-04-17 | 北京华大九天软件有限公司 | 一种提高电容匹配度的版图结构及其实现方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110162913A (zh) * | 2019-05-30 | 2019-08-23 | 上海华虹宏力半导体制造有限公司 | 一种电容版图设计方法 |
| CN112100967A (zh) * | 2020-09-15 | 2020-12-18 | 杨家奇 | 一种标准单元版图、标准单元库版图及布线方法 |
| WO2022068334A1 (zh) * | 2020-09-30 | 2022-04-07 | 长鑫存储技术有限公司 | 设计方法 |
| CN112685983A (zh) * | 2020-12-29 | 2021-04-20 | 中国科学院上海微***与信息技术研究所 | 片上电容的建模方法 |
| CN113708768A (zh) * | 2021-08-17 | 2021-11-26 | 联芸科技（杭州）有限公司 | 电容阵列、匹配方法及其逐次逼近型模数转换器 |
| CN115310402A (zh) * | 2022-07-26 | 2022-11-08 | 杭州行芯科技有限公司 | 自适应的寄生电容查找表生成方法、装置和*** |
| CN115310402B (zh) * | 2022-07-26 | 2023-07-25 | 杭州行芯科技有限公司 | 自适应的寄生电容查找表生成方法、装置和*** |
| CN116090400A (zh) * | 2023-04-06 | 2023-05-09 | 长沙泰科阳微电子有限公司 | 一种深亚微米下的采样mom电容版图设计方法及电容 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109214130B (zh) | 2020-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109214130A (zh) | 一种saradc***采样mom电容的版图设计方法 | |
| CN107633128A (zh) | Mom电容、mom电容阵列及mom电容阵列的布局和走线方法 | |
| JP2002300032A (ja) | 整合キャパシタ配列を作成する方法 | |
| US7994610B1 (en) | Integrated capacitor with tartan cross section | |
| CN107025323A (zh) | 一种基于模板库的变电站快速建模方法 | |
| JP5540007B2 (ja) | グリッドプレートを有する集積キャパシタ | |
| DE102019116997B4 (de) | Abgriffzellen, verfahren zu deren entwurf und schaltkreis-designsystem | |
| US8970002B2 (en) | Metal oxide metal capacitor structures | |
| US7873191B2 (en) | Capacitive array | |
| CN107066681A (zh) | 集成电路和制造集成电路的计算机实现方法 | |
| CN102571098B (zh) | D/a转换器电流源阵列的版图排列结构及其排布方法 | |
| CN114864525A (zh) | 适用于晶上集成的晶圆基板标准集成区域布线结构与方法 | |
| CN110970561B (zh) | 电容单元、集成电容和谐振单元 | |
| CN212627864U (zh) | Saradc版图结构 | |
| CN107919356A (zh) | 一种提高电容匹配度的版图结构及其实现方法 | |
| CN108198802A (zh) | 电容器 | |
| Lin et al. | Analytical-based approach for capacitor placement with gradient error compensation and device correlation enhancement in analog integrated circuits | |
| CN205566241U (zh) | 一种多阶复数滤波器的版图结构 | |
| CN111129304B (zh) | Mom电容器、电容阵列结构及其版图设计方法 | |
| CN109541518A (zh) | 一种基于电压互感器的附加误差分析方法及*** | |
| CN203909144U (zh) | 一种测试结构 | |
| CN102521447A (zh) | 基于二进制组合的毫米波场效应晶体管参数化建模方法 | |
| CN102645625B (zh) | 短路虚拟架构、解内嵌的方法及装置 | |
| CN215834524U (zh) | 一种提高mim电容布线资源的版图结构 | |
| Kosaka et al. | Chip-level substrate coupling analysis with reference structures for verification |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 610200 Chengdu City, Sichuan Province, Chengdu City, the Galactic Road, No. 596 scientific research complex 13 floor Patentee after: Chengdu Huada Jiutian Technology Co., Ltd Address before: 610200 Chengdu City, Sichuan Province, Chengdu City, the Galactic Road, No. 596 scientific research complex 13 floor Patentee before: CHENGDU JIUXIN MICRO TECHNOLOGY Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |