CN113675332A - 存储装置及其制造方法 - Google Patents

存储装置及其制造方法 Download PDF

Info

Publication number
CN113675332A
CN113675332A CN202110184630.9A CN202110184630A CN113675332A CN 113675332 A CN113675332 A CN 113675332A CN 202110184630 A CN202110184630 A CN 202110184630A CN 113675332 A CN113675332 A CN 113675332A
Authority
CN
China
Prior art keywords
layer
magnetic track
layers
magnetic
track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110184630.9A
Other languages
English (en)
Inventor
李炅奂
金容锡
金森宏治
皮雄焕
金炫哲
柳成原
洪载昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113675332A publication Critical patent/CN113675332A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种存储装置包括：磁性轨道层，所述磁性轨道层在衬底上延伸，所述磁性轨道层具有二维绒毛状的折叠结构；多个读取单元，所述多个读取单元包括多个固定层和位于所述磁性轨道层与所述多个固定层中的每个固定层之间的隧道势垒层；和多条位线，所述多条位线在所述多个读取单元中的不同的读取单元上延伸，所述多个读取单元位于所述磁性轨道层与所述多条位线中的相应的位线之间。

Description

存储装置及其制造方法
相关申请的交叉引用
于2020年5月14日在韩国知识产权局提交的、且标题为“Memory Device andMethod of Manufacturing the Same(存储装置及其制造方法)”的韩国专利申请No.10-2020-0057831通过引用整体并入本文。
技术领域
实施例涉及存储装置及其制造方法，并且更具体地，涉及包括赛道(racetrack)的存储装置及其制造方法。
背景技术
由于要求电子产品小型化和多功能化并且具有高性能，所以需要高容量的存储装置。为了提供高容量，提出了一种包括赛道的磁畴壁移位寄存器型存储装置，该赛道包括在磁畴之间通过磁畴壁的移动来存储信息的多个磁畴。
发明内容
根据实施例，提供一种存储装置，所述存储装置包括：磁性轨道(track)层，所述磁性轨道层以折叠结构在衬底上延伸，在所述折叠结构中，所述磁性轨道层为二维绒毛状；多个读取单元，所述多个读取单元包括多个固定层和布置在所述磁性轨道层与所述多个固定层之间的隧道势垒层；和多条位线，所述多条位线在所述多个读取单元中的不同的读取单元上延伸，所述多个读取单元位于所述磁性轨道层与所述多条位线之间。
根据实施例，还提供一种存储装置，所述存储装置包括：衬底，所述衬底具有存储区域和在所述存储区域的第一水平方向上的连接区域；多个存储堆叠，所述多个存储堆叠均包括层叠在所述衬底上的磁性轨道层，并且均在所述连接区域中形成台阶，并且在所述存储区域和所述连接区域上方以折叠结构延伸并布置，在所述折叠结构中，所述磁性轨道层为至少两个绒毛状，以包括在一个方向上二维地延伸的多个延伸轨道层以及连接所述多个延伸轨道层当中的两个延伸轨道层的至少两个连接轨道层；多个读取单元，所述多个读取单元包括多个固定层和布置在所述磁性轨道层与所述多个固定层之间的隧道势垒层；以及多条位线，所述多条位线在所述多个读取单元中的不同的读取单元上延伸，所述多个读取单元位于所述磁性轨道层与所述多条位线之间；多个连接接触插塞，所述多个连接接触插塞连接到作为在所述连接区域中的所述多个存储堆叠的所述磁性轨道层的一端的一部分的焊盘轨道层；和公共源极线，所述公共源极线连接到在所述第一方向上与所述连接区域相对的所述存储区域中的所述多个存储堆叠的所述磁性轨道层。
根据实施例，还提供一种存储装置，所述存储装置包括：衬底，所述衬底包括存储区域、在所述存储区域的第一水平方向上的第一连接区域以及在与所述存储区域的所述第一水平方向垂直的第二水平方向上的第二连接区域；多个存储堆叠，所述多个存储堆叠均在所述第一连接区域和所述第二连接区域中形成台阶的同时包括层叠在所述衬底上的蚀刻停止层；磁性轨道层，所述磁性轨道层沿着所述蚀刻停止层的上表面以折叠结构在所述存储区域和所述第一连接区域上方延伸，在所述折叠结构中，所述磁性轨道层为至少两个绒毛状，以包括在一个方向上二维地延伸的多个延伸轨道层以及连接所述多个延伸轨道层当中的两个延伸轨道层的至少两个连接轨道层并且具有多个磁畴；多个读取单元，所述多个读取单元包括多个固定层和布置在所述磁性轨道层与所述多个固定层之间的隧道势垒层；多条位线，所述多条位线在所述多个读取单元当中的不同的读取单元上延伸，所述多个读取单元位于所述磁性轨道层与所述多条位线之间，从而形成磁隧道结(MTJ)；多个第一连接接触插塞，所述多个第一连接接触插塞在所述第一连接区域中连接到作为所述磁性轨道层的一端的一部分的焊盘轨道层；公共源极线，所述公共源极线连接到在所述第一水平方向上与所述第一连接区域相对的所述存储区域中的所述磁性轨道层的第二端；和多个第二连接接触插塞，所述多个第二连接接触插塞在所述第二连接区域中连接到作为所述位线的一部分的部分位线焊盘单元。
根据实施例，还提供一种制造存储装置的方法，所述方法包括：提供包括存储区域和在所述存储区域的第一水平方向上的连接区域的衬底；形成在所述连接区域中形成台阶并且层叠在所述衬底上的多个存储堆叠；以及形成连接到所述多个存储堆叠的台阶的多个连接接触插塞。所述多个存储堆叠中的每个存储堆叠包括：蚀刻停止层，所述蚀刻停止层位于所述衬底上；磁性轨道层，所述磁性轨道层沿着所述蚀刻停止层的上表面以折叠结构在所述存储区域和所述连接区域上方延伸，在所述折叠结构中，所述磁性轨道层为至少两个绒毛状，以包括在一个方向上二维地延伸的多个延伸轨道层以及连接所述多个延伸轨道层当中的两个延伸轨道层的至少两个连接轨道层；多个读取单元，所述多个读取单元包括多个固定层和布置在所述磁性轨道层与所述多个固定层之间的隧道势垒层；以及多条位线，所述多条位线在所述多个读取单元当中的不同的读取单元上延伸，所述多个读取单元位于所述磁性轨道层与所述多条位线之间。形成所述多个连接接触插塞包括：在所述连接区域中形成暴露所述多个存储堆叠的所述磁性轨道层的一部分的多个连接接触孔；以及形成填充所述多个连接接触孔并连接到所述磁性轨道层的一部分的所述多个连接接触插塞。
附图说明
通过参照附图详细描述示例性实施例，特征对于本领域技术人员将变得容易理解，在附图中：
图1A至图9D是示出根据实施例的制造存储装置的方法中的各阶段的俯视图和截面图；
图9E是示出第一连接接触插塞连接到磁性轨道层的部分的放大截面图；
图10A至图10C是示出根据实施例的存储装置的俯视图和截面图；
图10D是存储装置的存储串的截面图；
图11A至图11C是示出根据实施例的制造存储装置的方法中的各阶段的俯视图；
图12A至图12C是示出根据实施例的存储装置的存储串的一部分的截面图；
图13A和图13B是示出根据实施例的制造存储装置的方法中的各阶段的截面图；
图14A至图14C是示出根据实施例的存储装置的存储串的一部分的截面图；
图15是示出根据实施例的存储装置的截面图；
图16是示出根据实施例的存储装置的截面图；
图17A是示出根据实施例的制造存储装置的方法的截面图；
图17B是根据实施例的存储装置的磁性轨道层的一部分的截面图；
图18A是示出根据实施例的制造存储装置的方法的截面图；
图18B是示出根据实施例的存储装置的磁性轨道层的一部分的截面图；和
图19A至图19C是示出根据实施例的存储装置的透视图。
具体实施方式
图1A至图9D是示出根据实施例的制造存储装置的方法中的各阶段的俯视图和截面图，并且图9E是示出第一连接接触插塞连接到磁性轨道层的部分的放大截面图。具体地，图1A、图2A、图3A、图4A、图5A、图6A、图7A、图8A和图9A是示出根据实施例的制造存储装置的方法中的各阶段的俯视图，并且图1B、图2B、图3B、图4B、图5B、图6B、图7B、图8B和图9B分别是沿着图1A、图2A、图3A、图4A、图5A、图6A、图7A、图8A和图9A的线B-B'截取的截面图，并且图1C、图2C、图3C、图4C、图5C、图6C、图7C、图8C和图9C分别是沿着1A、图2A、图3A、图4A、图5A、图6A、图7A、图8A和图9A的线C-C'的截面图，并且图9D是沿着图9A的线D-D'的截面图。
参照图1A至图1C，提供了具有存储区域MR、第一***电路区域PRx、第二***电路区域PRy、位于存储区域MR与第一***电路区域PRx之间的第一连接区域CRx以及位于存储区域MR与第二***电路区域PRy之间的第二连接区域CRy的衬底110。
在一些实施例中，存储区域MR可以是二维矩形的。第一连接区域CRx和第一***电路区域PRx可以基于存储区域MR设置在第一水平方向(X方向)上，并且第二连接区域CRy和第二***电路区域PRy可以基于存储区域MR设置在垂直于第一水平方向的第二水平方向(Y方向)上。第一连接区域CRx和第二连接区域CRy可以被称为连接区域，并且第一***电路区域PRx和第二***电路区域PRy可以被称为***电路区域。连接区域可以位于存储区域MR与***电路区域之间。
例如，衬底110可以包括半导体材料，例如，硅(Si)或锗(Ge)。在另一个示例中，衬底110可以包括化合物半导体，例如，碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)。衬底110可以包括有源表面和与有源表面相对的无源表面。衬底110可以包括位于有源表面中的导电区域，例如，掺杂有杂质的阱。衬底110可以在有源表面中具有各种隔离结构(例如，浅沟槽隔离(STI)结构)中的每一种。
可以在第一***电路区域PRx中形成多个第一驱动元件TRl，并且可以在第二***电路区域PRy中形成多个第二驱动元件TR2。例如，第一驱动元件TR1可以是记录元件，并且第二驱动元件TR2可以是选择元件。
多个第一驱动元件TR1中的每个第一驱动元件可以包括形成在衬底110上的第一栅极绝缘层122、覆盖第一栅极绝缘层122的第一栅电极132以及形成在衬底110中的第一源极区112a和第一漏极区112b，第一栅电极132位于第一源极区112a和第一漏极区112b之间。多个第二驱动元件TR2中的每个第二驱动元件可以包括形成在衬底110上的第二栅极绝缘层124、覆盖第二栅极绝缘层124的第二栅电极134以及形成在衬底110中的第二源极区114a和第二漏极区114b，第二栅电极134位于第二源极区114a和第二漏极区114b之间。围绕多个第一驱动元件TR1和多个第二驱动元件TR2，可以形成隔离结构。
在图1A至图1C中，示例性地示出了多个第一驱动元件TR1和多个第二驱动元件TR2是晶体管。然而，多个第一驱动元件TR1和多个第二驱动元件TR2中的至少一些驱动元件可以包括二极管或双向阈值开关(OTS)元件。
参照图2A至图2C，可以在衬底110上形成覆盖多个第一驱动元件TR1和多个第二驱动元件TR2的基础绝缘层150以及蚀刻停止层210。基础绝缘层150可以由氧化物形成。然而，实施例不限于此。在一些实施例中，蚀刻停止层210可以由氮化硅或氧化铝形成。然而，实施例不限于此。
可以在蚀刻停止层210上形成多个磁性轨道层220。可以通过在蚀刻停止层210上形成磁性材料层并且对该磁性材料层进行图案化来形成多个磁性轨道层220。可以执行通过对磁性材料层进行图案化来形成多个磁性轨道层220的蚀刻工艺，从而暴露出蚀刻停止层210。在一些实施例中，多个磁性轨道层220中的每个磁性轨道层可以形成在存储区域MR和第一连接区域CRx上方。在一些实施例中，多个磁性轨道层220中的每个磁性轨道层可以沿着蚀刻停止层210的上表面以均匀的水平宽度延伸。多个磁性轨道层220可以被称为赛道。在存储区域MR中，多个磁性轨道层220中的每个磁性轨道层可以具有二维绒毛状(villi-shaped)的折叠结构。在存储区域MR中，多个磁性轨道层220中的每个磁性轨道层可以包括延伸(例如，线性形状)轨道层220L和连接到延伸轨道层220L(例如，垂直于轨道层220L)的连接轨道层220U。在第一连接区域CRx中，多个磁性轨道层220中的每个磁性轨道层可以包括从延伸轨道层220L延伸(例如，共线地延伸)的焊盘轨道层220P。在一些实施例中，延伸轨道层220L和焊盘轨道层220P可以在第一水平方向(X方向)上延伸。
两个延伸轨道层220L和连接两个延伸轨道层220L的连接轨道层220U可以在二维上为U形。在一些实施例中，在存储区域MR中，多个磁性轨道层220中的每个磁性轨道层可以具有折叠结构，该折叠结构包括由多个延伸轨道层220L和连接多个延伸轨道层220L的至少两个连接轨道层220U形成的至少两个绒毛，例如，多个磁性轨道层220中的每个磁性轨道层可以包括多个延伸轨道层220L和多个连接轨道层220U，它们组合成彼此相邻(例如，在Y方向上)并且在一侧彼此连接的至少两个U形。在磁性轨道层220中，每个绒毛状突起(即，连接轨道层220U)可以在第一水平方向(X方向)上或在与第一水平方向(X方向)相反的方向上设置。然而，在图11A所示的磁性轨道层220a中，每个绒毛状突起可以在第二水平方向(Y方向)上或在与第二水平方向(Y方向)相反的方向上设置。
多个磁性轨道层220中的每个磁性轨道层可以在第一水平方向(X方向)上从第一连接区域CRx的一端延伸到与第一连接区域CRx相对的位于存储区域MR中的另一端。例如，如图2A和图2B所示，每个磁性轨道层220的第一端可以位于第一***电路区域PRx或第一连接区域CRx中，并且每个磁性轨道层220的第二端可以(与第一端相对)位于存储区域MR中，例如，在存储区域MR的与第一连接区域CRx相对的边缘处。例如，如图2A和图2B所示，每个磁性轨道层220可以在第一水平方向(X方向)上沿着存储区域MR的整个长度延伸。具有绒毛被设置两次的折叠结构的多个磁性轨道层220中的每个磁性轨道层可以从一端延伸到另一端。
多个磁性轨道层220中的每个磁性轨道层可以包括自由层。自由层可以包括垂直磁性材料、具有L10结构的垂直磁性材料、具有致密的六方密堆积晶格结构的CoPt合金和垂直层叠体中的至少一种。垂直磁性材料可以包括铁(Fe)、镍(Ni)、铂(Pt)、钯(Pd)、硼(B)、钽(Ta)、钨(W)、铱(Ir)和钴(Co)中的至少一种，例如，CoFeB、CoFeTb、CoFeGd和CoFeDy中的至少一种。例如，具有L10结构的垂直磁性材料可以是Fe50Pt50、Fe50Pd50、Co50Pt50、Co50Pd50和Fe50Ni50中的至少一种。
在一些实施例中，多个磁性轨道层220中的每个磁性轨道层可以具有合成反铁磁体(SAF)结构。例如，多个磁性轨道层220中的每个磁性轨道层可以具有第一材料层、第二材料层和第三材料层的层叠结构，第一材料层和第三材料层可以包括铁磁材料，并且第二材料层可以包括非磁性材料。
例如，第一材料层和第三材料层可以包括具有垂直磁各向异性的垂直层叠体。垂直层叠体可以包括铁磁层交替且重复地布置的层叠结构或铁磁层和非磁性层交替且重复地布置的层叠结构。例如，垂直层叠体可以包括(Co/Pt)n层叠结构、(CoFe/Pt)n层叠结构、(CoFe/Pd)n层叠结构、(Co/Pd)n层叠结构、(Co/Ni)n层叠结构、(CoNi/Pt)n层叠结构、(CoCr/Pt)n层叠结构和(CoCr/Pd)n层叠结构(这里，n为自然数)中的至少一种。第二材料层可以包括能够在铁磁层之间实现Ruderman-Kittel-Kasuya-Yosida(RKKY)耦合的材料，例如，钌(Ru)、Ir和铑(Rh)中的至少一种。
在一些实施例中，多个磁性轨道层220中的每个磁性轨道层还可以包括位于蚀刻停止层210与自由层之间的晶种层和自旋轨道扭矩(SOT)感应层。晶种层可以包括非磁性金属材料(例如，铬(Cr)、Ru或Ta中的至少一种)、非磁性化合物(例如，钴镓(CoGa)或氮化锰镓(MnGaN))和非磁性合金(例如，镍铝(NiAl))中的至少一种。SOT感应层可以包括至少一种非磁性金属材料，例如，W、Pt、Ta、铪(Hf)、铼(Re)、Ir、金(Au)、银(Ag)、钛(Ti)和铜(Cu)中的至少一种。另外，SOT感应层可以包括至少一种拓扑绝缘材料，例如，碲化铋(Bi2Te3)、硒化铋(Bi2Se3)、碲化锑(Sb2Te3)、硫化钼(MoS2)、碲化钼(MoTe2)、硫化钨(WS2)和碲化钨(WTe2)中的至少一种。拓扑绝缘材料通常可以表示这样的材料：该材料的内部由于结晶规律性而具有绝缘性，而与该材料的表面相邻的部分具有导电性。
参照图3A至图3C，在蚀刻停止层210上，可以形成围绕多个磁性轨道层220的第一层间绝缘层250a。第一层间绝缘层250a可以由例如氧化物形成。然而，实施例不限于此。第一层间绝缘层250a可以覆盖多个磁性轨道层220的侧表面，并且可以暴露多个磁性轨道层220的上表面的至少一部分。在一些实施例中，第一层间绝缘层250a的上表面可以与多个磁性轨道层220的上表面共面。
在多个磁性轨道层220中的每个磁性轨道层的上表面上的不同部分上，可以布置多个读取单元230。读取单元230可以包括形成在磁性轨道层220上的隧道势垒层232和固定层234。
多个读取单元230可以布置在存储区域MR中布置的多个磁性轨道层220中的每个磁性轨道层的一部分上，并且可以不布置在第一连接区域CRx中布置的多个磁性轨道层220中的每个磁性轨道层的一部分上，即，多个读取单元230可以不布置在焊盘轨道层220P上。在图3A中，多个读取单元230被示出为仅布置在每个延伸轨道层220L上。然而，实施例不限于此，例如，多个读取单元230中的一些读取单元可以布置在每个连接轨道层220U上。
多个读取单元230中的每个读取单元可以具有例如沿着Y方向的水平宽度，该水平宽度大于磁性轨道层220的水平宽度，如图3A和图3C所示。在一些实施例中，多个读取单元230中的每个读取单元可以形成在磁性轨道层220的上表面的一部分和第一层间绝缘层250a的上表面的一部分上，例如，读取单元230的一部分可以沿着第二水平方向(Y方向)延伸超过磁性轨道层220的上表面以与第一层间绝缘层250a的上表面的一部分交叠。
隧道势垒层232可以包括非磁性绝缘材料。在一些实施例中，隧道势垒层232可以包括例如镁(Mg)、Ti、Al、镁锌(MgZn)或镁硼(MgB)中的至少一种的氧化物，或者例如Ti或钒(V)中的至少一种的氮化物。例如，隧道势垒层232可以是氧化镁(MgO)层或氧化镁铝(MgAlO)层。在其他实施例中，隧道势垒层232可以包括多个层。例如，隧道势垒层232可以具有诸如Mg/MgO、MgO/Mg、MgO/MgAlO、MgAlO/MgO、Mg/MaAlO/Mg、MgO/MgAlO/MgO或MgAlO/MgO/MaAlO的层叠结构。在一些实施例中，隧道势垒层232可以具有NaCl晶体结构(例如，面心立方晶格结构)。
例如，固定层234可以包括Fe、Co、Ni、Pd和Pt中的至少一种。在一些实施例中，固定层234可以由Co-M1合金(这里，M1是Pt、Pd和Ni中的至少一种金属)或Fe-M2合金(这里，M2是Pt、Pd和Ni中的至少一种金属)形成。在其他实施例中，固定层234还可以包括B、碳(C)、Cu、Ag、Au、Ru、Ta和Cr中的至少一种。在一些实施例中，固定层234可以包括具有垂直磁各向异性(PMA)的材料。然而，实施例不限于此。
磁性轨道层220可以布置成接触读取单元230，并且作为磁性轨道层220中包括的自由层的与读取单元230垂直交叠的部分的一个磁畴可以与读取单元230一起形成磁隧道结(MTJ)。例如，MTJ的电阻值可以根据固定层234的磁化方向和磁性轨道层220的磁畴的磁化方向而变化。例如，当固定层234的磁化方向和磁性轨道层220的磁畴的磁化方向反向平行时，MTJ可以具有高电阻值并且可以存储数据“1”。当固定层234的磁化方向和磁性轨道层220的磁畴的磁化方向平行时，MTJ可以具有低电阻值并且可以存储数据“0”。
在磁性轨道层220上，多个读取单元230之间的间隔可以具有相同或相似的值，这将参照图10D进行详细描述。
参照图4A至图4C，在第一层间绝缘层250a和多个磁性轨道层220上，可以形成围绕多个读取单元230的第二层间绝缘层250b。第二层间绝缘层250b可以由氧化物形成。然而，实施例不限于此。第二层间绝缘层250b可以覆盖多个读取单元230的侧表面，并且可以暴露多个读取单元230的上表面的至少一部分。在一些实施例中，第二层间绝缘层250b的上表面可以与多个读取单元230的上表面共面。
可以在第二层间绝缘层250b和多个读取单元230上形成多条位线260。多条位线260可以在第一水平方向(X方向)上以均匀的间隔沿第二水平方向(Y方向)延伸。多条位线260可以由掺杂有杂质、金属(例如，W、Cu、Al、Ni、Co、Ti和Ta中的至少一种)、金属硅化物(例如，硅化W、硅化Ni、硅化Co、硅化Ti和硅化Ta中的至少一种)、导电金属氮化物(例如，氮化Ti和氮化Ta中的至少一种)或者上述组合的多晶硅形成。
多条位线260可以在与多个磁性轨道层220的至少一部分相交的同时延伸。在一些实施例中，多个磁性轨道层220中的每个磁性轨道层可以与多条位线260相交。在一些实施例中，多条位线260中的每条位线可以与多个磁性轨道层220中的每个磁性轨道层的不同部分相交。
多条位线260中的每条位线可以接触在多个磁性轨道层220中的每个磁性轨道层上布置的多个读取单元230当中的不同读取单元230的上表面。即，与多个磁性轨道层220中的每个磁性轨道层相交的位线260的数目可以等于在多个磁性轨道层220中的每个磁性轨道层上布置的读取单元230的数目，例如，因此，每条位线260可以在每个磁性轨道层220中仅与一个读取单元230相交。
多条位线260中的每条位线可以延伸以形成在存储区域MR和第二连接区域CRy上方。多条位线260中的每条位线可以在第二连接区域CRy中包括位线焊盘单元260P。在一些实施例中，位线焊盘单元260P的水平宽度的值可以大于存储区域MR中的多条位线260中的每条位线的例如沿着X方向的水平宽度的值。
参照图5A至图5C，在第二层间绝缘层250b上，可以形成覆盖多条位线260的第三层间绝缘层250c。第三层间绝缘层250c可以覆盖多条位线260的上表面和侧表面。第三层间绝缘层250c可以由例如氧化物形成。在一些实施例中，第一层间绝缘层250a、第二层间绝缘层250b和第三层间绝缘层250c可以由相同的材料或相似的材料形成。第一层间绝缘层250a、第二层间绝缘层250b和第三层间绝缘层250c可以被称为层间绝缘层250。
然后，通过重复形成蚀刻停止层210、多个磁性轨道层220、多个读取单元230、多条位线260和层间绝缘层250，形成在垂直方向(Z方向)上层叠的多个存储堆叠ST1、ST2、ST3和ST4。多个存储堆叠ST1、ST2、ST3和ST4中的每个存储堆叠可以由蚀刻停止层210、布置在蚀刻停止层210上的多个磁性轨道层220、接触多个磁性轨道层220的多个读取单元230、接触多个读取单元230的上表面的多条位线260以及覆盖位于蚀刻停止层210上的多个磁性轨道层220、多个读取单元230和多条位线260的层间绝缘层250来形成。
多个存储堆叠ST1、ST2、ST3和ST4可以分别包括多个存储串MS1、MS2、MS3和MS4，每个存储串由多个磁性轨道层220和多个读取单元230形成。
分别包括在多个存储堆叠ST1、ST2、ST3和ST4中的多个存储串MS1、MS2、MS3和MS4可以分别在垂直方向(Z方向)上交叠。在一些实施例中，多个存储堆叠ST1、ST2、ST3和ST4中的每个存储堆叠的多个磁性轨道层220在垂直方向(Z方向)上交叠，并且多个读取单元230中的至少一些读取单元可以不交叠。因为分别包括在多个存储堆叠ST1、ST2、ST3和ST4中的多条位线260是根据多个读取单元230的布置而布置的，所以多条位线260可以在垂直方向(Z方向)上交叠并且多条位线260中的至少一些位线可以不交叠。
在图5B和图5C中，示出了四个存储堆叠ST1、ST2、ST3和ST4层叠。然而，实施例不限于此，例如，可以层叠两个或四个的倍数的存储堆叠。
参照图6A至图6C，通过去除多个存储堆叠ST1、ST2、ST3和ST4的一部分，多个存储堆叠ST1、ST2、ST3和ST4可以在第一连接区域CRx和第二连接区域Cry中形成台阶轮廓，即，包括多个台阶。多个存储堆叠ST1、ST2、ST3和ST4中的每个存储堆叠可以在第一连接区域CRx和第二连接区域Cry中具有形成台阶形阶梯板的第一台阶单元STAx和第二台阶单元STAy。多个存储堆叠ST1、ST2、ST3和ST4中的每个存储堆叠的第一台阶单元STAx和第二台阶单元STAy可以在第一水平方向(X方向)和第二水平方向(Y方向)上突出到上存储堆叠上方。
因此，多个存储堆叠ST1、ST2、ST3和ST4的蚀刻停止层210在第一水平方向(X方向)和第二水平方向(Y方向)上的水平长度可以变化。多个存储堆叠ST1、ST2、ST3和ST4的蚀刻停止层210在第一水平方向(X方向)和第二水平方向(Y方向)上的水平长度可以从衬底110朝向上部减小。另外，多个存储堆叠ST1、ST2、ST3和ST4的焊盘轨道层220P在第一水平方向(X方向)上的水平长度可以从衬底110朝向上部减小，并且多个存储堆叠ST1、ST2、ST3和ST4的位线焊盘单元260P在第二水平方向(Y方向)上的水平长度也可以从衬底110朝向上部减小。
例如，位于最下部的存储堆叠ST1的蚀刻停止层210、焊盘轨道层220P和位线焊盘单元260P的水平长度可以最大，并且位于最上部的存储堆叠ST4的蚀刻停止层210、焊盘轨道层220P和位线焊盘单元260P的水平长度可以最小。
在图6B和图6C中，示出了第一台阶单元STAx和第二台阶单元STAy中的每一者的上表面与位于其上的蚀刻停止层210的下表面处于同一水平高度。然而，实施例不限于此。在一些实施例中，在第一连接区域CRx和第二连接区域CRy中形成多个存储堆叠ST1、ST2、ST3和ST4以使第一台阶单元STAx和第二台阶单元STAy中的每一者的上表面位于比位于其上的蚀刻停止层210的下表面的水平高度低的水平高度处(即，位于接近衬底110的水平高度的水平高度处)的工艺中，可以在第二台阶单元STAy和第二台阶单元STAy中进一步去除层间绝缘层250的一部分。
参照图7A至图7C，可以在图6A至图6C所示的多个存储堆叠ST1、ST2、ST3和ST4的一部分被去除的部分中形成填充绝缘层300。填充绝缘层300可以由例如氧化物形成。然而，实施例不限于此。在一些实施例中，层间绝缘层250和填充绝缘层300可以由相同的材料或相似的材料形成。
参照图8A至图8C，在第一***电路区域PRx中形成暴露第一源极区112a的一部分和第一漏极区112b的一部分的多个第一接触孔THx，在第二***电路区域PRy中形成暴露第二源极区114a的一部分和第二漏极区114b的一部分的多个第二接触孔THy，在第一连接区域CRx中形成暴露多个存储堆叠ST1、ST2、ST3和ST4的焊盘轨道层220P的一部分的多个第一连接接触孔CHx，在第二连接区域CRy中形成暴露多个存储堆叠ST1、ST2、ST3和ST4的位线焊盘层260P的一部分的多个第二连接接触孔CHy，并且在存储区域MR中形成暴露衬底110的公共源极沟槽CSH。
多个第一接触孔THx和多个第二接触孔THy可以穿过填充绝缘层300和基础绝缘层150。多个第一连接接触孔CHx可以穿过填充绝缘层300、第三层间绝缘层250c和第二层间绝缘层250b。多个第二连接接触孔CHy可以穿过填充绝缘层300和第三层间绝缘层250c。公共源极沟槽CSH可以穿过多个存储堆叠ST1、ST2、ST3和ST4以及基础绝缘层150。
在一些实施例中，可以通过蚀刻工艺同时形成多个第一接触孔THx、多个第二接触孔THy、多个第一连接接触孔CHx和多个第二连接接触孔CHy。可以执行用于形成多个第一接触孔THx、多个第二接触孔THy、多个第一连接接触孔CHx和多个第二连接接触孔CHy的蚀刻工艺，使得蚀刻停止层210被暴露。在其他实施例中，可以通过刻蚀工艺同时形成多个第一接触孔THx和多个第二接触孔THy，并且可以通过另一蚀刻工艺同时形成多个第一连接接触孔CHx和多个第二连接接触孔CHy。在其他实施例中，可以通过蚀刻工艺同时形成多个第一接触孔THx和多个第二接触孔THy，并且可以通过单独的蚀刻工艺形成多个第一连接接触孔CHx和多个第二连接接触孔CHy，例如，可以通过单独的蚀刻工艺形成每组的第一连接接触孔CHx和第二连接接触孔Chy。
在一些实施例中，可以通过与形成多个第一接触孔THx、多个第二接触孔THy、多个第一连接接触孔CHx和多个第二连接接触孔CHy的蚀刻工艺分开的蚀刻工艺来形成公共源极沟槽CSH。在其他实施例中，可以通过形成多个第一接触孔THx和多个第二接触孔THy的蚀刻工艺来形成公共源极沟槽CSH。
例如，可以通过执行高纵横比接触(HARC)蚀刻工艺来形成多个第一接触孔THx、多个第二接触孔THy、多个第一连接接触孔CHx、多个第二连接接触孔CHy或公共源极沟槽CSH。
在一些实施例中，如图9E所示，焊盘轨道层220P的一部分和蚀刻停止层210的一部分可以暴露于多个第一连接接触孔CHx中的每个第一连接接触孔的底表面。在其他实施例中，可以仅暴露焊盘轨道层220P的一部分，并且蚀刻停止层210的一部分可以不暴露于多个第一连接接触孔CHx中的每个第一连接接触孔的底表面。
仅位线焊盘单元260P的一部分可以暴露于多个第二连接接触孔CHy中的每个第二连接接触孔的底表面。
衬底110的上表面的一部分可以暴露于公共源极沟槽CSH的底表面。如图9D所示，多个磁性轨道层220可以暴露于公共源极沟槽CSH的内壁。即，多个磁性轨道层220的第二端或与第二端相邻的部分(例如，多个磁性轨道层220的位于存储单元区域MR中的端部或与该端部相邻的部分)可以暴露于(例如，直接接触)公共源极沟槽CSH的内壁。
在一些实施例中，多个第一接触孔THx、多个第二接触孔THy、多个第一连接接触孔CHx和多个第二连接接触孔CHy可以具有圆形或椭圆形的水平截面，例如，如在俯视图(图9A)中所观察到的。在一些实施例中，公共源极沟槽CSH在存储区域MR中可以具有在第二水平方向(Y方向)上延伸的条形水平截面或者在第二水平方向(Y方向)上具有长轴的矩形水平截面，如图9A所示。
参照图9A至图9D，可以形成填充多个第一接触孔THx的多个第一接触插塞TCx、填充多个第二接触孔THy的多个第二接触插塞TCy、填充多个第一连接接触孔CHx的多个第一连接接触插塞MCx、填充多个第二连接接触孔CHy的多个第二连接接触插塞MCy以及填充公共源极沟槽CSH的公共源极线CSL。
多个第一接触插塞TCx、多个第二接触插塞TCy、多个第一连接接触插塞MCx、多个第二连接接触插塞MCy以及公共源极线CSL可以由导电材料形成。例如，多个第一接触插塞TCx、多个第二接触插塞TCy、多个第一连接接触插塞MCx、多个第二连接接触插塞MCy以及公共源极线CSL可以由金属、导电金属氮化物、过渡金属或上述金属的组合形成。可以通过填充多个第一接触孔THx、多个第二接触孔THy、多个第一连接接触孔CHx、多个第二连接接触孔CHy和公共源极沟槽CSH，形成覆盖多个存储堆叠ST1、ST2、ST3和ST4以及填充绝缘层300的导电材料，然后去除导电材料的覆盖填充绝缘层300的上表面和位于最上端的存储堆叠ST4的第三层间绝缘层250c的上表面的部分，来形成多个第一接触插塞TCx、多个第二接触插塞TCy、多个第一连接接触插塞MCx、多个第二连接接触插塞MCy和公共源极线CSL。
多个第一接触插塞TCx、多个第二接触插塞TCy、多个第一连接接触插塞MCx、多个第二连接接触插塞MCy和公共源极线CSL可以由相同的导电材料形成。
多个第一接触插塞TCx可以电连接到多个第一驱动元件TR1的第一源极区112a和第一漏极区112b，并且多个第二接触插塞TCy可以电连接到多个第二驱动元件TR2的第二源极区114a和第二漏极区114b。多个第一连接接触插塞MCx和公共源极线CSL可以分别电连接到多个磁性轨道层220中的每个磁性轨道层的第一端和第二端。公共源极线CSL可以电连接到多个磁性轨道层220，并且多个第一连接接触插塞MCx中的每个第一连接接触插塞可以电连接到多个磁性轨道层220中的每个磁性轨道层。多个第一连接接触插塞MCx和公共源极线CSL中的每一者可以在第一水平方向(X方向)上位于两端(即，第一端和第二端)，多个磁性轨道层220中的每个磁性轨道层位于多个第一连接接触插塞MCx与公共源极线CSL之间。多个第二连接接触插塞MCy可以连接到多条位线焊盘单元260P，并且可以电连接到多条位线260。
在一些实施例中，用于减小接触电阻的金属硅化物层可以位于第一接触插塞TCx与第一源极区112a之间、第一接触插塞TCx与第一漏极区112b之间、第二接触插塞TCy与第二源极区114a之间、第二接触插塞TCy与第二漏极区114b之间以及公共源极线CSL与衬底110之间。
参照图9E，第一连接接触插塞MCx可以连接到焊盘轨道层220P的与磁性轨道层220的第一端相邻的部分。在一些实施例中，例如在第二水平方向(Y方向)上，第一连接接触插塞MCx的水平宽度的值可以大于焊盘轨道层220P的水平宽度的值。这里，焊盘轨道层220P的水平宽度是指与磁性轨道层220延伸所沿的方向(图9D的第一水平方向(X方向))垂直的方向(图9D的第二水平方向(Y方向))上的宽度。
第一连接接触插塞MCx可以围绕焊盘轨道层220P的上表面的一部分和焊盘轨道层220P的侧表面的一部分。第一连接接触插塞MCx的下表面可以接触焊盘轨道层220P和蚀刻停止层210，并且第一连接接触插塞MCx的最下表面可以接触蚀刻停止层210。
图10A至图10C是示出根据实施例的存储装置的俯视图和截面图，并且图10D是示出存储装置的存储串的截面图。图10B和图10C是分别沿着图10A的线B-B'和线C-C'的截面图。
参照图10A至图10C，在多个存储堆叠ST1、ST2、ST3和ST4以及填充绝缘层300上形成覆盖绝缘层350之后，可以形成穿透覆盖绝缘层350并且在覆盖绝缘层350的底表面上暴露多个第一接触插塞TCx、多个第二接触插塞TCy、多个第一连接接触插塞MCx、多个第二连接接触插塞MCy和公共源极线CSL的上表面的至少一部分的多个通孔VH以及填充多个通孔VH的多个通路插塞VP。覆盖绝缘层350可以由例如氧化物形成。
多个通路插塞VP可以由导电材料形成。例如，多个通路插塞VP可以由金属、导电金属氮化物、过渡金属或以上金属的组合形成。多个通路插塞VP中的每个通路插塞可以连接到多个第一接触插塞TCx、多个第二接触插塞TCy、多个第一连接接触插塞MCx、多个第二连接接触插塞MCy和公共源极线CSL中的至少一者。
存储装置1可以通过在覆盖绝缘层350上布置连接到多个通路插塞VP中的至少一个通路插塞的第一布线ML1、第二布线ML2、第三布线ML3、第四布线ML4和第五布线ML5来形成。在第一布线ML1、第二布线ML2、第三布线ML3、第四布线ML4和第五布线ML5中，第一布线ML1将连接到第一漏极区112b的第一接触插塞TCx电连接到第一连接接触插塞MCx，第二布线ML2将连接到第二漏极区114b的第二接触插塞TCy电连接到第二连接接触插塞MCy，第三布线ML3电连接到连接到第一源极区112a的第一接触插塞TCx，第四布线ML4电连接到连接到第二源极区114a的第二接触插塞TCy，并且第五布线ML5电连接到公共源极线CSL。
参照图10D，存储串MS可以包括磁性轨道层220和多个读取单元230。图10D中所示的存储串MS可以是图10B和图10C中所示的多个存储串MS1、MS2、MS3和MS4之一，并且沿磁性轨道层220的延伸方向切割。
多个磁畴MD可以形成在磁性轨道层220中，并且磁畴壁MDW可以位于两个相邻的磁畴MD之间。在多个磁畴MD中，电子的磁矩方向可以相同。磁畴壁MDW是可以具有不同的磁化方向的磁畴之间的边界，并且可以通过施加到磁性轨道层220的电流或磁场而移动。
参照图10A至图10D，第一接触插塞TCx连接到与磁性轨道层220的一端相邻的焊盘轨道层220P，并且连接到第一连接接触插塞MCx的第一驱动元件TR1可以为多个磁畴MD中的每个磁畴提供预定的磁矩方向，使得数据“0”或“1”可以被存储在多个磁畴MD中的每个磁畴中。第一驱动元件TR1可以是畴壁传输(domain wall transport)的一部分。畴壁传输可以包括电源，并且畴壁传输可以通过第一驱动元件TR1将脉冲电流施加到磁性轨道层220。通过畴壁传输，多个磁畴MD中的每两个磁畴之间的磁畴壁MDW可以沿预定方向移动。由于磁畴壁MDW的移动，磁畴MD穿过读取单元130，从而可以读取数据。
通过电连接到第一驱动元件TRl的第一连接接触插塞MCx，脉冲电流被顺序地施加到多个磁畴MD，使得多个磁畴MD中的每个磁畴可以具有预定的磁矩方向或磁化方向。另外，脉冲电流通过第一连接接触插塞MCx从畴壁传输施加到磁性轨道层220，使得磁畴壁MDW可以移动。在其他实施例中，除了第一连接接触插塞MCx之外，畴壁传输还可以连接到磁性轨道层220。
读取单元230可以通过多个磁畴MD中的每个磁畴的磁矩方向来读取数据。读取单元230可以是利用隧道磁阻(TMR)效应或巨磁阻(GMR)效应的元件。读取单元230可以通过位线260电连接到第二驱动元件TR2。
在图10C中，第二驱动元件TR2被示例性地示出为晶体管。然而，与图10C不同，第二驱动元件TR2可以包括二极管或OTS元件。
在布置在磁性轨道层220上的多个读取单元230当中，作为在磁性轨道层220延伸的方向上相邻的读取单元230之间的间隔的读取单元布置间隔S1、S2、…可以具有相同或相似的值。即，在磁性轨道层220延伸的方向上相邻的两个读取单元230之间的磁畴MD的数目可以具有相同或相似的值。
在一些实施例中，在磁性轨道层220延伸的方向上与第一连接接触插塞MCx相邻的读取单元230之间的第一距离D1和与公共源极线CSL相邻的读取单元230之间的第二距离D2可以具有等于读取单元布置间隔S1、S2、…的1/2的值，或者大于读取单元布置间隔S1、S2、…的1/2的值。在这种情况下，位于多个磁畴MD之间的磁畴壁MDW可以在磁性轨道层220延伸的方向上双向移动。
在一些实施例中，在磁性轨道层220延伸的方向上与第一连接接触插塞MCx相邻的读取单元230之间的第一距离D1和与公共源极线CSL相邻的读取单元230之间的第二距离D2可以具有等于读取单元布置间隔S1、S2、…的值，或者大于读取单元布置间隔S1、S2、…的值。在这种情况下，位于多个磁畴MD之间的磁畴壁MDW可以在磁性轨道层220延伸的方向上单向移动。
根据实施例的存储装置1可以是包括多个磁性轨道层220的赛道存储装置。存储装置1的多个磁性轨道层220中的每个磁性轨道层二维地延伸，并且可以具有折叠结构，在该折叠结构中，多个磁性轨道层220中的每个磁性轨道层为至少两个绒毛状，例如，连续折叠成彼此对齐并连接的多个U形。存储装置1的多个磁性轨道层220可以布置在同一平面上，或者可以在垂直方向(Z方向)上交叠。
因为根据实施例的存储装置1包括具有由多个磁性轨道层220和多个读取单元230形成的多个存储串MS1、MS2、MS3和MS4的多个存储堆叠ST1、ST2、ST3和ST4，所以存储装置1可以是可以三维存储数据的三维存储装置。
在根据实施例的存储装置1中，因为多个存储堆叠ST1、ST2、ST3和ST4在第一连接区域CRx和第二连接区域Cry中的每一者中形成台阶，所以连接到多个存储堆叠ST1、ST2、ST3和ST4中的每个存储堆叠的多个磁性轨道层220的多个第一连接接触插塞MCx和连接到多个存储堆叠ST1、ST2、ST3和ST4中的每个存储堆叠的多条位线260的多个第二连接接触插塞MCy可以通过光掩模和通过蚀刻工艺形成。在一些实施例中，连接到第一驱动元件TR1的多个第一接触插塞TCx、连接到第二驱动元件TR2的多个第二接触插塞TCy、连接到多个磁性轨道层220的多个第一连接接触插塞MCx以及连接到多条位线260的多个第二连接接触插塞MCy可以通过光掩模和蚀刻工艺形成。因此，可以减少存储装置1的制造时间和成本。另外，在根据实施例的存储装置1中，因为磁性轨道层220布置在蚀刻停止层210上，所以用于形成包括多个磁性轨道层220的赛道存储装置的工艺批量生产率可以提高。
根据实施例的存储装置1的磁性轨道层220可以具有其中磁性轨道层220为二维绒毛状的折叠结构。因此，在磁性轨道层220延伸的方向上，可以自由地控制连接到以相等或相似间隔布置的多个读取单元230的多条位线260的节距。因此，可以增加用于形成多条位线260的工艺裕度。
因为根据实施例的存储装置1可以具有其中磁性轨道层220在二维上为至少两个绒毛状的折叠结构，所以连接到磁性轨道层220的两端的第一连接接触插塞MCx和公共源极线CSL可以在存储区域MR中布置在相对侧上。因此，因为可以自由地布置用于驱动存储装置1的布线结构，所以存储装置1可以高效地存储大容量数据。
图11A至图11C是示出根据实施例的制造存储装置的方法的俯视图。将不再重复先前参照图10A至图10D给出的图11A至图11C的描述。
参照图11A，可以在蚀刻停止层210上形成多个磁性轨道层220a。在一些实施例中，可以在存储区域MR和第一连接区域CRx上方形成多个磁性轨道层220a中的每个磁性轨道层。在一些实施例中，多个磁性轨道层220a中的每个磁性轨道层可以以均匀的水平宽度延伸。在存储区域MR中，多个磁性轨道层220a中的每个磁性轨道层可以具有折叠结构，在该折叠结构中，多个磁性轨道层220a中的每个磁性轨道层为二维绒毛状。在存储区域MR中，多个磁性轨道层220a中的每个磁性轨道层可以包括延伸轨道层220La和连接到延伸轨道层220La的连接轨道层220Ua。在第一连接区域CRx中，多个磁性轨道层220a中的每个磁性轨道层可以包括从延伸轨道层220La延伸的焊盘轨道层220Pa。在一些实施例中，焊盘轨道层220Pa可以在第一水平方向(X方向)上延伸，并且延伸轨道层220La可以在第二水平方向(Y方向)上延伸。
两个延伸轨道层220La和连接两个延伸轨道层220La的一个连接轨道层220Ua可以在二维上为U形。在一些实施例中，在存储区域MR中，多个磁性轨道层220a中的每个磁性轨道层可以具有折叠结构，在该折叠结构中，多个磁性轨道层220a中的每个磁性轨道层为至少两个绒毛状，以包括多个延伸轨道层220La和连接多个延伸轨道层220La的至少两个连接轨道层220Ua，例如，以具有彼此相邻(例如，沿着X方向)并在一侧彼此连接的至少两个U形的结构。多个磁性轨道层220a中的每个磁性轨道层可以从第一连接区域CRx处的第一端延伸到在存储区域MR中位于在第一水平方向(X方向)上与第一连接区域CRx相对的第二端。
在图2A所示的磁性轨道层220中，可以在第一水平方向(X方向)上或在第一水平方向(X方向)的相反方向上设置每个绒毛状突起，即，连接轨道层220U。然而，在图11A所示的磁性轨道层220a中，可以在第二水平方向(Y方向)或在第二水平方向(Y方向)的相反方向上设置每个绒毛状突起，即，连接轨道层220Ua。因此，多个磁性轨道层220a中的每个磁性轨道层可以通过其中多个磁性轨道层220a中的每个磁性轨道层为至少两个绒毛状的整数的折叠结构从第一端延伸到第二端。因为除了延伸形状之外，磁性轨道层220a与图2A至图2C所示的磁性轨道层220几乎相同，所以将不再重复其详细描述。
参照图11B，可以在蚀刻停止层210上形成围绕多个磁性轨道层220a的第一层间绝缘层250a。第一层间绝缘层250a可以由例如氧化物形成。第一层间绝缘层250a可以覆盖多个磁性轨道层220a的侧表面，并且可以暴露多个磁性轨道层220a的上表面的至少一部分。在一些实施例中，第一层间绝缘层250a的上表面可以与多个磁性轨道层220a的上表面共面。
在多个磁性轨道层220a中的每个磁性轨道层的上表面上，可以布置多个读取单元230。多个读取单元230可以在存储区域MR中布置在多个磁性轨道层220a中的每个磁性轨道层的一部分上，并且可以不在第一连接区域CRx中布置在多个磁性轨道层220a中的每个磁性轨道层的一部分(即，焊盘轨道层220P)上。在一些实施例中，多个读取单元230可以布置在连接轨道层220Ua上，并且可以不布置在延伸轨道层220La上。
在图11B中，多个读取单元230被示出为仅布置在多个连接轨道层220Ua当中的设置在第二水平方向(Y方向)的相反方向上的连接轨道层220Ua上。然而，实施例不限于此。在一些实施例中，多个读取单元230可以仅布置在多个连接轨道层220Ua当中的设置在第二水平方向(Y方向)上的连接轨道层220Ua上。在其他实施例中，多个读取单元230中的一些读取单元可以布置在设置在第二水平方向(Y方向)上的连接轨道层220Ua上，并且多个读取单元230中的其他读取单元可以布置在设置在第二水平方向(Y方向)的相反方向上的连接轨道层220Ua上。
多个读取单元230中的每个读取单元可以例如在Y方向上具有大于磁性轨道层220a的水平宽度。在一些实施例中，多个读取单元230中的每个读取单元可以形成在磁性轨道层220a的上表面的一部分和第一层间绝缘层250a的上表面的一部分上。磁性轨道层220a可以布置为接触读取单元230，并且作为磁性轨道层220a中包括的自由层的与读取单元230垂直交叠的部分的一个磁畴可以与读取单元230一起形成磁隧道结(MTJ)。
参照图11C，在第一层间绝缘层250a和多个磁性轨道层220a上，可以形成围绕多个读取单元230的第二层间绝缘层250b。第二层间绝缘层250b可以覆盖多个读取单元230的侧表面，并且可以暴露多个读取单元230的上表面的至少一部分。在一些实施例中，第二层间绝缘层250b的上表面可以与多个读取单元230的上表面共面。
可以在第二层间绝缘层250b和多个读取单元230上形成多条位线260a。多条位线260a可以在第一水平方向(X方向)上以均匀的间隔沿第二水平方向(Y方向)延伸。
多条位线260a中的每条位线可以接触在多个磁性轨道层220a中的每个磁性轨道层上布置的多个读取单元230当中的不同读取单元230的上表面。即，与多个磁性轨道层220a中的每个磁性轨道层相交的位线260a的数目可以等于在多个磁性轨道层220a中的每个磁性轨道层上布置的读取单元230的数目。
多条位线260a中的每条位线可以延伸以形成在存储区域MR和第二连接区域CRy上方。多条位线260a中的每条位线可以在第二连接区域CRy中包括位线焊盘单元260Pa。在一些实施例中，位线焊盘单元260Pa的水平宽度可以大于存储区域MR中的多条位线260a中的每条位线的水平宽度。
然后，可以通过与在图5A至图10D中描述的方法类似的方法来形成存储装置。可以形成通过参照图11A至图11C描述的方法而形成的存储装置，使得多个读取单元230之间的间隔是均匀的，并且因为多个读取单元230中的每个读取单元布置在磁性轨道层220a的连接轨道层220Ua上，所以参照图5A至图5C描述的多条位线260可以在一个磁性轨道层220a上在第一水平方向(X方向)上具有均匀的间隔。
图12A至图12C是示出根据实施例的存储装置的存储串的一部分的截面图。
参照图12A，存储串MS可以包括磁性轨道层220和多个读取单元230。存储串MS可以是图10B和图10C所示的多个存储串MS1、MS2、MS3和MS4之一，例如，存储串MS可以是图10D中的存储串MS的放大部分。详细地，如图12A所示，磁性轨道层220可以以均匀的水平宽度延伸。在磁性轨道层220的上表面上，可以布置多个读取单元230。读取单元230可以包括形成在磁性轨道层220上的隧道势垒层232和固定层234。位线260可以形成在读取单元230上。读取单元230可以位于磁性轨道层220与位线260之间。
磁性轨道层220可以以折叠结构延伸，在该折叠结构中，如图2A所示的磁性轨道层220或图11A所示的磁性轨道层220a一样，磁性轨道层220在二维上为至少两个绒毛状。位线260可以在一个方向上延伸。
形成读取单元230的隧道势垒层232和固定层234可以是如图3A或图11B所示的二维矩形。然而，实施例不限于此，例如，隧道势垒层232和固定层234可以在二维上为圆形或多边形。
参照图12B，存储串MSa可以包括磁性轨道层220和读取单元230a。存储串MSa可以是图10B和图10C所示的多个存储串MS1、MS2、MS3和MS4之一。读取单元230a可以包括形成在磁性轨道层220上的隧道势垒层232a和固定层234a。位线260可以形成在读取单元230a上。读取单元230a可以位于磁性轨道层220与位线260之间。
如图12A所示的固定层234一样，固定层234a可以在二维上为圆形、矩形或多边形。隧道势垒层232a可以在覆盖磁性轨道层220的上表面的同时延伸。即，隧道势垒层232a的二维形状可以与磁性轨道层220的二维形状相似。即，隧道势垒层232a可以以其中隧道势垒层232a在二维上为至少两个绒毛状的折叠结构延伸。即，多个读取单元230a可以包括布置在磁性轨道层220上以彼此间隔开的多个固定层234a以及隧道势垒层232a的位于磁性轨道层220与多个固定层234a之间的部分。
参照图12C，存储串MSb可以包括磁性轨道层220和读取单元230b。存储串MSb可以是图10B和图10C所示的多个存储串MS1、MS2、MS3和MS4之一。读取单元230b可以包括形成在磁性轨道层220上的隧道势垒层232b、极化增强层234E和固定层234b。位线260可以形成在读取单元230b上。读取单元230b可以位于磁性轨道层220与位线260之间。
隧道势垒层232b和固定层234b的平面形状可以与图12B所示的隧道势垒层232a和固定层234a的平面形状几乎相同。极化增强层234E可以在覆盖隧道势垒层232b的上表面的同时延伸。即，极化增强层234E的平面形状可以与磁性轨道层220和隧道势垒层232b的平面形状几乎相同。固定层234b可以布置在极化增强层234E的上表面的一部分上。极化增强层234E可以由与固定层234b的材料相同或相似的材料形成。极化增强层234E可以增加在存储串MSb中形成的MTJ中的隧道磁阻效应。
图13A和图13B是示出根据实施例的制造存储装置的方法的截面图。
参照图13A和图13B，位于最下部的存储堆叠ST1a可以包括在第一水平方向(X方向)上以均匀的间隔沿第二水平方向(Y方向)延伸的多条位线262、围绕多条位线262的第一层间绝缘层252a、布置在多条位线262上的多个读取单元240、在覆盖第一层间绝缘层252a的上表面和多条位线262的上表面的同时围绕多个读取单元240的蚀刻停止层212、布置在蚀刻停止层212上并且接触多个读取单元240的上表面的多个磁性轨道层222、以及在蚀刻停止层212上覆盖多个磁性轨道层222的第二层间绝缘层252b。
与多个磁性轨道层220、多个读取单元230和多条位线260从下侧到上侧布置的存储堆叠ST1(参照图1A至图10D描述)不同，在存储堆叠ST1a中，如图13A和图13B所示，多个磁性轨道层222、多个读取单元240和多条位线262可以从上侧到下侧布置，即，以与存储堆叠ST1中的顺序相反的顺序布置。多个磁性轨道层222、多个读取单元240和多条位线262可以由分别与多个磁性轨道层220、多个读取单元230和多条位线260的材料相同或相似的材料形成。多个磁性轨道层222、多个读取单元240和多条位线262的平面形状(例如，在截面图中)可以与多个磁性轨道层220、多个读取单元230和多条位线260的平面形状几乎相同。
第一层间绝缘层252a和第二层间绝缘层252b可以由氧化物形成。然而，实施例不限于此。第一层间绝缘层252a可以覆盖多条位线262的侧表面，并且可以暴露多条位线262的上表面的至少一部分。在一些实施例中，第一层间绝缘层252a的上表面和多条位线262的上表面可以共面。第二层间绝缘层252b可以覆盖多个磁性轨道层222的上表面和侧表面。第一层间绝缘层252a和第二层间绝缘层252b可以被称为层间绝缘层252。
位于最下部的存储堆叠ST1a可以具有由多个磁性轨道层222和多个读取单元240形成的存储串MSR1。
在一些实施例中，蚀刻停止层212可以由例如氮化硅或氧化铝形成。蚀刻停止层212可以覆盖多个读取单元240的侧表面。在一些实施例中，蚀刻停止层212的上表面可以与多个读取单元240的上表面共面。读取单元240可以包括固定层244和隧道势垒层242。
然后，可以通过与参照图5A至图10D描述的方法类似的方法来形成存储装置。与在参照图1A至图10D描述的存储装置1的多个存储堆叠ST1、ST2、ST3和ST4中多个磁性轨道层220、多个读取单元230和多条位线260从下侧到上侧布置不同，在通过参照图13A和图13B描述的方法形成的存储装置的多个存储堆叠中，与位于最下部的存储堆叠ST1a一样，多个磁性轨道层222、多个读取单元240和多条位线262可以从上侧到下侧布置。多个磁性轨道层222、多个读取单元240和多条位线262可以由分别与多个磁性轨道层220、多个读取单元230和多条位线260的材料相同或相似的材料形成。多个磁性轨道层222、多个读取单元240和多条位线262的平面形状可以分别与多个磁性轨道层220、多个读取单元230和多条位线260的平面形状几乎相同。
图14A至图14C是示出根据实施例的存储装置的存储串的一部分的截面图。
参照图14A，存储串MSR可以由磁性轨道层222和读取单元240形成。存储串MSR可以是图13A至图13B所示的存储串MSR1，或者通过在图13A和图13B中描述的方法形成的存储装置的多个存储串之一。磁性轨道层222可以以均匀的水平宽度延伸。读取单元240可以布置在磁性轨道层222的下表面上。读取单元240可以包括形成在磁性轨道层222的下表面上的隧道势垒层242和固定层244。位线262可以形成在读取单元240下方。读取单元240可以位于磁性轨道层222与位线262之间。
磁性轨道层222可以以折叠结构延伸，在该折叠结构中，如图2A所示的磁性轨道层220或者如图11A所示的磁性轨道层220a一样，磁性轨道层222在二维上为至少两个绒毛状。位线262可以在一个方向上延伸。
形成读取单元240的隧道势垒层242和固定层244可以是如图3A或图11B所示的二维矩形。然而，实施例不限于此。在一些实施例中，隧道势垒层242和固定层244可以在二维上为圆形或多边形。
参照图14B，存储串MSRa可以由磁性轨道层222和读取单元240a形成。存储串MSRa可以是图13A和图13B所示的存储串MSR1，或者通过在图13A和图13B中描述的方法形成的存储装置的多个存储串之一。读取单元240a可以包括形成在磁性轨道层222的下表面上的隧道势垒层242a和固定层244a。位线262可以形成在读取单元240a下方。读取单元240a可以位于磁性轨道层222与位线262之间。
与图14A所示的固定层234一样，固定层244a可以在二维上为圆形、矩形或多边形。隧道势垒层242a可以在覆盖磁性轨道层222的下表面的同时延伸。即，隧道势垒层242a的平面形状可以与磁性轨道层222的平面形状类似。即，隧道势垒层242a可以以其中隧道势垒层242a在二维上为至少两个绒毛状的折叠结构延伸。即，读取单元240a可以由布置在磁性轨道层222上以彼此间隔开的多个固定层244a以及隧道势垒层242a的位于磁性轨道层222与多个固定层244a之间的部分形成。
参照图14C，存储串MSRb可以由磁性轨道层222和读取单元240b形成。存储串MSRb可以是图13A和图13B所示的存储串MSR1，或者通过在图13A和图13B中描述的方法形成的存储装置的多个存储串之一。读取单元240b可以包括形成在磁性轨道层222上的隧道势垒层242b、极化增强层244E和固定层244b。位线262可以形成在读取单元240b上。读取单元240b可以位于磁性轨道层222与位线262之间。
隧道势垒层242b和固定层244b的平面形状可以与图14B所示的隧道势垒层242a和固定层244a的平面形状几乎相同。极化增强层244E可以在覆盖隧道势垒层242b的下表面的同时延伸。即，极化增强层244E的平面形状可以与磁性轨道层222和隧道势垒层242b的平面形状几乎相同。固定层244b可以布置在极化增强层244E的下表面的一部分上。极化增强层244E可以由与固定层244b的材料相同或相似的材料形成。极化增强层244E可以增加在存储串MSRb中形成的MTJ中的隧道磁阻效应。
图15是示出根据实施例的存储装置的截面图。
参照图15，存储装置2可以包括衬底110、位于衬底110上的基础绝缘层150以及在垂直方向(Z方向)上层叠在基础绝缘层150上的多个存储堆叠ST1、ST2、ST3和ST4。存储装置2的多个存储堆叠ST1、ST2、ST3和ST4可以不在第一连接区域CRx中形成台阶。在一些实施例中，存储装置2的多个存储堆叠ST1、ST2、ST3和ST4可以在第二连接区域CRy中形成台阶，如图10C的存储装置1中所示。在其他实施例中，存储装置2的多个存储堆叠ST1、ST2、ST3和ST4可以不在第二连接区域CRy中形成台阶。
多个第一驱动元件TR1a可以形成在衬底110上。多个第一驱动元件TR1a中的至少一些第一驱动元件可以位于多个存储堆叠ST1、ST2、ST3和ST4下方。与图10A和图10B中的多个第一驱动元件TR1(其布置在作为衬底的除了存储区域MR和第一连接区域CRx之外的部分的第一***电路区域PRx中)相比，图15中的多个第一驱动元件TR1a可以布置在存储区域MR中或者存储区域MR和第二连接区域CRy上方。
存储装置2可以具有布置在第二***电路区域PRy中的多个第二驱动元件TR2，如图10A和图10C所示。然而，存储装置2可以具有如多个第一驱动元件TR1a一样布置在存储区域MR中或者布置在存储区域MR和第二连接区域CRy上方的多个第二驱动元件。
存储装置2可以包括第一连接接触插塞MCxa，第一连接接触插塞MCxa布置在第一连接区域CRx中并且连接到焊盘轨道层220P的下表面。第一连接接触插塞MCxa可以通过蚀刻停止层210和基础绝缘层150连接到多个第一驱动元件TR1a中的一个第一驱动元件。第一接触插塞TCxa可以穿过基础绝缘层150的至少一部分将多个第一驱动元件TR1a中的一个第一驱动元件电连接到第三布线ML3a。第三布线ML3a被示出为在垂直方向(Z方向)上布置在基础绝缘层150的中间部分中。然而，实施例不限于此。例如，第三布线ML3a可以布置在基础绝缘层150的上表面上。在其他实施例中，存储装置2可以不包括第一接触插塞TCxa，并且第三布线ML3a可以沿着衬底110的上表面延伸。多个第一驱动元件TR1a中的其余第一驱动元件可以具有第三布线ML3a和/或与第一接触插塞TCxa相似的第一电路径EP1以及与第一连接接触插塞MCxa相似的第二电路径EP2。
图16是示出根据实施例的存储装置的截面图。
参照图16，存储装置3可以包括衬底110、位于衬底110上的基础绝缘层150以及在垂直方向(Z方向)上层叠在基础绝缘层150上的多个存储堆叠ST1、ST2、ST3和ST4。存储装置3的多个存储堆叠ST1、ST2、ST3和ST4可以在第一连接区域CRx中形成台阶。存储装置3还包括位于多个存储堆叠ST1、ST2、ST3和ST4上的接合绝缘层355以及接合在接合绝缘层355上的接合衬底510。多个第一驱动元件TR1b可以形成在接合衬底510上。多个第一驱动元件TR1b中的每个第一驱动元件可以包括形成在接合衬底510上的第一栅极绝缘层522、覆盖第一栅极绝缘层522的上表面的第一栅电极532以及形成在接合衬底510上的第一源极区512a和第一漏极区512b，第一栅电极532位于第一源极区512a和第一漏极区512b之间。接合绝缘层355可以覆盖结合衬底510上的多个第一驱动元件TR1b。
存储装置3可以具有布置在第二***电路区域PRy中的多个第二驱动元件TR2，如图10A和图10C所示。然而，存储装置3可以具有如多个第一驱动元件TR1b一样形成在接合衬底510上的多个第二驱动元件。
存储装置3可以包括第一连接接触插塞MCx，第一连接接触插塞MCx布置在第一连接区域CRx中并且连接到焊盘轨道层220P的上表面。第一布线ML1b、第三布线ML3b和第五布线ML5b可以布置在填充绝缘层300和多个存储堆叠ST1、ST2、ST3和ST4上。第一布线ML1b可以连接到连接接触插塞MCx。第五布线ML5b可以连接到公共源极线CSL。
多个通孔VHb可以穿过接合绝缘层355将第一布线MLlb和第三布线ML3b的上表面的至少一部分暴露到多个通孔VHb的底表面，并且多个通路插塞VPb可以填充多个通孔VHb。多个通路插塞VPb中的一些通路插塞可以将第一漏极区512b电连接到第一布线ML1b，并且多个通路插塞VPb中的其他通路插塞可以将第一源极区512a电连接到第三布线ML3b。
第三布线ML3b可以通过多个通路插塞VPb中的一个通路插塞连接到多个第一驱动元件TR1b中的一个第一驱动元件。第一连接接触插塞MCx可以通过第一布线ML1b以及多个通路插塞VPb中的一个通路插塞连接到多个第一驱动元件TR1b中的一个第一驱动元件。
多个第一驱动元件TR1b中的其余第一驱动元件可以具有第三布线ML3b和与通路插塞VPb相似的第一电路径EP1a以及连接到第一连接接触插塞MCxa的第一布线ML1b和与通路插塞VPb相似的第二电路径EP2a。
存储装置3可以通过在接合衬底510上形成多个第一驱动元件TR1b然后将接合衬底510接合到其上形成有多个存储堆叠ST1、ST2、ST3和ST4的衬底110上来形成。在一些实施例中，在接合衬底510上形成接合绝缘层355之后，可以将接合衬底510接合到衬底110上。在其他实施例中，在接合衬底510上形成接合绝缘层355的一部分并在填充绝缘层300以及多个存储堆叠ST1、ST2、ST3和ST4上形成接合绝缘层355的剩余部分之后，可以将接合衬底510接合到衬底110上。
在根据实施例的存储装置3中，因为在接合衬底510上另外形成了多个第一驱动元件TRlb，所以可以不需要用于形成多个第一驱动元件TRlb的另外区域。因此，可以最小化存储装置3的水平面积。
图17A是示出根据实施例的制造存储装置的方法的截面图，并且图17B是根据实施例的存储装置的磁性轨道层的一部分的截面图。
参照图17A，可以在蚀刻停止层210上形成多个磁性轨道层220b。在一些实施例中，可以在存储区域MR和第一连接区域CRx上方形成多个磁性轨道层220b中的每个磁性轨道层。
在存储区域MR中，多个磁性轨道层220b中的每个磁性轨道层可以包括延伸轨道层220L和连接到延伸轨道层220L的连接轨道层220U。在第一连接区域CRx中，多个磁性轨道层220b中的每个磁性轨道层可以包括从延伸轨道层220L延伸的焊盘轨道层220PW。在一些实施例中，延伸轨道层220L和焊盘轨道层220PW可以在第一水平方向(X方向)上延伸。
在一些实施例中，多个磁性轨道层220b中的每个磁性轨道层的延伸轨道层220L和连接轨道层220U可以以均匀的水平宽度延伸，并且焊盘轨道层220PW的水平宽度的值可以大于延伸轨道层220L和连接轨道层220U的水平宽度。
参照图17B，第一连接接触插塞MCx可以连接到焊盘轨道层220PW的与磁性轨道层的一端相邻的部分。在一些实施例中，焊盘轨道层220PW的水平宽度的值可以大于第一连接接触插塞MCx的水平宽度的值。
第一连接接触插塞MCx可以接触焊盘轨道层220PW的上表面的一部分，并且可以不接触蚀刻停止层210。
图18A是示出根据实施例的制造存储装置的方法的截面图，并且图18B是根据实施例的存储装置的磁性轨道层的一部分的截面图。
参照图18A，可以在蚀刻停止层210上形成多个磁性轨道层220c。在一些实施例中，可以在存储区域MR和第一连接区域CRx上方形成多个磁性轨道层220c中的每个磁性轨道层。
在存储区域MR中，多个磁性轨道层220c中的每个磁性轨道层可以包括延伸轨道层220L和连接到延伸轨道层220L的连接轨道层220U。在第一连接区域CRx中，多个磁性轨道层220c中的每个磁性轨道层可以包括从延伸轨道层220L延伸的焊盘轨道层220PL。在一些实施例中，延伸轨道层220L可以在第一水平方向(X方向)上延伸。
在一些实施例中，多个磁性轨道层220c中的每个磁性轨道层的延伸轨道层220L和连接轨道层220U可以以均匀的水平宽度延伸。在一些实施例中，焊盘轨道层220PL可以为矩形。焊盘轨道层220PL的长轴方向宽度和短轴方向宽度的值可以大于延伸轨道层220L和连接轨道层220U的水平宽度的值。
参照图18B，第一连接接触插塞MCx可以连接到焊盘轨道层220PL的与磁性轨道层的一端相邻的部分。第一连接接触插塞MCx可以接触焊盘轨道层220PL的上表面的一部分，并且可以不接触蚀刻停止层210。
图19A至图19C是示出根据实施例的存储装置的透视图。具体地，图19A至图19C是示出存储装置的第一连接区域的透视图。
参照图19A，存储装置10的多个存储堆叠ST1、ST2、ST3和ST4可以在第一水平方向(X方向)上形成台阶。在一些实施例中，第一连接接触插塞MCx的水平宽度的值可以大于焊盘轨道层220P的水平宽度的值。
当提供图17A所示的焊盘轨道层220PW时，多个存储堆叠ST1、ST2、ST3和ST4可以在第一水平方向(X方向)上形成台阶。在这种情况下，焊盘轨道层220PW的水平宽度可以大于第一连接接触插塞MCx的水平宽度。
参照图19B，存储装置12的多个存储堆叠ST1、ST2、ST3和ST4可以在第一水平方向(X方向)上形成台阶。在一些实施例中，多个焊盘轨道层220PL中的每个焊盘轨道层的水平宽度可以大于多个第一连接接触插塞MCx中的每个第一连接接触插塞的水平宽度。
多个第一连接接触插塞MCx可以在多个存储堆叠ST1、ST2、ST3和ST4当中的不同存储堆叠中的多个焊盘轨道层220PL上在第二水平方向(Y方向)上移位的同时进行布置。
参照图19C，存储装置14的多个存储堆叠ST1、ST2、ST3和ST4可以在第一水平方向(X方向)和第二水平方向(Y方向)上形成台阶。在一些实施例中，多个焊盘轨道层220PL中的每个焊盘轨道层的水平宽度的值可以大于多个第一连接接触插塞MCx中的每个第一连接接触插塞的水平宽度的值。
在多个存储堆叠ST1、ST2、ST3和ST4中的一些存储堆叠中，多个焊盘轨道层220PL可以覆盖台阶形阶梯板的蚀刻停止层210的全部，并且在多个存储堆叠ST1、ST2、ST3和ST4中的其他存储堆叠中，多个焊盘轨道层220PL可以覆盖台阶形阶梯板的蚀刻停止层210的一部分。例如，在位于多个存储堆叠ST1、ST2、ST3和ST4当中的最上部和最下部的存储堆叠ST1和ST4中，多个焊盘轨道层220PL可以覆盖台阶形阶梯板的蚀刻停止层的一部分，并且在其他存储堆叠ST2和ST3中，多个焊盘轨道层220PL可以覆盖台阶形阶梯板的蚀刻停止层210的全部。
通过总结和回顾，实施例涉及包括赛道的存储装置，从而实现了高完整性。另外，实施例涉及制造包括赛道的存储装置的方法。
即，根据实施例，因为具有磁性轨道层的多个存储堆叠中的每个存储堆叠具有台阶形状，所以可以通过执行光刻来形成连接到多个存储堆叠的连接接触插塞，从而降低制造成本。另外，因为磁性轨道层被布置在蚀刻停止层上，所以可以提高工艺的批量生产率，因为磁性轨道层具有二维绒毛状的折叠结构，所以可以自由地控制位线的节距，从而增加了工艺裕度。
本文已经公开了示例实施例，并且尽管采用了特定术语，但是仅以一般性和描述性意义使用和解释它们，而不是出于限制的目的。在一些情况下，对于在提交本申请时的本领域普通技术人员而言显而易见的是，结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用，除非另外特别指出。因此，本领域技术人员将理解的是，在不脱离如所附权利要求中所阐述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种存储装置，所述存储装置包括：
磁性轨道层，所述磁性轨道层在衬底上延伸，所述磁性轨道层具有二维绒毛状的折叠结构；
多个读取单元，所述多个读取单元包括多个固定层和位于所述磁性轨道层与所述多个固定层中的每个固定层之间的隧道势垒层；和
多条位线，所述多条位线在所述多个读取单元中的不同的读取单元上延伸，所述多个读取单元位于所述磁性轨道层与所述多条位线中的相应的位线之间。
2.根据权利要求1所述的存储装置，其中，所述磁性轨道层包括：
多个延伸轨道层，所述多个延伸轨道层在一个方向上延伸，以及
至少两个连接轨道层，所述至少两个连接轨道层连接所述多个延伸轨道层当中的两个延伸轨道层，以限定所述磁性轨道层的所述二维绒毛状的折叠结构。
3.根据权利要求2所述的存储装置，所述存储装置还包括：
第一连接接触插塞，所述第一连接接触插塞连接到所述磁性轨道层的第一端；和
公共源极线，所述公共源极线连接到所述磁性轨道层的第二端，所述第一端和所述第二端在第一水平方向上彼此相对，并且所述磁性轨道层位于所述第一连接接触插塞与所述公共源极线之间。
4.根据权利要求3所述的存储装置，其中，所述多个延伸轨道层中的每个延伸轨道层在所述第一水平方向上延伸，并且所述多条位线中的每条位线在垂直于所述第一水平方向的第二水平方向上延伸。
5.根据权利要求4所述的存储装置，其中，所述多个读取单元中的每个读取单元布置在所述多个延伸轨道层中的每个延伸轨道层的一部分上。
6.根据权利要求3所述的存储装置，其中，所述多个延伸轨道层中的每个延伸轨道层在垂直于所述第一水平方向的第二水平方向上延伸，并且所述多条位线中的每条位线在所述第二水平方向上延伸。
7.根据权利要求6所述的存储装置，其中，所述多个读取单元中的每个读取单元布置在所述至少两个连接轨道层中的每个连接轨道层的一部分上。
8.根据权利要求1所述的存储装置，所述存储装置还包括位于所述衬底上的蚀刻停止层，所述磁性轨道层沿着所述蚀刻停止层的上表面延伸。
9.根据权利要求8所述的存储装置，其中，所述多个读取单元布置在所述磁性轨道层的上表面上。
10.根据权利要求8所述的存储装置，其中，所述多个读取单元布置在所述磁性轨道层的下表面上，所述蚀刻停止层围绕所述多个读取单元。
11.一种存储装置，所述存储装置包括：
衬底，所述衬底具有存储区域和连接区域，所述存储区域和所述连接区域沿着第一水平方向彼此相邻；
多个存储堆叠，所述多个存储堆叠位于所述衬底上，所述多个存储堆叠中的每个存储堆叠在所述连接区域中具有台阶轮廓，并且包括在所述存储区域和所述连接区域上方以折叠结构延伸的磁性轨道层，所述折叠结构为二维绒毛状，所述磁性轨道层包括：
多个延伸轨道层，所述多个延伸轨道层在一个方向上二维地延伸，以及
至少两个连接轨道层，所述至少两个连接轨道层连接所述多个延伸轨道层当中的两个延伸轨道层；
多个读取单元，所述多个读取单元包括多个固定层和位于所述磁性轨道层与所述多个固定层中的每个固定层之间的隧道势垒层；
多条位线，所述多条位线在所述多个读取单元中的不同的读取单元上延伸，所述多个读取单元位于所述磁性轨道层与所述多条位线中的相应的位线之间；
多个连接接触插塞，所述多个连接接触插塞位于所述连接区域中，所述多个连接接触插塞中的每个连接接触插塞连接到在所述多个存储堆叠的相应的磁性轨道层的第一端处的焊盘轨道层；和
公共源极线，所述公共源极线位于所述存储区域中，所述公共源极线连接到所述多个存储堆叠的相应的磁性轨道层的第二端，所述第一端和所述第二端沿着所述第一水平方向彼此间隔开。
12.根据权利要求11所述的存储装置，其中，所述多个延伸轨道层中的每个延伸轨道层在所述第一水平方向上延伸，并且所述多条位线中的每条位线在垂直于所述第一水平方向的第二水平方向上延伸。
13.根据权利要求11所述的存储装置，其中，所述多个延伸轨道层中的每个延伸轨道层和所述多条位线中的每条位线在垂直于所述第一水平方向的第二水平方向上延伸。
14.根据权利要求11所述的存储装置，其中，所述磁性轨道层以均匀的水平宽度延伸。
15.根据权利要求11所述的存储装置，其中，所述相应的磁性轨道层的所述焊盘轨道层的水平宽度大于所述多个延伸轨道层中的每个延伸轨道层的水平宽度和所述至少两个连接轨道层中的每个连接轨道层的水平宽度。
16.根据权利要求11所述的存储装置，其中，所述多个存储堆叠中的每个存储堆叠还包括蚀刻停止层，所述磁性轨道层沿着所述蚀刻停止层的上表面延伸，并且所述多个读取单元位于所述磁性轨道层的上表面上。
17.根据权利要求11所述的存储装置，所述存储装置还包括围绕所述多个读取单元的蚀刻停止层，所述多个读取单元位于所述磁性轨道层的下表面上。
18.一种存储装置，所述存储装置包括：
衬底，所述衬底包括存储区域、在所述存储区域的第一水平方向上的第一连接区域以及在垂直于所述存储区域的所述第一水平方向的第二水平方向上的第二连接区域；
多个存储堆叠，所述多个存储堆叠位于所述衬底上，所述多个存储堆叠中的每个存储堆叠在所述第一连接区域和所述第二连接区域中具有台阶轮廓，并且包括层叠在所述衬底上的蚀刻停止层；
磁性轨道层，所述磁性轨道层沿着所述蚀刻停止层的上表面在所述存储区域和所述第一连接区域上方以折叠结构延伸，所述折叠结构为二维绒毛状，所述磁性轨道层包括：
多个延伸轨道层，所述多个延伸轨道层在一个方向上二维地延伸，
至少两个连接轨道层，所述至少两个连接轨道层连接所述多个延伸轨道层当中的两个延伸轨道层，以及
多个磁畴；
多个读取单元，所述多个读取单元包括多个固定层和位于所述磁性轨道层与所述多个固定层中的每个固定层之间的隧道势垒层；
多条位线，所述多条位线在所述多个读取单元中的不同的读取单元上延伸，所述多个读取单元位于所述磁性轨道层与所述多条位线中的相应的位线之间，以限定磁隧道结；
多个第一连接接触插塞，所述多个第一连接接触插塞位于所述第一连接区域中，所述多个第一连接接触插塞中的每个第一连接接触插塞连接到在相应的磁性轨道层的第一端处的焊盘轨道层；
公共源极线，所述公共源极线连接到在所述第一水平方向上与所述第一连接区域相对的所述存储区域中的所述磁性轨道层的第二端；和
多个第二连接接触插塞，所述多个第二连接接触插塞位于所述第二连接区域中，所述多个第二连接接触插塞中的每个第二连接接触插塞连接到作为所述位线的一部分的位线焊盘单元。
19.根据权利要求18所述的存储装置，其中，在所述磁性轨道层延伸的方向上，所述公共源极线与所述多个读取单元中的与所述公共源极线相邻的读取单元之间的距离等于或大于所述多个读取单元中的两个相邻的读取单元之间的距离的1/2。
20.根据权利要求18所述的存储装置，其中，在所述磁性轨道层延伸的方向上，所述第一连接接触插塞与所述多个读取单元中的与所述第一连接接触插塞相邻的读取单元之间的距离等于或大于所述多个读取单元中的两个相邻的读取单元之间的距离的1/2。
CN202110184630.9A 2020-05-14 2021-02-10 存储装置及其制造方法 Pending CN113675332A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0057831 2020-05-14
KR1020200057831A KR20210140960A (ko) 2020-05-14 2020-05-14 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN113675332A true CN113675332A (zh) 2021-11-19

Family

ID=78511905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110184630.9A Pending CN113675332A (zh) 2020-05-14 2021-02-10 存储装置及其制造方法

Country Status (3)

Country Link
US (1) US11557720B2 (zh)
KR (1) KR20210140960A (zh)
CN (1) CN113675332A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11585873B2 (en) * 2021-07-08 2023-02-21 Tdk Corporation Magnetoresistive effect element containing two non-magnetic layers with different crystal structures

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0959475A3 (en) 1998-05-18 2000-11-08 Canon Kabushiki Kaisha Magnetic thin film memory and recording and reproducing method and apparatus using such a memory
JP2000187976A (ja) 1998-12-17 2000-07-04 Canon Inc 磁性薄膜メモリおよびその記録再生方法
KR100580242B1 (ko) * 1999-10-21 2006-05-16 삼성전자주식회사 마이크로 액츄에이터
JP4149647B2 (ja) 2000-09-28 2008-09-10 株式会社東芝 半導体記憶装置及びその製造方法
US6807086B2 (en) 2001-11-30 2004-10-19 Kabushiki Kaisha Toshiba Magnetic random access memory
US6754124B2 (en) 2002-06-11 2004-06-22 Micron Technology, Inc. Hybrid MRAM array structure and operation
JP3857658B2 (ja) 2003-03-04 2006-12-13 株式会社東芝 磁気ランダムアクセスメモリ
US6834005B1 (en) * 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
KR100695171B1 (ko) 2006-02-23 2007-03-14 삼성전자주식회사 마그네틱 도메인 이동을 이용하는 자기 메모리 장치
KR100790886B1 (ko) 2006-09-15 2008-01-03 삼성전자주식회사 자구 벽 이동을 이용한 정보 저장 장치
KR101288477B1 (ko) * 2007-08-10 2013-07-26 삼성전자주식회사 자구벽 이동을 이용한 정보 저장 장치
JP2010044833A (ja) * 2008-08-14 2010-02-25 Toshiba Storage Device Corp ヘッド位置検出方法および記録媒体駆動装置
US10290679B1 (en) 2018-03-09 2019-05-14 Globalfoundries Singapore Pte. Ltd. High-Density STT-MRAM with 3D arrays of MTJs in multiple levels of interconnects and method for producing the same

Also Published As

Publication number Publication date
KR20210140960A (ko) 2021-11-23
US11557720B2 (en) 2023-01-17
US20210359200A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
US10388629B2 (en) Semiconductor device
KR100610710B1 (ko) 자기 랜덤 액세스 메모리
CN107068855B (zh) 用于磁阻存储器的间隔层
JP6316474B1 (ja) 磁気メモリ
JP4555780B2 (ja) 高密度及び高プログラミング効率のｍｒａｍ設計
JP2014220376A (ja) 半導体装置およびその製造方法
KR102451098B1 (ko) 자기 메모리 장치 및 이의 제조 방법
KR102612437B1 (ko) 자기 기억 소자
CN112234077B (zh) 磁性存储单元及其制作方法
KR20180065071A (ko) 반도체 소자
JP2014229758A (ja) 半導体装置およびその製造方法
JP2010177624A (ja) 半導体記憶装置
JP2002319663A (ja) 半導体記憶装置及びその製造方法
US10396275B2 (en) Magnetic memory device
CN113675332A (zh) 存储装置及其制造方法
US20230309322A1 (en) Semiconductor device and method of fabricating the same
US10897006B2 (en) Magnetic memory device and method for manufacturing the same
TW202236271A (zh) 記憶體裝置
US20040165427A1 (en) Magnetic memories having magnetic tunnel junctions in recessed bit lines and/or digit lines and methods of fabricating the same
KR102481302B1 (ko) 자기 메모리 장치의 제조 방법
US11659719B2 (en) Semiconductor device
US20230139618A1 (en) Semiconductor devices
US12020736B2 (en) Spin-orbit-torque magnetoresistive random-access memory array
KR20240036330A (ko) 자기 기억 소자
KR20230096332A (ko) 자기 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination