TW202236271A - 記憶體裝置 - Google Patents

Abstract

本揭露提供了一種記憶體裝置。記憶體裝置包括基底、自旋軌道扭矩層和磁性穿隧接面。磁性穿隧接面與自旋軌道扭矩層堆疊於基底之上，且包括合成自由層、阻障層和參考層。合成自由層包括合成反鐵磁結構、第一間隔件層和自由層，其中合成反鐵磁結構設置在自旋軌道扭矩層和自由層之間。阻障層設置在合成自由層旁。參考層設置在阻障層旁。

Description

記憶體裝置

本發明實施例是有關於記憶體裝置。

磁性隨機存取記憶體（magnetic random access memory；MRAM）是下一代記憶體技術的主要候選者之一，其旨在超越各種現有記憶體的性能。MRAM提供與揮發性靜態隨機存取記憶體（volatile static random access memory；SRAM）相當的性能和與揮發性動態隨機存取記憶體（volatile dynamic random access memory；DRAM）相當的密度和更低的功耗。與非揮發性快閃記憶體（non-volatile flash memory）相比，MRAM提供更快的存取速度，並且隨著時間的推移遭受最小的劣化。自旋軌道扭矩MRAM　（spin orbit torque MRAM；SOT-MRAM）是一種類型的MRAM。與另一種類型的MRAM的自旋轉移扭矩MRAM（spin transfer torque MRAM；STT-MRAM）相比，SOT-MRAM在速度和耐久性方面提供更好的性能。然而，進一步降低SOT-MRAM的開關能量是有限的。

本揭露的一態樣提供一種記憶體裝置，包括：基底；自旋軌道扭矩層；磁性穿隧接面，與所述自旋軌道扭矩層堆疊於所述基底之上。所述磁性穿隧接面包括：合成自由層，包括合成反鐵磁結構、第一間隔件層和自由層，其中所述合成反鐵磁結構設置在所述自旋軌道扭矩層和所述自由層之間，且所述合成反鐵磁結構經配置為改變所述自由層的磁化方向；阻障層，設置於所述合成自由層旁以及參考層，設置在所述阻障層旁。

本揭露的另一態樣提供一種記憶體裝置，包括：寫入電晶體和讀取電晶體，形成在基底的表面區域上；自旋軌道扭矩層，位於所述寫入電晶體和所述讀取電晶體之上，且與所述寫入電晶體的一端子和所述讀取電晶體的一端子電連接；磁性穿隧接面，立於所述自旋軌道扭矩層上，且通過所述磁性穿隧接面的第一端子與所述自旋軌道扭矩層電耦合；以及位元線，與所述磁性穿隧接面的第二端子電耦合。所述磁性穿隧接面包括：合成自由層，包括合成反鐵磁結構、自由層和在所述合成反鐵磁結構和所述自由層之間的第一交換耦合金屬層，其中所述合成反鐵磁結構比所述自由層更接近所述自旋軌道扭矩層；阻障層，設置於所述合成自由層之上；以及參考層，設置於所述阻障層之上。

本揭露的又一態樣提供一種記憶體裝置，包括：讀取電晶體，形成在基底的表面區域上，並且包括在所述基底上延伸的讀取字元線；位元線，位於所述讀取字元線之上，且與所述讀取電晶體的第一端子耦合；自旋軌道扭矩層，設置在所述讀取電晶體之上；磁性穿隧接面，設置在所述自旋軌道扭矩層下，其中所述磁性穿隧接面通過所述磁性穿隧接面的第一端子與所述讀取電晶體的第二端子電耦合，並通過所述磁性穿隧接面的第二端子與所述自旋軌道扭矩層電耦合；選擇器，設置在所述自旋軌道扭矩層之上，並通過所述選擇器的第一端子與所述自旋軌道扭矩層電耦合；以及寫入字元線，位於所述選擇器之上並與所述選擇器的第二端子電耦合。所述磁性穿隧接面包括：合成自由層，包括合成反鐵磁結構、自由層以及在所述合成反鐵磁結構和所述自由層之間的第一交換耦合金屬層，其中所述合成反鐵磁結構設置在所述自旋軌道扭矩層和所述第一交換耦合金屬層之間；阻障層，設置於所述合成自由層下；以及參考層，設置在所述阻障層下。

以下揭露內容提供用於實施所提供標的物的不同特徵的許多不同的實施例或實例。以下闡述組件及佈置的具體實例，以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，在以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵、進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，且自身並不指示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「在…之下（beneath）」、「下方（在…below）」、「下部的（lower）」、「在…上方（above）」、「上部的（upper）」等空間相對性用語來闡述圖中所示一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向以外亦囊括裝置在使用或操作中的不同定向。裝置可具有其他定向（旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。

圖1A是示意性地繪示根據本公開的一些實施例的記憶陣列10的電路圖。圖1B繪示如圖1A所示的記憶陣列10中經選定的單位單元（unit cell）100中的寫入路徑。圖1C繪示如圖1A所示的記憶陣列10中經選定的單位單元100中的讀取路徑。

參考圖1A，記憶陣列10是磁性隨機存取記憶體（magnetic random access memory；MRAM）陣列。記憶陣列10包括沿行和列側向排列的多個單位單元100。具體來說，如圖1A所示，每列的多個單位單元100沿方向X排列，而每行的多個單位單元100沿方向Y排列，其中方向X垂直於方向Y。在一些實施例中，多個單位單元100的每一行與一對寫入字元線WWL和讀取字元線RWL耦合，並且多個單位單元100的每一列與位元線BL以及一對源極線SL耦合。在這些實施例中，每個單位單元100可以定義在多條寫入字元線WWL中的一者和多條讀取字元線RWL中的一者之間，以及在多條位元線BL中的一者和多條源極線SL中的兩者之間。此外，寫入字元線WWL和讀取字元線RWL可以沿著方向Y延伸，並且位元線BL以及源極線SL可以沿著方向X延伸。

每個單位單元100包括磁性穿隧接面（magnetic tunneling junction；MTJ）102作為記憶體元件。MTJ102中的多個鐵磁層的多個磁化取向（magnetization orientation）可以確定MTJ102的電阻。當多個磁化取向處於平行狀態時，MTJ102可以具有低電阻狀態，並且當多個磁化取向處於反平行狀態時，MTJ102可以具有高電阻狀態。通過改變MTJ102中的多個磁化取向，MTJ102可以被寫入以儲存互補邏輯狀態（例如，指示高電阻狀態的邏輯高狀態和指示低電阻狀態的邏輯低狀態）。此外，根據本公開的實施例，MTJ102經配置為通過利用自旋霍爾效應（spin Hall effect）而被寫入，並且記憶陣列10可以被稱為自旋軌道扭矩MRAM（spin orbit torque MRAM；SOT-MRAM）陣列。自旋軌道扭矩（SOT）層104，或也稱為自旋霍爾電極（spin hall electrode；SHE），垂直地位於每個MTJ102下方。在寫入操作期間，通過SOT層104的面內電荷電流（in-plane charge current）可藉由自旋霍爾效應而被轉換為垂直自旋電流。詳細地，面內電荷電流被驅動為垂直於SOT層104和MTJ102的堆疊方向（即，垂直於圖2中的方向Z）。垂直自旋電流然後流入MTJ102中的鐵磁層並藉由自旋軌道扭矩將其磁化轉換。以此方式，MTJ102的多個磁化取向（即，MTJ102的電阻）可以被改變，並且位元資料可以被寫入到MTJ102中。在讀取操作期間，可以感測MTJ102的電阻狀態，並且可以讀出儲存在MTJ102中的位元資料。

寫入操作的能量效率（energy efficiency）高度依賴於SOT層104的自旋霍爾電導率（spin Hall conductivity）。SOT層104的自旋霍爾電導率越高，寫入操作所需的功耗（power consumption）就越少。SOT層104的自旋霍爾電導率定義為SOT層104的自旋霍爾角與SOT層104的電阻率（electrical resistivity）的比率。SOT層104的自旋霍爾角表示從穿過SOT層104的面內電荷電流由於自旋霍爾效應感應而轉換到垂直自旋電流的轉換效率，並定義為經感應的垂直自旋電流與相應的面內電荷電流的比率。換言之，自旋霍爾角越大，從面內電荷電流轉換到垂直自旋電流的轉換效率越高，且自旋霍爾電導率越高。另一方面，面內電荷電流的分流率（shunting ratio）受SOT層104的電阻率影響。分流率被定義為SOT層104的薄膜電阻（sheet resistance）與最靠近SOT層104的MTJ102中的鐵磁層的薄膜電阻的比率。當SOT層104的電阻率相對較高時，面內電荷電流的較大部分可選擇低電阻路徑而通過立於SOT層104上的MTJ102，而該部分面內電荷電流可能不會有助於產生垂直自旋電流。因此，從面內電荷電流轉換到垂直自旋電流的轉換效率較低。另一方面，當SOT層104的電阻率相對較低時，面內電荷電流的分流率變低，且從面內電荷電流轉換到垂直自旋電流的轉換效率更高。因此，為了提高SOT層104的自旋霍爾電導率，SOT層104的自旋霍爾角必須高，和/或SOT層104的電阻率必須低。

在一些實施例中，SOT層104包括一種或多種重金屬（heavy metal）或摻雜有重金屬的材料。在某些實施例中，Pt、α-W、β-W、β-Ta、AuPt、W ₃Ta、Bi _xSe _y、BiSeTe、其多層結構、其合金等或其組合用於作為SOT層104的材料。在一些實施例中，SOT層104的厚度介於從約3 nm到約20 nm的範圍內。SOT層104的自旋霍爾角可以隨著SOT層104的厚度而增加，並且直到SOT層104的厚度等於或大於約3 nm時才飽和。因此，如果SOT層104的厚度低於約3 nm，則SOT層104的自旋霍爾角可能受到限制。另一方面，如果SOT層104的厚度大於約20 nm，則寫入操作對電荷電流的需求顯著增加，從而損害了寫入操作的能量效率。

如圖1A所示，在一些實施例中，每個單位單元100還包括寫入電晶體WT和讀取電晶體RT。每個單位單元100中的寫入電晶體WT和讀取電晶體RT與SOT層104耦合。特別地，寫入電晶體WT和讀取電晶體RT可以在MTJ102的相對側與SOT層104的多個部分耦合，使得MTJ102可以立於寫入電晶體WT和讀取電晶體RT之間的寫入電流路徑上（即，前述的面內電荷電流上)。因此，MTJ102可以藉由寫入電流而被寫入。寫入電晶體WT和讀取電晶體RT可以分別是三端裝置。每個寫入電晶體WT的閘極端子可以與多條寫入字元線WWL中的一者耦合，並且每個讀取電晶體RT的閘極端子可以與多條讀取字元線RWL中的一者耦合。另外，每個單位單元100中的寫入電晶體WT和讀取電晶體RT分別通過源極/汲極端子與SOT層104耦合，並通過另一個源極/汲極端子分別與多條源極線SL中的一者耦合。在一些實施例中，每個單位單元100中的寫入電晶體WT和讀取電晶體RT與多條源極線SL中的兩者耦合。此外，每個MTJ102的一個端子與下伏的SOT層104耦合，並且每個MTJ102的另一個端子與多條位元線BL中的一者耦合。

字元線驅動電路WD可以與多條寫入字元線WWL和多條讀取字元線RWL耦合，並且經配置為通過多條寫入字元線WWL和多條讀取字元線RWL控制多個寫入電晶體WT和多個讀取電晶體RT的切換。此外，電流源電路（current source circuit）CS可以與多條源極線SL耦合。電流源電路CS經配置為提供用於寫入MTJ102的寫入電流（即，上述的面內電荷電流）以及用於感測MTJ102的電阻狀態的讀取電流，並且可以與字元線驅動電路WD結合。進一步地，位元線驅動電路BD可以與多條位元線BL耦合，且經配置為感測通過MTJ102的讀取電流，以識別MTJ102的電阻狀態。

參考圖1A和圖1B，在寫入操作期間，所選定的單位單元100的寫入電晶體WT和讀取電晶體RT都導通，並且寫入電流WP（即，如上所述的面內電荷電流）可以流過寫入電晶體WT、讀取電晶體RT和它們之間的SOT層104。作為自旋軌道相互作用的結果，流經SOT層104的寫入電流WP可能在MTJ102上引起SOT，因此MTJ102可以經受寫入。寫入電晶體WT和讀取電晶體RT通過設置對應的寫入字元線WWL和讀取字元線RWL而導通，並且通過在多條源極線SL中對應的兩條之間設置電壓差來提供寫入電流WP。另一方面，位元線BL可為浮置（floated）。

參考圖1A和圖1C，在讀取操作期間，所選定的單位單元100的讀取電晶體RT導通，而同一單位單元100中的寫入電晶體WT可以保持關斷。在與讀取電晶體RT耦合的位元線BL和源極線SL之間可以設置電壓差，從而讀取電流RP可以流過連接在讀取電晶體RT和位元線BL之間的MTJ102。由於自旋軌道耦合效應，MTJ102的不同磁化取向（即，平行狀態和反平行狀態）可能導致穿過MTJ102的傳導電子的散射量的變化。這種變化導致MTJ102的電阻不同，並且可能影響讀取電流RP的值或MTJ102兩端的電壓降的值。因此，可以讀出儲存在MTJ102中的位元資料（即，電阻狀態）。另一方面，與寫入電晶體WT耦合的源極線SL可為浮置。

圖2是圖1A所示多個單位單元100中的一者的示意性三維視圖。

參考圖2，所選定的單位單元100中的寫入電晶體WT和讀取電晶體RT形成在裝置晶圓的前端（front end of line；FEOL）結構FE中。寫入電晶體WT的閘極端子可以由位於基底200上的寫入字元線WWL提供。類似地，讀取電晶體RT的閘極端子可以由位於基底200上的讀取字元線RWL提供。在一些實施例中，基底200是半導體基底。寫入字元線WWL和讀取字元線RWL可以沿方向X彼此側向間隔開，並且都可以沿方向Y側向延伸。寫入電晶體WT的源極與汲極端子（未繪示）位於寫入字元線WWL的相對側，且讀取電晶體RT的源極與汲極端子（未繪示）位於讀取字元線RWL的相對側。在寫入電晶體WT和讀取電晶體RT是平面型電晶體的那些實施例中，寫入字元線WWL以及讀取字元線RWL分別位於基底200的平面表面上，並且寫入電晶體WT和讀取電晶體RT的源極和汲極端子可以是形成在基底200的淺區域中的經摻雜區或磊晶結構（未示出）。在寫入電晶體WT和讀取電晶體RT是鰭型電晶體的那些實施例中，寫入字元線WWL和讀取字元線RWL分別於基底200的頂部區域處覆蓋鰭結構並與鰭結構相交，並且寫入電晶體WT和讀取電晶體RT的源極和汲極端子可以是與鰭結構接觸（例如，側向接觸）的磊晶結構（未示出）。在寫入電晶體WT和讀取電晶體RT是閘極全環繞（gate-all-around；GAA）電晶體的那些實施例中，基底200之上的多個半導體片堆疊分別被寫入字元線WWL或讀取字元線RWL包圍，並且寫入電晶體WT和讀取電晶體RT的源極與汲極端子可以是與半導體片堆疊接觸（例如，側向接觸）的磊晶結構（未示出）。此外，多個接觸插栓（contact plug）202可以沿著方向Z立在寫入電晶體WT和讀取電晶體RT的多個源極/汲極端子上。多個接觸插栓202與這些源極/汲極端子電連接，以便將這些源極/汲極端子連接到上覆的多個導電組件。

在一些實施例中，虛設字元線（dummy word line）DWL位於寫入字元線WWL和讀取字元線RWL之間。詳細地，如圖2所示，虛設字元線DWL沿方向X與寫入字元線WWL和讀取字元線RWL側向間隔開。虛設字元線DWL、寫入字元線WWL和讀取字元線RWL可以沿著相同的方向延伸，例如方向Y。通過設置虛設字元線DWL，可以在寫入電晶體WT和讀取電晶體RT之間形成寄生電晶體（parasitic transistor）。寄生電晶體可以在結構上與寫入電晶體WT和讀取電晶體RT相同。寄生電晶體的閘極端子可以由虛設字元線DWL提供。寫入電晶體WT和讀取電晶體RT中的每一者與寄生電晶體共享其多個源極/汲極端子中的一者。在一些實施例中，虛設字元線DWL經配置為接收可以保證寄生電晶體關斷狀態的閘極電壓，從而可以有效地避免寫入電晶體WT和讀取電晶體RT之間的干擾。因此，包括虛設字元線DWL的寄生電晶體也可以被稱為隔離電晶體DT。

源極線SL、SOT層104、MTJ102和位元線BL可以集成在形成在FEOL結構FE上方的後端（back-end-of-lin；BEOL）結構BE中。在一些實施例中，與寫入電晶體WT和讀取電晶體RT耦合的多條源極線SL是BEOL結構BE中底部金屬化層的多個部分，並且可以沿著方向X延伸。多條源極線SL通過在其間垂直延伸的多個接觸插栓202與寫入電晶體WT和讀取電晶體RT的一些源極/汲極端子連接。在一些實施例中，寫入電晶體WT和讀取電晶體RT的其他源極/汲極端子通過在其間垂直延伸的多個接觸插栓202與多個著陸墊（landing pad）204連接，其中著陸墊204也形成在BEOL結構BE的底部金屬化層中。此外，SOT層104和MTJ102可以形成在底部金屬化層之上。SOT層104可以通過在其間垂直延伸的多個底部通孔（bottom via）206與底部金屬化層中的多個著陸墊204電連接。換句話說，SOT層104可以通過下伏的多個底部通孔206、多個著陸墊204和多個接觸插栓202與寫入電晶體WT和讀取電晶體RT的多個源極端子或多個汲極端子耦合。MTJ102沿著方向Z豎立或堆疊在SOT層104上，並且可以位於多個底部通孔206之間，從而立於在多個底部通孔206之間流動的寫入電流的路徑上。在一些實施例中，如圖2所示，SOT層104延伸超出對應的多個底部通孔206的邊緣。然而，本公開不限於此。在一些替代實施例中，SOT層104的邊緣與對應的多個底部通孔206的邊緣對齊。此外，位元線BL可以形成在MTJ102之上的另一個金屬化層中，並且可以沿著方向X延伸。在一些實施例中，位元線BL通過在其間垂直延伸的頂部通孔（top via）208與MTJ102電連接。

圖3A至圖3E是分別示出根據本公開的一些實施例的立於自旋軌道扭矩層上的MTJ的示意性截面圖。

參考圖3A，沿方向Z立於SOT層104上的MTJ102可以是多層結構，並且至少包括合成自由層300、參考層316和夾置在合成自由層300和參考層316之間的阻障層314。

在一些實施例中，MTJ102包括夾置在具有固定或「釘紮層（pinned）」磁化取向的磁性固定層（例如參考層316）和具有可變或「自由」磁化取向的磁性自由層（例如合成自由層300）之間的介電層（例如阻障層314）。由於穿隧式磁阻效應（tunnel magnetoresistance effect），參考層316和合成自由層300之間的電阻值隨著合成自由層300中的磁化取向切換而變化。在一些實施例中，如果參考層316的磁化方向和合成自由層300的磁化方向處於平行的相對取向，則電荷載流子（例如，電子）更有可能穿隧過阻障層314，使得MTJ102處於低電阻狀態。相反地，在一些實施例中，如果參考層316的磁化方向和合成自由層300的磁化方向處於反平行取向，則電荷載流子（例如，電子）將穿隧過阻障層314的可能性較小，使得MTJ102處於高電阻狀態。電阻值的兩個狀態被認為是儲存在單位單元100中的兩個邏輯狀態「1」或 「0」。也就是說，在MTJ102內，合成自由層300充當狀態保持層，且其磁性狀態決定了相應單位單元100的狀態。

在一些實施例中，參考層316形成在SOT層104之上。在一些實施例中，參考層316是其中磁化方向不改變的鐵磁層。在一些實施例中，參考層316包括Fe、Co、Ni、鐵-鈷(FeCo)合金、鈷-鎳(CoNi)合金、鈷-鐵-硼(CoFeB)合金、鐵-硼(FeB)合金、鐵-鉑(FePt)合金、鐵-鈀(FePd)合金和合適的鐵磁材料中的一者或多者。在某些實施例中，參考層316包括CoFeB合金。在一些實施例中，參考層316的厚度介於從約1 nm到約3 nm的範圍內。參考層316的厚度可以取決於對於穩定磁態是需要垂直的方向（例如，方向Z）還是平面內優選的方向（例如，方向X或方向Y）。在一些實施例中，參考層316具有(100)取向的體心立方（body-centered-cubic；bcc）結構。

在一些實施例中，阻障層314形成在參考層316下並且在合成自由層300和參考層316之間。在一些實施例中，阻障層314是在合成自由層300和參考層316之間提供隔離，並呈現足夠薄以被讀取電流穿隧的介電層。另外，在某些情況下，控制阻障層314的厚度可以控制MTJ102的電阻。例如，較厚的阻障層314可能會增加MTJ102的電阻。在一些實施例中，可以通過控制MTJ102的電阻以匹配連接到單位單元100的電路的寄生電阻來提高單位單元100的性能。在某些情況下，以這種方式匹配電阻可以增加能讀取單位單元100的操作條件範圍。在一些實施例中，阻障層314的厚度介於從約0.8 nm到約3.2 nm的範圍內。在一些實施例中，阻障層314包括氧化鎂、氧化鋁、氮化鋁等或其組合。在某些實施例中，阻障層314包括氧化鎂。在另外的實施例中，阻障層314具有(100)取向的bcc結構。

在一些實施例中，合成自由層300形成在SOT層104和阻障層314之間。在一些實施例中，如圖3A所示，合成自由層300包括合成反鐵磁結構302、間隔件層310和自由層312。詳細地說，合成反鐵磁結構302設置在SOT層104和自由層312之間，且間隔件層310設置在合成反鐵磁結構302和自由層312之間。也就是說，合成反鐵磁結構302、間隔件層310和自由層312沿方向Z依序堆疊在SOT層104上。

在一些實施例中，自由層312是具有可切換的磁化方向的鐵磁層。在一些實施例中，自由層312的磁化方向在水平軸上是可切換的，例如沿著方向X或方向Y。在一些替代實施例中，自由層312的磁化方向在垂直軸上是可切換的，例如沿著方向Z。自由層312中磁化方向的切換受到間隔件層310藉由RKKY耦合而驅動（有關間隔件層310的更多細節，請參見下文）。

在一些實施例中，自由層312由具有高飽和磁化強度(Ms)的材料形成。在一些實施例中，自由層312的飽和磁化強度（saturation magnetization）在約1100 eum/cm ³至約1600 eum/cm ³的範圍內。在一些實施例中，自由層312由一種或多種鐵磁材料形成，例如鈷-鐵-硼(CoFeB)合金、鈷-鈀(CoPd)合金、鈷-鐵(CoFe)合金、鈷-鐵-硼-鎢(CoFeBW)合金、鎳-鐵(NiFe)合金、釕(Ru)等或其組合。在某些實施例中，自由層312由CoFeB合金形成。在這樣的實施例中，CoFeB合金可以表示為Co _xFe _yB _1-x-y，其中0.1＜x＜0.4；0.5＜y＜0.8。在其他實施例中，自由層312包括多個不同材料的層，例如在CoFeB合金的兩個層之間的Ru層，但是也可使用其他配置的層或材料。在一些實施例中，參考層316具有與自由層312相同的材料組成。在一些實施例中，自由層312的厚度在從約0.5 nm到約5 nm的範圍內。自由層312的厚度可以取決於對於穩定磁態是需要垂直的方向（例如，方向Z）還是平面內優選的方向（例如，方向X或方向Y）。例如，具有面內磁各向異性（in-plane magnetic anisotropy；IMA）的自由層312的厚度可以在約1 nm和約5 nm之間，或者具有垂直於平面的磁各向異性（perpendicular-to-plane magnetic anisotropy；PMA）的自由層312可以具有約0.5 nm和約1 nm之間的厚度。在另外的實施例中，自由層312具有(100)取向的bcc結構。

在一些實施例中，合成反鐵磁（synthetic antiferromagnetic；SAF）結構302包括一個或多個間隔件層，每個間隔件層夾置在兩個鐵磁層之間。例如，如圖3A所示，SAF結構302包括鐵磁層304、鐵磁層306和在鐵磁層304和鐵磁層306之間的間隔件層308，即兩個鐵磁層和一個間隔件層。具體地，在這種情況下，鐵磁層304、間隔件層308、鐵磁層306、間隔件層310和自由層312一起形成五層的合成自由層300。然而，本公開不限於此。在一些替代實施例中，SAF結構302可以包括沿方向Z交替堆疊的鐵磁層和間隔件層。在一些實施例中，如圖3A所示，鐵磁層304、間隔件層308和鐵磁層306依次且垂直地堆疊在SOT層104上。

在一些實施例中，間隔件層308在鐵磁層304和鐵磁層306之間引起RKKY耦合，使得鐵磁層304和鐵磁層306彼此反鐵磁耦合。因此，當鐵磁層304具有第一磁化方向時，鐵磁層306具有與第一磁化方向反平行的第二磁化方向。在一些實例中，這種間隔件層308也可以被稱為交換耦合層（exchange coupling layer）或反鐵磁耦合層（antiferromagnetically coupling layer）。在一些實施例中，間隔件層308是非磁性金屬層。在一些實施例中，間隔件層308包括Ru、W、釩(V)、鈦(Ti)、前述的組合等。在一些實施例中，間隔件層308的厚度在約0.2 nm至約1.5 nm的範圍內以提供反鐵磁耦合。

在一些實施例中，鐵磁層304和鐵磁層306中的每一個具有可切換的磁化方向。在一些實施例中，鐵磁層304和鐵磁層306中的每一個的磁化方向在水平軸上是可切換的，例如沿著方向X或方向Y。在一些替代實施例中，鐵磁層304和鐵磁層306中的每一個的磁化方向在垂直軸上是可切換的，例如沿著方向Z。如上所述，鐵磁層304中磁化方向的切換受到自旋霍爾效應驅動，且鐵磁層306中磁化方向的切換受到間隔件層308藉由RKKY耦合驅動。

在一些實施例中，鐵磁層304和鐵磁層306中的每一個被形成為具有低飽和磁化強度(Ms)。在一些實施例中，鐵磁層304和鐵磁層306中的每一個的飽和磁化強度在從約550 eum/cm ³到約1150 eum/cm ³的範圍內。在一些實施例中，鐵磁層304的飽和磁化強度實質上等於鐵磁層306的飽和磁化強度。在一些實施例中，如圖3A所示，鐵磁層304和鐵磁層306中的每一個是單一層。在這樣的實施例中，鐵磁層304和鐵磁層306中的每一個包括鈷-鉻合金或鈷-鐵-鎳合金。在鐵磁層304和鐵磁層306中的每一個包括鈷-鉻合金的實施例中，鈷-鉻合金可以是Co _1-xCr _x，其中0.05＜x＜0.2。如果Co _1-xCr _x中的「x」大於或等於約0.2，則鈷-鉻合金變成順磁性材料（paramagnetic material），從而失去其磁耦合強度；和/或如果Co _1-xCr _x中的「x」小於或等於約0.05，則鈷-鉻合金層表現出高飽和磁化強度，從而導致高開關電流（switching current）。在鐵磁層304和鐵磁層306中的每一個包括鈷-鐵-鎳合金的實施例中，鈷-鐵-鎳合金可以是Co _x-Fe _y-Ni _z，其中x＜0.5，y＜0.3，z＞0.5。如果在Co _x-Fe _y-Ni _z中，「x」大於或等於約0.5，「y」大於或等於約0.3，和/或「z」小於或等於約0.5，鈷-鐵-鎳合金層表現出高飽和磁化強度，從而導致高開關電流。在一些實施例中，鐵磁層304的材料與鐵磁層306的材料相同。然而，本公開不限於此。在一些替代實施例中，只要鐵磁層304的飽和磁化強度實質上等於鐵磁層306的飽和磁化強度，鐵磁層304的材料可以與鐵磁層306的材料不同。在一些實施例中，鐵磁層304和鐵磁層306中的每一個的厚度介於從約0.5 nm到約2.5 nm的範圍內。鐵磁層304和鐵磁層306中的每一個的厚度可以取決於對於穩定磁態是需要垂直的方向（例如，方向Z）還是平面內優選的方向（例如，方向X或方向Y）。此外，包含在SAF結構302中的鐵磁層304、間隔件層308和鐵磁層306各自可形成有與上覆的自由層312的預期結晶結構（例如，bcc結構)相似或相同的結晶結構，以向上覆的自由層312提供優選的成長模板（growth template）。因此，可以形成具有改善的結晶度的上覆的自由層312。

間隔件層310在SAF結構302的自由層312和鐵磁層306之間引起RKKY耦合，使得鐵磁層306和自由層312彼此反鐵磁耦合。因此，由於間隔件層310提供的反平行交換耦合，自由層312的磁化方向與鐵磁層306的磁化方向相反。也就是說，SAF結構302經配置為通過間隔件層310引起的交換耦合來改變自由層312的磁化方向。此外，在一些實例中，這種間隔件層310可以被稱為交換耦合層或反鐵磁耦合層。在一些實施例中，間隔件層310是非磁性金屬層。在一些實施例中，間隔件層310包括Ru、W、V、Ti、前述的組合等。在一些實施例中，間隔件層310的材料與間隔件層308的材料相同。在一些替代實施例中，間隔件層310的材料不同於間隔件層308的材料。在一些實施例中，間隔件層310的厚度在約0.2 nm至約1.5 nm的範圍內，以提供反鐵磁耦合。

通過在MTJ102中使用合成自由層300，記憶陣列10可以提供優於MTJ中只有單一自由層的傳統記憶陣列的改進。首先，通過在合成自由層300中設置SAF結構302、間隔件層310和自由層312，增強合成自由層300的矯頑磁場（magnetic coercive field）(Hc)和有效非等向性場(Hk)，從而可提高記憶陣列10的資料穩定性、資料處理和資料保持能力，從而增加記憶陣列10的可靠性。在某些實施例中，合成自由層300的矯頑磁場(Hc)介於從約100 mT至約130 mT的範圍內。其次，由於鐵磁層304和鐵磁層306中的每一個的飽和磁化強度低，可以減少通過SOT層104的寫入電流（即面內電荷電流）。在某些實施例中，在記憶陣列10中，當寫入電流介於從大約30 uA到大約45 uA的範圍內時，切換時間可以是10 ns；且當寫入電流介於從大約50 uA到大約80 uA的範圍內時，切換時間可以達到2 ns。第三，由於SAF結構302的多個鐵磁層（例如，鐵磁層304和鐵磁層306）之間的偶極耦合和自旋扭矩有助於SAF結構302更快地切換，通過將SAF結構302、間隔件層310和自由層312設置在合成自由層300中，合成自由層300的切換可以更快。

在一些實施例中，MTJ102更包括介於參考層316和SAF結構320之間的間隔件層318（參見下文關於SAF結構320的詳細描述）。詳細地說，如圖3A所示，間隔件層318上覆於參考層316，並將參考層316與SAF結構320隔離開。在一些實施例中，間隔件層318是用以觸發反鐵磁耦合的層。在此類實施例中，間隔件層318由諸如Ru、W、鉬(Mo)、銥(Ir)等或其組合的材料形成。在一些實施例中，間隔件層318的厚度介於從約2埃到約10埃的範圍內。在一些實施例中，可以使用較厚的間隔件層318來減少上覆層對SAF結構320的晶格失配（crystalline lattice mismatch）的影響。在一些實施例中，間隔件層318是可選的並且不是MTJ102的一部分。

SAF結構320經配置以增強在參考層316中磁化方向的釘紮。通過相對於參考層316改變合成自由層300的磁化方向，對參考層316的磁化方向進行釘紮使得單位單元100在低電阻狀態和高電阻狀態之間轉換。因為SAF結構320和參考層316形成在合成自由層300之上，所以這樣的MTJ102可以被認為是「頂部釘紮」的MTJ。然而，本公開不限於此。在一些替代實施例中，MTJ102的層的順序可以顛倒並且SOT層104可以形成在MTJ102之上。在這樣的實施例中，因為合成自由層300形成在參考層316和SAF結構320之上，所以這樣的MTJ可以被認為是「底部釘紮」的MTJ。

在一些實施例中，SAF結構320包括一個或多個間隔件層，每個間隔件層夾置在兩個鐵磁層之間。例如，如圖3A所示，SAF結構320包括鐵磁層322、鐵磁層324和在鐵磁層322和鐵磁層324之間的間隔件層326，即兩個鐵磁層和一個間隔件層。然而，本公開不限於此。在一些替代實施例中，SAF結構320可以包括沿方向Z交替堆疊的鐵磁層和間隔件層。在一些實施例中，如圖3A所示，鐵磁層322、間隔件層326和鐵磁層324依次且垂直地堆疊在SOT層104上。

間隔件層326在鐵磁層322和鐵磁層324之間引起RKKY耦合，使得鐵磁層322和鐵磁層324彼此反鐵磁耦合。因此，由於間隔件層326提供的反平行交換耦合，鐵磁層322的磁化方向與鐵磁層324的磁化方向相反。此外，在一些實例中，這種間隔件層326可以被稱為交換耦合層或反鐵磁耦合層。在一些實施例中，間隔件層326是非磁性金屬層。在一些實施例中，間隔件層326包括Ru、W、V、Ti、前述的組合等。在一些實施例中，間隔件層326的材料與間隔件層308的材料相同。在一些替代實施例中，間隔件層326的材料不同於間隔件層308的材料。在一些實施例中，間隔件層326的厚度在約0.2 nm至約1.5 nm的範圍內以提供反鐵磁耦合。

在一些實施例中，鐵磁層322和鐵磁層324中的每一個具有固定的磁化取向。在一些實施例中，鐵磁層322和鐵磁層324中的每一個包括Fe、Co、Ni、FeCo合金、NiFe合金、CoNi合金、CoFeB合金、CoFeBW合金、FeB合金、FePt合金、FePd合金和合適的鐵磁材料中的一者或多者。在一些實施例中，鐵磁層322和鐵磁層324中的每一個的厚度介於從約1 nm到約3 nm的範圍內。鐵磁層322和鐵磁層324中的每一個的厚度可以取決於對於穩定磁態是需要垂直的方向（例如，方向Z）還是平面內優選的方向（例如，方向X或方向Y）。在一些實施例中，SAF結構320的總厚度在約3 nm至約10 nm的範圍內，例如約5 nm。在一些實施例中，較厚的SAF結構320可以具有更強的反鐵磁特性，或者可以更穩健地抵抗外部磁場或熱波動。在一些實施例中，SAF結構320可具有(111)取向的面心立方（face-center-cubic，fcc）結構。在一些實施例中，SAF結構320是可選的並且不是MTJ102的一部分。在一些實施例中，釘紮層（未示出）更設置在參考層316之上。在這些實施例中，釘紮層由反鐵磁材料形成，例如PtMn、IrMn、MnNi、FeMn、PdMn、CrFe、CrCo。

此外，在一些實施例中，MTJ102更包括作為MTJ102中的最外部層（例如，最頂部層）的頂蓋層328。在SAF結構320上覆於參考層316的那些實施例中，如圖3A所示，頂蓋層328設置在SAF結構320上。頂蓋層328可以保護下伏的層免受蝕刻損壞和/或氧化。根據一些實施例，頂蓋層328由諸如鉭、氮化鉭、鈦、氮化鈦等或其組合的導電材料形成。

參考圖3A和圖3B，圖3B中所示的MTJ102a與圖3A中所示的MTJ102相似，因此相同的標號用於指代相同或相似的部分，在此不再贅述。下面將描述MTJ102a和MTJ102之間的差異。

參考圖3B，在MTJ102a中，合成自由層300a更包括超順磁性層（superparamagnetic layer）330和間隔件層332。也就是說，在MTJ102a中，超順磁性層330、間隔件層332、鐵磁層304、間隔件層308、鐵磁層306、間隔件層310和自由層312共同形成了七層的合成自由層300a。詳細地，如圖3B所示，超順磁性層330形成在SOT層104和SAF結構302之間，且間隔件層332形成在超順磁性層330和SAF結構302之間。也就是說，間隔件層332上覆於超順磁性層330，並將超順磁性層330與SAF結構320隔離開。

在一些實施例中，在超順磁性層330中，磁化方向不穩定並且可以由於隨機熱波動而隨機改變方向。也就是說，超順磁性層330具有隨機磁矩（magnetic moment）。在一些實施例中，超順磁性層330的磁化方向的沿方向X的x分量、沿方向Y的y分量和沿方向Z的z分量隨機變化。在這樣的實施例中，超順磁性層330包括鈷-鉻合金。在某些實施例中，鈷-鉻合金可以是Co _1-xCr _x，其中0.05＜x＜0.2。由於鈷-鉻合金中的Co含量很低，以至於Co中的自旋不能形成短程交換（這決定了自旋的反平行或平行排列），因此超順磁性層330具有隨機磁矩，其中x分量、y分量和z分量都隨機變化。在一些實施例中，超順磁性層330的厚度在約0.5 nm至約1.5 nm的範圍內。在一些實施例中，超順磁性層330的飽和磁化強度在約20 eum/cm ³至約100 eum/cm ³的範圍內。

在一些實施例中，間隔件層332是非磁性金屬層。在一些實施例中，間隔件層332包括Ru、W、V、Ti、前述的組合等。在一些實施例中，間隔件層332的厚度介於從約0.2 nm到約1.5 nm的範圍內。在一些實施例中，間隔件層332可以在SAF結構302的超順磁性層330和鐵磁層304之間引起RKKY耦合。在這樣的實施例中，通過間隔件層332的厚度控制，鐵磁層304和鐵磁層306可以是鐵磁耦合或反鐵磁耦合。

通過在MTJ102a中使用合成自由層300a，本公開的記憶陣列可以提供優於MTJ中具有單一自由層的傳統記憶陣列的改進。首先，通過在合成自由層300a中設置SAF結構302、間隔件層310和自由層312，增強合成自由層300a的矯頑磁場(Hc)和有效非等向性場(Hk)，從而可提高記憶陣列10的資料穩定性、資料處理和資料保持能力，從而提高這種記憶陣列的可靠性。在某些實施例中，合成自由層300a的矯頑磁場(Hc)介於從約80 mT至約120 mT的範圍內。其次，除了鐵磁層304和鐵磁層306各自的低飽和磁化強度之外，與鐵磁層304、鐵磁層306和自由層312耦合的超順磁性層330的隨機磁矩可以提供熱隨機角（thermally randomized angle）（其加快了鐵磁層304、鐵磁層306和自由層312的初始磁進動（initial magnetic precession）），使得通過SOT層104的寫入電流（即面內電荷電流）可以進一步降低。在MTJ102a中包含合成自由層300a的某些實施例中，當寫入電流介於從約20 uA至約35u A的範圍內時，切換時間可為10 ns；且當寫入電流介於從約40 uA到約65 uA的範圍內時，切換時間可以達到2 ns。第三，由於SAF結構302的多個鐵磁層（例如，鐵磁層304和鐵磁層306）之間的偶極耦合和自旋扭矩有助於SAF結構302更快地切換，通過將SAF結構302、間隔件層310和自由層312設置在合成自由層300a中，合成自由層300a的切換可以更快。

在上述實施例中，SAF結構302中的鐵磁層304和鐵磁層306中的每一個是單一層。然而，本公開不限於此。在一些替代實施例中，SAF結構302中的鐵磁層304和鐵磁層306中的每一個可以是多層結構。下面將參考圖3C和圖3D來描述細節。

參考圖3A和圖3C，圖3C中所示的MTJ102b與圖3A中所示的MTJ102相似，因此相同的標號用於指代相同或相似的部分，在此不再贅述。下面將描述MTJ102b和MTJ102之間的差異。

參考圖3C，在MTJ102b的合成自由層300b中，鐵磁層304和鐵磁層306中的每一個包括鐵磁子層（ferromagnetic sub-layer）334、鐵磁子層336和夾置在鐵磁子層334和鐵磁子層336之間的間隔件層338。也就是說，在合成自由層300b中，鐵磁層304和鐵磁層306中的每一個都是三層結構，其包括兩個鐵磁子層和一個間隔件層。換句話說，在合成自由層300b中，兩個鐵磁子層334、336被一個間隔件層338隔開。

在一些實施例中，鐵磁子層334和鐵磁子層336中的每一個被形成為具有高飽和磁化強度(Ms)。在一些實施例中，鐵磁子層334和鐵磁子層336中的每一個的飽和磁化強度介於從約1100 eum/cm ³到約1600 eum/cm ³的範圍內。在一些實施例中，鐵磁子層334和鐵磁子層336中的每一個包括鈷-鐵合金。在某些實施例中，鈷-鐵合金可以是Co _xFe _y，其中0.1＜x＜0.4，0.5＜y＜0.8，x+y=1。如果Co _xFe _y中的「x」小於或等於約0.1和/或大於或等於約0.4，Co _xFe _y中的「y」小於或等於約0.5和/或大於或等於約0.8，和/或「x+y」不等於1，則鈷-鐵合金表現出低飽和磁化強度，從而導致低矯頑磁場(Hc)和低保持力。在一些實施例中，鐵磁子層334的材料與鐵磁子層336的材料相同。在一些替代實施例中，鐵磁子層334的材料不同於鐵磁子層336的材料。在一些實施例中，鐵磁子層334和鐵磁子層336中的每一個的厚度介於從約0.1 nm到約2 nm的範圍內。鐵磁子層334和鐵磁子層336中的每一個的厚度可以取決於對於穩定磁態是需要垂直的方向（例如，方向Z）還是平面內優選的方向（例如，方向X或方向Y）。

在一些實施例中，間隔件層338形成為具有非磁性或低飽和磁化強度(Ms)。如此，即使鐵磁子層334和鐵磁子層336中的每一個形成為具有高飽和磁化強度(Ms)，通過設置夾置在鐵磁子層334和鐵磁子層336之間的間隔件層338，鐵磁層304和鐵磁層306中的每一者仍然具有低的高飽和磁化強度(Ms)，其範圍從例如約500 eum/cm ³到約1150 eum/cm ³。在間隔件層338被形成為具有非磁性的實施例中，間隔件層338是非磁性金屬層。在一些實施例中，間隔件層338包括Ru、W、V、Ti、Cr、Cu、Al、Ni、前述的組合等。在一些實施例中，間隔件層338的厚度介於從約0.1 nm到約2 nm的範圍內。在間隔件層338形成為具有低飽和磁化強度(Ms)的實施例中，間隔件層338的厚度可以取決於對於穩定磁態是需要垂直的方向(例如，方向Z)還是平面內優選的方向（例如，方向X或方向Y）。

在一些實施例中，鐵磁層304中鐵磁子層334的材料與鐵磁層306中鐵磁子層334的材料相同；鐵磁層304中鐵磁子層336的材料與鐵磁層306中鐵磁子層336的材料相同；以及鐵磁層304中間隔件層338的材料與鐵磁層306中間隔件層338的材料相同。然而，本公開不限於此。在一些替代實施例中，只要鐵磁層304的飽和磁化強度實質上等於鐵磁層306的飽和磁化強度，鐵磁層304中的鐵磁子層334的材料可以與鐵磁層306中的鐵磁子層334的材料不同；鐵磁層304中的鐵磁子層336的材料可以與鐵磁層306中的鐵磁子層336的材料不同；和/或鐵磁層304中的間隔件層338的材料可以與鐵磁層306中的間隔件層338的材料不同。

此外，包括在SAF結構302中的多個鐵磁子層334、多個鐵磁子層336和多個間隔件層338各自可以形成有與上覆的自由層312的預期結晶結構（例如，bcc結構）相似或相同的結晶結構，因此以便為上覆的自由層312提供優選的成長模板。因此，可以形成具有改善的結晶度的上覆的自由層312。

通過在MTJ102b中使用合成自由層300b，本公開的記憶陣列可以提供優於MTJ中具有單一自由層的傳統記憶陣列的改進。首先，通過在合成自由層300b中佈置SAF結構302、間隔件層310和自由層312，增強合成自由層300b的矯頑磁場(Hc)和有效非等向性場(Hk)，從而可提高包括合成自由層300b的記憶陣列的資料穩定性、資料處理和資料保持能力，從而提高這種記憶陣列的可靠性。在某些實施例中，合成自由層300b的矯頑磁場(Hc)介於從約150 mT至約200 mT的範圍內。其次，由於鐵磁層304和鐵磁層306中的每一個的飽和磁化強度低，可以減少通過SOT層104的寫入電（即面內電荷電流）。在MTJ102b中包含合成自由層300b的某些實施例中，當寫入電流介於從約60 uA至約100 uA的範圍內時，切換時間可為10 ns；當寫入電流介於從約100 uA到約170 uA的範圍內時，切換時間可以達到2 ns。第三，由於SAF結構302的多個鐵磁層（例如，鐵磁層304和鐵磁層306）之間的偶極耦合和自旋扭矩有助於SAF結構302更快地切換，通過將SAF結構302、間隔件層310和自由層312設置在合成自由層300b中，合成自由層300b的切換可以更快。

參考圖3C和圖3D，圖3D中所示的MTJ102c與圖3C中所示的MTJ102b相似，因此相同的標號用於指代相同或相似的部分，在此不再贅述。下面將描述MTJ102c和MTJ102b之間的差異。

參考圖3D，在MTJ102c中，合成自由層300c更包括超順磁性層340和間隔件層342。具體來說，如圖3D所示，超順磁性層340形成在SOT層104和SAF結構302之間，且間隔件層342形成在超順磁性層340和SAF結構302之間。也就是說，間隔件層342上覆於超順磁性層340，並將超順磁性層340與SAF結構320分隔開。

在一些實施例中，超順磁性層340的材料與針對圖3B所示的MTJ102a提到的超順磁性層330的材料實質上相同或相似，因此為簡單起見，在此不再重複其詳細描述。另外，對於超順磁性層340的細節或描述（如材料、性質、厚度等），在此不再贅述，請參考前述實施例。在一些實施例中，間隔件層342的材料與針對圖3B中所示的MTJ102a提到的間隔件層332的材料實質上相同或相似，因此為簡單起見，在此不再重複其詳細描述。另外，對於間隔件層342的細節或描述（例如材料、性質、厚度等），在此不再贅述，請參考前述實施例。

通過在MTJ102c中使用合成自由層300c，本公開的記憶陣列可以提供優於MTJ中具有單一自由層的傳統記憶陣列的改進。首先，通過在合成自由層300c中設置SAF結構302、間隔件層310和自由層312，增強合成自由層300c的矯頑磁場(Hc)和有效非等向性場(Hk)，從而可提高包括合成自由層300c的記憶陣列的資料穩定性、資料處理和資料保持能力，從而提高這種記憶陣列的可靠性。在某些實施例中，合成自由層300c的矯頑磁場(Hc)介於從約130 mT至約180 mT的範圍內。其次，除了鐵磁層304和鐵磁層306各自的低飽和磁化強度之外，與鐵磁層304、鐵磁層306和自由層312耦合的超順磁性層340的隨機磁矩可以提供熱隨機角（其加快了鐵磁層304、鐵磁層306和自由層312的初始磁進動），使得通過SOT層104的寫入電流（即面內電荷電流）可以進一步降低。在MTJ102c中包含合成自由層300c的某些實施例中，當寫入電流介於從約50 uA至約80 uA的範圍內時，切換時間可為10 ns；當寫入電流介於從約100 uA到約130 uA的範圍內時，切換時間可以達到2 ns。第三，由於SAF結構302的多個鐵磁層（例如，鐵磁層304和鐵磁層306）之間的偶極耦合和自旋扭矩有助於SAF結構302更快地切換，通過將SAF結構302、間隔件層310和自由層312設置在合成自由層300c中，合成自由層300c的切換可以更快。

參考圖3E，在一些實施例中，擴散阻障件（diffusion barrier）344設置在SOT層104和MTJ之間，MTJ可以是參考圖3A描述的MTJ102、參考圖3B描述的MTJ102a、參考圖3C描述的MTJ102B，或參考圖3D描述的MTJ102c。擴散阻障件344經配置為防止SOT層104和最靠近SOT層104的MTJ的層（例如，MTJ102的鐵磁層304、MTJ102a的超順磁性層330、MTJ102b的鐵磁子層334、MTJ102c的超順磁性層340）之間的相互擴散，並且可以由非磁性導電材料形成，例如鉬。

圖4A至圖4C是各自示出根據本公開的一些實施例的立於自旋軌道扭矩層上的MTJ的示意性平面圖。

參考圖4A，在一些實施例中，MTJ102的主軸與SOT層104的主軸實質上對齊或實質上平行，其中寫入路徑沿SOT層104的主軸定向。在這些實施例中，MTJ102中的合成自由層300的磁化方向M（如參考圖3A所述）也可以與SOT層104的主軸實質上對齊或實質上平行。作為圖4A中所示的實例，SOT層104的主軸和多個底部通孔206之間的經定向寫入路徑沿著方向X（即面內方向），且MTJ102的主軸以及MTJ102中合成自由層300的磁化方向M也沿著方向X。MTJ102沿方向X的尺寸L ₁₀₂與MTJ102沿方向Y的尺寸W ₁₀₂（即，另一個面內方向）的比率可以例如在從大約1.5到大約5的範圍內。

參考圖4B，在一些實施例中，MTJ102的主軸相交於（例如，垂直於）SOT層104的主軸，其中寫入路徑沿著SOT層104的主軸定向。在這些實施例中，MTJ102中的合成自由層300的磁化方向M’（其實質上與MTJ102的主軸對齊）也可以相交於（例如，垂直於）SOT層104的主軸。作為圖4B中所示的實例，SOT層104的主軸和多個底部通孔206之間的經定向寫入路徑沿方向X，而MTJ102的主軸以及MTJ102中合成自由層300的磁化方向M’沿著方向Y。MTJ102沿方向X的尺寸L ₁₀₂與MTJ102沿方向Y的尺寸W ₁₀₂之比率可例如在約1.5至約5的範圍內。

參考圖4C，在一些實施例中，MTJ102形成為實質上對稱的形狀。在這些實施例中，MTJ102中的合成自由層300的磁化方向M’’可以沿著與MTJ102接觸的SOT層104的表面實質上垂直的方向Z（即，平面外方向（out-of-plane direction））。此外，MTJ102沿方向X的尺寸L ₁₀₂與MTJ102沿方向Y的尺寸W ₁₀₂之比率可接近或等於1。

需要說明的是，MTJ102是舉例說明SOT層104和立於SOT層104上的MTJ的各種配置。參考圖3B描述的SOT層104和MTJ102b也可以具有圖4A到圖4C中所示的變化。類似地，參考圖3C描述的SOT層104和MTJ102b或參考圖3D描述的SOT層104和MTJ102c也可以具有圖4A到圖4C所示的變化。

圖5是示出根據本公開的一些實施例的用於製造均參照圖2描述的多個單位單元100中的相鄰單位單元100的方法的流程圖。圖6A至圖6L是圖5所示製造過程中的中間體結構的截面示意圖。特別地，圖6F至圖6J是示出用於形成和鈍化單位單元100中的SOT層104和MTJ102的中間體結構的放大示意圖。圖7A至圖7E是圖6F至圖6J所示的中間體結構的示意性平面圖。

參考圖5和圖6A，執行步驟S600，並且在基底200的表面區域上形成多個寫入電晶體WT以及多個讀取電晶體RT。如參考圖1A和圖2所描述，多個單位單元100中的每一個可以包括多個寫入電晶體WT中的一者和多個讀取電晶體RT中的一者。在這些電晶體是平面型電晶體的那些實施例中，寫入電晶體WT包括形成在基底200的平面表面之上的寫入字元線WWL，以及形成在基底200的淺區域中的多個源極/汲極結構700。類似地，讀取電晶體RT包括形成在基底200的平面表面之上的讀取字元線RWL和形成在基底200的淺區域中的多個源極/汲極結構700。寫入字元線WWL和讀取字元線RWL分別通過閘極介電層702而與基底200隔開。在一些實施例中，多個隔離電晶體DT與寫入電晶體WT和讀取電晶體RT一起形成。在這些實施例中，多條虛設字元線DWL分別形成在寫入電晶體WT和相鄰的讀取電晶體RT之間，並且分別通過閘極介電層702與基底200隔開。

需要說明的是，寫入電晶體WT、讀取電晶體RT和隔離電晶體DT在此描述為平面型電晶體。然而，如參考圖2所描述的，寫入電晶體WT、讀取電晶體RT和隔離電晶體DT可以替代地形成為鰭型電晶體或GAA電晶體，並且寫入電晶體WT、讀取電晶體RT和隔離電晶體DT中的元件的結構可以相應地修改。

參考圖5和圖6B，執行步驟S602，並且在基底200之上形成介電層704以及多個接觸插栓202。介電層704可以覆蓋多個寫入電晶體WT、多個讀取電晶體RT和多個隔離電晶體DT。多個接觸插栓202沿方向Z穿通介電層704，以建立與多個源極/汲極結構700之間的電連接。在一些實施例中，介電層704和多個接觸插栓202通過鑲嵌製程（例如，單鑲嵌製程）形成。

參考圖5和圖6C，進行步驟S604，並且在介電層704上形成介電層706以及多條源極線SL和多個著陸墊204。介電層706可以側向包圍多條源極線SL和多個著陸墊204，且多條源極線SL和多個著陸墊204垂直地與多個接觸插栓202重疊並與多個接觸插栓202電連接。一對源極線SL和著陸墊204通過在其間的多個接觸插栓202與每個寫入電晶體WT的多個源極/汲極結構700相連。類似地，一對源極線SL和著陸墊2074通過在其間的多個接觸插栓202與每個讀取電晶體RT的多個源極/汲極結構700相連。在一些實施例中，形成介電層706、源極線SL和著陸墊204的方法包括鑲嵌製程。

參考圖5和圖6D，執行步驟S606，並且在介電層706上形成介電層708以及多個底部通孔206。多個底部通孔206可以沿方向Z穿過介電層708，以與多個著陸墊204建立電連接。如此一來，每個寫入電晶體WT的多個源極/汲極結構700中的一個與相應的源極線SL相連，而每個寫入電晶體WT的多個源極/汲極結構700中的另一個通過在其間的相應的著陸墊204和接觸插栓202與相應的底部通孔206相連。類似地，每個讀取電晶體RT的多個源極/汲極結構700中的一個與相應的源極線SL相連，而每個讀取電晶體RT的多個源極/汲極結構700中的另一個通過在其間的相應的著陸墊204和接觸插栓202與相應的底部通孔206相連。在一些實施例中，形成介電層708和底部通孔206的方法包括鑲嵌製程（例如，單鑲嵌製程）。

參考圖5和圖6E，進行步驟S608，並且在介電層708上全面地形成自旋霍爾材料層710。自旋霍爾材料層710將被圖案化以在隨後的步驟中形成如參考圖1A和圖2所述的多個SOT層104。在一些實施例中，自旋霍爾材料層710包括一種或多種重金屬或摻雜有重金屬的材料。在某些實施例中，Pt、α-W、β-W、β-Ta、AuPt、W ₃Ta、Bi _xSe _y、BiSeTe、其多層結構、其合金等或其組合用於作為自旋霍爾材料層710的材料。在一些實施例中，形成自旋霍爾材料層710的方法可以包括濺射製程或共濺射製程，並且可以包括後續的熱處理。在一些實施例中，熱處理是退火製程。在一些實施例中，熱處理的製程溫度介於從約350℃至約450℃的範圍內，且熱處理的製程時間介於從約10分鐘至約60分鐘的範圍內。

此後，執行步驟S610，並在自旋霍爾材料層710上形成多層結構712。多層結構712將被圖案化以在隨後的步驟中形成如參考圖1A和圖2所描述的MTJ102。在一些實施例中，形成多層結構712的方法包括多個沉積製程，且每個沉積製程包括濺射製程、共濺射製程或其組合。

此外，阻障材料層（未示出）可以在形成多層結構712之前可選地形成在自旋霍爾材料層710上，並且可以被圖案化以形成如參考圖3E所描述的擴散阻障件344，所述圖案化連同多層結構712的圖案化一起。在一些實施例中，形成阻障材料層的方法包括濺射製程或共濺射製程。

需要說明的是，根據一些實施例，下文描述的MTJ102和多層結構712僅用於詳述形成單位單元100的製造製程。在單位單元100使用參考圖3B描述的MTJ102a、參考圖3C描述的MTJ102b或參考圖3D描述的MTJ102c的替代實施例中，可以形成對應的多層結構而不是多層結構712在當前步驟中的自旋霍爾材料層710上。

參考圖5、圖6F和圖7A，進行步驟S612，並在多層結構712上形成罩幕圖案PR1。罩幕圖案PR1可以具有多個分離的部分。罩幕圖案PR1的每個部分經配置為限定隨後形成的SOT層104的邊界，並且在每個單位單元100中垂直地重疊一對底部通孔206。在一些實施例中，罩幕圖案PR1是光阻圖案。在一些實施例中，罩幕圖案PR1通過微影製程形成。

參考圖5、圖6G和圖7B，進行步驟S614，使用罩幕圖案PR1對自旋霍爾材料層710和多層結構712進行圖案化。自旋霍爾材料層710被圖案化以形成SOT層104。形成經圖案化多層結構712’，並將在隨後的步驟中進一步圖案化以形成MTJ102。目前，經圖案化多層結構712’的邊界與SOT層104的邊界實質上對齊，如圖6G和圖7B所示。一種或多種蝕刻製程（例如，非等向性蝕刻製程）可用於SOT層104和經圖案化多層結構712’的當前圖案化製程。在蝕刻製程期間，罩幕圖案PR1可以用作陰影罩幕（shadow mask）。此外，罩幕圖案PR1可以在SOT層104和經圖案化多層結構712’通過例如剝離製程或灰化製程形成之後去除。

參考圖5、圖6H和圖7C，進行步驟S616，在經圖案化多層結構712’上形成罩幕圖案PR2。罩幕圖案PR2可以具有多個分離的部分。罩幕圖案PR2的每個部分經配置為限定隨後形成的MTJ102的邊界，並且位於每個單位單元100中的一對底部通孔206之間。在一些實施例中，罩幕圖案PR2是光阻圖案。在一些實施例中，罩幕圖案PR2通過微影製程形成。

參考圖5、圖6I和圖7D，執行步驟S618，並且進一步將經圖案化多層結構712’圖案化以形成MTJ102。隨著MTJ102的縮小，MTJ102的邊界可能不會與罩幕圖案PR2的邊界完全重疊。例如，罩幕圖案PR2可以具有矩形邊界，而MTJ102可以具有從罩幕圖案PR2的矩形邊界側向凹陷的橢圓形邊界。一種或多種蝕刻製程（例如，非等向性蝕刻製程）可以用於MTJ102的當前圖案化製程。在蝕刻製程期間，罩幕圖案PR2可以用作陰影罩幕。此外，可以在通過例如剝離製程或灰化製程形成MTJ102之後去除罩幕圖案PR2。

參考圖5、圖6J和圖7E，執行步驟S620，並且在介電層708之上形成鈍化層714。在一些實施例中，鈍化層714全面地沉積，並且介電層708、多個SOT層104和多個MTJ102被鈍化層714所覆蓋。此外，在一些實施例中，鈍化層714共形地分佈在介電層708、多個SOT層104和多個MTJ102上。鈍化層714可以由絕緣材料形成，例如Al ₂O ₃、SiNx、SiOx、MgO。此外，在一些實施例中，形成鈍化層714的方法包括沉積製程，例如化學氣相沉積（CVD）製程。

參考圖5和圖6K，執行步驟S622，並且在介電層708之上形成介電層716以及多個頂部通孔208。介電層716可以形成為超過鈍化層714的最頂表面的高度，使得鈍化層714可以被介電層716完全覆蓋。多個頂部通孔208從介電層716的頂表面通過介電層716和鈍化層714沿方向Z延伸到多個MTJ102的　頂表面。在一些實施例中，形成介電層716和頂部通孔208的方法包括鑲嵌製程（例如，單鑲嵌製程）。

參考圖5和圖6L，執行步驟S624，並且在介電層716上形成介電層718以及多條位元線BL。介電層718側向包圍多個位元線BL。多個位元線BL與多個頂部通孔208垂直地重疊並與多個頂部通孔208電連接。在一些實施例中，形成介電層718和位元線BL的方法包括鑲嵌製程（例如，單鑲嵌製程）。在替代實施例中，介電層716、介電層718、頂部通孔208和位元線BL通過雙鑲嵌製程形成。

至此，形成了參考圖1A和圖2描述的記憶陣列10中的單位單元100。應當注意的是，圖2中省略了參考圖6A至圖6L和圖7A至圖7E描述的一些元件（例如，介電層704、706、708、716、718和鈍化層714）。儘管多個SOT層104和多個MTJ102被描述為形成在自BEOL結構BE底部起的第一和第二金屬化層之間，但是多個SOT層104和多個MTJ102可以替代地形成在BEOL結構BE中的其他垂直地相鄰的金屬化層之間，且可以在BEOL結構BE中形成更多導電特徵，以用於對所述SOT層104和所述MTJ102進行佈線。此外，可以執行進一步的BEOL製程以形成裝置晶圓。此外，裝置晶圓可進行封裝製程以形成多個半導體封裝。

圖8是繪示根據本公開的一些實施例的記憶陣列90的電路圖。

參照圖8，與參照圖1A描述的記憶陣列10類似，記憶陣列90包括沿行和列排列的多個單位單元900。具體來說，如圖8所示，多個單位單元900的每一列都沿著方向X排列，而多個單位單元900的每一行都沿著方向Y排列。此外，多個單位單元900的每一行都與一對寫入字元線WWL和讀取字元線RWL耦合，而多個單位單元900的每一列與一對位元線BL和源極線SL耦合。雖然未示出，但是寫入字元線WWL和讀取字元線RWL可以與字元線驅動電路耦合，位元線BL可以與位元線驅動電路耦合，並且源極線SL可以與電流源電路耦合，如參考圖1A所描述的。

每個單位單元900包括MTJ902和與MTJ902中的合成自由層接觸的SOT層904。如將參考圖9所描述，MTJ902和SOT層904的堆疊順序可以不同於參考圖2描述的MTJ102和SOT層104的堆疊順序。此外，在一些實施例中，SOT層904通過選擇器S與對應的寫入字元線WWL耦合，同時與對應的讀取字元線RWL耦合，其間沒有選擇器或電晶體。此外，在一些實施例中，MTJ902通過讀取電晶體RT與位元線BL耦合。

選擇器S是由一對電極和夾置在所述電極之間的切換層（switching layer）形成的兩端開關裝置。當在所述電極上設置足夠的偏壓時，選擇器S將導通，並且電流可以流過選擇器S。另一方面，如果選擇器S沒有設置偏壓或偏置電壓不足，選擇器S處於關斷狀態，且可能會阻止電流流過選擇器S。如此一來，SOT層904和寫入字元線WWL之間的耦合可以由選擇器S控制。在一些實施例中，選擇器S是指數型選擇器（exponential type selector）或閾值型選擇器（threshold type selector）。在指數類型選擇器上可以觀察到指數IV曲線；而在閾值類型選擇器上可以觀察到「回彈（snapback）」IV曲線。例如，指數型選擇器可以是金屬-絕緣體-金屬（metal-insulator-metal；MIM）型的選擇器，且閾值型選擇器可以是閾值切換選擇器（例如，雙向閾值切換（ovonic threshold switching；OTS）選擇器、金屬-絕緣體-過渡（metal-insulator-transition；MIT）選擇器、場輔助超線性閾值（field assist superlinear threshold；FAST）選擇器、混合離子電子傳導（mixed ionic-electron conduction；MIEC）選擇器等）。

在寫入操作期間，所選定的單位單元900的選擇器S導通。通過在與所選定的單位單元900耦合的寫入字元線WWL和源極線SL之間設置電壓差，寫入電流WP可以從所選定的寫入字元線WWL通過在其間的選擇器S和SOT層904流向所選定的源極線SL，反之亦然。作為自旋軌道相互作用的結果，流經SOT層904的寫入電流WP可能在MTJ902上引起SOT，因此MTJ902可進行寫入。另一方面，所選定的單位單元900的讀取電晶體RT可以與在未選定的多個單位單元900中的多個選擇器S和多個讀取電晶體RT一起保持在關斷狀態。

在讀取操作期間，所選定的單位單元900的讀取電晶體RT導通。通過在與所選定的單位單元900耦合的位元線BL和源極線SL之間設置電壓差，讀取電流RP可以通過在其間的SOT層904、MTJ102和讀取電晶體RT從所選定的源極線SL流到所選定的位元線BL，反之亦然。由於自旋軌道耦合效應，MTJ902的不同磁化取向（即平行狀態和反平行狀態）可能導致MTJ902的不同電阻，並可能影響讀取電流RP的值或MTJ902兩端的電壓降值。因此，可以讀出儲存在MTJ902中的位元資料。另一方面，所選定的單位單元900的選擇器S與在未所選定的多個單位單元900中的多個讀取電晶體RT和多個選擇器S一起保持在關斷狀態。

圖9是根據本公開的一些實施例示出如圖8所示的記憶陣列90中的多個單位單元900中的相鄰單位單元的示意性三維視圖。圖9中所示的單位單元900的結構類似於參考圖2所述的單位單元100的結構。將僅描述單位單元100和單位單元900之間的差異，而單位單元100和單位單元900中相同或類似的部分不再重複。

參考圖9，FEOL結構FE可以不再包括參考圖2描述的寫入電晶體WT。此外，與讀取電晶體RT耦合的位元線BL可以與多個著陸墊204一起是BEOL結構BE中底部金屬化層的一部分。位元線BL和多個著陸墊204可以通過多個接觸插栓202與多個讀取電晶體RT的多個源極和汲極端子連接。多個通孔1000可分別沿方向Z立於多個著陸墊204上。在一些實施例中，另一金屬化層中的多個著陸墊1002設置在多個通孔1000上。多個著陸墊1002與多個通孔1000垂直地重疊並與多個通孔1000電連接。

根據一些實施例，多個MTJ902從多個SOT層904下方與所述SOT層904接觸，而不是立於所述SOT層904上。詳細地，如圖9所示，多個MTJ902立於多個著陸墊1002上，且多個SOT層904位於並堆疊在多個MTJ902上。MTJ902可包括如參考圖3A所述的MTJ102中的多個層、如參考圖3B所述的MTJ102a中的多個層、如參考圖3C所述的MTJ102b中的多個層或如參考圖3D所述的MTJ102c中的多個層，但具有相反的堆疊順序。換言之，合成自由層300、300a、300b或300c可以是MTJ902中的頂部層，而頂蓋層328可以是MTJ902中的底部層。此外，除了SOT層904位於MTJ902上之外，SOT層904可以與參考圖1A、圖2描述的SOT層104相同。在一些實施例中，參考圖3E所描述的擴散阻障件344可以進一步設置在MTJ902和SOT層904之間。進一步地，多個通孔1004可以立在多個SOT層904，且多個著陸墊1006以及多條源極線SL覆蓋多個通孔1004並與多個通孔1004電連接。每個SOT層904可以通過在其間的多個通孔1004與多條源極線SL中的一者和多個著陸墊1006中的一者連接。

多個選擇器S可以設置在多個著陸墊1006上。在一些實施例中，多個選擇器S包括多個底部通孔1008、與所述底部通孔1008重疊的多個頂部通孔1010、以及位於所述底部通孔1008和所述頂部通孔1010之間的切換層1012。在這些實施例中，如圖9所示，多個選擇器S共享公共的切換層1012。可以選擇切換層1012的材料，使得當設置偏壓時，電子可以以最短距離流動通過切換層1012，而不是進入相鄰的單位單元900。換句話說，所述設置偏壓具有局部效應，因此即使切換層1012側向延伸到相鄰的單位單元900，所述設置偏壓也可能僅局部地有效以允許電子沿方向Z（即垂直方向）流過切換層1012（例如，從頂部通孔1010到底部通孔1008，反之亦然）。例如，切換層1012可以由包括氧化鉿的材料形成，並且可以摻雜有Cu、Al、N、P、S、Si、Zr、Gd、Ti、La、Ti等或其組合。此外，多條寫入字元線WWL可分別位於多個頂部通孔1010上。

通過使用集成在BEOL結構BE中的多個選擇器S來代替多個寫入電晶體WT，可以顯著減少每個單位單元900的佔用面積。因此，可以有效地增加記憶陣列90的儲存密度。此外，通過在多個MTJ902之上設置多個SOT層904，可以在不影響用於寫入操作的自旋軌道相互作用的情況下，更靈活地選擇作為MTJ902的成長模板的晶種層（未示出）的材料。因此，多個MTJ902中的多個層可以具有改進的結晶特性，並且可以增強多個MTJ902的穿隧式磁阻（tunneling magnetoresistance，TMR）。

圖10是示出根據本公開的一些實施例的用於製造參照圖9描述的多個單位單元900的相鄰單位單元900的方法的流程圖。圖11A至圖11L是圖10所示製造過程中的中間體結構的示意性剖視圖。

需要說明的是，圖10和圖11A至圖11L所示的製造製程與參照圖5和圖6A至圖6L描述的製造製程相似，因此僅描述這些製造製程之間的差異。這些製造過程中相同或相似的部分不再贅述，且相同或相似的元件可以相同的標號指代。作為實例，相似/相同的部分可以包括：使用單鑲嵌製程、雙鑲嵌製程或其組合來形成介電層和介電層中的導電特徵（例如，接觸插栓、著陸墊和通孔）。

參考圖10和圖11A，執行步驟S1100，並且在基底200的表面區域上形成多個讀取電晶體RT。在一些實施例中，多個隔離電晶體DT與多個讀取電晶體RT一起形成。在這些實施例中，多條虛設字元線DWL分別形成在多條讀取字元線RWL中的相鄰的讀取字元線RWL之間。詳細地，如圖11A所示，虛設字元線DWL沿方向X與對應的讀取字元線RWL側向間隔開。

參考圖10和圖11B，執行步驟S1102，並且在基底200之上形成介電層704以及多個接觸插栓202。多個接觸插栓202沿方向Z穿過介電層704，以與多個讀取電晶體RT的多個源極/汲極結構700建立電連接。

參考圖10和圖11C，執行步驟S1104，並且在介電層704之上形成介電層706以及多條位元線BL和多個著陸墊204。多條位元線BL和多個著陸墊204被介電層704側向包圍。每個讀取電晶體RT的多個源極/汲極結構700通過在其間的多個接觸插栓202與多個著陸墊204中的一者和多條位元線BL中的一者連接。儘管下文另有說明，但同一列中的相鄰的讀取電晶體RT可以與相同的位元線BL耦合，如參考圖8所述。

參考圖10和圖11D，執行步驟S1106，並且在介電層706之上形成介電層1200、介電層1202以及多個通孔1000和多個著陸墊1002。介電層1202沿方向Z堆疊在介電層1200上。多個通孔1000垂直地延伸穿過介電層1200，以到達嵌入在介電層706中的下伏的多個著陸墊204，從而與所述著陸墊204建立電連接。多個著陸墊1002被介電層1202側向包圍，並分別與多個通孔1000垂直地重疊和電連接。

參考圖10和圖11E，進行步驟S1108，在介電層1202上形成多層結構1204。多層結構1204將被圖案化以在隨後的步驟中形成如參考圖8和圖9所述的MTJ902。在一些實施例中，形成多層結構1204的方法包括多個沉積製程，且每個沉積製程包括濺射製程、共濺射製程或其組合。

在一些實施例中，在形成多層結構1204之前，在介電層1202上預形成電極層1206。在這些實施例中，電極層1206可以與隨後的步驟中的多層結構1204一起被圖案化。形成電極層1206的方法可以包括濺射製程或共濺射製程。

參考圖10和圖11F，執行步驟S1110，並且圖案化多層結構1204以形成多個MTJ902。這種圖案化可以包括微影製程和一個或多個蝕刻製程。在其中在形成多層結構1204之前在介電層1202上預形成電極層1206的那些實施例中，可以將電極層1206與多層結構1204一起圖案化，以形成多個電極1208。

參考圖10和圖11G，執行步驟S1112，並且形成介電層1210以側向包圍多個MTJ902。形成介電層1210的方法可以包括沉積製程（例如，CVD製程）和平坦化製程（例如，研磨製程、蝕刻製程或其組合）。

參考圖10和圖11H，執行步驟S1114，並且在介電層1210之上形成介電層1212以及多個SOT層904。多個SOT層904被介電層1212側向包圍。根據一些實施例，用於形成介電層1212的方法可以包括在介電層1210和多個MTJ902上形成介電材料層。隨後，可以通過微影製程和蝕刻製程對介電材料層進行圖案化以形成具有多個開口的介電層1212。此後，自旋霍爾材料層可以形成在介電層1212上，並且可以填充介電層1212的多個開口。在一些實施例中，形成自旋霍爾材料層的方法可以包括濺射製程或共濺射製程，並且可以包括後續的熱處理。此外，可以執行平坦化製程以去除介電層1212上方的自旋霍爾材料層的多個部分。在多個開口中的自旋霍爾材料層的剩餘部分可以形成多個SOT層904。

參考圖10和圖11I，執行步驟S1116，並且在介電層1212之上形成介電層1214、介電層1216以及多個通孔1004、多條源極線SL和多個著陸墊1006。介電層1216沿方向Z堆疊在介電層1214上。多個通孔1004垂直地穿過介電層1214，以到達嵌入在介電層1212中的多個SOT層904，從而與所述SOT層904建立電連接。多個著陸墊1006和多條源極線SL被介電層1216側向包圍，且與多個通孔1004垂直地重疊並電連接。每個SOT層904可以通過在其間的多個通孔1004與多條源極線SL中的一者和多個著陸墊1006中的一者電連接。需要注意的是，儘管在下文中另有說明，但同一列中相鄰的讀取電晶體RT可以與相同的源極線SL耦合，如參考圖8所述。

參考圖10和圖11J，執行步驟S1118，並且在介電層1216之上形成介電層1218和多個選擇器S的多個底部通孔1008。多個底部通孔1008垂直地穿過介電層1218，以到達多個著陸墊1216，從而與所述著陸墊1216建立電連接。

參考圖10和圖11K，進行步驟S1120，並且在介電層1218上形成多個選擇器S的切換層1012。根據一些實施例，切換層1012全面地形成在介電層1218上。在一些實施例中，形成切換層1012的方法包括沉積製程，例如CVD製程或物理氣相沉積（physical vapor deposition；PVD）製程。

參考圖10和圖11L，執行步驟S1122，並且在切換層1012之上形成介電層1220、介電層1222以及多個選擇器S的多個頂部通孔1010和多條寫入字元線WWL。介電層1222沿方向Z堆疊在介電層1220上。多個頂部通孔1010垂直地穿過介電層1222，以到達切換層1012，且沿方向Z可與多個底部通孔1008重疊。多條寫入字元線WWL被介電層1222側向包圍，並與多個頂部通孔1010垂直地重疊並電連接。

至此，形成了參考圖8和圖9描述的記憶陣列90中的多個單位單元900。需要說明的是，圖11A至圖11L所描述的一些元件（例如介電層704、706、1200、1202、1210、1212、1214、1216、1218和電極1208）在圖9中省略繪示。儘管多個SOT層904和多個MTJ902被描述為形成在自BEOL結構BE底部起的第二和第三金屬化層之間，但是多個SOT層904和多個MTJ902可以替代地形成在BEOL結構BE中的其他垂直地相鄰的金屬化層之間，且可以在BEOL結構BE中形成更多或更少的導電特徵，以用於對所述SOT層904和所述MTJ902進行佈線。此外，可以執行進一步的BEOL製程以形成裝置晶圓。此外，裝置晶圓可進行封裝製程以形成多個半導體封裝。

應當注意的是，雖然包括立在SOT層104上的MTJ102的第一型儲存元件被描述為由FEOL結構FE中的寫入電晶體WT和讀取電晶體RT驅動（如圖2所示），並且包括自下方與SOT層904接觸的MTJ902的第二型儲存元件被描述為由FEOL結構FE中的讀取電晶體WT和BEOL結構BE中的選擇器S驅動（如圖9所示），第一型儲存元件可以替代地由電晶體和選擇器的組合驅動，而第二型儲存元件可以替代地由兩個電晶體驅動。其他驅動方案也可用於第一型儲存元件和第二型儲存元件，並且驅動器和儲存元件之間的佈線可以相應地修改。本公開不限制儲存元件的驅動方案。

根據實施例，記憶體裝置包括基底、自旋軌道扭矩層和磁性穿隧接面。磁性穿隧接面與自旋軌道扭矩層堆疊於基底之上，且包括合成自由層、阻障層和參考層。合成自由層包括合成反鐵磁結構、第一間隔件層和自由層，其中合成反鐵磁結構設置在自旋軌道扭矩層和自由層之間，並且合成反鐵磁結構經配置為改變自由層的磁化方向。

根據實施例，記憶體裝置包括基底、自旋軌道扭矩層和磁性穿隧接面。磁性穿隧接面與自旋軌道扭矩層堆疊於基底之上，且包括合成自由層、阻障層和參考層。合成自由層包括合成反鐵磁結構、第一間隔件層和自由層，其中合成反鐵磁結構設置在自旋軌道扭矩層和自由層之間，並且合成反鐵磁結構經配置為改變自由層的磁化方向。阻障層設置於所述合成自由層旁。參考層設置在所述阻障層旁。

在一些實施例中，所述合成反鐵磁結構包括：第一鐵磁層，具有第一磁化方向；第二鐵磁層，具有不同於所述第一磁化取向的第二磁化方向；以及第二間隔件層，位於所述第一鐵磁層和所述第二鐵磁層之間。

在一些實施例中，所述合成自由層更包括：第超順磁性層，位在所述自旋軌道扭矩層和所述合成反鐵磁結構之間；以及第三間隔件層，位在所述超順磁性層和所述合成反鐵磁結構之間。

在一些實施例中，所述第一鐵磁層和所述第二鐵磁層中的每一個包括鈷-鉻合金、鈷-鐵-鎳合金或鈷-鐵合金。

在一些實施例中，所述第一間隔件層、所述第二間隔件層和所述第三間隔件層中的每一個包括Ru、W、V或Ti，並且所述第一間隔件層、所述第二間隔件層和所述第三間隔件層中的每一個的厚度介於從0.2 nm到1.5 nm的範圍內。

在一些實施例中，所述超順磁性層包括鎢-鈷合金。

在一些實施例中，所述記憶體裝置更包括位於所述磁性穿隧接面和所述自旋軌道扭矩層之間的擴散阻障件，其中所述擴散阻障件由非磁性導電材料形成。

根據實施例，記憶體裝置包括寫入電晶體、讀取電晶體、自旋軌道扭矩層、磁性穿隧接面和位元線。寫入電晶體和讀取電晶體形成在基底的表面區域上。自旋軌道轉矩層位於寫入電晶體和讀取電晶體之上，並與寫入電晶體的第一端子和讀取電晶體的第二端子電連接。磁性穿隧接面立於自旋軌道扭矩層上，且通過磁性穿隧接面的第一端子與自旋軌道扭矩層電耦合，其中磁性穿隧接面包括合成自由層、阻障層和參考層。合成自由層包括合成反鐵磁結構、自由層以及在合成反鐵磁結構和自由層之間的第一交換耦合金屬層，其中合成反鐵磁結構比自由層更接近自旋軌道扭矩層。阻障層位於合成自由層之上。參考層設置在阻障層之上。位元線與磁性穿隧接面的第二端子電耦合。

根據實施例，記憶體裝置包括寫入電晶體、讀取電晶體、自旋軌道扭矩層、磁性穿隧接面和位元線。寫入電晶體和讀取電晶體形成在基底的表面區域上。自旋軌道轉矩層位於寫入電晶體和讀取電晶體之上，並與寫入電晶體的一端子和讀取電晶體的一端子電連接。磁性穿隧接面立於自旋軌道扭矩層上，且通過磁性穿隧接面的第一端子與自旋軌道扭矩層電耦合，其中磁性穿隧接面包括合成自由層、阻障層和參考層。合成自由層包括合成反鐵磁結構、自由層以及在合成反鐵磁結構和自由層之間的第一交換耦合金屬層，其中合成反鐵磁結構比自由層更接近自旋軌道扭矩層。阻障層位於合成自由層之上。參考層設置在阻障層之上。位元線與磁性穿隧接面的第二端子電耦合。

在一些實施例中，所述寫入電晶體的所述端子是所述寫入電晶體的多個源極和汲極端子中的一者，所述讀取電晶體的所述端子是所述讀取電晶體的多個源極和汲極端子中的一者；以及所述合成反鐵磁結構包括：第一鐵磁層，具有第一磁化方向；第二鐵磁層，具有不同於所述第一磁化方向的第二磁化方向；以及第二交換耦合金屬層，位於所述第一鐵磁層和所述第二鐵磁層之間。

在一些實施例中，所述第一鐵磁層和所述第二鐵磁層中的每一個包括鈷-鉻合金或鈷-鐵-鎳合金，所述鈷-鉻合金表示為Co _1-xCr _x，其中0.05＜x＜0.2，且所述鈷-鐵-鎳合金表示為Co _x-Fe _y-Ni _z，其中x＜0.5，y＜0.3，z＞0.5。

在一些實施例中，所述第一鐵磁層和所述第二鐵磁層中的每一個包括兩個鐵磁子層和夾置在所述兩個鐵磁子層之間的間隔件層，所述兩個鐵磁子層中的每一個包括鈷-鐵合金，所述鈷-鐵合金表示為Co _xFe _y，其中0.1＜x＜0.4，0.5＜y＜0.8，x+y=1，所述間隔件層包括Ru、W、V、Ti、Cr、Cu、Al或Ni。

在一些實施例中，所述合成自由層更包括：超順磁性層，位在所述自旋軌道扭矩層和所述合成反鐵磁結構之間；以及非磁性間隔件層，位在所述超順磁性層和所述合成反鐵磁結構之間，其中所述超順磁性層包含鎢-鈷合金，所述鎢-鈷合金表示為W _1-xCo _x，其中0.01＜x＜0.5。

在一些實施例中，所述記憶體裝置更包括鈍化層，共形地覆蓋所述磁性穿隧接面的側壁和頂表面以及所述自旋軌道扭矩層的頂表面。

在一些實施例中，所述記憶體裝置更包括：第一源極線，位於所述寫入電晶體和所述讀取電晶體之上，且與所述寫入電晶體的另一個源極/汲極端子電耦合；以及第二源極線，位於所述寫入電晶體和所述讀取電晶體之上，並與所述讀取電晶體的另一個源極/汲極端子電耦合。

在一些實施例中，所述記憶體裝置更包括虛設字元線，位於所述基底上並位於所述寫入電晶體和所述讀取電晶體之間。

根據實施例，記憶體裝置包括讀取電晶體、位元線、自旋軌道扭矩層、磁性穿隧接面、選擇器和寫入字元線。讀取電晶體形成在基底的表面區域上，並且包括在基底上延伸的讀取字元線。位元線位於讀取字元線之上並與讀取電晶體的第一端子耦合。自旋軌道轉矩層設置在讀取電晶體之上。磁性穿隧接面設置在自旋軌道扭矩層下，其中磁性穿隧接面通過磁性穿隧接面的第一端子與讀取電晶體的第二端子電耦合，並通過磁性穿隧接面的第二端子與自旋軌道扭矩層電耦合，以及磁性穿隧接面包括合成自由層、阻障層和參考層。合成自由層包括合成反鐵磁結構、自由層以及在合成反鐵磁結構與自由層之間的第一交換耦合金屬層，其中合成反鐵磁結構設置在自旋軌道扭矩層和第一交換耦合金屬層之間。阻障層位於合成自由層下。參考層設置在阻障層下。選擇器設置在自旋軌道扭矩層之上，並通過選擇器的第一端子與自旋軌道扭矩層電耦合。寫入字元線位於選擇器之上，並與選擇器的第二端子電耦合。

在一些實施例中，所述讀取電晶體的所述第一端子是所述讀取電晶體的多個源極/汲極端子中的一者，所述讀取電晶體的所述第二端子是所述讀取電晶體的所述多個源極/汲極端子中的另一者；以及所述合成反鐵磁結構包括：第一鐵磁層，具有第一磁化方向；第二鐵磁層，具有不同於所述第一磁化方向的第二磁化方向；以及第二交換耦合金屬層，位於所述第一鐵磁層和所述第二鐵磁層之間。

在一些實施例中，所述第一鐵磁層和所述第二鐵磁層中的每一個包括單一層，所述單一層包括鈷-鉻合金或鈷-鐵-鎳合金，所述鈷-鉻合金表示為Co _1-xCr _x，其中0.05＜x＜0.2，所述鈷-鐵-鎳合金表示為Co _x-Fe _y-Ni _z，其中x＜0.5，y＜0.3，z＞0.5。

在一些實施例中，所述第一鐵磁層和所述第二鐵磁層中的每一個包括多層結構，所述多層結構包括鈷-鐵合金，所述鈷-鐵合金表示為Co _xFe _y，其中0.1＜x＜0.4，0.5＜y＜0.8，x+y=1，間隔件層包括Ru、W、V、Ti、Cr、Cu、Al或Ni。

在一些實施例中，所述合成自由層更包括：超順磁性層，位在所述自旋軌道扭矩層和所述合成反鐵磁結構之間；以及非磁性間隔件層，位於所述超順磁性層和所述合成反鐵磁結構之間，其中所述超順磁性層包含鎢-鈷合金，所述鎢-鈷合金表示為W _1-xCo _x，其中0.01＜x＜0.5。

以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各個態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中作出各種改變、代替及變更。

10、90:記憶陣列 100、900:單位單元 102、102a、102b、102c、902:磁性穿隧接面 104、904:自旋軌道扭矩層 200:基底 202:接觸插栓 204、1002、1006:著陸墊 206、1008:底部通孔 208、1010:頂部通孔 300、300a、300b、300c、904:合成自由層 302、320:合成反鐵磁結構 304、306、322、324:鐵磁層 308、310、318、326、332、338、342:間隔件層 312:自由層 314:阻障層 316:參考層 328:頂蓋層 330、340:超順磁性層 334、336:鐵磁子層 344:擴散阻障件 700:源極/汲極結構 702:閘極介電層 704、706、708、716、718、1200、1202、1210、1212、1214、1216、1218、1220、1222:介電層 710:自旋霍爾材料層 712、712’、1204:多層結構 714:鈍化層 1000、1004:通孔 1012:切換層 1206:電極層 1208:電極 BD:位元線驅動電路 BE:後端結構 BL:位元線 CS:電流源電路 DT:隔離電晶體 DWL:虛設字元線 FE:前端結構 L ₁₀₂、W ₁₀₂:尺寸 M、M’、M’’:磁化方向 PR1、PR2:罩幕圖案 S:選擇器 S600、S602、S6004、S606、S608、S610、S612、S614、S616、S618、S620、S622、S624、S1100、S1102、S1104、S1106、S1108、S1110、S1112、S1114、S1116、S1118、S1120、S1122:步驟 SL:源極線 RP:讀取電流 RT:讀取電晶體 RWL:讀取字元線 WD:字元線驅動電路 WP:寫入電流 WT:寫入電晶體 WWL:寫入字元線 X、Y、Z:方向

結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1A是示意性地繪示根據本公開的一些實施例的記憶陣列的電路圖。 圖1B繪示如圖1A所示的記憶陣列中經選定的單位單元中的寫入路徑。 圖1C繪示如圖1A所示的記憶陣列中經選定的單位單元中的讀取路徑。 圖2是圖1A所示的多個單位單元中的一者的示意性三維視圖。 圖3A至圖3E是分別示出根據本公開的一些實施例的立於自旋軌道扭矩層上的磁性穿隧接面（magnetic tunneling junction；MTJ）的示意性截面圖。 圖4A至圖4C是各自示出根據本公開的一些實施例的立於自旋軌道扭矩層上的MTJ的示意性平面圖。 圖5是示出根據本公開的一些實施例的用於製造均參照圖2描述的多個單位單元中的相鄰單位單元的方法的流程圖。 圖6A至圖6L是圖5所示製造過程中的中間體結構的截面示意圖。 圖7A至圖7E是圖6F至圖6J所示的中間體結構的示意性平面圖。 圖8是繪示根據本公開的一些其他實施例的記憶陣列的電路圖。 圖9是根據本公開的一些實施例示出如圖8所示的記憶陣列中的多個單位單元中的相鄰單位單元的示意性三維視圖。 圖10是示出根據本公開的一些實施例的用於製造參照圖9描述的多個單位單元中的相鄰單位單元的方法的流程圖。 圖11A至圖11L是圖10所示製造過程中的中間體結構的示意性剖視圖。

102:磁性穿隧接面

104:自旋軌道扭矩層

300:合成自由層

302、320:合成反鐵磁結構

304、306、322、324:鐵磁層

308、310、318、326:間隔件層

312:自由層

314:阻障層

316:參考層

328:頂蓋層

X、Y、Z:方向

Claims (1)

1. 一種記憶體裝置，包括： 基底； 自旋軌道扭矩層；以及 磁性穿隧接面，與所述自旋軌道扭矩層堆疊於所述基底之上且包括： 合成自由層，包括合成反鐵磁結構、第一間隔件層和自由層，其中所述合成反鐵磁結構設置在所述自旋軌道扭矩層和所述自由層之間，且所述合成反鐵磁結構經配置為改變所述自由層的磁化方向； 阻障層，設置於所述合成自由層旁；以及 參考層，設置在所述阻障層旁。

Images