CN113594249A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN113594249A CN113594249A CN202010368145.2A CN202010368145A CN113594249A CN 113594249 A CN113594249 A CN 113594249A CN 202010368145 A CN202010368145 A CN 202010368145A CN 113594249 A CN113594249 A CN 113594249A
- Authority
- CN
- China
- Prior art keywords
- region
- drift region
- drift
- dielectric layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 230000008569 process Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 description 11
- -1 boron ions Chemical class 0.000 description 8
- 239000012212 insulator Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910001439 antimony ion Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 229910001449 indium ion Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种半导体结构及其形成方法，该半导体结构包括：衬底，位于衬底中的阱区；位于阱区中的第一漂移区、第二漂移区和第三漂移区，第三漂移区包括环形区域和桥接区域，环形区域环绕第一漂移区和第二漂移区，桥接区域从环形区域向内延伸至沟道区；位于衬底上的栅极结构，栅极结构横跨第一漂移区和第二漂移区并包括栅介电层、位于栅介电层上的栅电极和位于栅介电层和栅电极两侧的侧墙；以及分别位于栅极结构两侧的第一漂移区和第二漂移区内的源极区和漏极区，沟道区位于源极区与漏极区之间并位于栅介电层下方。本申请所公开的半导体结构及其形成方法提高了半导体结构的性能。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
横向扩散金属氧化物半导体(Lateral Diffusion Metal Oxide Semiconductor，LDMOS)器件由于在增益、线性度以及散热性能等关键的器件特性方面具有明显的优势，同时还能与互补金属氧化物半导体(CMOS)工艺兼容，因此得到了广泛应用。对于工作电压(例如32V)较高的LDMOS器件，由于制造工艺的原因，生长于沟道区上的栅介质层厚度并不均匀。特别地，栅介质层在边缘处较薄，这造成LDMOS器件的沟道区边缘在未达到阈值电压时就提前开启，从而造成不必要的电流损失(Leakage)，进而增加LDMOS器件的功耗。
因此，需要对LDMOS器件及其形成方法进行改进，以提高其性能。
发明内容
鉴于以上所述现有技术的缺点，本申请的目的在于提供一种半导体结构及其形成方法，以提高该半导体结构的性能。
本申请的一个方面提供了一种半导体结构，其包括：衬底；位于所述衬底中的阱区；位于所述阱区中的第一漂移区、第二漂移区和第三漂移区，所述第三漂移区包括环形区域和桥接区域，所述环形区域环绕所述第一漂移区和所述第二漂移区，所述桥接区域从所述环形区域向内延伸至沟道区；位于所述衬底上的栅极结构，所述栅极结构横跨所述第一漂移区和所述第二漂移区并包括栅介电层、位于所述栅介电层上的栅电极和位于所述栅介电层和所述栅电极两侧的侧墙；以及分别位于所述栅极结构两侧的所述第一漂移区和所述第二漂移区内的源极区和漏极区，所述沟道区位于所述源极区与所述漏极区之间并位于所述栅介电层下方。
可选地，所述阱区和所述第三漂移区具有第一导电类型，所述第一漂移区和所述第二漂移区具有第二导电类型，所述第一导电类型与所述第二导电类型相反。
可选地，所述源极区的长度和所述漏极区的长度与所述沟道区的宽度相等。
可选地，所述桥接区域分别从所述环形区域的两个相对的内边缘延伸至所述沟道区的两个相对的侧边缘。
可选地，所述桥接区域的宽度为0.1μm至0.8μm。
可选地，所述第三漂移区的掺杂浓度为1012cm-3至1014cm-3，所述第三漂移区的深度为0.05μm至0.8μm。
本申请的另一个方面提供了一种半导体结构的形成方法，其包括：提供衬底，在所述衬底中形成阱区；在所述阱区中形成第一漂移区、第二漂移区和第三漂移区，所述第三漂移区包括环形区域和桥接区域，所述环形区域环绕所述第一漂移区和所述第二漂移区，所述桥接区域从所述环形区域向内延伸至沟道区；在所述衬底上形成栅极结构，所述栅极结构横跨所述第一漂移区和所述第二漂移区并包括栅介电层、位于所述栅介电层上的栅电极和位于所述栅介电层和所述栅电极两侧的侧墙；以及分别在所述栅极结构两侧的所述第一漂移区和所述第二漂移区内形成源极区和漏极区，所述沟道区位于所述源极区与所述漏极区之间并位于所述栅介电层下方。
可选地，所述环形区域和所述桥接区域在同一工艺中形成。
可选地，所述桥接区域分别从所述环形区域的两个相对的内边缘延伸至所述沟道区的两个相对的侧边缘。
可选地，所述桥接区域的宽度为0.1μm至0.8μm。
本申请的技术方案具有以下有益效果：
通过在第三漂移区中设置从环形区域向内延伸至沟道区的桥接区域，使得沟道区边缘处的掺杂浓度比阱区的掺杂浓度更高，反型更困难，即提高了该处的阈值电压，从而补偿了由于沟道区上方的栅介质层在该处变薄所导致的阈值电压降低，有效地防止器件的提前开启，避免了器件在未开启状态下的漏电，降低了器件的功耗。
其次，由于桥接区域为第三漂移区的一部分，即二者可以在同一工艺中形成，因此本申请的技术方案并未增加额外工艺流程。
再者，由于源极区的长度和漏极区的长度与沟道区的宽度相等，本申请的技术方案能够确保沟道区的饱和电流(Idsat)的最大化。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中，相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本公开的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1A为一种半导体结构的平面示意图(俯视图)；
图1B为沿图1A的线AA’截取的剖视图；
图2A为另一种半导体结构的平面示意图(俯视图)；
图2B为沿图2A的线BB’截取的剖视图；
图3为根据本申请实施例的半导体结构的形成方法的流程图；
图4A为根据本申请实施例的半导体结构的平面示意图(俯视图)；
图4B为沿图4A的线CC’截取的剖视图；
图5A为根据本申请实施例的半导体结构的平面示意图(俯视图)；
图5B为沿图5A的线CC’截取的剖视图；
图6A为根据本申请实施例的半导体结构的平面示意图(俯视图)；
图6B为沿图6A的线CC’截取的剖视图；
图7A为根据本申请实施例的半导体结构的平面示意图(俯视图)；
图7B为沿图7A的线CC’截取的剖视图；
图7C为沿图7A的线DD’截取的剖视图；
图8A为根据本申请实施例的半导体结构的平面示意图(俯视图)；
图8B为沿图8A的线CC’截取的剖视图；
图8C为沿图8A的线DD’截取的剖视图；
图9A为根据本申请实施例的半导体结构的平面示意图(俯视图)；
图9B为沿图9A的线CC’截取的剖视图；
图9C为沿图9A的线DD’截取的剖视图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本公开的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本公开不限于所示的实施例，而是与权利要求一致的最宽范围。
下面结合实施例和附图对本申请技术方案进行详细说明。
如图1A和图1B所示，一种半导体结构包括：衬底110；位于衬底110中的阱区120；位于阱区120中的第一漂移区141、第二漂移区142和第三漂移区130；位于沟道区180两侧的第四漂移区160；位于衬底120上的栅极结构170；分别位于栅极结构170两侧的第一漂移区141和第二漂移区142内的源极区151和漏极区 152。更具体地，栅极结构170横跨第一漂移区141和第二漂移区142并包括栅介电层171、位于栅介电层171上的栅电极172和位于栅介电层171和栅电极172两侧的侧墙173。沟道区180位于源极区151与漏极区152之间并位于栅介电层171下方。
与阱区120具有相同掺杂类型的第四漂移区160的存在使得沟道区180在边缘处能够具有更高的掺杂浓度，使得反型更困难，从而补偿了由于沟道区180上方的栅介质层171在边缘处变薄所导致的阈值电压降低，有效地防止了器件的提前开启，避免了漏电。
然而，第四漂移区160的形成需要额外的工艺(例如，离子注入)和材料(例如，掩膜)，这增加了制造时间和制造成本。
如图2A和图2B所示，一种半导体结构包括：衬底210；位于衬底210中的阱区220；位于阱区220中的第一漂移区241、第二漂移区242和第三漂移区230；位于衬底220上的栅极结构270；分别位于栅极结构270两侧的第一漂移区241和第二漂移区242内的源极区251和漏极区252。更具体地，栅极结构270横跨第一漂移区241和第二漂移区242并包括栅介电层271、位于栅介电层271上的栅电极272 和位于栅介电层271和栅电极272两侧的侧墙273。沟道区280位于源极区251与漏极区252之间并位于栅介电层271下方。沟道区280的两侧与第三漂移区230接触。
通过使第三漂移区230与沟道区280接触，在退火过程之后，第三漂移区230 的部分掺杂离子将会扩散至沟道区280内，从而提高沟道区280边缘处的掺杂浓度，使得反型更困难，从而补偿了由于沟道区280上方的栅介质层271在边缘处变薄所导致的阈值电压降低，有效地防止了器件的提前开启，避免了漏电。
然而，由于第一漂移区241和第二漂移区242与第三漂移区230之间存在间隔，与第三漂移区230接触的沟道区280的长度势必要大于源极区251和漏极区 252的长度，这不利于沟道区280的饱和电流的最大化，因为饱和电流的大小受到源极区251、漏极区252、沟道区280中最短长度的限制。
为了解决上述问题，本申请实施例提供一种半导体结构及其形成方法，如图2所示，该半导体结构的形成方法包括以下步骤：
步骤S11：提供衬底；
步骤S12：在所述衬底中形成阱区；
步骤S13：在所述阱区中形成第一漂移区、第二漂移区和第三漂移区，所述第三漂移区包括环形区域和桥接区域，所述环形区域环绕所述第一漂移区和所述第二漂移区，所述桥接区域从所述环形区域向内延伸至沟道区；
步骤S14：在所述衬底上形成栅极结构，所述栅极结构横跨所述第一漂移区和所述第二漂移区并包括栅介电层、位于所述栅介电层上的栅电极和位于所述栅介电层和所述栅电极两侧的侧墙；
步骤S15：分别在所述栅极结构两侧的所述第一漂移区和所述第二漂移区内形成源极区和漏极区，所述沟道区位于所述源极区与所述漏极区之间并位于所述栅介电层下方。
下面结合图4A至图9C对上述各个步骤进行详细说明。应注意，以其他顺序执行以上和以下步骤的方法也落入本公开的保护范围。
如图4A和4B所示，提供衬底310。
衬底310的材料可以为硅(Si)、锗(Ge)、硅锗(SiGe)、碳化硅(SiC)、绝缘体上硅(SOI)、绝缘体上锗(GOI)，或者其它半导体材料，例如，砷化镓 (GaAs)等III-V族化合物。衬底100的材质也可以是多晶硅。衬底310还可以是绝缘体上硅结构或硅上外延层结构。在衬底100中定义有第一有源区381、第二有源区382、第三有源区383和第四有源区384，分别对应于源极区、漏极区、沟道区和体区。在本实施例中，第一有源区381和第二有源区382均沿第一方向(例如，Y方向)延伸，第三有源区383沿第二方向(例如，X方向)延伸，所述第一方向垂直于所述第二方向。在本申请中，与结构或区域的延伸方向一致的方向也可称为长度方向，与所述结构或区域的延伸方向垂直的方向也可以称为宽度方向。
如图5A和5B所示，在衬底310中形成阱区320。
阱区320可以为在衬底310中进行掺杂形成。在本实施例中，阱区320可以为 P型阱区，所述P型阱区可以为在衬底310中进行P型掺杂形成。用于P型掺杂的杂质离子可以为硼离子、铟离子、镓离子中的一种或几种。在其他实施例中，阱区320可以为N型阱区，所述N型阱区可以为在衬底310中进行N型掺杂形成。用于N型杂质离子可以为磷离子、砷离子、锑离子中的一种或几种。
如图6A和6B所示，在阱区320中形成第一漂移区341和第二漂移区342。
第一漂移区341可以为在阱区320中进行掺杂形成。第一漂移区341的掺杂类型与阱区320的掺杂类型相反。在本实施例中，第一漂移区341的掺杂类型为N型。第一漂移区341的掺杂浓度高于阱区320的掺杂浓度。
第二漂移区342可以为在阱区320中进行掺杂形成。第一漂移区341的掺杂类型与阱区320的掺杂类型相反。在本实施例中，第二漂移区342的掺杂类型为N型。第二漂移区342的掺杂浓度高于阱区320的掺杂浓度。
在后续工艺中，第一漂移区341和第二漂移区342中会分别形成源极区和漏极区而源极区和漏极区的掺杂浓度会高于第一漂移区341和第二漂移区342。第一漂移区341和第二漂移区342的存在可以避免所述源极区和漏极区的掺杂浓度与阱区320的掺杂浓度相差太大而产生强电场从而影响器件性能的问题。
如图7A至图7C所示，在阱区320中形成第三漂移区330。
第三漂移区330可以为在阱区320中进行掺杂形成。第三漂移区330的掺杂类型与阱区320的掺杂类型相同。在本实施例中，第三漂移区330的掺杂类型为P型，第三漂移区所采用的离子注入工艺的离子注入能量为40KeV至160 KeV，第三漂移区的掺杂浓度为1012cm-3至1014cm-3，所述第三漂移区的深度为 0.05μm至0.8μm。第三漂移区330可包括环形区域361和桥接区域362。环形区域361形成在第四有源区384中并环绕第一漂移区341和第二漂移区342。桥接区域362从环形区域361向内延伸至第三有源区383，即沟道区。更具体地，桥接区域362分别从环形区域361的两个相对的内边缘延伸至第三有源区383 的两个相对的侧边缘。在本实施例中，桥接区域363的宽度为0.1μm至0.8μm，例如，0.2μm至0.6μm。
如图8A至图8C所示，在衬底310上形成栅极结构370。
栅极结构370横跨第一漂移区341和第二漂移区342并包括栅介电层371、位于栅介电层371上的栅电极372和位于栅介电层371和栅电极372两侧的侧墙373。栅介电层371可以包括硅的氧化物、二氧化铪或其他的高K材料。栅电极372可以包括多晶硅材料或金属材料。侧墙373可以包括硅的氧化物或硅的氮化物。
如图9A至图9C所示，分别在栅极结构370两侧的第一漂移区341和第二漂移区342内形成源极区351和漏极区361。
源极区351和漏极区361分别形成在第一有源区381和第二有源区382中。所述沟道区位于源极区351与漏极区361之间并位于栅介电层371下方。在本实施例中，源极区351和漏极区361的掺杂类型均为N型。源极区351和漏极区361均沿所述第一方向延伸，第三有源区383沿所述第二方向延伸。在本实施例中，源极区351的长度和漏极区361的长度与第三有源区383的宽度相等。
通过在第三漂移区330中设置从环形区域361向内延伸至所述沟道区的桥接区域362，使得所述沟道区边缘处的掺杂浓度比阱区320的掺杂浓度更高，反型更困难，即提高了该处的阈值电压，从而补偿了由于所述沟道区上方的栅介质层371在该处变薄所导致的阈值电压降低，有效地防止器件的提前开启，避免了器件在未开启状态下的漏电，改善了器件的功耗。
另外，由于桥接区域362与第三漂移区330在同一工艺中形成，因此本申请的技术方案并未导致增加额外工艺流程。
此外，采用本申请的技术方案，可使得源极区351的长度和漏极区361的长度与所述沟道区的宽度相等，从而能够确保通过所述沟道区的饱和电流的最大化。
本申请的实施例还提供了一种半导体结构，所述半导体结构包括：衬底310二位于衬底310中的阱区320；位于阱区320中的第一漂移区341、第二漂移区342和第三漂移区330，第三漂移区330包括环形区域361和桥接区域362，环形区域361 环绕第一漂移区341和第二漂移区342，桥接区域362从环形区域361向内延伸至沟道区；位于衬底310上的栅极结构370，栅极结构370横跨第一漂移区341和第二漂移区342并包括栅介电层371、位于栅介电层371上的栅电极372和位于栅介电层371和栅电极372两侧的侧墙373；以及分别位于栅极结构370两侧的第一漂移区341和第二漂移区342内的源极区351和漏极区361，所述沟道区位于源极区 351与漏极区361之间并位于栅介电层371下方。
衬底310的材料可以为硅(Si)、锗(Ge)、硅锗(SiGe)、碳化硅(SiC)、绝缘体上硅(SOI)、绝缘体上锗(GOI)，或者其它半导体材料，例如，砷化镓 (GaAs)等III-V族化合物。衬底100的材质可以是多晶硅。衬底100还可以是绝缘体上硅结构或硅上外延层结构。
阱区320可以为在衬底310中进行掺杂形成。在本实施例中，阱区320可以为 P型阱区，所述P型阱区可以为在衬底310中进行P型掺杂形成。用于P型掺杂的杂质离子可以为硼离子、铟离子、镓离子中的一种或几种。阱区320也可以为N型阱区，所述N型阱区可以为在衬底310中进行N型掺杂形成。用于N型杂质离子可以为磷离子、砷离子、锑离子中的一种或几种。
第一漂移区341可以为在阱区320中进行掺杂形成。第一漂移区341的掺杂类型与阱区320的掺杂类型相反。在本实施例中，第一漂移区341的掺杂类型为N型。第一漂移区341的掺杂浓度高于阱区320的掺杂浓度。
第二漂移区342可以为在阱区320中进行掺杂形成。第一漂移区341的掺杂类型与阱区320的掺杂类型相反。在本实施例中，第二漂移区342的掺杂类型为N型。第二漂移区342的掺杂浓度高于阱区320的掺杂浓度。
第三漂移区330可以为在阱区320中进行掺杂形成。第三漂移区330的掺杂类型与阱区320的掺杂类型相同。在本实施例中，第三漂移区330的掺杂类型为P型。
栅介电层371可以包括硅的氧化物、二氧化铪或其他的高K材料。
栅电极372可以包括多晶硅材料或金属材料。
侧墙373可以包括硅的氧化物或硅的氮化物。
综上所述，在阅读本详细公开内容之后，本领域技术人员可以明白，前述详细公开内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改旨在由本公开提出，并且在本公开的示例性实施例的精神和范围内。
Claims (10)
1.一种半导体结构，其特征在于，包括：
衬底；
位于所述衬底中的阱区；
位于所述阱区中的第一漂移区、第二漂移区和第三漂移区，所述第三漂移区包括环形区域和桥接区域，所述环形区域环绕所述第一漂移区和所述第二漂移区，所述桥接区域从所述环形区域向内延伸至沟道区；
位于所述衬底上的栅极结构，所述栅极结构横跨所述第一漂移区和所述第二漂移区并包括栅介电层、位于所述栅介电层上的栅电极和位于所述栅介电层和所述栅电极两侧的侧墙；以及
分别位于所述栅极结构两侧的所述第一漂移区和所述第二漂移区内的源极区和漏极区，所述沟道区位于所述源极区与所述漏极区之间并位于所述栅介电层下方。
2.根据权利要求1所述的半导体结构，其特征在于，所述阱区和所述第三漂移区具有第一导电类型，所述第一漂移区和所述第二漂移区具有第二导电类型，所述第一导电类型与所述第二导电类型相反。
3.根据权利要求1所述的半导体结构，其特征在于，所述源极区的长度和所述漏极区的长度与所述沟道区的宽度相等。
4.根据权利要求1所述的半导体结构，其特征在于，所述桥接区域分别从所述环形区域的两个相对的内边缘延伸至所述沟道区的两个相对的侧边缘。
5.根据权利要求1所述的半导体结构，其特征在于，所述桥接区域的宽度为0.1μm至0.8μm。
6.根据权利要求1所述的半导体结构，其特征在于，所述第三漂移区的掺杂浓度为1012cm-3至1014cm-3，所述第三漂移区的深度为0.05μm至0.8μm。
7.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底中形成阱区；
在所述阱区中形成第一漂移区、第二漂移区和第三漂移区，所述第三漂移区包括环形区域和桥接区域，所述环形区域环绕所述第一漂移区和所述第二漂移区，所述桥接区域从所述环形区域向内延伸至沟道区；
在所述衬底上形成栅极结构，所述栅极结构横跨所述第一漂移区和所述第二漂移区并包括栅介电层、位于所述栅介电层上的栅电极和位于所述栅介电层和所述栅电极两侧的侧墙；以及
分别在所述栅极结构两侧的所述第一漂移区和所述第二漂移区内形成源极区和漏极区，所述沟道区位于所述源极区与所述漏极区之间并位于所述栅介电层下方。
8.根据权利要求7所述的方法，其特征在于，所述环形区域和所述桥接区域在同一工艺中形成。
9.根据权利要求7所述的方法，其特征在于，所述桥接区域分别从所述环形区域的两个相对的内边缘延伸至所述沟道区的两个相对的侧边缘。
10.根据权利要求7所述的方法，其特征在于，所述桥接区域的宽度为0.1μm至0.8μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010368145.2A CN113594249B (zh) | 2020-04-30 | 2020-04-30 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010368145.2A CN113594249B (zh) | 2020-04-30 | 2020-04-30 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113594249A true CN113594249A (zh) | 2021-11-02 |
| CN113594249B CN113594249B (zh) | 2023-07-04 |
Family
ID=78236925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010368145.2A Active CN113594249B (zh) | 2020-04-30 | 2020-04-30 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113594249B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115881824A (zh) * | 2023-02-09 | 2023-03-31 | 广州粤芯半导体技术有限公司 | Mos晶体管 |
| CN118039638A (zh) * | 2024-04-11 | 2024-05-14 | 合肥晶合集成电路股份有限公司 | 半导体器件版图结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097475A (zh) * | 2009-11-27 | 2011-06-15 | 美格纳半导体有限公司 | 半导体器件及其制造方法 |
| US20120193709A1 (en) * | 2011-01-27 | 2012-08-02 | Fujitsu Semiconductor Limited | Mos transistor and fabrication method of semiconductor integrated circuit device |
| CN103681855A (zh) * | 2012-08-31 | 2014-03-26 | 爱思开海力士有限公司 | 半导体器件 |
| CN108695386A (zh) * | 2017-04-11 | 2018-10-23 | 世界先进积体电路股份有限公司 | 高压半导体装置及其制造方法 |
| CN110957349A (zh) * | 2018-09-27 | 2020-04-03 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
-
2020
- 2020-04-30 CN CN202010368145.2A patent/CN113594249B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097475A (zh) * | 2009-11-27 | 2011-06-15 | 美格纳半导体有限公司 | 半导体器件及其制造方法 |
| US20120193709A1 (en) * | 2011-01-27 | 2012-08-02 | Fujitsu Semiconductor Limited | Mos transistor and fabrication method of semiconductor integrated circuit device |
| CN103681855A (zh) * | 2012-08-31 | 2014-03-26 | 爱思开海力士有限公司 | 半导体器件 |
| CN108695386A (zh) * | 2017-04-11 | 2018-10-23 | 世界先进积体电路股份有限公司 | 高压半导体装置及其制造方法 |
| CN110957349A (zh) * | 2018-09-27 | 2020-04-03 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115881824A (zh) * | 2023-02-09 | 2023-03-31 | 广州粤芯半导体技术有限公司 | Mos晶体管 |
| CN118039638A (zh) * | 2024-04-11 | 2024-05-14 | 合肥晶合集成电路股份有限公司 | 半导体器件版图结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113594249B (zh) | 2023-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9780184B2 (en) | Electronic device with asymmetric gate strain | |
| US7525150B2 (en) | High voltage double diffused drain MOS transistor with medium operation voltage | |
| US9224862B2 (en) | High voltage semiconductor device and method for fabricating the same | |
| US9054075B2 (en) | Strip-shaped gate tunneling field effect transistor with double-diffusion and a preparation method thereof | |
| US7122876B2 (en) | Isolation-region configuration for integrated-circuit transistor | |
| KR100840667B1 (ko) | 수평형 디모스 소자 및 그 제조방법 | |
| US20150123199A1 (en) | Lateral diffused semiconductor device | |
| US7709311B1 (en) | JFET device with improved off-state leakage current and method of fabrication | |
| JP2005516389A (ja) | 歪み半導体基板を用いてショットキまたはショットキのような接触を形成するソースおよび／またはドレインを有する電界効果トランジスタ | |
| JP2701762B2 (ja) | 半導体装置及びその製造方法 | |
| US8981421B2 (en) | Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof | |
| JP6175411B2 (ja) | 半導体装置 | |
| CN113594249B (zh) | 半导体结构及其形成方法 | |
| TWI455318B (zh) | 高壓半導體裝置及其製造方法 | |
| CN117153888B (zh) | 半导体器件及其制造方法 | |
| CN109980010B (zh) | 一种半导体器件的制造方法和集成半导体器件 | |
| TWI798825B (zh) | 半導體元件的製造方法 | |
| KR102456758B1 (ko) | 고전압 반도체 소자 및 그의 제조 방법 | |
| US20230420560A1 (en) | Semiconductor device and method for forming the same | |
| US20220140116A1 (en) | Junction field effect transistor on silicon-on-insulator substrate | |
| KR20050104163A (ko) | 고전압 트랜지스터 및 그 제조방법 | |
| KR100405450B1 (ko) | 포켓형 접합층 구조를 가지는 dmos 트랜지스터 및그 제조 방법 | |
| JPH09121053A (ja) | 縦型の電界効果型トランジスタ及びその製造方法 | |
| CN114242777A (zh) | 一种ldmosfet、制备方法及芯片和电路 | |
| KR20100076555A (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |