CN113517199B - 半导体器件及半导体器件的形成方法 - Google Patents

半导体器件及半导体器件的形成方法 Download PDF

Info

Publication number
CN113517199B
CN113517199B CN202010280153.1A CN202010280153A CN113517199B CN 113517199 B CN113517199 B CN 113517199B CN 202010280153 A CN202010280153 A CN 202010280153A CN 113517199 B CN113517199 B CN 113517199B
Authority
CN
China
Prior art keywords
landing pad
substrate
forming
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010280153.1A
Other languages
English (en)
Other versions
CN113517199A (zh
Inventor
曹凯
赵亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010280153.1A priority Critical patent/CN113517199B/zh
Priority to PCT/CN2021/086463 priority patent/WO2021204290A1/zh
Priority to US17/599,746 priority patent/US11985817B2/en
Publication of CN113517199A publication Critical patent/CN113517199A/zh
Application granted granted Critical
Publication of CN113517199B publication Critical patent/CN113517199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

该发明涉及一种半导体器件的形成方法，包括以下步骤：提供一衬底；在所述衬底内部形成电接触点；在所述衬底上表面形成着陆焊盘，且所述着陆焊盘与所述电接触点接触；在所述着陆焊盘和所述电接触点外露的表面形成阻挡层；在对形成了阻挡层的半导体器件进行电性测试之后，去除所述着陆焊盘上表面的阻挡层。本发明的一种半导体器件及半导体器件的形成方法，能够有效防止电接触点和电接触点之间短路而造成半导体器件失效的现象的发生，提升半导体器件的生产良率。

Description

半导体器件及半导体器件的形成方法
技术领域
本发明涉及半导体生产加工领域，具体涉及一种半导体器件及半导体器件的形成方法。
背景技术
目前的半导体器件中，比如半导体存储器中，常采用钨W作为电接触点(NC，Nodecontact)和着陆焊盘(Landing pad)的材料。在形成了电接触点和着陆焊盘后，通常会对形成了电接触点和着陆焊盘的半导体器件进行高温情况下的晶圆允收测试(WAT，waferaccept test)，在这个步骤中，经常出现电接触点和电接触点之间短路，造成半导体存储器失效，严重影响了半导体存储器的生产良率。
亟需提出一种新的半导体器件结构，以防止电接触点和电接触点之间短路而造成半导体器件失效的现象的发生，提升半导体器件的生产良率。
发明内容
本发明的目的在于提供一种半导体器件及半导体器件的形成方法，能够有效防止电接触点和电接触点之间短路而造成半导体器件失效的现象的发生，提升半导体器件的生产良率。
为了解决上述技术问题，以下提供了一种半导体器件的形成方法，包括以下步骤：提供一衬底；在所述衬底内部形成电接触点；在所述衬底上表面形成着陆焊盘，且所述着陆焊盘与所述电接触点接触；在所述着陆焊盘和所述电接触点外露的表面形成阻挡层；在对形成了阻挡层的半导体器件进行电性测试之后，去除所述着陆焊盘上表面的阻挡层。
可选的，所述阻挡层包括氮化物层，生成所述氮化物层时，包括以下步骤：通入反应气体对所述着陆焊盘进行氮化处理，使所述着陆焊盘和所述电接触点外露的表面形成所述氮化物层，所述反应气体包括含氮元素的气体。
可选的，所述衬底上的电接触点为多个，所述着陆焊盘的数目与所述衬底内部的电接触点的数目相等，所述着陆焊盘与所述电接触点一一对应连接；去除所述着陆焊盘上表面的阻挡层前，还包括以下步骤：在多个所述着陆焊盘之间填充间隙填充物，且所述间隙填充物覆盖所述着陆焊盘上表面的阻挡层。
可选的，去除所述着陆焊盘上表面的阻挡层时，包括以下步骤：对所述间隙填充物进行化学机械研磨，直至将所述着陆焊盘上表面的阻挡层去除，使所述着陆焊盘上表面外露。
可选的，去除所述着陆焊盘上表面的阻挡层时，包括以下步骤：对所述间隙填充物进行刻蚀，直至使得所述阻挡层外露；对所述阻挡层进行刻蚀，直至将所述着陆焊盘上表面的阻挡层去除，使所述着陆焊盘上表面外露。
可选的，所述电性测试包括高温条件下的晶圆允收测试，温度范围为90℃至110℃。
可选的，所述衬底表面设置有位线结构和形成于所述位线结构之间的间隔层；在所述衬底内部形成电接触点时，包括以下步骤：在所述间隔层中开设开口，所述开口沿垂直所述衬底上表面的方向向下延伸；在所述开口内填充导电金属，直至形成的第一导电金属层覆盖所述衬底的上表面；对所述第一导电金属层进行平坦化处理，直至所述第一导电金属层的上表面与所述位线结构的上表面齐平。
可选的，在所述衬底上表面形成着陆焊盘时，包括以下步骤：在所述第一导电金属层上表面形成第二导电金属层；在所述第二导电金属层上表面形成掩膜层；图形化所述掩膜层，且所述掩膜层被图形化后形成的图案与预设的着陆焊盘图案相同；对图形化所述掩膜层后外露的第二导电金属层进行定向刻蚀，刻蚀方向垂直于所述衬底的上表面，刻蚀深度大于等于所述第二导电金属层在垂直于所述衬底的上表面方向上的高度；去除所述掩膜层。
可选的，在图形化所述掩膜层之前，还包括以下步骤：在所述掩膜层的上表面形成抗反射层，所述抗反射层包括氮氧化硅层。
可选的，所述掩膜层图形化后形成的图案与所述电接触点在所述掩膜层上表面的投影部分重合。
可选的，所述电接触点包括钨接触点、铜接触点、铝接触点及钛接触点中的至少一种，所述着陆焊盘包括钨着陆焊盘、铜着陆焊盘、铝着陆焊盘及钛着陆焊盘中的至少一种。
为了解决上述技术问题，以下还提供了一种半导体器件，包括：衬底；形成于所述衬底表面的着陆焊盘；形成于所述衬底内部的电接触点，所述着陆焊盘与所述电接触点相连接；形成于所述着陆焊盘和所述电接触点的外露的表面的阻挡层。
为了解决上述技术问题，以下还提供了一种半导体器件，包括：衬底；形成于所述衬底表面的多个着陆焊盘；形成于所述衬底内部的多个电接触点，且所述着陆焊盘与所述电接触点一一对应连接；形成于所述着陆焊盘侧壁表面和所述电接触点的外露的表面的阻挡层；形成于各个着陆焊盘之间的间隙填充物。
本发明中的半导体器件和半导体器件形成方法在所述着陆焊盘的表面形成了阻挡层，可以在需要到半导体器件进行电性测试时，有效防止着陆焊盘和电接触点的金属扩散，防止着陆焊盘和电接触点在电性测试后出现短路，提升半导体器件性能。
附图说明
图1a至图1l为本发明的一种实施例中使用所述半导体器件的形成方法时各个步骤对应的半导体器件的结构示意图；
图2为本发明的一种实施例中的半导体器件的局部放大示意图；
图3为本发明的一种实施例中的半导体器件在不形成阻挡层时的结构示意图；
图4为本发明的一种实施例中的半导体器件的形成方法的步骤流程示意图。
具体实施方式
研究发现，在进行高温情况下的晶圆允收测试时，经常出现电接触点和电接触点之间短路的原因在于，在进行高温条件下的晶圆允收测试时，电接触点和着陆焊盘的金属原子容易扩散到各个电接触点之间，导致各个电接触点之间出现导电的金属氧化物，使得不同的电接触点之间相互连接，在进行电性测试时出现短路，造成存储器器件的毁损。
以下结合附图和实施例对本发明提出的一种半导体结构及其形成方法作进一步详细说明。
请参阅图1a至图1l、图2以及图4，其中图1a至图1l为本发明的一种实施例中使用所述半导体器件的形成方法时各个步骤对应的半导体器件的结构示意图，图2为本发明的一种实施例中的半导体器件的局部放大示意图，图4为本发明的一种实施例中的半导体器件的形成方法的步骤流程示意图。
在图1a至图1l所示的实施例中，提供了一种半导体器件的形成方法，包括以下步骤：S41提供一衬底101，此处可参阅图1a；S42在所述衬底101内部形成电接触点105，此处请参阅图1d；S43在所述衬底101上表面形成着陆焊盘108，且所述着陆焊盘108与所述电接触点105接触，此处请参阅图1h；S44在所述着陆焊盘108的上表面和所述电接触点105外露的表面形成阻挡层109，此处请参阅图1i及图2；S45在对形成了阻挡层109的半导体器件进行电性测试之后，去除所述着陆焊盘108上表面的阻挡层109，此处请参阅图1k。
在该实施例中，所述半导体器件形成方法在所述着陆焊盘108的表面和电接触点105外露的表面形成了阻挡层109，在需要对所述半导体器件进行电性测试时，所述阻挡层109能够有效防止导电的金属原子从所述着陆焊盘108和电接触点105的外壁向所述衬底101扩散，因此，使用该半导体器件形成方法能够防止衬底101表面的着陆焊盘108和电接触点105在电性测试时与另一着陆焊盘108或电接触点105短接，提升了所述半导体器件的性能，并且提高了使用该半导体器件形成方法生产存储器时的生产良率。
请参阅图1a至图1l以及图2，所述电接触点105也具有外露的区域，所述电接触点105的外露区域表面也形成阻挡层109。
在一种实施例中，所述电接触点105由导电材料形成，包括金属、金属硅化物或杂质掺杂多晶硅等中的至少一种。
在一种实施例中，所述电接触点105包括钨接触点、铜接触点、铝接触点及钛接触点中的至少一种，所述着陆焊盘108包括钨着陆焊盘108、铜着陆焊盘108、铝着陆焊盘108及钛着陆焊盘108中的至少一种。在图1a至1l所示的实施例中，所述着陆焊盘108与所述电接触点105均由金属钨构成。
在一种实施例中，所述衬底101可以是体硅衬底、绝缘体上硅(SOI)衬底、锗衬底、绝缘体上锗(GOI)衬底、硅锗衬底等中的至少一种。实际上，可以根据需要选择所述衬底101的具体构造。
在一种实施例中，所述半导体器件包括但不限于动态随机存取存储器(DRAM)。在该实施例中，所述衬底101表面设置有位线结构，所述衬底101内部设置有字线结构，所述电接触点105设置在相邻两个位线结构之间，并位于相邻两字线结构之间。
在一种实施例中，所述衬底101表面设置有位线结构和形成于所述位线结构之间的间隔层，在所述衬底101内部形成电接触点105时，包括以下步骤：在所述间隔层中开设开口106，所述开口106沿垂直所述衬底101上表面的方向向下延伸，此处请参阅图1b；在所述开口106内填充导电金属，直至形成的第一导电金属层107覆盖至所述衬底101的上表面，请参阅图1c；对所述第一导电金属层107进行平坦化处理，直至所述第一导电金属层107的上表面与所述位线结构的上表面齐平，请参阅图1d。
在该实施例中，在衬底101上表面开设开口106时，所述开口106设置在所述位线结构之间的间隔层中，并位于相邻两字线结构之间。
在该实施例中，所述开口106的底面高度应当高于该半导体结构内的源/漏极的底面高度，且可以低于位线结构的底面高度。
在一种实施例中，所述衬底101内部的电接触点105为多个，因此需要在所述衬底101的上表面开设与预设的电接触点105数目相同的多个开口106。在该实施例中，所述着陆焊盘108的数目与所述衬底101内部的电接触点105相等，所述着陆焊盘108与所述电接触点105一一对应连接，去除所述着陆焊盘108上表面的阻挡层109前，还包括以下步骤：在多个所述着陆焊盘108之间填充间隙填充物110，且所述间隙填充物110覆盖所述着陆焊盘108上表面的阻挡层109，此处请参阅图1j。
在该实施例中，各个着陆焊盘108之间使用间隙填充物110相互隔开，并且垂直衬底101方向上，所述着陆焊盘108的中心与该着陆焊盘108连接到的所述电接触点105的中心并不重合，即着陆焊盘108的位置与电接触点105的位置错开，此处可以参阅图1h至图1l。这样，在所述着陆焊盘108上表面形成电容柱111时，可以使所述电容柱111在所述衬底101表面呈现六方排布。在该实施例中，所述电容柱111包括依次堆叠的底电极、电介质层以及顶电极，其中所述底电极靠近所述着陆焊盘108表面设置，此处可参阅图1l。
在一种实施例中，所述阻挡层109包括氮化物层，生成所述氮化物层时，包括以下步骤：通入反应气体对所述着陆焊盘108进行氮化处理，使所述着陆焊盘108和所述电接触点105外露的表面形成所述氮化物层，所述反应气体包括含氮元素的气体。
在该实施例中，在所述着陆焊盘108和电接触点105的外露的表面形成致密的金属氮化物层，能够有效阻止导电的金属原子从所述着陆焊盘108和电接触点105的外表面扩散到所述衬底101内连通各个电接触点105，降低在进行晶圆允收测试时各个电接触点105短接的可能性。在一种实施例中，在所述着陆焊盘由钨制成时，所述金属氮化物层包括氮化钨层。
在一种实施例中，所述反应气体包括氮气和氢气构成的混合气体。混合气体中氮气的比例约为95％至100％，氢气的比例约为0％至5％。形成的氮化物层的厚度约为至比如可以为/>实际上，可以根据需要选择反应气体，如氨气，高纯氮气，或氨气、氮气、氢气三者的混合等。
在一些其他的实施例中，也可以在所述着陆焊盘108和所述电接触点外露的表面形成其他致密的阻挡层109，如氮化硅层等，阻止所述着陆焊盘108和所述电接触点105表面的金属原子扩散到衬底101上，造成临近的电接触点105在电性测试时短接。在所述阻挡层109为其他材料层时，形成所述阻挡层109的方法也跟随发生变化。
在一种实施例中，去除所述着陆焊盘108上表面的阻挡层109时，包括以下步骤：对所述间隙填充物110进行化学机械研磨，直至将所述着陆焊盘108上表面的阻挡层109去除，使所述着陆焊盘108上表面外露。
在另一种实施例中，去除所述着陆焊盘108上表面的阻挡层109时，包括以下步骤：对所述间隙填充物110进行刻蚀，直至使得所述阻挡层109外露；对所述阻挡层109进行刻蚀，直至将所述着陆焊盘108上表面的阻挡层109去除，使所述着陆焊盘108上表面外露。
在一种实施例中，所述间隙填充物110包括氮化物，比如氮化硅。实际上，可以根据需要选择所述间隙填充物110的具体种类。
在一种实施例中，所述电性测试包括高温条件下的晶圆允收测试，温度范围为90℃至110℃。在90℃至110℃的条件下，所述着陆焊盘108和电接触点105中的金属原子更容易向外扩散，因此，可以通过设置足够厚的阻挡层109来可以阻挡着陆焊盘108和电接触点105中的金属原子在高温条件下向外扩散。可以参阅图3，图3为不形成阻挡层109时，相邻两电接触点105之间短接的示意图。这时，相邻两电接触点有由金属氧化物构成的连接线112，一旦进行电性测试，将会造成相互连接的电接触点之间的短接。
在一种实施例中，在所述衬底101上表面形成所述着陆焊盘108时，包括以下步骤：在所述第一导电金属层107上表面形成第二导电金属层102，此处可参阅图1e；在所述第二导电金属层102上表面形成掩膜层103，此处可参阅图1f；图形化所述掩膜层103，且所述掩膜层103被图形化后形成的图案与预设的着陆焊盘108图案相同；对图形化所述掩膜层103后外露的第二导电金属层102进行定向刻蚀，刻蚀方向垂直于所述衬底101的上表面，刻蚀深度大于等于所述第二导电金属层102在垂直于所述衬底101的上表面方向上的高度，此处可参阅图1h；去除所述掩膜层103。
在该实施例中，所述掩膜层103可以是无定形碳或旋涂碳，但不限于此。对图形化所述掩膜层103后外露的第二导电金属层102进行定向刻蚀时，刻蚀深度大于或等于所述第二导电金属层102在垂直于所述衬底101的上表面方向上的高度，将所述第二导电金属层102刻蚀至所述衬底101的上表面外露。
在一种实施例中，为了让所述着陆焊盘108的中心与该着陆焊盘108连接到的所述电接触点105的中心的不重合，即让所述着陆焊盘108的位置与电接触点105的位置错开，所述掩膜层103图形化后形成的图案与所述电接触点105在所述掩膜层103上表面的投影部分重合，并且中心不重合。在该实施例中，对所述第二导电金属层102进行刻蚀时，刻蚀深度大于所述第二导电金属层102在垂直于所述衬底101表面的方向上的高度，使得所述衬底101的部分侧壁外露，所述第一导电金属层107也被刻蚀掉一部分。
在一种实施例中，在图形化所述掩膜层103之前，还包括以下步骤：在所述掩膜层103的上表面形成抗反射层104，所述抗反射层104包括氮氧化硅层，此处可参阅图1g。形成抗反射层104是为了在图形化所述掩膜层103时，具有更好的图形化效果。
请参阅图1i和图2，在该实施例中，还提供了一种半导体器件，包括：衬底101；形成于所述衬底101表面的着陆焊盘108；形成于所述衬底101内部的电接触点105，所述着陆焊盘108与所述电接触点105一一对应连接；形成于所述着陆焊盘108和所述电接触点105的外露的表面的阻挡层109。
使用该种的半导体器件进行电性测试时，可以有效防止导电的金属原子从所述着陆焊盘108和电接触点105的侧壁和上顶面向所述衬底101内部和衬底101表面扩散，从而防止了电接触点105在电性测试时与临近的电接触点105发生短接，提升了该半导体器件的性能，并提高了在该半导体器件的基础上生产的其他半导体器件的生产良率。
在一种实施例中，所述衬底101可以是体硅衬底、绝缘体上硅(SOI)衬底、锗衬底、绝缘体上锗(GOI)衬底、硅锗衬底等中的至少一种。实际上，可以根据需要选择所述衬底101的具体构造。
在一种实施例中，所述电接触点105由导电材料形成，包括金属、金属硅化物或杂质掺杂多晶硅等中的至少一种。在图1a至1l所示的实施例中，所述着陆焊盘108与所述电接触点105均由金属钨构成。
请参阅图1j，在该实施例中，还提供了一种半导体器件，包括：衬底101；形成于所述衬底101表面的多个着陆焊盘108；形成于所述衬底101内部的多个电接触点105，且所述着陆焊盘108与所述电接触点105一一对应连接；形成于所述着陆焊盘108侧壁的阻挡层109；形成于各个着陆焊盘108侧壁表面和所述电接触点105的外露的表面的间隙填充物110，形成于各个着陆焊盘之间的所述间隙填充物110。
使用该种结构的半导体器件进行电性测试时，可以有效防止导电的金属原子从所述着陆焊盘108和电接触点105的侧壁向所述衬底101内部和衬底101表面扩散，从而防止了电接触点105在电性测试时与临近的电接触点105发生短接，提升了该半导体器件的性能，并提高了在该半导体器件的基础上生产的其他半导体器件的生产良率。
在一种实施例中，所述衬底101可以是体硅衬底、绝缘体上硅(SOI)衬底、锗衬底、绝缘体上锗(GOI)衬底、硅锗衬底等中的至少一种。实际上，可以根据需要选择所述衬底101的具体构造。
在一种实施例中，所述电接触点105由导电材料形成，包括金属、金属硅化物或杂质掺杂多晶硅等中的至少一种。在图1a至1l所示的实施例中，所述着陆焊盘108与所述电接触点105均由金属钨构成。
在一种实施例中，所述间隙填充物110包括氮化物。实际上，可以根据需要选择所述间隙填充物110。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种半导体器件的形成方法，其特征在于，包括以下步骤：提供一衬底；在所述衬底内部形成电接触点；在所述衬底上表面形成着陆焊盘，且所述着陆焊盘与所述电接触点接触；在所述着陆焊盘和所述电接触点外露的表面形成阻挡层，所述阻挡层用于在对半导体器件进行电性测试时，有效防止导电的金属原子从所述着陆焊盘和电接触点的侧壁和上顶面向所述衬底内部和衬底表面扩散；在对形成了阻挡层的半导体器件进行电性测试之后，去除所述着陆焊盘上表面的阻挡层；在所述着陆焊盘上表面形成电容柱。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述阻挡层包括氮化物层，生成所述氮化物层时，包括以下步骤：通入反应气体对所述着陆焊盘进行氮化处理，使所述着陆焊盘和所述电接触点外露的表面形成所述氮化物层，所述反应气体包括含氮元素的气体。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述衬底上的电接触点为多个，所述着陆焊盘的数目与所述衬底内部的电接触点的数目相等，所述着陆焊盘与所述电接触点一一对应连接；去除所述着陆焊盘上表面的阻挡层前，还包括以下步骤：在多个所述着陆焊盘之间填充间隙填充物，且所述间隙填充物覆盖所述着陆焊盘上表面的阻挡层。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，去除所述着陆焊盘上表面的阻挡层时，包括以下步骤：对所述间隙填充物进行化学机械研磨，直至将所述着陆焊盘上表面的阻挡层去除，使所述着陆焊盘上表面外露。
5.根据权利要求3所述的半导体器件的形成方法，其特征在于，去除所述着陆焊盘上表面的阻挡层时，包括以下步骤：对所述间隙填充物进行刻蚀，直至使得所述阻挡层外露；对所述阻挡层进行刻蚀，直至将所述着陆焊盘上表面的阻挡层去除，使所述着陆焊盘上表面外露。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述电性测试包括高温条件下的晶圆允收测试，温度范围为90℃至110℃。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述衬底表面设置有位线结构和形成于所述位线结构之间的间隔层；在所述衬底内部形成电接触点时，包括以下步骤：在所述间隔层中开设开口，所述开口沿垂直所述衬底上表面的方向向下延伸；在所述开口内填充导电金属，直至形成的第一导电金属层覆盖所述衬底的上表面；对所述第一导电金属层进行平坦化处理，直至所述第一导电金属层的上表面与所述位线结构的上表面齐平。
8.根据权利要求7所述的半导体器件的形成方法，其特征在于，在所述衬底上表面形成着陆焊盘时，包括以下步骤：在所述第一导电金属层上表面形成第二导电金属层；在所述第二导电金属层上表面形成掩膜层；图形化所述掩膜层，且所述掩膜层被图形化后形成的图案与预设的着陆焊盘图案相同；对图形化所述掩膜层后外露的第二导电金属层进行定向刻蚀，刻蚀方向垂直于所述衬底的上表面，刻蚀深度大于等于所述第二导电金属层在垂直于所述衬底的上表面方向上的高度；去除所述掩膜层。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，在图形化所述掩膜层之前，还包括以下步骤：在所述掩膜层的上表面形成抗反射层，所述抗反射层包括氮氧化硅层。
10.根据权利要求8所述的半导体器件的形成方法，其特征在于，所述掩膜层图形化后形成的图案与所述电接触点在所述掩膜层上表面的投影部分重合。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述电接触点包括钨接触点、铜接触点、铝接触点及钛接触点中的至少一种，所述着陆焊盘包括钨着陆焊盘、铜着陆焊盘、铝着陆焊盘及钛着陆焊盘中的至少一种。
12.一种半导体器件，其特征在于，包括：衬底；形成于所述衬底表面的多个着陆焊盘；形成于所述衬底内部的多个电接触点，且所述着陆焊盘与所述电接触点一一对应连接；形成于所述着陆焊盘侧壁表面和所述电接触点的外露的表面的阻挡层，所述阻挡层用于在对半导体器件进行电性测试时，有效防止导电的金属原子从所述着陆焊盘和电接触点的侧壁和上顶面向所述衬底内部和衬底表面扩散；形成于各个着陆焊盘之间的间隙填充物；位于所述着陆焊盘上表面的电容柱。
CN202010280153.1A 2020-04-10 2020-04-10 半导体器件及半导体器件的形成方法 Active CN113517199B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010280153.1A CN113517199B (zh) 2020-04-10 2020-04-10 半导体器件及半导体器件的形成方法
PCT/CN2021/086463 WO2021204290A1 (zh) 2020-04-10 2021-04-12 半导体器件及半导体器件的形成方法
US17/599,746 US11985817B2 (en) 2020-04-10 2021-04-12 Semiconductor device and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010280153.1A CN113517199B (zh) 2020-04-10 2020-04-10 半导体器件及半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN113517199A CN113517199A (zh) 2021-10-19
CN113517199B true CN113517199B (zh) 2024-03-29

Family

ID=78023811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010280153.1A Active CN113517199B (zh) 2020-04-10 2020-04-10 半导体器件及半导体器件的形成方法

Country Status (3)

Country Link
US (1) US11985817B2 (zh)
CN (1) CN113517199B (zh)
WO (1) WO2021204290A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271099B1 (en) * 1999-08-24 2001-08-07 Worldwide Semiconductor Manufacturing Corp. Method for forming a capacitor of a DRAM cell
KR20040092021A (ko) * 2003-04-23 2004-11-03 삼성전자주식회사 랜딩 패드와의 접촉 저항을 감소시킨 반도체 장치의커패시터 제조방법
CN1674251A (zh) * 2004-01-12 2005-09-28 三星电子株式会社 半导体器件的制造方法及由此制造的半导体器件
KR20070015700A (ko) * 2005-08-01 2007-02-06 삼성전자주식회사 반도체 장치의 제조 방법
CN102543944A (zh) * 2010-12-31 2012-07-04 海力士半导体有限公司 半导体器件及其制造方法
KR20130078251A (ko) * 2011-12-30 2013-07-10 주식회사 동부하이텍 반도체 소자의 본딩 구조물 형성 방법
CN110729231A (zh) * 2018-07-17 2020-01-24 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法及半导体器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100629269B1 (ko) * 2004-11-05 2006-09-29 삼성전자주식회사 라인 패턴의 측부에 트랜치를 갖는 반도체 장치들 및 그형성방법들
KR100714893B1 (ko) * 2005-12-29 2007-05-04 삼성전자주식회사 식각저지막을 갖는 반도체소자의 제조방법 및 관련된 소자
KR100972864B1 (ko) * 2008-05-21 2010-07-28 주식회사 하이닉스반도체 반도체 메모리 소자 및 반도체 메모리 소자의 캐패시터형성방법
KR101116358B1 (ko) * 2009-12-30 2012-03-09 주식회사 하이닉스반도체 매립게이트를 구비하는 반도체장치 제조 방법
US9343400B2 (en) * 2013-03-13 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene gap filling process
KR102059863B1 (ko) * 2013-08-30 2019-12-30 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102495914B1 (ko) * 2016-08-11 2023-02-03 삼성전자 주식회사 반도체 소자
KR102321868B1 (ko) 2017-04-03 2021-11-08 삼성전자주식회사 반도체 메모리 장치
CN109326596B (zh) * 2017-08-01 2022-05-03 联华电子股份有限公司 具有电容连接垫的半导体结构与电容连接垫的制作方法
KR20200079366A (ko) 2018-12-24 2020-07-03 삼성전자주식회사 반도체 메모리 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271099B1 (en) * 1999-08-24 2001-08-07 Worldwide Semiconductor Manufacturing Corp. Method for forming a capacitor of a DRAM cell
KR20040092021A (ko) * 2003-04-23 2004-11-03 삼성전자주식회사 랜딩 패드와의 접촉 저항을 감소시킨 반도체 장치의커패시터 제조방법
CN1674251A (zh) * 2004-01-12 2005-09-28 三星电子株式会社 半导体器件的制造方法及由此制造的半导体器件
KR20070015700A (ko) * 2005-08-01 2007-02-06 삼성전자주식회사 반도체 장치의 제조 방법
CN102543944A (zh) * 2010-12-31 2012-07-04 海力士半导体有限公司 半导体器件及其制造方法
KR20130078251A (ko) * 2011-12-30 2013-07-10 주식회사 동부하이텍 반도체 소자의 본딩 구조물 형성 방법
CN110729231A (zh) * 2018-07-17 2020-01-24 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法及半导体器件

Also Published As

Publication number Publication date
US11985817B2 (en) 2024-05-14
US20230053500A1 (en) 2023-02-23
WO2021204290A1 (zh) 2021-10-14
CN113517199A (zh) 2021-10-19

Similar Documents

Publication Publication Date Title
CN100561728C (zh) 半导体器件及其制造方法
US20210043684A1 (en) Method of forming semiconductor device
US6274423B1 (en) Etch process for aligning a capacitor structure and an adjacent contact corridor
US7696570B2 (en) Transistors of semiconductor device having channel region in a channel-portion hole and methods of forming the same
US8058734B2 (en) Semiconductor device and method of manufacturing the same
EP0967638B1 (en) Semiconductor fuse
US11784122B2 (en) Integrated circuit device and method of manufacturing the same
JP4627977B2 (ja) 半導体装置
US11177215B2 (en) Integrated circuit device
CN113517199B (zh) 半导体器件及半导体器件的形成方法
US6846732B2 (en) Semiconductor device fabrication method
CN115513207A (zh) 半导体存储器件
KR100353470B1 (ko) 반도체소자의 제조방법
KR19980026333A (ko) 커패시터의 구조 및 제조방법
CN112951826A (zh) 集成组合件及形成集成组合件的方法
KR100733460B1 (ko) 반도체 소자의 메탈 콘택 형성 방법
KR101087521B1 (ko) 콘택과 셀 게이트 전극 간의 개선된 분리를 제공하기 위한 반도체 장치를 제조하는 방법
JP2009164534A (ja) 半導体装置およびその製造方法
CN216563127U (zh) 半导体存储装置
WO2024036991A1 (zh) 半导体结构及半导体结构的制备方法
JP2003068742A (ja) 半導体素子及びその製造方法
US12027459B2 (en) Integrated circuit device and method of manufacturing the same
US20230292491A1 (en) Semiconductor device
US20230146151A1 (en) Semiconductor devices
KR100600288B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant