CN113451413B - 一种薄膜晶体管器件及其制备方法 - Google Patents

一种薄膜晶体管器件及其制备方法 Download PDF

Info

Publication number
CN113451413B
CN113451413B CN202010559625.7A CN202010559625A CN113451413B CN 113451413 B CN113451413 B CN 113451413B CN 202010559625 A CN202010559625 A CN 202010559625A CN 113451413 B CN113451413 B CN 113451413B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
pixel defining
semiconductor layer
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010559625.7A
Other languages
English (en)
Other versions
CN113451413A (zh
Inventor
肖守均
林子平
袁山富
李刘中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Original Assignee
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd filed Critical Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority to CN202010559625.7A priority Critical patent/CN113451413B/zh
Publication of CN113451413A publication Critical patent/CN113451413A/zh
Application granted granted Critical
Publication of CN113451413B publication Critical patent/CN113451413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管器件及其制备方法。所述薄膜晶体管器件中所述像素定义层被配置为阻挡由该像素定义层一侧射入的波长小于470纳米的光线,从而防止所述薄膜晶体管器件中的氧化物半导体层因受到波长小于470纳米的光照在沟道中生成较多的氧空位缺陷,进而能有效防止阈值电压负移,提高器件的稳定性。

Description

一种薄膜晶体管器件及其制备方法
技术领域
本发明涉及半导体器件技术领域,尤其涉及一种薄膜晶体管器件及其制备方法。
背景技术
TFT(Thin Film Transistor,薄膜晶体管)器件式显示屏是各类笔记本电脑和台式机上的主流显示设备,该类显示屏上的每个液晶像素点都是由集成在像素点后面的薄膜晶体管来驱动,因此TFT器件式显示屏也是一类有源矩阵液晶显示设备。TFT器件式显示器具有高响应度、高亮度、高对比度等优点,其显示效果接近CRT(Cathode Ray Tube,阴极射线管)式显示器。
现有TFT器件式显示屏,通常使用氧化物半导体(例如氧化铟镓锌)来作为TFT器件中的有源层,使用氧化铟镓锌作为TFT器件中的有源层具有诸多优点,例如,高电子迁移率、高透过率及低成本等优点。
而目前,位于氧化物半导体层之上的功能层(例如像素定义层)一般采用的有机材料,不具有紫外/短波长可见光的阻挡效果,因此不能有效避免紫外光和短波长可见光照射到氧化物半导体层,从而增加TFT器件的电学不稳定性。
因此,现有技术还有待于改进和发展。
发明内容
鉴于上述现有技术的不足,本发明的目的在于提供一种薄膜晶体管器件及其制备方法,旨在解决现有薄膜晶体管器件中光照会影响氧化物半导体层的稳定性的问题。
一种薄膜晶体管器件,其中,包括:
衬底;
栅极,形成于所述衬底上;
第一保护层,形成于所述衬底上、并覆盖所述栅极;
氧化物半导体层,形成于所述第一保护层上、并与所述栅极对应设置;
源、漏极,形成于所述氧化物半导体层上;
第二保护层,形成于所述源、漏极上;
平坦层,形成于所述第二保护层上;
阳极图案层,形成于所述平坦层上;其中,所述阳极图案层透过贯穿所述平坦层、第二保护层的接触孔与所述漏极电连接;
像素定义层,形成于所述阳极图案层上;其中,所述像素定义层于所述衬底上的投影覆盖所述氧化物半导体层,且所述像素定义层被配置为阻挡由该像素定义层一侧射入的波长小于470纳米的光线。
在其中一个实施例中,所述的薄膜晶体管器件,其中,所述源、漏极均包括依次层叠设置的钛金属层、铝金属层和钼金属层。
在其中一个实施例中,所述的薄膜晶体管器件,其中,所述氧化物半导体层的材料包括铟镓锌氧化物或稀土金属氧化物。
在其中一个实施例中,所述的薄膜晶体管器件,其中,所述像素定义层包括掺杂有黑色高分子或有色染剂的有机材料。
在其中一个实施例中,所述的薄膜晶体管器件,其中,所述有色染剂包括酞菁类染料、吡咯并吡咯二酮类有机染料中的一种或多种。
在其中一个实施例中,所述的薄膜晶体管器件,其中,所述黑色高分子包括二萘嵌苯。
在其中一个实施例中,所述的薄膜晶体管器件,其中,所述像素定义层阻挡的光线波长介于300纳米至470纳米之间。
一种薄膜晶体管器件的制备方法,其中,包括:
提供一衬底;
在所述衬底上沉积第一金属层,并对所述第一金属层进行图案化处理,形成栅极;
在所述衬底和栅极上沉积第一保护层,其中所述第一保护层覆盖所述栅极;
在所述保护层上沉积氧化物,并对所述氧化物进行图案化处理,形成与所述栅极对应的氧化物半导体层;
在所述氧化物半导体层上形成源、漏极;
在所述源、漏极上依次形成第二保护层、平坦层;
对所述第二保护层和所述平坦层进行图案化处理,以形成贯穿所述平坦层、第二保护层的接触孔;
在所述平坦层上形成阳极图案层,其中所述阳极图案层透过所述接触孔与所述漏极电连接;
在所述阳极图案层上形成像素定义层,所述像素定义层于所述衬底上的投影覆盖所述氧化物半导体层,且所述像素定义层被配置为阻挡由该像素定义层一侧射入的波长小于470纳米的光线。
在其中一个实施例中,所述的薄膜晶体管器件的制备方法,其中,所述在所述氧化物半导体层上形成源、漏极包括:
在所述氧化物半导体层上连续沉积钛金属层、铝金属层及钼金属层;
先使用湿法刻蚀工艺对钼金属层和铝金属层进行刻蚀,再使用干法刻蚀工艺对钛金属层进行刻蚀,以形成源、漏极。
在其中一个实施例中,所述的薄膜晶体管器件的制备方法,其中,所述像素定义层的形成工艺包括磁控溅射、化学气相沉积、原子沉积、旋涂、喷墨打印工艺中的任意一种。
有益效果:本发明所述薄膜晶体管器件中,所述像素定义层被配置为阻挡由该像素定义层一侧射入的波长小于470纳米的光线,从而防止所述薄膜晶体管器件中的氧化物半导体层因受到波长小于470纳米的光线照射导致在沟道中生成较多的氧空位缺陷,进而能有效防止阈值电压负移,提高器件的稳定性。
附图说明
图1为传统薄膜晶体管器件的电学性能图。
图2为传统薄膜晶体管器件的结构示意图。
图3为本发明薄膜晶体管器件的结构示意图。
图4为本发明制备方法中制备栅极后的器件结构示意图。
图5为本发明制备方法中制备第一保护层后的器件结构示意图。
图6为本发明制备方法中制备氧化物半导体层后的器件结构示意图。
图7为本发明制备方法中制备源、漏极后的器件结构示意图。
图8为本发明制备方法中制备第二保护层后的器件结构示意图。
图9为本发明制备方法中制备平坦层后的器件结构示意图。
图10为本发明制备方法中制备阳极图案层后的器件结构示意图。
图11为本发明制备方法中制备像素定义层后的器件结构示意图。
附图标记说明:
1:衬底,2:栅极,3:第一保护层,4:氧化物半导体层,5:源、漏极,6:第二保护层,7:平坦层,8:阳极图案层,9:像素定义层。
具体实施方式
本发明提供薄膜晶体管器件,为使本发明的目的、技术方案及效果更加清楚、明确,以下对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
液晶显示器上的每一液晶像素点都是由集成在其后的薄膜晶体管来驱动,从而可以做到高速度、高亮度、高对比度显示屏幕信息,TFT-LCD(薄膜晶体管液晶显示器)是多数液晶显示器的一种。TFT器件式屏幕也普遍应用于中高端彩屏手机中,分65536色、16万色,1600万色三种,其显示效果非常出色。但是,如图1所示,利用传统方法以氧化铟镓锌作为氧化物半导层材料制备的TFT在工作过程中受到波长小于470nm的光照后易激发氧化物沟道里氧空位等缺陷态,从而使阈值电压负移。
薄膜晶体管器件可以采用刻蚀阻挡层(Etch Stopper,ES)结构和如图2所示的背沟道刻蚀(Back Channel Etching,BCE)结构。其中,ES器件具有串联电阻小、背沟道无损伤、开启电流大、关态电流低等优点;BCE结构具有工艺简单和所用光罩少的优点。两种结构在器件性能满足需求的前提下,BCE结构使用更为普遍。
如图3所示,本发明提供一种薄膜晶体管器件,其中,包括:
衬底1;
栅极2,形成于所述衬底1上;
第一保护层3,形成于所述衬底1上、并覆盖所述栅极2;
氧化物半导体层4,形成于所述第一保护层3上、并与所述栅极2对应设置;
源、漏极5,形成于所述氧化物半导体层4上;
第二保护层6,形成于所述源、漏极5上;
平坦层7,形成于所述第二保护层6上;
阳极图案层8,形成于所述平坦层7上;其中,所述阳极图案层8透过贯穿所述平坦层7、第二保护层6的接触孔与所述漏极电连接;
像素定义层(pixel define layer,简称PDL)9,形成于所述阳极图案层8上;其中,所述像素定义层9于所述衬底1上的投影覆盖所述氧化物半导体层4,且所述像素定义层9被配置为阻挡由该像素定义层一侧射入的波长小于470纳米的光线。
在本发明所述薄膜晶体管器件中,所述像素定义层9一侧可以是指像素定义层9远离所述氧化物半导体层4的一侧。本发明中波长小于470纳米的光线通常来说是UV光(紫外光)和短波长可见光(能量较高的可见光)。
本发明所述像素定义层9被配置为阻挡由该像素定义层一侧射入的波长小于470纳米的光线,防止所述薄膜晶体管器件中的氧化物半导体层因受到波长小于470纳米的光线照射在沟道中生成较多的氧空位缺陷。
在本发明的一个实现方式中,所述薄膜晶体管器件包括:由下至上依次层叠设置的衬底1、栅极2、第一保护层(绝缘层)3、氧化物半导体层(有源层)4、源、漏极5、第二保护层(金属保护层)6、平坦层7、阳极图案层8,像素定义层9。
所述薄膜晶体管器件中,所述源、漏极5由源极和漏极组成,所述源极和漏极之间的位置对应氧化物半导体层4的沟道区域。
此外,所述薄膜晶体管器件中还可以包括具有如下层叠结构的区域:所述第二保护层6层叠在所述源、漏极上,在所述沟道区域所述第二保护层6层叠在所述氧化物半导体层4上。
在一实施例中,所述薄膜晶体管器件还具有如下区域:所述第一保护层3未层叠所述氧化物半导体层4的区域。在所述第一保护层3上未层叠所述氧化物半导体层4的区域可以层叠设置源、漏极5,即形成了所述薄膜晶体管器件中的电容结构(CST)。
在一实施例中,所述薄膜晶体管器件中还具有如下区域:所述第一保护层3与所述第二保护层6接触的区域。由于所述薄膜晶体管器件中所述第一保护层3上存在未层叠设置的氧化物半导体层4和源、漏极5,形成所述第一保护层3与所述第二保护层6接触的区域。
在一实施例中,所述薄膜晶体管器件中还具有如下区域:第二保护层6和平坦层7的断开区域,所述阳极层图案层通过所述断开区域层叠在所述源、漏极5上,其中,所述断开区域是为了使沉积的阳极能够和源、漏极接触,从而实现导电。
在本发明的一个实现方式中,所述栅极(Gate层)2的材料为金属导电材料。所述栅极2的主要材料为低电导率的导电材料制成,具体地,所述金属导电材料为铜、铝、钼、钛中的一种。在本发明的一个实现方式中,所述第一保护层3和所述第二保护层6的材料均为SiOx,其中0<x≤2。所述第一保护层3和所述第二保护层6可以是完全相同的SiOx,也可以是不同的SiOx,即所述第一保护层3和所述第二保护层6的SiOx中的x可以相同也可以不同。进一步地,SiOx中1.65≤x≤1.75,可选地,x可以为1.70。
铟镓锌氧化物(IGZO)是由In2O3、Ga2O3、ZnO通过射频磁控溅射而成的透明非晶氧化物半导体材料。IGZO是一种以ZnO为主体架构同时掺杂Ga、In等重金属元素的混合型半导体(禁带宽度在3.5V),IGZO材料的原子个数比一般为In:Ga:Zn=1:1:1,IGZO因独特的电子结构,使其具有许多优异的性能,如IGZO的电子迁移率可以达到10cm2V-1s-1以上,而非晶硅的往往小于1cm2V-1s-1。IGZO还具有可见光区高透过率的优点,可以用来制备透明的显示器件及柔性电路。IGZO的制备温度低,因此生产成本较低,以IGZO制备的TFT器件具有较高的开关比以及较少的亚阈值摆幅。在本发明的一个实现方式中,氧化物半导体层4的材料为铟镓锌氧化物。当然,本发明所述氧化物半导体层4的材料并不限于铟镓锌氧化物,还可以其他金属氧化物,例如稀土金属氧化物。
在本发明的一个实现方式中,所述源、漏极5均包括依次层叠设置的钛金属层501、铝金属层502和钼金属层503。具体地,所述源、漏极5(SD层)为依次层叠设置的Ti层501、Al层502、Mo层503。也就是说,由Ti层501、Al层502、Mo层503依次层叠后设置在所述氧化物半导体层4上。Al层502作为导电层,Ti层501和Mo层503是作为功能层;而且与Al相比,Ti和Mo的阻抗比较高。基于此,所述源、漏极5中,所述Al层502的厚度可以大于Ti层501的厚度和Mo层503的厚度,即所述Al层502的厚度最大。
所述平坦层(PLN)7由有机物制成。在本发明的一个实现方式中,所述平坦层7由包括由聚酰亚胺、苯丙环丁中的一种制成。
在本发明的一个实现方式中,所述阳极图案层8的材料为ITO材料。ITO(IndiumTin Oxides)是一种N型氧化物半导体-氧化铟锡,ITO薄膜层即铟锡氧化物半导体透明导电层。
在本发明的一个实施方式中,所述像素定义层9为有色的像素定义层或黑色的像素定义层。本发明所述有色的像素定义层或黑色的像素定义层能够对波长小于470纳米的光线进行吸收或反射,从而达到有效阻挡该像素定义层一侧射入的波长小于470纳米的光线的效果,防止所述薄膜晶体管器件中的IGZO因受到光照在沟道中生成较多的氧空位缺陷。
本发明中所述像素定义层9可以通过采用有色的有机材料来达到阻挡波长小于470纳米的光线的目的。具体地,本发明所述有色的有机材料可以是自带颜色的有机材料(有机材料本身即是有色的);所述有色的有机材料也可以通过掺杂其他有色的物质得到的有色的有机材料。其中,所述有机材料具体可以是Bank材料,所述Bank材料可以是正性光刻胶,例如甲酚醛树脂。其中,所述有色是指非无色透明的颜色。
在其中一个实施例中,所述像素定义层9包括掺杂有黑色高分子或有色染剂的有机材料。具体来说,本发明所述黑色高分子至少包括能够完全吸收光线或仅反射波长小于390nm的非可见光的高分子材料;所述有色染剂至少包括能反射波长小于470nm的可见光的染剂。本发明所述像素定义层9包括掺杂有一种或多种黑色高分子或有色染剂的有机材料,对波长小于470纳米的光线进行吸收或反射,进而实现阻挡由该像素定义层9一侧射入的波长小于470纳米的光线。
在本发明的一个实现方式中,所述有色的有机材料为掺杂有色染剂的有机材料。本发明通过在有机材料中掺杂有色染剂使无色透明的有机材料转为有色的有机材料或改变原先的有机材料的颜色。可见,掺杂有色染剂的有机材料通过改变有色染剂的种类以及用量能够很方便地改变获得所需要的颜色的有机材料,能够实现阻挡特定波长范围的光线。
在本发明的一个实现方式中,本发明通过在有机材料中掺杂黑色有机类染料获取黑色的有机材料。黑色有机材料可以阻隔包括波长小于470纳米的光线在内的几乎所有波长的光,实现对器件的氧化物半导体层3保护,提高器件的稳定性。
在本发明的一个实现方式中,所述黑色有机类染料为二萘嵌苯。所述二萘嵌苯对光线具有良好的阻隔效果,且化学性质较为稳定。
在本发明的一个实现方式中,所述有色染剂为酞菁类染料、吡咯并吡咯二酮类有机染料中的一种或多种。试验表明,与其他有机染料相比,本发明酞菁类染料、吡咯并吡咯二酮类有机染料能够有效阻挡紫外光以及大部分可见光。
在本发明的一个实现方式中,所述有色的有机材料为非黑色的有色有机材料,具体可以通过在有机材料中掺杂上述的有色染剂制备得到。所述非黑色的有色有机材料仅能透过能量较低的红外光,即非黑色的有色有机材料可以阻隔短波长光和大部分可见光。换句话说,所述非黑色的有色有机材料可以透过波长大于或等于470纳米中的光线,阻挡波长小于470纳米的关系。与阻挡几乎所有光线的黑色有机材料相比,可见,所述非黑色的有色有机材料在实现对器件保护的同时也可以实现红外光对位的功能,更易于实现有机材料图案化。
需要说明的是,本发明所述的染料是指带有颜色的化学物质,能够使掺杂带有颜色的化学物质后的有机材料实现阻隔波长小于470纳米的光线的化学物质,并不限于传统的化学染料。
本发明可以根据氧化物半导体层4所采用的氧化物配置相应的像素定义层9阻挡光线的波长范围。具体地,基于所述氧化物对不同波长光线产生的氧空位缺陷敏感程度不同,配置相应的像素定义层9针对性地阻挡使所述氧化物易产生氧空位缺陷对应波长范围的光线。在本发明的一个实现方式中,所述像素定义层阻挡的光线波长介于300纳米至470纳米之间。
本发明还提供一种铟镓锌薄膜晶体管器件的制备方法,其中,包括:
S101、提供一衬底1;
S102、在所述衬底1上沉积第一金属层,并对所述第一金属层进行图案化处理,形成栅极2;
S103、在所述衬底1和栅极2上沉积第一保护层3,其中所述第一保护层3覆盖所述栅极2;
S104、在所述第一保护层3上沉积氧化物,并对所述氧化物进行图案化处理,形成与所述栅极2对应的氧化物半导体层4;
S105、在所述氧化物半导体层4上形成源、漏极5;
S106、在所述源、漏极5上依次形成第二保护层6、平坦层7;
S107、对所述第二保护层6和所述平坦层7进行图案化处理,以形成贯穿所述平坦层7、第二保护层6的接触孔;
S108、在所述平坦层7上形成阳极图案层8,其中所述阳极图案层8透过所述接触孔与所述漏极电连接;
S109、在所述阳极图案层8上形成像素定义层9,所述像素定义层9于所述衬底1上的投影覆盖所述氧化物半导体层4,且所述像素定义层9被配置为阻挡由该像素定义层9一侧射入的波长小于470纳米的光线。
本发明制备得到的所述像素定义层9是被配置为阻挡由该像素定义层9一侧射入的波长小于470纳米的光线,能够防止所述薄膜晶体管器件中的氧化物半导体层9因受到波长小于470纳米的光线照射在沟道中生成较多的氧空位缺陷,进而能有效防止阈值电压负移,进一步提高器件的稳定性。
更具体地,所述制备铟镓锌氧化物TFT基板包括:
S101、提供一衬底1;
S102、在所述衬底1上沉积第一金属层,并对所述第一金属层进行图案化处理,形成栅极21(Gate层),如图4所示;
S103、在所述栅极2上沉积SiOx材料,制备得到第一保护层3,如图5所示,其中,0<x≤2;
S104、在所述第一保护层3上沉积铟镓锌氧化物,并对所述铟镓锌氧化物进行图案化处理,形成与所述栅极2对应的氧化物半导体层44,如图6所示;
S105、在所述氧化物半导体层4上连续沉积Ti层501、Al层502、Mo层503,经过涂胶、曝光、显影、刻蚀后制备得到源、漏极5(SD),如图7所示;
S106、在所述源、漏极5上沉积SiOx材料,制备得到第二保护层6,如图8所示,其中,0<x≤2;接着在所述第二保护层6上沉积聚酰亚胺、苯丙环丁中的一种,制备得到平坦层7(PLN);
S107、对所述第二保护层6和所述平坦层7进行图案化处理,以形成贯穿所述平坦层7、第二保护层6的接触孔,如图9所示;
S108、在所述平坦层7上沉积ITO材料,经过涂胶、曝光、显影、刻蚀后,其中所述阳极图案层8透过所述接触孔与所述漏极电连接,制备得到形成阳极图案层8,如图10所示;
S109、在所述阳极图案层8上沉积掺杂有色染剂或黑色高分子的bank材料形成像素定义层9,所述像素定义层9于所述衬底1上的投影覆盖所述氧化物半导体层4。
所述S101具体是,在衬底上通过沉积金属导电材料,依次经过涂胶、曝光、显影、刻蚀工艺形成栅极2(Gate层),栅极2的主要材料为低电导率的导电材料制成,如铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)等。其中,图案化处理的涂胶、曝光、显影、刻蚀工艺是本领域中的成熟工艺,因此不再赘述。
在本发明的一个实现方式中,所述在所述氧化物半导体层4上形成源、漏极5包括:
在所述氧化物半导体层4上连续沉积钛金属层501、铝金属层502及钼金属层503;
先使用湿法刻蚀工艺对钼金属层503和铝金属层502进行刻蚀,再使用干法刻蚀工艺对钛金属层501进行刻蚀,以形成源、漏极5。
具体是,在氧化物半导体层4上连续沉积金属Ti/Al/Mo,依次经过涂胶、曝光、显影、刻蚀形成源、漏5(SD)。其中,在Al/Mo刻蚀过程中Ti作为刻蚀阻挡层,保护IGZO不被刻蚀液铝酸侵蚀,Al/Mo刻蚀完成后再使用刻蚀液BCl3/Cl2刻蚀Ti层501。
在本发明的一个实现方式中,所述像素定义层9的形成工艺包括磁控溅射、化学气相沉积、原子沉积、旋涂、喷墨打印工艺中任意一种。
下面通过具体的实施例对本发明的技术方案进行说明。
制备一种铟镓锌薄膜晶体管器件,包括如下步骤:
步骤1、在衬底1上通过沉积金属Cu,依次经过涂胶、曝光、显影、刻蚀工艺形成栅极2,如图4所示;
步骤2、在所述栅极2上沉积SiO1.7材料,制备得到第一保护层3,如图5所示;
步骤3、在所述第一保护层3上沉积铟镓锌氧化物,依次经过涂胶、曝光、显影、刻蚀工艺制备得到与所述栅极对应的氧化物半导体层4,如图6所示;
步骤4、连续沉积金属Ti层501、Al层502、Mo层503(Ti/Al/Mo),经过涂胶、曝光、显影后,先采用刻蚀液铝酸对Al层502和Mo层503进行刻蚀,Al层502和Mo层503刻蚀完成后再使用刻蚀液BCl3/Cl2刻蚀Ti层501,在所述氧化物半导体层4上形成源、漏极(SD)5,如图7所示;
步骤5、在所述源、漏极5上沉积SiO1.7材料,制备得到第二保护层6,如图8所示;在所述第二保护层6上沉积聚酰亚胺,制备得到平坦层7(PLN),并对第二保护层6和所述平坦层7采用湿法刻蚀工艺进行图案化处理,形成贯穿所述平坦层7、第二保护层6的接触孔;
步骤6、对所述第二保护层6和所述平坦层7进行图案化处理,以形成贯穿所述平坦层7、第二保护层6的接触孔,如图9所示;
步骤7、在所述平坦层7上沉积ITO材料,经过涂胶、曝光、显影、刻蚀后,制备得到阳极图案层8,其中所述阳极图案层8透过所述贯穿所述平坦层7、第二保护层6的接触孔与所述漏极电连接,如图10所示;
步骤8、在所述阳极图案层8上采用旋涂工艺沉积掺杂二萘嵌苯的甲酚醛树脂Bank材料,形成像素定义层9(PDL)图案,并对所述像素定义层9采用湿法刻蚀工艺进行图案化处理,其中所述像素定义层9于所述衬底1上的投影覆盖所述氧化物半导体层4,如图11所示。
应当理解的是,本发明的应用不限于上述的举例,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (6)

1.一种薄膜晶体管器件,其特征在于,包括:
衬底;
栅极,形成于所述衬底上;
第一保护层,形成于所述衬底上、并覆盖所述栅极;
氧化物半导体层,形成于所述第一保护层上、并与所述栅极对应设置;
源、漏极,形成于所述氧化物半导体层上;
第二保护层,形成于所述源、漏极上;
平坦层,形成于所述第二保护层上;
阳极图案层,形成于所述平坦层上;其中,所述阳极图案层透过贯穿所述平坦层、第二保护层的接触孔与所述漏极电连接;
像素定义层,形成于所述阳极图案层上;其中,所述像素定义层于所述衬底上的投影覆盖所述氧化物半导体层,且所述像素定义层被配置为阻挡由该像素定义层一侧射入的波长小于470纳米的光线;
所述源、漏极均包括依次层叠设置的钛金属层、铝金属层和钼金属层;
在所述第一保护层上未层叠所述氧化物半导体层的区域设置所述源、漏极;所述源、漏极由源极和漏极组成,所述源极和漏极之间的位置对应所述氧化物半导体层的沟道区域,在所述沟道区域所述第二保护层层叠在所述氧化物半导体层上,所述钛金属层分别位于所述沟道区域两侧并覆盖所述氧化物半导体层的边缘;所述栅极有两个,所述第二保护层和所述平坦层具有断开区域,所述断开区域位于两个所述栅极之间,所述阳极层图案层通过所述断开区域层叠在所述源、漏极上;
所述像素定义层包括掺杂有黑色高分子或有色染剂的有机材料,所述黑色高分子包括完全吸收光线或仅反射波长小于390nm的非可见光的高分子材料,所述有色染剂包括反射波长小于470nm的可见光的染剂;所述像素定义层延伸至所述断开区域内。
2.根据权利要求1所述的薄膜晶体管器件,其特征在于,所述氧化物半导体层的材料包括铟镓锌氧化物或稀土金属氧化物。
3.根据权利要求1所述的薄膜晶体管器件,其特征在于,所述有色染剂包括酞菁类染料、吡咯并吡咯二酮类有机染料中的一种或多种。
4.根据权利要求1所述的薄膜晶体管器件,其特征在于,所述黑色高分子包括二萘嵌苯。
5.一种薄膜晶体管器件的制备方法,其特征在于,包括:
提供一衬底;
在所述衬底上沉积第一金属层,并对所述第一金属层进行图案化处理,形成栅极;
在所述衬底和栅极上沉积第一保护层,其中所述第一保护层覆盖所述栅极;
在所述保护层上沉积氧化物,并对所述氧化物进行图案化处理,形成与所述栅极对应的氧化物半导体层;
在所述氧化物半导体层上形成源、漏极;
在所述源、漏极上依次形成第二保护层、平坦层;
对所述第二保护层和所述平坦层进行图案化处理,以形成贯穿所述平坦层、第二保护层的接触孔;
在所述平坦层上形成阳极图案层,其中所述阳极图案层透过所述接触孔与所述漏极电连接;
在所述阳极图案层上形成像素定义层,所述像素定义层于所述衬底上的投影覆盖所述氧化物半导体层,且所述像素定义层被配置为阻挡由该像素定义层一侧射入的波长小于470纳米的光线;
所述在所述氧化物半导体层上形成源、漏极包括:
在所述氧化物半导体层上连续沉积钛金属层、铝金属层及钼金属层;
先使用湿法刻蚀工艺对钼金属层和铝金属层进行刻蚀,再使用干法刻蚀工艺对钛金属层进行刻蚀,以形成源、漏极;
在所述第一保护层上未层叠所述氧化物半导体层的区域设置所述源、漏极;所述源、漏极由源极和漏极组成,所述源极和漏极之间的位置对应所述氧化物半导体层的沟道区域,在所述沟道区域所述第二保护层层叠在所述氧化物半导体层上,所述钛金属层分别位于所述沟道区域两侧并覆盖所述氧化物半导体层的边缘;所述栅极有两个,所述第二保护层具有断开区域,所述断开区域位于两个所述栅极之间,所述阳极层图案层通过所述断开区域层叠在所述源、漏极上;
所述像素定义层包括掺杂有黑色高分子或有色染剂的有机材料,所述黑色高分子包括完全吸收光线或仅反射波长小于390nm的非可见光的高分子材料,所述有色染剂包括反射波长小于470nm的可见光的染剂;所述像素定义层延伸至所述断开区域内。
6.根据权利要求5所述的薄膜晶体管器件的制备方法,其特征在于,所述像素定义层的形成工艺包括磁控溅射、化学气相沉积、原子沉积、旋涂、喷墨打印工艺中的任意一种。
CN202010559625.7A 2020-06-18 2020-06-18 一种薄膜晶体管器件及其制备方法 Active CN113451413B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010559625.7A CN113451413B (zh) 2020-06-18 2020-06-18 一种薄膜晶体管器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010559625.7A CN113451413B (zh) 2020-06-18 2020-06-18 一种薄膜晶体管器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113451413A CN113451413A (zh) 2021-09-28
CN113451413B true CN113451413B (zh) 2022-07-08

Family

ID=77808330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010559625.7A Active CN113451413B (zh) 2020-06-18 2020-06-18 一种薄膜晶体管器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113451413B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425542B (zh) * 2013-08-26 2017-08-04 昆山工研院新型平板显示技术中心有限公司 一种有机发光显示装置及其制备方法
CN104513370A (zh) * 2013-09-26 2015-04-15 海洋王照明科技股份有限公司 一种吡咯并吡咯二酮基共聚物及其制备方法和应用
CN106547168B (zh) * 2016-10-28 2020-09-01 深圳市华星光电技术有限公司 一种黑色矩阵材料组合物及应用
CN109254340B (zh) * 2017-07-12 2021-08-10 张家港康得新光电材料有限公司 红外紫外截止组合物、红外紫外截止膜及红外紫外截止膜应用

Also Published As

Publication number Publication date
CN113451413A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
US10312268B2 (en) Display device
US8148727B2 (en) Display device having oxide thin film transistor and fabrication method thereof
TWI505001B (zh) 半導體裝置及其製造方法
US20070252928A1 (en) Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20080258143A1 (en) Thin film transitor substrate and method of manufacturing the same
US7719008B2 (en) Thin film transistor substrate and method of manufacturing the same and mask for manufacturing thin film transistor substrate
CN109004032B (zh) 薄膜晶体管及其制造方法、阵列基板
KR20100018168A (ko) 박막 트랜지스터 기판과 그 제조 방법
WO2016165185A1 (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN110808276A (zh) 一种oled显示面板及其制备方法、oled显示装置
CN111697006A (zh) 显示面板及显示面板的制备方法
US20200235321A1 (en) Display panel, manufacturing method thereof, display device
KR100582724B1 (ko) 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법
US10636857B2 (en) Array substrate, method for fabricating the same and display device
TWI608610B (zh) 顯示裝置
US20160141342A1 (en) Array substrate and manufacturing method thereof, and display apparatus
KR20110071641A (ko) 산화물 박막 트랜지스터의 제조방법
KR20110056962A (ko) 박막 트랜지스터 기판의 제조방법
WO2012086595A1 (ja) 半導体装置、カラーフィルタ基板、カラーフィルタ基板を備える表示装置、および半導体装置の製造方法
KR20180027684A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2018205596A1 (zh) 薄膜晶体管及其制造方法、阵列基板、显示面板及显示装置
CN113451413B (zh) 一种薄膜晶体管器件及其制备方法
EP3041054A1 (en) Thin film transistor and display device including the same
CN113451414B (zh) 一种薄膜晶体管器件及其制备方法
CN108663862B (zh) 显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant