CN109004032B - 薄膜晶体管及其制造方法、阵列基板 - Google Patents

薄膜晶体管及其制造方法、阵列基板 Download PDF

Info

Publication number
CN109004032B
CN109004032B CN201810862119.8A CN201810862119A CN109004032B CN 109004032 B CN109004032 B CN 109004032B CN 201810862119 A CN201810862119 A CN 201810862119A CN 109004032 B CN109004032 B CN 109004032B
Authority
CN
China
Prior art keywords
substrate
light shielding
layer
gate electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810862119.8A
Other languages
English (en)
Other versions
CN109004032A (zh
Inventor
刘军
周斌
苏同上
宋威
李伟
罗标
郝朝威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810862119.8A priority Critical patent/CN109004032B/zh
Publication of CN109004032A publication Critical patent/CN109004032A/zh
Priority to US16/398,668 priority patent/US20200044093A1/en
Application granted granted Critical
Publication of CN109004032B publication Critical patent/CN109004032B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种薄膜晶体管及其制造方法、阵列基板。该薄膜晶体管包括衬底以及位于所述衬底上的有源层、源电极、漏电极、栅电极和遮光部，源电极和漏电极分别与所述有源层电连接，栅电极和遮光部位于所述有源层的远离所述衬底的一侧，在所述源电极至所述漏电极的方向上，所述栅电极位于所述源电极和所述漏电极之间，所述遮光部位于所述栅电极和所述源电极之间和/或所述漏电极之间。遮光部可以对射向有源层的光线进行遮挡，提高薄膜晶体管的电学性能。

Description

薄膜晶体管及其制造方法、阵列基板
技术领域
本公开至少一个实施例涉及一种薄膜晶体管及其制造方法、阵列基板。
背景技术
薄膜晶体管的有源层受到光照后会产生大量的光生载流子，由此可能产生漏电流，对薄膜晶体管的电学性能以及包括该薄膜晶体管的电子产品的性能产生不良影响。例如，在薄膜晶体管应用于电子显示产品作为像素单元的开关元件的情形，薄膜晶体管的有源层在受到光的照射后，薄膜晶体管在关态下的漏电流增加，导致电子显示产品产生残像、串扰等不良。
发明内容
本公开至少一个实施例提供一种薄膜晶体管，包括衬底以及位于所述衬底上的有源层、源电极、漏电极、栅电极和遮光部，源电极和漏电极分别与所述有源层电连接，栅电极和遮光部位于所述有源层的远离所述衬底的一侧，在所述源电极至所述漏电极的方向上，所述栅电极位于所述源电极和所述漏电极之间，所述遮光部位于所述栅电极和所述源电极之间和/或所述漏电极之间。
例如，在本公开至少一个实施例提供的薄膜晶体管中，所述遮光部为绝缘层。
例如，在本公开至少一个实施例提供的薄膜晶体管中，所述遮光部由与所述栅电极同材料的膜层进行局部氧化获得。
例如，在本公开至少一个实施例提供的薄膜晶体管中，在垂直于所述衬底所在面的方向上，所述遮光部的厚度小于所述栅电极的厚度。
例如，在本公开至少一个实施例提供的薄膜晶体管中，在平行于所述衬底所在面且沿着所述源电极至所述漏电极的方向上，所述遮光部的宽度为所述栅电极的宽度的1/4～1/2。
例如，在本公开至少一个实施例提供的薄膜晶体管中，所述栅电极包括金属材料，所述遮光部包括所述金属材料对应的氧化物。
例如，在本公开至少一个实施例提供的薄膜晶体管中，所述栅电极包括铜或铜合金、银或银合金，所述氧化物包括氧化铜、氧化银。
例如，在本公开至少一个实施例提供的薄膜晶体管中，所述有源层包括沟道区和位于所述沟道区两端的导体化区，所述源电极和所述漏电极与所述导体化区电连接，并且所述栅电极和所述遮光部在所述衬底上的正投影与所述沟道区在所述衬底上的正投影重合。
例如，本公开至少一个实施例提供的薄膜晶体管还包括位于所述有源层和所述衬底之间的遮光层，所述有源层的沟道区在所述衬底上的正投影与所述遮光层在所述衬底上的正投影重叠。
例如，在本公开至少一个实施例提供的薄膜晶体管还包括位于所述有源层和所述栅电极之间的栅绝缘层，所述栅电极和所述遮光部在所述衬底上的正投影与所述栅绝缘层在所述衬底上的正投影重合。
本公开至少一个实施例提供一种阵列基板，包括上述任一实施例中的薄膜晶体管。
本公开至少一个实施例提供一种薄膜晶体管的制造方法，包括：提供衬底并在所述衬底上形成有源层；在所述有源层的远离所述衬底的一侧形成栅电极和遮光部；以及形成分别与所述有源层电连接的源电极和漏电极；其中，在所述源电极至所述漏电极的方向上，所述栅电极形成在所述源电极和所述漏电极之间，所述遮光部形成在所述栅电极和所述源电极之间和/或所述漏电极之间。
例如，在本公开至少一个实施例提供的制造方法中，所述遮光部的材料为绝缘材料。
例如，在本公开至少一个实施例提供的制造方法中，所述栅电极和所述遮光部由同一膜层进行遮光性处理获得。
例如，在本公开至少一个实施例提供的制造方法中，形成所述栅电极和所述遮光部包括：在所述衬底上沉积导电材料薄膜和在所述导电材料薄膜上形成光刻胶；对所述光刻胶进行构图以形成第一光刻胶图案，以所述第一光刻胶图案为掩模构图所述导电材料薄膜以形成第一导电层；去除部分所述第一光刻胶图案以形成第二光刻胶图案，并暴露所述第一导电层的侧边部分；对所述第一导电层进行氧化处理，所述第一导电层的未被所述第二光刻胶图案覆盖的所述侧边部分被氧化以形成所述遮光部，所述第一导电层的未被氧化部分形成栅电极；以及去除所述第二光刻胶图案。
例如，在本公开至少一个实施例提供的制造方法中，形成所述栅电极和所述遮光部还包括：利用半色调掩模板处理所述光刻胶，使得所述第一光刻胶图案包括第一部分和第二部分，所述第一部分厚度小于所述第二部分的厚度；以及对所述第一光刻胶图案进行减薄工艺以去除部分所述第一光刻胶图案，其中，去除所述第一部分并使得第一导电层中与所述第一部分重叠的部分被减薄和暴露，所述第二部分形成为所述第二光刻胶图案。
例如，在本公开至少一个实施例提供的制造方法中，形成所述第一导电层的材料包括金属材料，对所述第一导电层进行氧化处理包括：利用氧离子注入或者通入氧气，使得所述第一导电层的未被所述第二光刻胶图案覆盖的部分被氧化以形成为金属氧化物。
例如，在本公开至少一个实施例提供的制造方法还包括：在沉积所述导电材料薄膜之前，在所述有源层的远离所述衬底的一侧沉积绝缘材料薄膜；以所述第一光刻胶图案和所述第一导电层为掩模对所述绝缘材料薄膜进行构图以形成所述栅绝缘层；其中，所述第一导电层在所述衬底上的正投影与所述栅绝缘层在所述衬底上的正投影重合。
在本公开至少一个实施例提供的薄膜晶体管及其制造方法、阵列基板中，遮光部可以对射向有源层的光线进行遮挡，从而减少或者阻止光线对有源层的照射，显著提高薄膜晶体管的电学性能。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A为本公开一实施例提供的一种薄膜晶体管的平面图；
图1B为图1A所示的薄膜晶体管沿A-B的截面图；
图2为本公开一实施例提供的另一种薄膜晶体管的截面图；
图3为本公开一实施例提供的一种阵列基板的截面图；以及
图4A～图4H为本公开一实施例提供的一种薄膜晶体管的制造方法的过程图。
附图标记：
100-衬底；110-缓冲层；120-栅绝缘层；130-层间介质层；131-过孔；140-钝化层；200-有源层；210-沟道区；220-导体化区；310-源电极；320-漏电极；400-栅电极；410-第一导电层；500-遮光部；600-遮光层；700-像素电极；800-光刻胶；810-第一光刻胶图案；811-第一部分；812-第二部分；820-第二光刻胶图案。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
例如，在包括薄膜晶体管作为像素单元的开关元件的电子显示装置(例如液晶显示装置或有机发光二极管显示装置)中，通常设置有大量的信号线等金属结构，这些结构可以对电子显示装置中发出的或外界入射的部分光线反射，从而使得部分光线会被射向薄膜晶体管的有源层，不利影响了薄膜晶体管的电学性能。虽然薄膜晶体管中的栅电极可以遮挡部分射向有源层的光线，但是在实际工艺中，为避免栅电极与其它结构例如源电极、漏电极等接触，栅电极的设计尺寸会受到极大限制，从而不能进一步减少光线对有源层的照射。
本公开至少一个实施例提供一种薄膜晶体管，包括衬底以及位于衬底上的有源层、源电极、漏电极、栅电极和遮光部，源电极和漏电极分别与有源层电连接，栅电极和遮光部位于有源层的远离衬底的一侧，在源电极至漏电极的方向上，栅电极位于源电极和漏电极之间，遮光部位于栅电极和源电极之间和/或漏电极之间。在该薄膜晶体管中，在有源层的远离衬底的一侧，遮光部可以对射向有源层的光线进行遮挡，与只设置栅电极的情形相比，进一步减少或者阻止光线对有源层的照射，减小了光照对于薄膜晶体管电学性能的不利影响，显著提高薄膜晶体管的电学性能。
需要说明的是，在本公开至少一个实施例中，对遮光部的透光率不做限制，只要遮光部可以明显降低射向有源层的光线的强度即可。例如，遮光部的透光率小于50％，例如小于25％，进一步小于10％。例如，至少一个示例中，遮光部的透光率接近或等于0％。需要说明的是，在本公开至少一个实施例中，遮光部的降低射向有源层的光线的强度的效果是与当前薄膜晶体管中设置在同一位置的结构来比较的。示例性的，以下述实施例中的图1B中的薄膜晶体管为例，在不设置遮光部500的情况下，现有遮光部500所在的空间会被层间介质层130填充。如此，只需要遮光部500的材料的透光率小于层间介质层130的材料的透光率，遮光部500就可以起到降低射向有源层的光线的强度的效果。
下面，以遮光部的透光率是0％为例，对本公开下述至少一个实施例中的技术方案进行说明。
在本公开至少一个实施例提供的薄膜晶体管中，对源电极、漏电极与有源层的相对位置不做限制，只要源电极、漏电极与有源层之间可以电连接即可。例如，在本公开一些实施例中，源电极、漏电极位于有源层的远离衬底的一侧。又例如，在本公开另一些实施例中，源电极、漏电极位于有源层和衬底之间。
下面，以源电极、漏电极位于有源层的远离衬底的一侧为例，对本公开下述至少一个实施例中的薄膜晶体管进行说明。在该薄膜晶体管的制造过程中，有源层形成在源电极、漏电极之前，有源层的形成不会受到因形成源电极、漏电极导致的段差的影响，可以提高有源层的平坦度，进而提高薄膜晶体管的电学性能。
需要说明的是，在薄膜晶体管中的源电极、漏电极位于有源层的远离衬底的一侧的情况下，在该薄膜晶体管的制造工艺中，栅电极和源电极、漏电极之间会设置较大的间隔空间，从而避免栅电极和源电极、漏电极之间接触。例如，在本公开至少一个实施例中，遮光部为绝缘层。如此，遮光部可以设置为占据该间隔空间的至少部分，而且栅电极和源电极、漏电极之间不会电连接，从而不会影响栅电极的设计尺寸。
下面，结合附图对根据本公开至少一个实施例中的薄膜晶体管及其制造方法、阵列基板进行说明，其中，在未明确说明的情况下，本公开下述实施例中的遮光部为绝缘层。
图1A为本公开一实施例提供的一种薄膜晶体管的平面图，其为薄膜晶体管的部分结构示意图；图1B为图1A所示的薄膜晶体管沿A-B的截面图。
例如，在本公开至少一个实施例中，如图1A和图1B所示，薄膜晶体管10(图1A中的虚线框中的部分)包括衬底100以及位于衬底100上的有源层200、源电极310、漏电极320、栅电极400和遮光部500，源电极310和漏电极320分别与有源层200电连接，栅电极400和遮光部500位于有源层200的远离衬底的一侧，即该薄膜晶体管10为顶栅型薄膜晶体管。在源电极310至漏电极320的方向上，栅电极400位于源电极310和漏电极320之间，栅电极400和源电极310之间以及栅电极400和漏电极320之间都设置有遮光部500。这里，栅电极400和遮光部500位于同一层。从有源层200的远离衬底100的一侧入射的光线会被栅电极400和遮光部500共同遮挡，增加了对有源层200的遮光面积，降低或避免了有源层200因光照产生的载流子的数量，避免了光照对于薄膜晶体管的电学性能的不利影响，显著提高薄膜晶体管的电学性能。
例如，在本公开至少一个实施例中，如图1A所示，衬底100上设置有与栅电极400连接的第一信号线11和与源电极310连接的第二信号线12。利用第一信号线11和第二信号线12向栅电极400和源电极310施加电压，可以对薄膜晶体管的电学功能进行控制，例如控制薄膜晶体管的开关以及调节薄膜晶体管在开态下的输出电压的大小。例如，在本公开至少一个实施例中，薄膜晶体管可以应用至阵列基板，相应地，第一信号线11可以为栅线，第二信号线12可以为数据线。
例如，在本公开至少一个实施例中，在平行于衬底所在面的方向上，可以在栅电极的一侧设置遮光部；也可以在栅电极的两侧设置都设置遮光部。
下面，以如图1A和图1B所示的栅电极400的两侧都设置遮光部500为例，对下述至少一个实施例中的技术方案进行说明。
在本公开至少一个实施例中，以衬底为参考建立空间直角坐标系，以对薄膜晶体管中的各个部件的位置进行说明。例如，在该空间直角坐标系中，如图1A和图1B所示，X轴和Y轴(未示出)的方向平行于衬底100的所在面，Z轴的方向垂直于衬底100的所在面，X轴的方向与从源电极310至漏电极320的方向平行。
在本公开至少一个实施例中，对薄膜晶体管中的栅电极和遮光部的设置关系不做限制。
例如，在本公开一些实施例中，栅电极和遮光部可以单独设置，即栅电极和遮光部可以在不同的工艺中分别形成，栅电极和遮光部可以彼此连接也可以彼此间隔。如此，形成栅电极和遮光部的材料之间没有联系，可以根据实际需求对形成栅电极和遮光部的材料分别进行选择，增加了栅电极和遮光部的材料选择范围。例如，栅电极的材料为导电材料，进一步为遮光的导电材料；遮光部的材料为具有遮光功能的绝缘材料。
例如，栅电极和遮光部可以单独设置。栅电极的材料可以包括铜基金属，例如铜(Cu)、铜钼合金(Cu/Mo)、铜钛合金(Cu/Ti)、铜钼钛合金(Cu/Mo/Ti)、铜钼钨合金(Cu/Mo/W)、铜钼铌合金(Cu/Mo/Nb)等；也可以为铬基金属，例如铬钼合金(Cr/Mo)、铬钛合金(Cr/Ti)、铬钼钛合金(Cr/Mo/Ti)等；还可以为铝或铝合金等。遮光部的材料可以包括黑色的有机材料例如黑色树脂等，也可以包括黑色的无机材料例如氧化铜、氧化银等。
例如，在本公开另一些实施例中，栅电极和遮光部在同一个工艺中由对同一膜层构图以及处理形成，由此栅电极和遮光部位于同一层。在实际工艺中，因工艺精度的限制，薄膜晶体管中形成的部件(栅电极等)的边缘处因存在残留而形成边角，边角过多会对薄膜晶体管的制造工艺产生不良影响，进而影响薄膜晶体管的电学性能。在栅电极和遮光部在同一个工艺中由同一膜层形成的情况下，与单独形成栅电极和遮光部相比，栅电极和遮光部之间不会存在界面问题，栅电极和遮光部的连接区域不会存在栅电极和遮光部交叠的情况，即，栅电极和遮光部之间不存在边角问题，如此，可以提高薄膜晶体管的电学性能。
在本公开至少一个实施例中，在栅电极和遮光部在同一个工艺中由同一膜层形成的情况下，该膜层可以包括导电材料，并且该导电材料被加工之后可以变为绝缘材料。在本公开至少一个实施例中，对将导电材料加工为绝缘材料的工艺类型不做限制，可以根据该导电材料的具体类型进行选择。例如，在本公开至少一个实施例提供的薄膜晶体管中，上述将导电材料处理为绝缘材料的工艺可以为氧化工艺，栅电极和遮光部由同一膜层进行局部氧化获得。例如，遮光部由与栅电极同材料的膜层进行局部氧化获得。例如，该膜层被氧化的部分形成遮光部，该膜层的未被氧化的部分形成为导电的栅电极。
需要说明的是，由同一膜层进行局部氧化而获得栅电极和遮光部的具体过程，可以参考下述关于薄膜晶体管的制造方法的实施例中的相关说明，在此不作赘述。
例如，在本公开至少一个实施例提供的薄膜晶体管中，栅电极和遮光部在同一个工艺中由同一膜层形成。栅电极包括金属材料，遮光部包括该金属材料对应的一种或多种氧化物。例如，在本公开至少一个实施例提供的薄膜晶体管中，栅电极包括铜或铜合金、银或银合金，氧化物包括氧化铜、氧化银。氧化铜、氧化银都为黑色的金属氧化物，可以提高遮光部的遮光性能。
在本公开至少一个实施例提供的薄膜晶体管中，在栅电极和遮光部在同一个工艺中由同一膜层形成的情况下，对栅电极和遮光部的厚度不做限制，可以根据实际工艺进行选择。
例如，在本公开一些实施例中，如图1A和图1B所示，在Z轴的方向上，栅电极400和遮光部500的厚度相同(包括基本相同)，如此，可以简化栅电极400和遮光部500的制造工艺。
图2为本公开一实施例提供的另一种薄膜晶体管的截面图。
例如，在另一些实施例提供的薄膜晶体管中，在垂直于衬底所在面的方向上，遮光部的厚度小于栅电极的厚度。示例性的，如图2所示，在Z轴的方向上，遮光部500的厚度小于栅电极400的厚度，如此，在保证栅电极400具有足够的厚度的情况下，可以降低遮光部500的加工难度。例如，在将膜层局部氧化以得到遮光部500的过程中，可以使得膜层的欲形成遮光部500的部分被全部氧化而转变为绝缘材料，降低遮光部500中残留导电材料的风险，从而避免栅电极400与源电极310或者漏电极320之间电连接。
例如，在本公开至少一个实施例中，在遮光部的厚度小于栅电极的厚度的情况下，遮光部的厚度可以为栅电极的厚度的1/10～1/4，例如进一步为1/5。例如，栅电极的厚度为200～700纳米，例如进一步为400纳米、600纳米等；遮光部的厚度为20～150纳米，例如进一步为40纳米、80纳米、100纳米等。栅电极和遮光部的具体厚度可以根据材料进行设计，栅电极和遮光部的具体厚度不限于上述参数范围。例如，对于具有上述参数的栅电极和遮光部，栅电极的材料可以为铜，遮光部的材料可以为氧化铜(CuOx)。
在本公开至少一个实施例提供的薄膜晶体管中，对绝缘遮光层在由源电极至漏电极的方向上的宽度不做限制，只要绝缘遮光层的宽度不会对薄膜晶体管的性能或者制造工艺造成不良影响即可。例如，在本公开至少一个实施例提供的薄膜晶体管中，在平行于衬底所在面且沿着源电极至漏电极的方向上，遮光部的宽度为栅电极的宽度的1/4～1/2。示例性的，如图1A和图1B和图2所示，在X轴的方向上，栅电极400的宽度可以为4～6微米，例如进一步为4.5微米、5微米、5.5微米等；遮光部的宽度可以为1～3微米，例如进一步为1.5微米、2微米、2.5微米等。
例如，在本公开至少一个实施例中，有源层的材料可以为非晶硅、多晶硅、氧化物半导体等。例如，氧化物半导体可以为氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化镓锌(GZO)等金属氧化物。例如，有源层的厚度可以为0.05～0.1微米。
例如，在本公开至少一个实施例提供的薄膜晶体管中，有源层可以包括沟道区和位于沟道区两端的源漏极接触区，该源漏极接触区例如为导体化区或包括欧姆接触层，源电极和漏电极与源漏极接触区电连接。
示例性的，如图1A、图1B和图2所示，有源层200为多晶硅层，包括与源电极310和漏电极320电连接的导体化区220以及位于两个导体化区220之间的沟道区210。有源层200的导体化区可以由有源层200进行部分导体化形成，有源层200的未被导体化的部分形成为沟道区210。例如，将多晶硅层层进行部分导体化的工艺可以为离子掺杂。例如，在本公开至少一个实施例中，栅电极和遮光部在衬底上的正投影与沟道区在衬底上的正投影重合。如此，在薄膜晶体管的制造过程中，以栅电极和遮光部为掩模对半导体膜层进行导体化处理，从而获得包括沟道区210和导体化区220的有源层200。
例如，在本公开至少一个实施例提供的薄膜晶体管还包括位于有源层和栅电极之间的栅绝缘层。例如，栅电极和遮光部在衬底上的正投影与栅绝缘层在衬底上的正投影重合。示例性的，如图1A、图1B和图2所示，栅绝缘层120位于栅电极400和有源层200之间。在薄膜晶体管的制造过程中，可以以栅电极和遮光部为掩模形成栅绝缘层120，如此，在对半导体膜层进行导体化处理以形成有源层200时，栅绝缘层120不会对离子掺杂等导体化工艺造成阻碍。
例如，在本公开至少一个实施例中，栅绝缘层的材料可以包括氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)、氮化铝(AlN)或其他适合的材料等。例如，栅绝缘层的厚度可以为0.1～0.2微米。
例如，本公开至少一个实施例中，薄膜晶体管还包括位于有源层和衬底之间的遮光层，有源层的沟道区在衬底上的正投影与遮光层在衬底上的正投影重叠。示例性的，如图1A、图1B和图2所示，衬底100和有源层200之间设置有遮光层600，遮光层600与有源层200的沟道区210至少部分重叠。如此，在衬底100为透明基板或者半透明基板的情况下，遮光层600可以遮挡从衬底100的远离有源层200的一侧射入的光线，降低有源层200因光照射产生的光生载流子的数量，提高薄膜晶体管的电学性能。
例如，在本公开至少一个实施例提供的薄膜晶体管中，有源层的沟道区在衬底上的正投影与遮光层在衬底上的正投影重合或者位于遮光层在衬底上的正投影之内。例如进一步地，有源层在衬底上的正投影与遮光层在衬底上的正投影重合或者位于遮光层在衬底上的正投影之内。如此，可以提高遮光层对有源层的遮光面积，进一步提高薄膜晶体管的电学性能。例如，在本公开至少一个实施例中，在源电极至漏电极的方向上，有源层中的沟道区的宽度为8～10微米，遮光层的宽度为12～18微米。
例如，在本公开至少一个实施例中，遮光层的材料可以包括金属、黑色树脂等非透明的材料。例如，遮光层的材料可以包括钼、钼铌合金等，遮光层的厚度可以为0.1～0.2微米，例如进一步为0.12微米、0.15微米、0.18微米等。
需要说明的是，在本公开至少一个实施例中，对薄膜晶体管的类型不做限制。例如，在本公开一些实施例中，如图1A、图1B和图2所示，薄膜晶体管为顶栅型薄膜晶体管，薄膜晶体管中可以设置遮光层600。例如，在本公开另一些实施例中，薄膜晶体管为双栅型薄膜晶体管，位于有源层的远离衬底的一侧的栅电极为第一栅电极，在有源层和衬底之间设置第二栅电极，此时薄膜晶体管中可以不需要设置如图1A、图1B和图2所示的遮光层600。例如，在平行于衬底所在面的方向上，第二栅电极的尺寸以及第二栅电极与有源层的相对位置关系可以参考前述实施例中的遮光层的尺寸以及与遮光层的相对位置关系，在此不作赘述。
例如，在本公开至少一个实施例提供的薄膜晶体管中，如图1A、图1B和图2所示，在衬底100和有源层200之间可以设置缓冲层110。例如，在衬底100上设置有遮光层600的情况下，缓冲层110可以位于遮光层600和有源层200之间。缓冲层120可以防止衬底100或者遮光层600中的离子等侵入有源层200中，避免有源层200受到离子(例如衬底100中的钠离子等)侵入等污染，保障薄膜晶体管的电学性能。
例如，在本公开至少一个实施例中，缓冲层的材料可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)等。例如，缓冲层可以为由氮化硅或者氧化硅构成的单层结构，或者由氮化硅和氧化硅构成的双层结构。例如，缓冲层的厚度可以为0.3～0.5微米。
例如，在本公开至少一个实施例提供的薄膜晶体管中，如图1A、图1B和图2所示，在栅电极400和源漏电极层(包括源电极310和漏电极320)之间可以设置层间介质层130。层间介质层130中设置过孔，源电极310和漏电极320通过该过孔与有源层200电连接。
例如，在本公开至少一个实施例中，层间介质层可以为单层结构，也可以为两层或两层以上的多层结构。例如，层间介质层可以包括氮化硅、氧化硅、氮氧化硅等。例如，层间介质层的厚度可以为0.3～0.5微米。
例如，在本公开至少一个实施例提供的薄膜晶体管中，如图1A、图1B和图2所示，在源漏电极层(包括源电极310和漏电极320)的远离衬底100的一侧设置钝化层140。例如，钝化层140可以设置为平坦化薄膜晶体管的表面，即钝化层的远离衬底100的表面为平面。
在本公开至少一个实施例中，对钝化层的材料不做限制。例如，钝化层的材料可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiNxOy)或其他合适的材料。
图3为本公开一实施例提供的一种阵列基板的截面图，其为阵列基板的部分区域的截面图。
本公开至少一个实施例提供一种阵列基板，包括上述任一实施例中的薄膜晶体管。示例性的，如图3所示，阵列基板包括位于钝化层140的远离衬底100的一侧的像素电极700，钝化层140中设置有过孔，像素电极700通过该过孔与漏电极320电连接，薄膜晶体管的栅极例如与栅线或存储电容连接，薄膜晶体管的源极例如与数据线或电源线连接。
例如，像素电极可以包括金属材料或者透明导电材料。例如透明导电材料可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)氧化锌(ZnO)、氧化铟(In2O3)、氧化铝锌(AZO)和碳纳米管等。
本公开至少一个实施例提供一种显示面板，包括上述任一实施例中的阵列基板。在本公开至少一个实施例中，对显示面板的类型不做限制。
例如，在本公开实施例的一个示例中，该显示面板可以为液晶显示面板，显示面板还可以包括与阵列基板对盒设置的彩膜基板，二者彼此对置以形成液晶盒，在液晶盒中填充有液晶材料。阵列基板的每个像素单元的像素电极和公共电极用于施加电场对液晶材料的旋转的程度进行控制从而进行显示操作。
例如，在本公开实施例的一个示例中，该显示面板可以为有机发光二极管(OLED)显示面板，阵列基板包括多个子像素区域，每个子像素中可以形成有机发光材料的叠层，每个子像素区域中的像素电极作为阳极或阴极用于驱动有机发光材料发光以进行显示操作。
例如，在本公开实施例的一个示例中，该显示面板可以为电子纸显示面板，在该显示面板的阵列基板上可以形成有电子墨水层，每个像素单元的像素电极作为用于施加驱动电子墨水中的带电微颗粒移动以进行显示操作的电压。
例如，在本公开至少一个实施例中，该显示面板可以为电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件。
本公开至少一个实施例提供一种薄膜晶体管的制造方法，包括：提供衬底并在衬底上形成有源层；在有源层的远离衬底的一侧形成栅电极和遮光部；以及形成分别与有源层电连接的源电极和漏电极。在源电极至漏电极的方向上，栅电极形成在源电极和漏电极之间，遮光部形成在栅电极和源电极之间和/或漏电极之间。在根据上述制造方法获得的薄膜晶体管中，在有源层的远离衬底的一侧，遮光部可以对射向有源层的光线进行遮挡，与只形成栅电极的情形相比，进一步减少或者阻止光线对有源层的照射，显著提高薄膜晶体管的电学性能。
例如，在本公开至少一个实施例提供的制造方法中，遮光部的材料为绝缘材料。如此，在根据上述制造方法获得的薄膜晶体管中，遮光部可以设置为占据栅电极和源电极以及栅电极和漏电极的间隔空间的至少部分，而且栅电极和源电极、漏电极之间不会电连接，从而不会影响栅电极的设计尺寸。
例如，在本公开至少一个实施例提供的制造方法中，栅电极和遮光部由同一膜层进行遮光性处理获得。在根据上述制造方法获得的薄膜晶体管中，栅电极和遮光部之间不存在边角问题，可以提高薄膜晶体管的电学性能。
例如，在本公开至少一个实施例提供的制造方法中，形成栅电极和遮光部包括：在衬底上沉积导电材料薄膜和在导电材料薄膜上形成光刻胶；对光刻胶进行构图以形成第一光刻胶图案，以第一光刻胶图案为掩模构图导电材料薄膜以形成第一导电层；去除部分第一光刻胶图案以形成第二光刻胶图案，并暴露第一导电层的侧边部分；对第一导电层进行氧化处理，第一导电层的未被第二光刻胶图案覆盖的侧边部分被氧化以形成遮光部，第一导电层的未被氧化部分形成栅电极；以及去除第二光刻胶图案。
例如，在本公开至少一个实施例提供的制造方法中，形成栅电极和遮光部还包括：利用半色调掩模板处理光刻胶，使得第一光刻胶图案包括第一部分和第二部分，第一部分厚度小于第二部分的厚度；以及对第一光刻胶图案进行减薄工艺以去除部分第一光刻胶图案，其中，去除第一部分并使得第一导电层中与第一部分重叠的部分被减薄和暴露，第二部分形成为第二光刻胶图案。在根据上述制造方法获得的薄膜晶体管中，在垂直于衬底所在面的方向上，遮光部的厚度小于栅电极的厚度。如此，在保证栅电极具有足够的厚度的情况下，可以降低遮光部的加工难度。
例如，在本公开至少一个实施例提供的制造方法中，形成第一导电层的材料包括金属材料，对第一导电层进行氧化处理包括：利用氧离子注入或者通入氧气，使得第一导电层的未被第二光刻胶图案覆盖的部分被氧化以形成为金属氧化物。金属材料、金属氧化物的类型可以参考前述实施例中的相关说明，在此不作赘述。
例如，在本公开至少一个实施例提供的制造方法还包括：在沉积导电材料薄膜之前，在有源层的远离衬底的一侧沉积绝缘材料薄膜；以第一光刻胶图案和第一导电层为掩模对绝缘材料薄膜进行构图以形成栅绝缘层；其中，第一导电层在衬底上的正投影与栅绝缘层在衬底上的正投影重合。如此，在形成有源层的过程中，栅绝缘层不会对离子掺杂等导体化工艺造成阻碍，使得有源层中形成沟道区和位于沟道区两端的导体化区。
需要说明的是，在本公开至少一个实施例中，利用上述制造方法获得的薄膜晶体管的结构可以参考前述实施例(例如图1A、图1B和图2所示的实施例)中的相关说明，在此不作赘述。
图4A～图4H为本公开一实施例提供的一种薄膜晶体管的制造方法的过程图。
下面，以制造如图2所示的薄膜晶体管为例，对本公开至少一个实施例中的薄膜晶体管的制造方法进行说明，示例性的，如图4A～图4H和图2所示，薄膜晶体管的制造方法的过程如下。
如图4A所示，提供衬底100，并且在衬底100上沉积遮光材料薄膜，对该遮光材料薄膜进行构图工艺以形成遮光层600；在遮光层600上沉积绝缘材料薄膜以形成缓冲层110；在缓冲层110上沉积半导体材料薄膜，对该半导体材料薄膜进行构图工艺以形成半导体层201；然后在半导体层201上依次沉积栅绝缘材料薄膜121、导电材料薄膜410a和光刻胶800。
例如，栅绝缘材料薄膜121的材料为氧化硅，厚度为0.1～0.2微米。例如，导电材料薄膜410a的材料为铜，厚度为0.4微米。
例如，衬底100可以为刚性基板；或者衬底100也可以为柔性基板，使得包括该薄膜晶体管的阵列基板可以应用于柔性显示领域。例如，衬底100的材料可以是玻璃基板、石英基板或树脂类材料，例如，树脂类材料包括聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯等中的一种或多种。
例如，在本公开至少一个实施例中，构图工艺可以为光刻构图工艺，例如可以包括：在需要被构图的结构层上涂覆光刻胶，使用掩模板对光刻胶进行曝光，对曝光的光刻胶进行显影以得到光刻胶图案，使用光刻胶图案对结构层进行蚀刻，然后可选地去除光刻胶图案。需要说明的是，如果被构图的结构层包括光刻胶，则可以不需要再进行涂覆光刻胶的工艺。
如图4A～图4B所示，利用半色调掩模板对光刻胶800进行构图工艺以形成第一光刻胶图案810，第一光刻胶图案810包括第二部分812以及位于第二部分812的两侧的第一部分811，并且第一部分811的厚度小于第二部分812的厚度。例如，第一部分811的厚度为0.5微米，第二部分812的厚度为2.2微米。
如图4B～图4C所示，以第一光刻胶图案810为掩模对导电材料薄膜410a进行构图工艺，去除导电材料薄膜410a的未被第一光刻胶图案810覆盖的部分，剩余的导电材料薄膜410a形成为第一导电层410。
例如，可以利用过氧化氢(H2O2)药液对导电材料薄膜410a进行湿刻。需要说明的是，在实际工艺中，导电材料薄膜沉积时的膜厚不均一，为保证导电材料薄膜410a的未被第一光刻胶图案810覆盖的部分都被去除，可以按照实际需求增加刻蚀时间，即，在该湿刻过程中，可以进行过蚀刻(OverEtch，简称OE)，OE量可以根据实际工艺进行选择。例如，OE量可以为20％～60％，例如进一步为30％、40％、50％等。示例性的，导电材料薄膜的设计厚度为400纳米，利用过氧化氢(H2O2)，需要60秒去除该导电材料薄膜中厚度为400纳米的部分。在实际工艺中，利用过氧化氢(H2O2)刻蚀导电材料薄膜84秒，可以完全去除导电材料薄膜的未被第一光刻胶图案覆盖的部分，在此情况下，OE量为40％。
如图4C～图4D所示，以第一光刻胶图案810和第一导电层410为掩模对栅绝缘材料薄膜121进行构图工艺，去除栅绝缘材料薄膜121的未被第一光刻胶图案810和第一导电层410覆盖的部分，剩余的栅绝缘材料薄膜121形成为栅绝缘层120。
例如，可以利用包括高含量的四氟化碳(CF4)和低含量的氧气的混合气体，对栅绝缘材料薄膜121进行干刻。
如图4D～图4E所示，以栅绝缘层120、第一导电层410和第一光刻胶图案810为掩模对半导体层201进行导体化处理。例如，对半导体层201的未被第一导电层410覆盖的部分进行离子掺杂，使得半导体层201的未被第一导电层410覆盖的部分形成导体化区220，半导体层201的未被导体化的部分形成沟道区210。
如图4E～图4F所示，对第一光刻胶图案810进行减薄工艺，去除第一部分811，并使得第一导电层410中与第一部分811重叠的部分被减薄。例如，对第一光刻胶图案810进行灰化工艺，控制灰化时间以使得第一部分811被去除并且第二部分812被减薄，第二部分812被减薄后形成第二光刻胶图案820。例如，灰化时间可以为80秒，可以去除厚度为0.5微米的光刻胶(第一光刻胶图案810)，例如，该灰化工艺可以在ICP干刻设备中进行。例如，以第二光刻胶图案820为掩模，对第一导电层410进行刻蚀，控制刻蚀时间，使得第一导电层410中未被第二光刻胶图案820覆盖的部分被减薄。示例性的，利用过氧化氢药液刻蚀厚度为400纳米的第一导电层410(例如材料为铜)，全部刻蚀需要的总湿刻时间为75秒。在实际工艺中，可以将刻蚀时间设计为上述总湿刻时间的80％，使得第一导电层410的未被第二光刻胶图案820覆盖的部分保留原厚度的1/5，即，实际刻蚀时间为60秒，第一导电层410的被减薄的部分的厚度为80纳米。
如图4F～图4G所示，利用氧离子注入或者通入氧气对第一导电层410进行氧化，第一导电层410的未被第二光刻胶图案820覆盖的部分被氧化从而形成为遮光部500，第一导电层410的被第二光刻胶图案820覆盖的部分未被氧化从而形成为栅电极400。形成栅电极400和遮光部500之后，去除第二光刻胶图案820。
如图4H所示，在栅电极400和遮光部500的远离衬底100的一侧沉积绝缘材料薄膜以形成层间介质层130，并且对层间介质层130进行构图工艺以在层间介质层130中形成过孔131，过孔131暴露有源层200的导体化区220。例如，可以采用干法刻蚀在层间介质层130中形成过孔131。
如图4H～图2所示，在层间介质层130上沉积导电材料薄膜，并对该导电材料薄膜进行构图工艺以形成源电极310和漏电极320，源电极310和漏电极320通过过孔131与有源层200的导体化区220电连接(或者直接接触)。例如，在源电极310和漏电极320上沉积绝缘材料薄膜以形成钝化层140。
例如，在本公开至少一个实施例中，源电极、漏电极可以包括金属材料，可以形成单层或多层结构，例如，形成为单层铝结构、单层钼结构、或者由两层钼夹设一层铝的三层结构。例如，源电极和漏电极的厚度可以为0.5～0.7微米。
对于本公开，还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。

Claims (14)

1.一种薄膜晶体管，包括：
衬底以及位于所述衬底上的有源层；
分别与所述有源层电连接的源电极和漏电极；以及
栅电极和遮光部，位于所述有源层的远离所述衬底的一侧；
其中，在所述源电极至所述漏电极的方向上，所述栅电极位于所述源电极和所述漏电极之间，所述遮光部位于所述栅电极和所述源电极之间和/或所述漏电极之间；
所述栅电极和所述遮光部由同一膜层制作而成，所述栅电极与所述遮光部接触，所述遮光部通过对所述膜层进行局部氧化获得；
所述栅电极包括金属材料，所述遮光部包括所述金属材料对应的氧化物。
2.根据权利要求1所述的薄膜晶体管，其中，
所述遮光部为绝缘层。
3.根据权利要求1所述的薄膜晶体管，其中，
在垂直于所述衬底所在面的方向上，所述遮光部的厚度小于所述栅电极的厚度。
4.根据权利要求1所述的薄膜晶体管，其中，
在平行于所述衬底所在面且沿着所述源电极至所述漏电极的方向上，所述遮光部的宽度为所述栅电极的宽度的1/4～1/2。
5.根据权利要求1所述的薄膜晶体管，其中，
所述栅电极包括铜或铜合金、银或银合金，所述氧化物包括氧化铜、氧化银。
6.根据权利要求1-5中任一项所述的薄膜晶体管，其中，
所述有源层包括沟道区和位于所述沟道区两端的导体化区，所述源电极和所述漏电极与所述导体化区电连接，并且
所述栅电极和所述遮光部在所述衬底上的正投影与所述沟道区在所述衬底上的正投影重合。
7.根据权利要求6所述的薄膜晶体管，还包括位于所述有源层和所述衬底之间的遮光层，所述有源层的沟道区在所述衬底上的正投影与所述遮光层在所述衬底上的正投影重叠。
8.根据权利要求1-5中任一项所述的薄膜晶体管，还包括位于所述有源层和所述栅电极之间的栅绝缘层，
所述栅电极和所述遮光部在所述衬底上的正投影与所述栅绝缘层在所述衬底上的正投影重合。
9.一种阵列基板，包括权利要求1-8中任一项所述的薄膜晶体管。
10.一种薄膜晶体管的制造方法，包括：
提供衬底并在所述衬底上形成有源层；
在所述有源层的远离所述衬底的一侧形成栅电极和遮光部；以及
形成分别与所述有源层电连接的源电极和漏电极；
其中，在所述源电极至所述漏电极的方向上，所述栅电极形成在所述源电极和所述漏电极之间，所述遮光部形成在所述栅电极和所述源电极之间和/或所述漏电极之间；
所述栅电极和所述遮光部由同一膜层进行遮光性处理获得；
形成所述栅电极和所述遮光部包括：
在所述衬底上沉积导电材料薄膜和在所述导电材料薄膜上形成光刻胶；
对所述光刻胶进行构图以形成第一光刻胶图案，以所述第一光刻胶图案为掩模构图所述导电材料薄膜以形成第一导电层；
去除部分所述第一光刻胶图案以形成第二光刻胶图案，并暴露所述第一导电层的侧边部分；
对所述第一导电层进行氧化处理，所述第一导电层的未被所述第二光刻胶图案覆盖的所述侧边部分被氧化以形成所述遮光部，所述第一导电层的未被氧化部分形成栅电极；以及
去除所述第二光刻胶图案。
11.根据权利要求10所述的制造方法，其中，
所述遮光部的材料为绝缘材料。
12.根据权利要求10所述的制造方法，其中，形成所述栅电极和所述遮光部还包括：
利用半色调掩模板处理所述光刻胶，使得所述第一光刻胶图案包括第一部分和第二部分，所述第一部分厚度小于所述第二部分的厚度；以及
对所述第一光刻胶图案进行减薄工艺以去除部分所述第一光刻胶图案，其中，去除所述第一部分并使得第一导电层中与所述第一部分重叠的部分被减薄和暴露，所述第二部分形成为所述第二光刻胶图案。
13.根据权利要求12所述的制造方法，其中，形成所述第一导电层的材料包括金属材料，对所述第一导电层进行氧化处理包括：
利用氧离子注入或者通入氧气，使得所述第一导电层的未被所述第二光刻胶图案覆盖的部分被氧化以形成为金属氧化物。
14.根据权利要求10所述的制造方法，还包括：
在沉积所述导电材料薄膜之前，在所述有源层的远离所述衬底的一侧沉积绝缘材料薄膜；
以所述第一光刻胶图案和所述第一导电层为掩模对所述绝缘材料薄膜进行构图以形成栅绝缘层；
其中，所述第一导电层在所述衬底上的正投影与所述栅绝缘层在所述衬底上的正投影重合。
CN201810862119.8A 2018-08-01 2018-08-01 薄膜晶体管及其制造方法、阵列基板 Active CN109004032B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810862119.8A CN109004032B (zh) 2018-08-01 2018-08-01 薄膜晶体管及其制造方法、阵列基板
US16/398,668 US20200044093A1 (en) 2018-08-01 2019-04-30 Thin Film Transistor and Manufacturing Method Thereof, Array Substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810862119.8A CN109004032B (zh) 2018-08-01 2018-08-01 薄膜晶体管及其制造方法、阵列基板

Publications (2)

Publication Number Publication Date
CN109004032A CN109004032A (zh) 2018-12-14
CN109004032B true CN109004032B (zh) 2020-07-28

Family

ID=64598651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810862119.8A Active CN109004032B (zh) 2018-08-01 2018-08-01 薄膜晶体管及其制造方法、阵列基板

Country Status (2)

Country Link
US (1) US20200044093A1 (zh)
CN (1) CN109004032B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110750020B (zh) * 2019-10-31 2022-10-18 厦门天马微电子有限公司 显示模组和显示装置
CN112002733B (zh) 2020-08-06 2023-12-01 武汉华星光电半导体显示技术有限公司 Oled显示装置及制备方法
CN112466931A (zh) 2020-11-27 2021-03-09 Tcl华星光电技术有限公司 电极结构及其制备方法、薄膜晶体管
CN112542470A (zh) * 2020-12-04 2021-03-23 Tcl华星光电技术有限公司 一种阵列基板及其制备方法
CN115485760A (zh) 2021-03-01 2022-12-16 京东方科技集团股份有限公司 显示面板及显示装置
US20230131235A1 (en) * 2021-10-25 2023-04-27 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device and manufacturing method thereof
CN114664868B (zh) * 2022-03-30 2023-01-10 绵阳惠科光电科技有限公司 阵列基板、显示装置和制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328715A (zh) * 2016-08-17 2017-01-11 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN107784952A (zh) * 2017-11-17 2018-03-09 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828584B2 (en) * 2001-05-18 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101851565B1 (ko) * 2011-08-17 2018-04-25 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN105470196B (zh) * 2016-01-05 2018-10-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、和显示装置
CN107342260B (zh) * 2017-08-31 2020-08-25 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板制备方法及阵列基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328715A (zh) * 2016-08-17 2017-01-11 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN107784952A (zh) * 2017-11-17 2018-03-09 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20200044093A1 (en) 2020-02-06
CN109004032A (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
CN109004032B (zh) 薄膜晶体管及其制造方法、阵列基板
US9761731B2 (en) Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device
CN106981520B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN106876386B (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板
US10777683B2 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display panel
EP3595006A1 (en) Display substrate, preparation method therefor and display apparatus
CN108807547B (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法
WO2018201770A1 (zh) 阵列基板及其制备方法、显示装置
WO2018176829A1 (en) Thin film transistor and display substrate, fabrication method thereof, and display device
CN110148601B (zh) 一种阵列基板、其制作方法及显示装置
CN109524419A (zh) Tft阵列基板的制作方法
TW201729402A (zh) 畫素結構與其製造方法
CN111739841B (zh) 一种顶栅结构的In-cell触控面板及制作方法
CN110808276A (zh) 一种oled显示面板及其制备方法、oled显示装置
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
CN109378320B (zh) 一种阵列基板及其制备方法
CN113725157B (zh) 阵列基板及其制作方法
US10748944B2 (en) Array substrate comprising transistor and capacitor, manufacturing method therefor, display device
CN113421886B (zh) 显示面板及其制备方法
CN113948458A (zh) 阵列基板及其制作方法
CN210403734U (zh) 一种显示基板、显示装置
CN111129033B (zh) 阵列基板及其制备方法
WO2021097995A1 (zh) 一种阵列基板及其制备方法
CN111312726A (zh) 一种阵列基板、其制作方法及显示装置
CN113690181B (zh) Tft阵列基板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant