CN113287373A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN113287373A
CN113287373A CN201980088486.XA CN201980088486A CN113287373A CN 113287373 A CN113287373 A CN 113287373A CN 201980088486 A CN201980088486 A CN 201980088486A CN 113287373 A CN113287373 A CN 113287373A
Authority
CN
China
Prior art keywords
semiconductor package
attitude control
solder
pads
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980088486.XA
Other languages
English (en)
Other versions
CN113287373B (zh
Inventor
葛西崇生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN113287373A publication Critical patent/CN113287373A/zh
Application granted granted Critical
Publication of CN113287373B publication Critical patent/CN113287373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种半导体装置，具备：半导体封装(1)，其具备多个电极(5)；以及被搭载物(6)，其具备多个焊盘(7)，搭载半导体封装，半导体封装的多个电极经由焊锡(8)而与多个焊盘连接。多个电极中的一个为半导体封装的姿势控制用电极，多个焊盘中的一个为半导体封装的姿势控制用焊盘。姿势控制用焊盘在俯视时采用内包姿势控制用电极的配置，具有在以半导体封装的中心为轴的径向上并且是分别不同的方向上延伸配置的多个延伸配置部(721)。将多个延伸配置部分别作为第一延伸配置部，姿势控制用电极具有沿着第一延伸配置部延伸配置的多个第二延伸配置部(521)，在俯视时第一延伸配置部中的比对置的第二延伸配置部的外轮廓靠外侧的部分即外侧部(722)相对于半导体封装的中心对称配置。

Description

半导体装置及其制造方法
相关申请的交叉引用
本申请基于在2019年1月10日申请的日本专利申请号2019-2913号，因此，这里通过参照而编入该记载内容。
技术领域
本发明涉及经由焊锡来搭载具备多个电极的半导体封装的构造的半导体装置及其制造方法。
背景技术
以往，在具备多个电极的半导体封装与形成有焊盘的印刷电路基板经由焊锡接合而成的半导体装置中，有时半导体封装的电极与印刷电路基板的焊盘位置偏移地载置。在这样的情况下，半导体封装在与预定的位置不同的位置与印刷电路基板连接，可能成为半导体装置的不良情况的原因。
另外，公知有如下的现象：即使是半导体封装的电极载置于与印刷电路基板的焊盘位置偏移的位置的情况，通过在将它们接合时熔融的焊锡的表面张力，半导体封装与焊盘位置一致地移动，位置偏移被矫正。该现象被称为自对准。作为利用该自对准而能够抑制半导体封装的位置偏移的印刷电路基板，例如提出专利文献1中记载的基板。该印刷电路基板具备多个焊盘，该焊盘与从半导体封装突出的多个电极中的一个连接，与该多个电极中的位于端部的电极对应的焊盘为与其他的焊盘相比较大的面积的大焊盘。另外，在该印刷电路基板中，与大焊盘不同的其他的焊盘为面积较小的小焊盘。
由此，采用如下的结构的印刷电路基板，能够搭载具备配置间隔较窄的多个电极的半导体封装，通过增多大焊盘上的焊锡量，能够确保自对准的效果。
专利文献1：实开平06-007272号公报。
然而，近年来，伴随着电子设备的小型化，半导体封装的小型化推进，采用不具有从封装的外轮廓突出的电极的SON(Small Outline Non-lead的简称)构造、QFN(Quad FlatNon-lead的简称)构造的情况正在增加。这种半导体封装在与印刷电路基板等焊锡接合之后，在焊锡产生由半导体封装与印刷电路基板的线膨胀系数差等引起的应力的情况下，由电极产生的应力缓和的效果较小，该接合的可靠性可能变得不充分。
作为用于确保焊锡接合的可靠性的方法，考虑增加用于接合的焊锡的量，利用焊锡缓和应力。然而，在该方法中，例如在将半导体封装安装于基板上时，若焊锡从焊盘溢出而其一部分分离，则会产生焊锡球，会产生其他的电不良情况。另外，在该方法中，直到焊锡熔融而再固化为止的期间中的半导体封装的动作变大，将半导体封装安装于基板之后的姿势(以下称为“安装姿势”)偏移。
此外，这里所说的“安装姿势偏移”是指半导体封装相对于搭载半导体封装的基板等被搭载物所呈的面倾斜的状态、以及电极与被搭载物的位置偏移中的至少一方的状态。
例如传感器部在被施加了加速度、角速度等规定的物理量时输出与其对应的信号，在构成具备如上的传感器部的半导体装置的情况下，这样的半导体封装的安装姿势的偏移成为传感器的精度降低的原因，因此成为问题。在使用QFN构造等半导体封装和专利文献1中记载的印刷电路基板而构成半导体装置的情况下，能够通过自对准来抑制电极与焊盘的位置偏移，但无法应对安装姿势的偏移。
发明内容
本发明的目的在于，提供一种半导体装置及其制造方法，该半导体装置是具备多个电极的半导体封装经由焊锡而搭载而成的，能够兼得半导体封装的安装姿势的确保和焊锡接合的可靠性确保。
为了实现上述目的，本发明的第一观点的半导体装置具备：半导体封装，具备多个电极；以及被搭载物，具备多个焊盘且搭载半导体封装。在这样的结构中，半导体封装的多个电极经由焊锡与多个焊盘连接，多个电极中的至少一部分的电极为用于控制半导体封装相对于被搭载物中的与半导体封装面对的搭载面的姿势的姿势控制用电极，多个焊盘中的至少一部分的焊盘为用于控制半导体封装相对于搭载面的姿势的姿势控制用焊盘，姿势控制用电极与所述姿势控制用焊盘重叠，并且在俯视时以姿势控制用电极的中心与经由焊锡而连接的姿势控制用焊盘的中心偏移地配置，姿势控制用焊盘和姿势控制用电极被设置多个，面对的将姿势控制用焊盘和经由焊锡与该姿势控制用焊盘连接的姿势控制用电极作为一对姿势控制部，一对姿势控制部在俯视时相对于半导体封装的中心对称配置。
由此，成为如下的构造：将半导体封装搭载在基板上，具备多个由姿势控制用电极和经由焊锡与姿势控制用电极连接的姿势控制用焊盘构成的一对姿势控制部，一对姿势控制部在俯视时相对于半导体封装的中心对称配置。一对姿势控制部是在经由焊锡连接时熔融的焊锡润湿扩展，从而产生由熔融的焊锡的表面张力引起的力、即表面张力矢量的部分。多个一对姿势控制部在俯视时相对于半导体封装的中心对称配置，从而产生在焊锡接合时产生的多个表面张力矢量相互抵消的作用。因此，焊锡接合所使用的焊锡的量增加，并且在焊锡接合时以抑制半导体封装的不希望的动作的状态搭载在基板上，能够兼得半导体封装的安装姿势的确保和焊锡接合的可靠性确保。
本发明的第二观点的半导体装置具备：半导体封装，具备多个电极；以及搭载物，具备多个焊盘，搭载半导体封装，半导体封装的多个电极经由焊锡与多个焊盘连接，多个电极中的一个电极为用于控制半导体封装相对于被搭载物中的与半导体封装面对的搭载面的姿势的姿势控制用电极，多个焊盘中的一个焊盘为用于控制半导体封装相对于搭载面的姿势的姿势控制用焊盘，姿势控制用焊盘采用与姿势控制用电极相比平面尺寸较大，并且在俯视时内包姿势控制用电极的配置，并且具有沿以半导体封装的中心为轴的径向延伸配置的多个延伸配置部，多个延伸配置部分别沿着径向中的不同的方向延伸配置，将多个延伸配置部分别作为第一延伸配置部，姿势控制用电极具有沿着第一延伸配置部延伸配置的多个第二延伸配置部，在俯视时将第一延伸配置部中的比对置的第二延伸配置部的外轮廓靠外侧的部分作为外侧部，外侧部相对于半导体封装的中心对称配置，。
由此，即使是分别仅具有一个姿势控制用电极和一个姿势控制用焊盘的半导体装置，也与上述第一观点的半导体装置同样，成为如下的构造：确保焊锡的量，并且焊锡接合时的表面张力矢量抵消。因此，在第二观点的半导体装置中，也得到与上述第一观点的半导体装置相同的效果。
在本发明的第三观点的半导体装置的制造方法中，该半导体装置是将具备多个电极的半导体封装和具备多个焊盘的被搭载物经由焊锡连接而成的，其中，该半导体装置的制造方法包含：准备半导体封装；准备被搭载物；在被搭载物的焊盘上涂覆焊锡；以及将半导体封装搭载在涂覆了焊锡的被搭载物上。在这样的结构中，在准备半导体封装的情况下，将多个电极中的至少2个以上的电极作为用于控制半导体封装相对于被搭载物中的与半导体封装面对的搭载面的姿势的姿势控制用电极，在准备被搭载物的情况下，将多个焊盘中的至少2个以上的焊盘作为用于控制半导体封装相对于搭载面的姿势的姿势控制用焊盘，在涂覆焊锡的情况下，使姿势控制用焊盘中的一部分的区域从焊锡露出，在将半导体封装搭载在被搭载物上的情况下，姿势控制用电极和姿势控制用焊盘相互的中心偏移地配置的状态下通过焊锡而接合，在基于焊锡的接合中，在俯视时，使熔融的焊锡从姿势控制用焊盘中的比姿势控制用焊盘的外轮廓靠内侧的区域向外侧的区域润湿扩展，并且，将该润湿扩展中的熔融的焊锡的表面张力所产生的半导体封装的拉动方向作为表面张力矢量，在各姿势控制用电极上涂覆的焊锡所产生的表面张力矢量整体成为相互平衡的状态。
由此，在将半导体封装搭载在基板上的工序中，在半导体封装的多个姿势控制用电极与基板的多个姿势控制用焊盘经由焊锡接合时产生多个表面张力矢量。此时，在俯视时，姿势控制用电极与姿势控制用焊盘被配置为相互的中心偏移，并且姿势控制用焊盘的一部分从焊锡露出，因此在焊锡接合时熔融的焊锡向该露出的部分润湿扩展。另外，将润湿扩展中的熔融的焊锡的表面张力所产生的半导体封装的拉动方向作为表面张力矢量，在各姿势控制用电极上涂覆的焊锡所产生的表面张力矢量整体成为相互平衡的状态。因此，能够制造如下结构的半导体装置，在使焊锡熔融之后直到再固化为止的期间，抑制半导体封装进行不希望的动作，在进行了半导体封装的姿势控制的状态下搭载在基板上。
此外，对各结构要素等标注的带括弧的参照附图标记表示该结构要素等与后述的实施方式中记载的具体的结构要素等的对应关系的一例。
附图说明
图1是表示第一实施方式的半导体装置的上表面布局图。
图2是表示图1中的II-II间的剖面的剖视图。
图3是表示图1中的III-III间的剖面的剖视图。
图4A是表示图1的半导体装置的制造工序中的基板的准备工序的图。
图4B是表示接着图4A的工序并且是半导体封装与基板的对位的工序的图。
图4C是表示在接着图4B的半导体封装与基板的接合工序中，由熔融的焊锡产生的表面张力矢量的图。
图5A是表示现有的半导体装置的上表面布局图。
图5B是表示在现有的半导体装置中，在焊锡接合工序中半导体封装的安装姿势破坏的情形的图。
图6是表示图1的半导体装置中的半导体封装的安装姿势的图。
图7是表示第二实施方式的半导体装置的上表面布局图。
图8是表示在图7的半导体装置的制造工序中的焊锡接合的工序中由熔融的焊锡引起的表面张力矢量的图。
图9是表示第三实施方式的半导体装置的上表面布局图。
图10是表示在图9的半导体装置的制造工序中的焊锡接合的工序中由熔融的焊锡引起的表面张力矢量的图。
图11A是表示图10中的双点划线所表示的区域并且是焊锡接合工序之前的焊锡、信号电极和信号焊盘的配置关系的图。
图11B是表示在图11A所示的半导体封装的搭载工序之后，焊锡接合工序中的熔融的焊锡的润湿扩展的图。
图12是表示第四实施方式的半导体装置的上表面布局图。
图13是表示在图12的半导体装置的制造工序中的焊锡接合的工序中由熔融的焊锡引起的表面张力矢量的图。
具体实施方式
以下，基于图对本发明的半导体装置的实施方式进行说明。此外，在以下的各实施方式相互之间，对相互相同或均等的部分标注相同的附图标记而进行说明。
(第一实施方式)
参照图1～图3来描述第一实施方式的半导体装置S1。本实施方式的半导体装置S1例如搭载于汽车等车辆，优选应用于具备物理量传感器的电子部件，该物理量传感器在被施加加速度、角速度等物理量时输出与该物理量对应的信号。例如，半导体装置S1采用具备若被施加加速度则输出与该加速度对应的信号的加速度传感器的结构，能够应用于气囊等车辆的乘员保护装置等要求传感器精度的用途，但也能够应用于其他的用途。
在图1中，为了便于帮助结构的理解，用双点划线表示在俯视观察时看不到的后述的半导体芯片2的外轮廓，用虚线表示信号焊盘71中的被半导体封装1隐藏的部分的外轮廓和辅助焊盘72的外轮廓，用实线表示辅助电极52。另外，在图1中，以与上述相同的目的，省略在俯视时后述的焊锡8中的被半导体封装1隐藏而看不到的焊锡。
(结构)
如图1所示，本实施方式的半导体装置S1具备：具备电极5的半导体封装1、以及具备导电性的焊盘7的基板6，半导体装置S1是将它们经由焊锡8电连接而成的。半导体装置S1构成为，半导体封装1与基板6中的与半导体封装1面对的搭载面、即一面61a大致平行，并且在俯视时后述的信号电极51与信号焊盘71以对位的状态被安装。
以下，为了说明的简化，将上述的半导体封装1的安装状态称为“控制安装姿势的状态”。
例如如图2或图3所示，半导体封装1具备：具有传感器部21的半导体芯片2、具备收纳该半导体芯片2的凹部和电极5的壳体4、以及将它们电连接的线材3。半导体封装1例如在俯视时，采用电极51、52配置在半导体封装1的外轮廓的内侧的构造，在本实施方式中，成为SON构造。例如如图2所示，在半导体封装1中，半导体芯片2的传感器部21经由线材3、电极42和布线43而与在壳体4的外部露出的信号电极51电连接，向外部输出传感器部21的信号。
半导体芯片2例如主要由硅等半导体材料构成，通过通常的半导体工序来制造。如图2所示，半导体芯片2形成有传感器部21，若对半导体芯片2施加物理量，则传感器部21输出与该物理量对应的信号。例如如图2所示，半导体芯片2经由未图示的芯片焊接材料而搭载在壳体4的凹部的底面上，经由线材3而与凹部内的电极42电连接。
此外，在图2、图3中，表示如下的例子，具备传感器部21的半导体芯片2经由未图示的芯片焊接材料而搭载在壳体4的凹部，经由线材3而与形成在凹部的内部的电极42直接连接，但不限于此。例如，也可以是如下的构造，将半导体芯片2搭载在由形成有电路元件的其他的硅基板构成的电路芯片上，利用线材3与电路芯片连接，并且电路芯片与电极42由其他的线材连接，半导体芯片2与信号电极51连接。在该情况下，电路芯片经由未图示的芯片焊接材料而搭载在壳体4的凹部的底面上。这样，关于半导体芯片2向壳体4的搭载、与信号电极51的连接，也可以适当地变更。
传感器部21例如采用在被施加加速度、角速度等物理量时，输出与该物理量对应的信号的任意的结构。传感器部21例如也可以采用在作为锭子发挥功能的可动部形成有梳齿状电极，检测静电电容的变化的结构，也可以是使用压电电阻元件来检测被施加了物理量时的形变的方式，为任意的结构。
此外，在传感器部21输出与加速度对应的信号的结构的情况下，半导体封装1作为加速度传感器发挥功能，在传感器部21输出与角速度对应的信号的结构的情况下，半导体封装1作为角速度传感器发挥功能。另外，传感器部21能够采用加速度传感器、角速度传感器等公知的传感器构造，因此在本说明书中，省略关于传感器构造的详细的说明。
线材3例如是由金等金属材料构成的连接部件，通过引线接合等而与半导体芯片2和壳体4的电极42分别连接。
例如如图2所示，壳体4具备：具备收纳有半导体芯片2的凹部的主体部41、形成在凹部的电极42、在外部露出的信号电极51和辅助电极52、将电极42和信号电极51电连接的布线43、以及盖部44。
主体部41例如由氧化铝等陶瓷构成。主体部41例如采用由金属材料等构成的盖部44通过焊接等而以覆盖凹部的方式连接的结构，覆盖并保护半导体芯片2。
在本实施方式中，如图2或图3所示，电极5由多个信号电极51和多个辅助电极52构成，多个信号电极51传送从半导体芯片2输出的信号，多个辅助电极52未用于信号的传送等。信号电极51和辅助电极52经由焊锡8而与形成于基板6的导电性的焊盘7连接。
信号电极51以其外轮廓与例如图1所示的基板6的信号焊盘71的外轮廓的一部分对位的状态被配置，如图2所示，经由焊锡8而与信号焊盘71电连接。信号电极51例如为四边形板状，但其形状是任意的。信号电极51被设置多个，例如如图1所示，该信号电极51在俯视时在壳体4的主体部41的外周部分相互隔开距离地配置。
例如如图1所示，辅助电极52被设置多个，在俯视时为圆形状，并且在半导体封装1的外轮廓的四角分别各配置一个。如图3所示，辅助电极52经由焊锡8而与基板6的辅助焊盘72连接。此外，辅助电极52在俯视时不仅是圆形状，也可以是椭圆形状、多边形状，也可以是其他的任意的形状。
在本实施方式中，辅助电极52是与基板6的辅助焊盘72一同用于控制半导体封装1在基板6上的安装姿势的虚拟的电极，能够成为“姿势控制用电极”。为了控制半导体封装1的安装姿势，多个辅助电极52与后述的重叠的多个辅助焊盘72一同在俯视时相对于半导体封装1的中心对称配置。关于该理由，在半导体装置S1的制造方法的说明中后述说明。
例如如图2所示，基板6具备基材61、以及用于搭载半导体封装1的焊盘7，基板6是形成有与焊盘7中的信号焊盘71连接的未图示的电路布线的布线基板。基板6只要采用能够安装半导体封装1的结构即可，除了焊盘7之外，也可以具备用于搭载未图示的其他的电子部件等的焊盘等，对其结构进行适当地变更。
此外，基板6相当于搭载半导体封装1的“被搭载物”。在本实施方式中，对被搭载物为基板6的例子进行说明。
例如如图2或图3所示，基材61为具有一面61a的板状，例如由玻璃环氧树脂等任意的材料构成。在基材61的一面61a上形成有焊盘7。
焊盘7例如由铜等金属材料构成，由经由焊锡8将信号电极51连接的信号焊盘71和经由焊锡8将辅助电极52连接的辅助焊盘72构成。
信号焊盘71在基材61的一面61a上设置多个，与半导体封装1的信号电极51电连接，并且连接有未图示的布线，传送从半导体芯片2输出的信号。信号焊盘71例如为四边形板状，采用与半导体封装1的信号电极51的位置匹配的配置。在本实施方式中，例如如图1所示，多个信号焊盘71在俯视时以其延伸配置方向一致的状态相互隔开距离地配置，但不限于此，关于其配置、数量，与信号电极51匹配地适当变更。
辅助焊盘72为与半导体封装1的辅助电极52成对的部件，例如如图3所示，在基材61的一面61a上设置多个，并且用于半导体封装1的安装姿势的控制。多个辅助焊盘72例如在俯视时为圆形状，采用与半导体封装1的辅助电极52的位置匹配的配置、即与辅助电极52同样地对称配置。此外，辅助焊盘72的俯视时的形状不仅是圆形状，也可以是椭圆形状、多边形状，也可以是其他的任意的形状。
在辅助焊盘72中，为了将焊锡8的量确保得多，提高与半导体封装1的接合可靠性，与辅助电极52相比，其平面尺寸较大。为了控制在安装半导体封装1时熔融的焊锡8的流动，多个辅助焊盘72例如采用其中心从辅助电极51的中心向规定的方向偏移的配置。关于其配置的详细情况及其效果，后述说明。
此外，在本实施方式中，辅助焊盘72为与半导体封装1的辅助电极52一同用于控制半导体封装1的安装姿势的虚拟的焊盘，能够称为“姿势控制用焊盘”。
焊锡8例如通过印刷而形成在焊盘71、72上，用于半导体封装1的安装。
此外，在以下的说明中，为了方便，经由焊锡8而与姿势控制用焊盘和该姿势控制用焊盘连接的姿势控制用电极有时称为“一对姿势控制部”。即，半导体装置S1采用如下的结构，具备多个“一对姿势控制部”，并且该一对姿势控制部在俯视时相对于半导体封装1的中心对称配置。
以上为本实施方式的半导体装置S1的基本的结构。
(制造方法)
接下来，参照图4A～图4C对本实施方式的半导体装置S1的制造方法的一例进行说明。
在图4A～图4C中，虽然没有表示剖面，但为了容易观察并帮助理解，对焊锡8施加阴影。在图4B、图4C中，为了容易观察，省略半导体封装1的外轮廓、电极51、52、基板6、焊盘71、72和焊锡8以外的结构要素。
此外，半导体装置S1除了后述的基于焊锡8的接合工序中的安装姿势的控制之外，能够采用任意的半导体装置的制造工序，因此在本说明书中，主要说明与安装姿势的控制相关的工序。
首先，如图4A所示，准备具备信号焊盘71和辅助焊盘72的基板6，通过印刷而在焊盘71、72上涂覆焊锡8。例如如图4A所示，该基板6在俯视时具备4个圆形状的辅助焊盘72，采用对称配置。具体而言，如图4A所示，4个辅助焊盘72采用相对于多个辅助焊盘72之间的中心C1呈点对称的配置。该中心C1在俯视时为4个辅助焊盘72之间的中心位置，在本实施方式中，为与将半导体封装1载置在基板6上时的4个辅助电极52之间的中心位置重叠的部位。
在焊锡8的涂覆中，如图4A所示，对于信号焊盘71涂覆在安装半导体封装1的一端侧。另外，对于辅助焊盘72，在图4B所示的接下来的工序中，至少在位于辅助电极51的外轮廓的内侧区域的部分涂覆焊锡8，成为使剩余部分从焊锡8露出的状态。这是为了涂覆于辅助焊盘72的焊锡8在回流工序中熔融时，都朝向中心C1流动，控制半导体封装1的安装姿势。
此外，在焊锡8向信号焊盘71和辅助焊盘72的涂覆中，优选涂覆在焊盘71、72的外轮廓的内侧。这是为了抑制在图4B所示的半导体封装1的安装时焊锡8从焊盘71、72的外轮廓露出，在回流工序时由于该露出的焊锡8而产生焊锡球。
接着，如图4B所示，准备在通常的半导体工序中制造的、具备信号电极51和辅助电极52的半导体封装1，将半导体封装1在基板6上对位并载置。具体而言，如图4B所示，以在俯视时辅助电极52成为其中心与辅助焊盘72的中心偏移的状态，辅助电极52成为与焊锡8同心配置的状态的方式将半导体封装1载置在基板6上。更具体而言，此时，如图4B所示，4个辅助焊盘72偏移到各自的中心比对置的辅助电极52的中心更接近中心C1侧的位置。
接着，通过加热使焊锡8熔融，将半导体封装1和基板6接合。此时，如图4C所示，各辅助焊盘72上的熔融的焊锡8朝向中心C1流动，像空心箭头所示那样，产生由熔融的焊锡8的表面张力引起的将半导体封装1向中心C1侧牵拉的力Bs。以下，为了便于说明，将该牵拉的力Bs称为“表面张力矢量Bs”。
在本实施方式中产生姿势控制用焊盘即4个辅助焊盘72的数量的表面张力矢量Bs，并且像图4C的空心箭头所示那样，都成为朝向中心C1的状态。其结果是，在本实施方式中，通过将半导体封装1的四角分别向中心C1的方向拉动而在力整体上表面张力矢量Bs被抵消，作用为使半导体封装1停留在规定的姿势。
此外，此时，涂覆在信号焊盘71上的焊锡8与辅助焊盘72上的焊锡8同样地熔融并润湿扩展，产生信号电极51的外轮廓与信号焊盘71的外轮廓重叠的自对准的作用。即，辅助焊盘72上的焊锡8产生抑制半导体封装1向不希望方向倾斜的自对准的作用，信号焊盘71上的焊锡8产生与信号电极51的对位的自对准的作用。
这里，在以下的说明中，为了方便，在俯视时从辅助电极52的中心向辅助焊盘72的中心呈直线状的方向称为“偏移方向”。
另外，如图4C所示，优选辅助电极52配置在辅助焊盘72的外轮廓的内侧，并且采用在辅助电极52的外轮廓中的至少偏移方向的相反侧与辅助焊盘72的外轮廓重叠的配置。这是为了，在焊锡接合工序中，使熔融的焊锡8的大致全部向偏移方向侧润湿扩展，提高半导体封装1的安装姿势的控制的精度。
并且，从确保基于辅助焊盘72上的焊锡8的自对准效果的观点出发，优选多个辅助焊盘72成为热容量之差为规定以下的状态。这是为了，抑制由于多个辅助焊盘72上的焊锡8的熔融时刻偏差、即表面张力矢量Bs的产生时刻的偏差而降低维持半导体封装1的安装姿势的效果。作为成为热容量之差为规定以下的状态的例子，例如列举使各辅助焊盘72的面积相同或为相同程度等，但不限于此。
最后，使焊锡8再固化，将半导体封装1搭载并固定在基板6上。通过以上的工序，能够制造使半导体封装1在相对于基板6的搭载面即一面61a维持规定的安装姿势的状态下安装在基板6上的半导体装置S1。
此外，在上述的说明中，对辅助电极52和辅助焊盘72、即本实施方式中的一对姿势控制部采用成为点对称的配置的例子进行了说明，但只要是在焊锡接合工序中产生的多个表面张力矢量Bs相互平衡的对称配置即可。例如，辅助电极52和辅助焊盘72也可以采用成为线对称的配置。
(半导体封装的安装姿势控制)
这里，参照图5A、图5B和图6对基于辅助电极52和辅助焊盘72的配置的半导体封装1的安装姿势的控制进行说明。
在图5A至图6中，为了说明的简化，将纸面上的左右方向设为X方向，将纸面上与X方向正交的方向设为Y方向，将与XY平面正交的方向设为Z方向。另外，在图5A至图6中，为了方便观察，用虚线表示在俯视时被半导体封装1、110隐藏而看不到的部分中的焊盘7的一部分或者全部，用实线表示电极5、111、112。
首先，为了比较，参照图5A和图5B对现有的半导体装置S100进行说明。
例如如图5A所示，现有的半导体装置S100是具有信号电极111和辅助电极112的半导体封装110经由焊锡8搭载在具有信号焊盘121和辅助焊盘122的基板120上而成的。在半导体装置S100中，信号焊盘121与信号电极111相比平面尺寸较大，辅助焊盘122与辅助电极112相比平面尺寸较大。换言之，半导体装置S100采用信号焊盘121和辅助焊盘122经由焊锡8连接的电极111或者112向等方向扩展的形状。即使是这样的构造，由于焊锡8的量增加，因此能够确保焊锡接合后的接合可靠性。
此外，在基板120的焊盘121、122上涂覆的焊锡8成为覆盖比焊盘121、122的外轮廓靠内侧的一部分，使剩余部分露出的状态。这是为了，抑制在半导体封装1的安装时，熔融的焊锡8从焊盘121、122溢出而导致形成焊锡球、焊锡桥。
然而，在这样的构造的情况下，在焊锡接合时，熔融的焊锡8在焊盘121、122上等方向扩展，因此在直到使焊锡8再固化为止的期间，半导体封装110成为容易泳动的状态。在此时作用某种外力的情况下，例如如图5B所示，半导体封装110在XY平面上或Z方向上以向不希望的方向偏移的姿势搭载在基板120上。
与此相对，如上所述在通过表面张力矢量来控制半导体封装1的安装姿势的状态下制造本实施方式的半导体装置S1。因此，如图6所示，半导体装置S1成为抑制X方向、Y方向、Z方向上的半导体封装1与基板6的位置偏移的构造。
另外，成为如下构造的半导体装置S1，辅助焊盘72的面积比辅助电极52大，因此能够增加辅助焊盘72上的焊锡8的量，提高辅助电极52与辅助焊盘72的基于焊锡8的接合的可靠性。
根据本实施方式，辅助电极52与辅助焊盘72在焊锡接合工序中成为偏移的配置，以使得熔融的焊锡8在规定的方向上润湿扩展，产生在规定的方向上拉动半导体封装1的表面张力矢量Bs。而且，将多个辅助电极52和辅助焊盘72对称配置，并且使辅助焊盘72的面积比辅助电极52大，焊锡8的量为规定以上，以使得在焊锡接合工序中产生的表面张力矢量Bs成为相互平衡的状态。
因此，本实施方式的半导体装置S1成为处于半导体封装1的安装姿势被控制的状态，并且焊锡8的量为规定以上，能够确保焊锡接合的可靠性的构造、即能够兼得安装姿势的确保和焊锡接合的可靠性确保的构造。
另外，安装姿势被控制的半导体装置S1例如在搭载于车辆的情况下，容易使传感器部21的物理量的检测轴与该车辆的行进方向一致，因此与以往相比传感器精度较高，成为特别适合要求传感器精度的用途的结构。
并且，通过控制半导体封装1的安装姿势，而抑制在焊锡接合工序中熔融的焊锡8向焊盘7的外轮廓的外侧溢出，因此还得到抑制焊锡球、焊锡桥的产生的效果。
(第二实施方式)
参照图7、图8来描述第二实施方式的半导体装置S2。
在图7中，与图1同样，用双点划线表示在俯视时看不到的半导体芯片2的外轮廓，用虚线表示信号焊盘71中的被半导体封装1隐藏的部分的外轮廓和辅助焊盘72的外轮廓，用实线表示辅助电极52。另外，在图7中，以与上述相同的目的，省略在俯视时焊锡8中的被半导体封装1隐藏而看不到的焊锡。在图8中，虽然没有表示剖面，但为了容易观察并帮助理解，对焊锡8施加阴影，并且省略半导体封装1的外轮廓、电极51、52、基板6、焊盘71、72和焊锡8以外的结构要素。
关于本实施方式的半导体装置S2，如图7所示，在俯视时，采用辅助焊盘72的中心与对置的辅助电极52的中心相比远离多个辅助电极52的中心C1的配置，在这方面与上述第一实施方式不同。在本实施方式中，主要说明该不同点。
本实施方式的半导体装置S2通过与上述第一实施方式相同的制造方法来制造，例如如图8所示，采用在焊锡接合工序中产生的多个表面张力矢量Bs都朝向半导体封装1的外侧的结构。
具体而言，辅助焊盘72采用在俯视时内包辅助电极52的配置，并且采用在以中心C1为轴的径向上延伸配置的形状。另外，在涂覆焊锡8的工序中，在辅助焊盘72中的至少位于辅助电极52的外轮廓的内侧区域的部分涂覆焊锡8，然后，安装半导体封装1。而且，在焊锡接合工序中，熔融的焊锡8在俯视时朝向以中心C1为轴的径向润湿扩展，在半导体封装1的四角产生沿该径向拉动的多个表面张力矢量Bs。这些表面张力矢量Bs与上述第一实施方式为相反方向，但在力整体上成为相互平衡的状态，起到抑制半导体封装1向不希望的方向倾斜的作用。其结果是，半导体封装1以安装姿势被控制的状态搭载在基板6上。
根据本实施方式，一对姿势控制部与上述第一实施方式同样地对称配置，成为得到与其相同的效果的半导体装置S2。
(第三实施方式)
参照图9至图11B来描述第三实施方式的半导体装置S3。
在图9、图10中，为了容易观察，用虚线表示在俯视时看不到的信号焊盘71中的被半导体封装1隐藏的部分的外轮廓，用实线表示信号电极51。在图9中，还用双点划线表示半导体芯片2的外轮廓。在图11A、图11B中，为了容易观察，虽然并没有表示剖面，但对焊锡8施加阴影，并且用粗实线表示信号电极51，用虚线表示信号焊盘71中的被半导体封装1隐藏而看不到的部分。另外，在图11A、图11B中，用箭头表示在半导体封装1的外轮廓的内侧，熔融的焊锡8润湿扩展的方向。
如图9所示，本实施方式的半导体装置S3不具有辅助电极52和辅助焊盘72，信号电极51和信号焊盘71分别采用姿势控制用电极、姿势控制用焊盘，在这方面与上述第一实施方式不同。在本实施方式中，主要说明该不同点。
在本实施方式中，例如如图9所示，信号电极51与半导体封装1的外轮廓交叉地延伸配置，在该外轮廓所成的四边分别配置各3个。即，在本实施方式中，半导体封装1采用QFN构造。多个信号电极51经由焊锡8与信号焊盘71连接，在俯视时与经由焊锡8连接的信号焊盘71一同对称配置。
具体而言，如图11A所示，多个信号电极51中的与半导体封装1的外轮廓的一边交叉的3个信号电极51相对于中央的信号电极51对称配置。
此外，上述的多个信号电极51的配置关系对于与形成半导体封装1的外轮廓的其他的边交叉的其他的信号电极51来说也是同样的。即，本实施方式的半导体装置S3采用如下的结构，信号电极51和经由焊锡8与该信号电极51连接的信号焊盘71为一对姿势控制部，多个一对姿势控制部相对于半导体封装1的中心对称配置。
在以下的说明中，以图11A所示的3个信号电极51为代表例而主要说明。另外，为了说明的简化，将图11A所示的3个信号电极51中的纸面左端的信号电极51称为“左信号电极51”，将中央的信号电极51称为“中信号电极51”，将纸面右端的信号电极51称为“右信号电极51”。
如图11A所示，右信号电极51和左信号电极51都采用与交叉的半导体封装1的外轮廓的一边平行的方向(以下称为“外轮廓平行方向”)上的宽度比中信号电极51和信号焊盘71小的形状。另外，右信号电极51与左信号电极51采用相同的面积，并且如图11A所示，采用与对置的信号焊盘71的外轮廓中的中信号电极51侧的一边重叠的配置。另一方面，如图11A所示，中信号电极51采用外轮廓平行方向上的宽度与对置的信号焊盘71相同，其外轮廓与信号焊盘71的外轮廓重叠的配置。
在本实施方式中，例如如图9所示，设置与信号电极51相同的数量的信号焊盘71，配置在与信号电极51对应的部位。多个信号焊盘71的至少配置在比半导体封装1的外轮廓靠内侧的部分的面积相同，如图11B所示，采用在焊锡接合时焊锡8向规定的方向润湿扩展的配置。
具体而言，在焊锡接合工序中，如图11B所示，熔融的焊锡8在中信号电极51的正下方向等方向润湿扩展，在右信号电极51的正下方主要向纸面右侧润湿扩展，在左信号电极51的正下方主要向纸面左方向润湿扩展。在成为半导体封装1的外轮廓的四边全部处于相同的状态。其结果是，在焊锡接合工序中，如图10所示，通过熔融的焊锡8，而在半导体封装1的外轮廓的四角产生向以半导体封装1的中心C2为轴的径向拉动的4个表面张力矢量Bs。这些表面张力矢量Bs相互抵消，成为相互平衡的状态，由此在本实施方式中也是，半导体封装1以安装姿势被控制的状态搭载在基板6上。
根据本实施方式，也成为得到与上述第一实施方式相同的效果的半导体装置S3。
(第四实施方式)
参照图12、图13来描述第四实施方式的半导体装置S4。
在图12、图13中，为了容易观察并帮助理解，用虚线表示在俯视时被半导体封装1隐藏而看不到的辅助焊盘72的外轮廓，用实线表示辅助电极52，并且省略半导体芯片2。在图13中，为了容易观察，虽然并没有表示剖面，但对焊锡8施加阴影，并且用空心箭头表示在基于焊锡8的接合时产生的表面张力矢量Bs的朝向。
如图12所示，本实施方式的半导体装置S4仅具有一个辅助电极52和一个辅助焊盘72，它们采用姿势控制用电极、姿势控制用焊盘，在这方面与上述第一实施方式不同。在本实施方式中，主要说明该不同点。
如图12所示，辅助焊盘72在本实施方式中仅有一个，作为姿势控制用焊盘发挥功能。在本实施方式中，辅助焊盘72具有在搭载有半导体封装1的状态下的俯视时，沿以半导体封装1的中心为轴的径向延伸配置的多个延伸配置部721。
此外，在本实施方式中，对辅助焊盘72具备4个延伸配置部721的例子进行说明，但也可以适当地变更其数量。另外，在以下的说明中，为了方便将延伸配置部721称为“第一延伸配置部721”。为了容易调整后述的表面张力矢量Bs，优选第一延伸配置部721的平面尺寸和平面形状与其他的第一延伸配置部721相同或为相同程度。
如图12所示，辅助电极52在本实施方式中仅有一个，作为姿势控制用电极发挥功能，与辅助焊盘72一同形成一对姿势控制部。在本实施方式中，如图12所示，辅助电极52配置为在俯视时内包在辅助焊盘72的外轮廓的内侧，并且是具有沿着第一延伸配置部721延伸配置的多个第二延伸配置部521而成的。即，在辅助焊盘72具有4个第一延伸配置部721的情况下，辅助电极52具有4个第二延伸配置部521。
此外，根据与第一延伸配置部721相同的理由，优选第二延伸配置部521的平面尺寸和平面形状与其他的第二延伸配置部521相同或为相同程度。另外，第二延伸配置部521只要为与第一延伸配置部721相同的数量即可，适当地变更其数量。
接下来，参照图13来说明第一延伸配置部721和第二延伸配置部521的配置关系及其效果。
如图12所示，第一延伸配置部721在俯视时比第二延伸配置部521向其延伸配置方向的外侧突出。换言之，将第一延伸配置部721中的比对置的第二延伸配置部521的外轮廓靠外侧的部分作为外侧部722，辅助焊盘72具有多个外侧部722。而且，为了调整表面张力矢量Bs来确保半导体封装1的安装姿势，多个外侧部722相对于半导体封装1的中心对称配置，例如采用线对称或者点对称的配置。
具体而言，如图13所示，多个外侧部722是在通过焊锡8将半导体封装1接合时，熔融的焊锡8润湿扩展的区域。而且，通过将多个外侧部722对称配置，而如图13所示，作用为在多个外侧部722产生的表面张力矢量Bs相互抵消。其结果是，与上述第一实施方式同样，成为如下构造的半导体装置S4，增加焊锡8的量，并且抑制半导体封装1在焊锡接合时进行不希望的动作。
此外，在本实施方式中，一对姿势控制部配置在半导体封装1的搭载面的中央附近，能够用于在焊锡接合后确保半导体封装1的散热性。另外，在多个第一延伸配置部721和第二延伸配置部521采用相同或相同程度的平面尺寸且平面形状的情况下，外侧部722优选采用与其他的外侧部722相同或相同程度的平面尺寸。并且，在上述第一至第三实施方式中，姿势控制用焊盘和姿势控制用电极在俯视时采用其中心偏移的配置，但在本实施方式中，也可以采用它们的中心重叠的配置。
(其他实施方式)
本发明是依据实施例而记述的，但理解为本发明不限于该实施例、构造。本发明还包含各种变形例、均等范围内的变形。除此之外，各种组合、方式、进一步地包含它们中仅一个要素、一个要素以上、或一个要素以下的其他的组合、方式也进入本发明的范畴、思想范围。
(1)在上述第一实施方式中，对作为半导体封装1，在壳体4收纳半导体芯片2的例子进行了说明，但不限于图2、图3所示的例子。例如，半导体封装1只要是作为物理量传感器发挥功能的构造即可，也可以采用半导体芯片2除了传感器部21之外被模塑树脂覆盖的构造，也可以采用其他的任意的构造。
(2)在上述各实施方式中，对电极5中的姿势控制用电极、以及焊盘7中的姿势控制用焊盘对称配置的例子进行了说明。但是，该对称配置并不意味着在相对于规定的点旋转或者相对于规定的线折弯时，姿势控制用电极和姿势控制用焊盘的外轮廓一致的情况。这里所说的对称配置例如还包含姿势控制用焊盘中的至少焊锡8润湿扩展的部分的外轮廓一致的情况。
(3)在上述第一、第二实施方式中，说明了在俯视时多个姿势控制用焊盘都配置在其中心比对置的姿势控制用电极的中心更接近或者更远离半导体封装1的外轮廓中心的位置的例子。然而，姿势控制用电极和姿势控制用焊盘只要采用在基于焊锡8的接合时产生的多个表面张力矢量Bs相互抵消而成为相互平衡的状态的配置即可，不限于上述的配置、数量。
例如，在四边形板状的半导体封装1的外轮廓的四角各配置一个姿势控制用电极和一个姿势控制用焊盘，在合计各配置4个该电极和4个焊盘的情况下，也可以采用如下的配置。也可以是，关于4个姿势控制用电极和姿势控制用焊盘中的对角配置的2个，采用姿势控制用焊盘的中心比姿势控制用电极的中心接近半导体封装1的中心的配置，关于剩余的2个，采用成为该相反的关系的配置。在该情况下也是，多个表面张力矢量Bs相互抵消而相互平衡，因此抑制半导体封装1向不希望的方向倾斜。这样，姿势控制用电极和姿势控制用焊盘也可以如上所述那样变更配置，也可以采用表面张力矢量Bs相互平衡的其他的配置，其数量也可以适当地变更。
(4)姿势控制用电极和姿势控制用焊盘只要采用相同的数量，在上述的意义上对称配置即可，不限于在上述各实施方式中说明的数量。
(5)在上述各实施方式中，对作为被搭载物采用基板6的例子进行了说明，只要具备用于搭载半导体封装1的焊盘7即可，也可以不一定是基板。

Claims (10)

1.一种半导体装置，具备：
半导体封装(1)，具备多个电极(5)；以及
被搭载物(6)，具备多个焊盘(7)且搭载所述半导体封装，
所述半导体封装的所述多个电极经由焊锡(8)与所述多个焊盘连接，
所述多个电极中的至少一部分的所述电极为姿势控制用电极，所述姿势控制用电极用于控制所述半导体封装相对于所述被搭载物中的与所述半导体封装面对的搭载面的姿势，
所述多个焊盘中的至少一部分的所述焊盘为姿势控制用焊盘，所述姿势控制用焊盘用于控制所述半导体封装相对于所述搭载面的姿势，
所述姿势控制用电极与所述姿势控制用焊盘重叠，并且在俯视时以所述姿势控制用电极的中心与经由所述焊锡连接的所述姿势控制用焊盘的中心偏移地配置，
所述姿势控制用焊盘和所述姿势控制用电极被设置多个，
将所述姿势控制用焊盘和经由所述焊锡与该姿势控制用焊盘连接的所述姿势控制用电极作为一对姿势控制部，所述一对姿势控制部在俯视时相对于所述半导体封装的中心对称配置。
2.根据权利要求1所述的半导体装置，其中，
所述一对姿势控制部采用点对称或者线对称的配置。
3.根据权利要求1或2所述的半导体装置，其中，
在俯视时，将从所述姿势控制用电极的中心朝向与该姿势控制用电极连接的所述姿势控制用焊盘的中心的方向作为偏移方向，
所述姿势控制用电极处于俯视时的所述姿势控制用电极的外轮廓中的至少偏移方向的相反侧的一部分与经由所述焊锡连接的所述姿势控制用焊盘的外轮廓重叠的状态。
4.根据权利要求1至3中任一项所述的半导体装置，其中，
所述姿势控制用电极为与所述多个电极中的传送从所述半导体封装输出的信号的信号电极(51)不同的辅助电极(52)，
所述姿势控制用焊盘为与所述多个焊盘中的传送所述信号的信号焊盘(71)不同的辅助焊盘(72)。
5.根据权利要求1至3中任一项所述的半导体装置，其中，
所述姿势控制用电极为传送从所述半导体封装输出的信号的信号电极(51)，
所述姿势控制用焊盘为传送所述信号的信号焊盘(71)。
6.根据权利要求1至5中任一项所述的半导体装置，其中，
在俯视时，将多个所述姿势控制用电极之间的中心作为中心位置(C1)，
所述姿势控制用焊盘都采用所述姿势控制用焊盘的中心比所述姿势控制用电极的中心接近所述中心位置的配置。
7.根据权利要求1至5中任一项所述的半导体装置，其中，
在俯视时，将多个所述姿势控制用电极之间的中心作为中心位置(C1)，
所述姿势控制用焊盘都采用所述姿势控制用焊盘的中心比所述姿势控制用电极的中心远离所述中心位置的配置。
8.一种半导体装置，具备：
半导体封装(1)，具备多个电极(5)；以及
被搭载物(6)，具备多个焊盘(7)且搭载所述半导体封装，
所述半导体封装的所述多个电极经由焊锡(8)与所述多个焊盘连接，
所述多个电极中的一个所述电极为姿势控制用电极，所述姿势控制用电极用于控制所述半导体封装相对于所述被搭载物中的与所述半导体封装面对的搭载面的姿势，
所述多个焊盘中的一个所述焊盘为姿势控制用焊盘，所述姿势控制用焊盘用于控制所述半导体封装相对于所述搭载面的姿势，
所述姿势控制用焊盘采用与所述姿势控制用电极相比平面尺寸较大且在俯视时将所述姿势控制用电极内包的配置，并且具有沿以所述半导体封装的中心为轴的径向延伸配置的多个延伸配置部(721)，
所述多个延伸配置部分别沿着所述径向中的不同的方向延伸配置，
将所述多个延伸配置部分别作为第一延伸配置部，所述姿势控制用电极具有沿着所述第一延伸配置部延伸配置的多个第二延伸配置部(521)，
在俯视时将所述第一延伸配置部中的比对置的所述第二延伸配置部的外轮廓靠外侧的部分作为外侧部(722)，所述外侧部相对于所述半导体封装的中心对称配置。
9.根据权利要求1至8中任一项所述的半导体装置，其中，
所述半导体封装具有传感器部(21)，该传感器部(21)在被施加了物理量的情况下，输出与该物理量对应的信号。
10.一种半导体装置的制造方法，该半导体装置是将具备多个电极(5)的半导体封装(1)和具备多个焊盘(7)的被搭载物(6)经由焊锡(8)连接而成的，其中，该半导体装置的制造方法包含：
准备所述半导体封装；
准备所述被搭载物；
在所述被搭载物的所述焊盘上涂覆所述焊锡；以及
将所述半导体封装搭载在涂覆了所述焊锡的所述被搭载物上，
在准备所述半导体封装的情况下，将所述多个电极中的至少2个以上的所述电极作为用于控制所述半导体封装相对于所述被搭载物中的与所述半导体封装面对的搭载面的姿势的姿势控制用电极，
在准备所述被搭载物的情况下，将所述多个焊盘中的至少2个以上的所述焊盘作为用于控制所述半导体封装相对于所述搭载面的姿势的姿势控制用焊盘，
在涂覆所述焊锡的情况下，使所述姿势控制用焊盘中的一部分的区域从所述焊锡露出，
在将所述半导体封装搭载在所述被搭载物上的情况下，所述姿势控制用电极和所述姿势控制用焊盘相互的中心偏移地配置的状态下通过所述焊锡接合，
在基于所述焊锡的接合中，
在俯视时，使熔融的所述焊锡从所述姿势控制用焊盘中的比所述姿势控制用焊盘的外轮廓靠内侧的区域向外侧的区域润湿扩展，并且
将该润湿扩展中的熔融的所述焊锡的表面张力所产生的牵拉所述半导体封装的力作为表面张力矢量，在各所述姿势控制用电极上涂覆的所述焊锡所产生的表面张力矢量整体成为相互平衡的状态。
CN201980088486.XA 2019-01-10 2019-12-19 半导体装置及其制造方法 Active CN113287373B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019002913A JP7167721B2 (ja) 2019-01-10 2019-01-10 半導体装置およびその製造方法
JP2019-002913 2019-01-10
PCT/JP2019/049879 WO2020145076A1 (ja) 2019-01-10 2019-12-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN113287373A true CN113287373A (zh) 2021-08-20
CN113287373B CN113287373B (zh) 2024-06-21

Family

ID=71521501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980088486.XA Active CN113287373B (zh) 2019-01-10 2019-12-19 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20210335700A1 (zh)
JP (1) JP7167721B2 (zh)
CN (1) CN113287373B (zh)
DE (1) DE112019006628T5 (zh)
WO (1) WO2020145076A1 (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020105061A1 (en) * 2001-02-08 2002-08-08 Shunichi Abe Semiconductor device and manufacturing method thereof
JP2002223062A (ja) * 2001-01-26 2002-08-09 Toyo Commun Equip Co Ltd プリント配線基板のパッド形状
JP2002350244A (ja) * 2001-05-25 2002-12-04 Hitachi Cable Ltd ニオイ検知式熱監視システム
JP2003347356A (ja) * 2002-05-29 2003-12-05 Sharp Corp 半導体装置およびその製造方法
JP2007043134A (ja) * 2005-07-05 2007-02-15 Oki Electric Ind Co Ltd 半導体チップパッケージ及びその製造方法
US20070223206A1 (en) * 2005-03-29 2007-09-27 Murata Manufacturing Co., Ltd., Mounting structure for electronic component
US20100258341A1 (en) * 2007-12-26 2010-10-14 Fujikura Ltd. Mounting board and method of producing the same
JP2013065662A (ja) * 2011-09-16 2013-04-11 Fuji Electric Co Ltd 半導体チップの位置決め治具及び半導体装置の製造方法
CN203787415U (zh) * 2012-12-27 2014-08-20 瑞萨电子株式会社 半导体装置
JP2015015362A (ja) * 2013-07-04 2015-01-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2015228511A (ja) * 2015-08-03 2015-12-17 ルネサスエレクトロニクス株式会社 半導体装置
US20160233180A1 (en) * 2014-12-19 2016-08-11 Myron Walker Spoked solder pad to improve solderability and self-alignment of integrated circuit packages
CN105895614A (zh) * 2015-02-18 2016-08-24 瑞萨电子株式会社 半导体装置及其制造方法
US20180092211A1 (en) * 2016-09-27 2018-03-29 Canon Kabushiki Kaisha Printed circuit board, electronic device, and manufacturing method of printed circuit board

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117319A (ja) * 1997-06-26 1999-01-22 Matsushita Electric Ind Co Ltd チップの実装方法
JP2001156432A (ja) * 1999-11-29 2001-06-08 Opnext Japan Inc モジュール及び電子部品の実装方法
JP2001196731A (ja) * 2000-01-13 2001-07-19 Sony Corp バンプ形成方法および半導体チップの接合方法
JP3656543B2 (ja) * 2000-10-25 2005-06-08 松下電器産業株式会社 電子部品実装方法
JP4807199B2 (ja) * 2006-09-13 2011-11-02 株式会社デンソー 湿度センサ装置
JP2011193109A (ja) * 2010-03-12 2011-09-29 Seiko Epson Corp 電子デバイス
JP6956552B2 (ja) * 2017-07-19 2021-11-02 株式会社小糸製作所 車載用電子回路実装基板
JP7298304B2 (ja) 2019-05-29 2023-06-27 スズキ株式会社 車両用加飾部材固定構造

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223062A (ja) * 2001-01-26 2002-08-09 Toyo Commun Equip Co Ltd プリント配線基板のパッド形状
US20020105061A1 (en) * 2001-02-08 2002-08-08 Shunichi Abe Semiconductor device and manufacturing method thereof
JP2002350244A (ja) * 2001-05-25 2002-12-04 Hitachi Cable Ltd ニオイ検知式熱監視システム
JP2003347356A (ja) * 2002-05-29 2003-12-05 Sharp Corp 半導体装置およびその製造方法
US20070223206A1 (en) * 2005-03-29 2007-09-27 Murata Manufacturing Co., Ltd., Mounting structure for electronic component
JP2007043134A (ja) * 2005-07-05 2007-02-15 Oki Electric Ind Co Ltd 半導体チップパッケージ及びその製造方法
US20100258341A1 (en) * 2007-12-26 2010-10-14 Fujikura Ltd. Mounting board and method of producing the same
JP2013065662A (ja) * 2011-09-16 2013-04-11 Fuji Electric Co Ltd 半導体チップの位置決め治具及び半導体装置の製造方法
CN203787415U (zh) * 2012-12-27 2014-08-20 瑞萨电子株式会社 半导体装置
JP2015015362A (ja) * 2013-07-04 2015-01-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20160233180A1 (en) * 2014-12-19 2016-08-11 Myron Walker Spoked solder pad to improve solderability and self-alignment of integrated circuit packages
CN105895614A (zh) * 2015-02-18 2016-08-24 瑞萨电子株式会社 半导体装置及其制造方法
JP2015228511A (ja) * 2015-08-03 2015-12-17 ルネサスエレクトロニクス株式会社 半導体装置
US20180092211A1 (en) * 2016-09-27 2018-03-29 Canon Kabushiki Kaisha Printed circuit board, electronic device, and manufacturing method of printed circuit board

Also Published As

Publication number Publication date
JP7167721B2 (ja) 2022-11-09
CN113287373B (zh) 2024-06-21
JP2020113626A (ja) 2020-07-27
WO2020145076A1 (ja) 2020-07-16
DE112019006628T5 (de) 2021-09-23
US20210335700A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
JP3685947B2 (ja) 半導体装置及びその製造方法
KR100225334B1 (ko) 전자부품, 전자부품 조립체 및 전자부품유닛
JP3233535B2 (ja) 半導体装置及びその製造方法
US5777387A (en) Semiconductor device constructed by mounting a semiconductor chip on a film carrier tape
US20040217461A1 (en) Microelectronic adaptors, assemblies and methods
US20120015479A1 (en) Semiconductor Package with a Mold Material Encapsulating a Chip and a Portion of a Lead Frame
WO2006132130A1 (ja) 半導体装置、基板および半導体装置の製造方法
US20130322046A1 (en) Method of manufacturing electronic device and electronic device
US9964560B2 (en) Transfer mold type sensor device
US7038321B1 (en) Method of attaching a flip chip device and circuit assembly formed thereby
JP2007005452A (ja) 半導体装置
US7982460B2 (en) Magnetic sensor module
US20050167817A1 (en) Microelectronic adaptors, assemblies and methods
CN113287373B (zh) 半导体装置及其制造方法
US9905517B2 (en) Semiconductor device
WO2023176006A1 (ja) 半導体パッケージおよび高周波モジュール
JP7283407B2 (ja) 電子装置
JP6773096B2 (ja) プリント回路板上のｍｅｍｓ取り付けにおける振動の縮小
US10770375B2 (en) Semiconductor device
JP2005252074A (ja) 半導体装置及び電子装置
JP7022541B2 (ja) 半導体装置
WO2021261013A1 (ja) 電子制御装置および電子制御装置の製造方法
CN111200913A (zh) 电子基板的制造方法及安装用片
US20230352382A1 (en) Semiconductor device
JP6028908B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant