CN113241034B - 移位寄存器单元、栅极驱动电路及其控制方法 - Google Patents

移位寄存器单元、栅极驱动电路及其控制方法 Download PDF

Info

Publication number
CN113241034B
CN113241034B CN202110606940.5A CN202110606940A CN113241034B CN 113241034 B CN113241034 B CN 113241034B CN 202110606940 A CN202110606940 A CN 202110606940A CN 113241034 B CN113241034 B CN 113241034B
Authority
CN
China
Prior art keywords
black insertion
signal terminal
shift register
node
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110606940.5A
Other languages
English (en)
Other versions
CN113241034A (zh
Inventor
袁志东
李永谦
许静波
袁粲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110606940.5A priority Critical patent/CN113241034B/zh
Publication of CN113241034A publication Critical patent/CN113241034A/zh
Application granted granted Critical
Publication of CN113241034B publication Critical patent/CN113241034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本公开提供了一种移位寄存器单元、栅极驱动电路及其控制方法。所述移位寄存器单元包括：移位寄存电路，被配置为将输入信号端的电位输入至上拉节点，并根据上拉节点的电位将时钟信号端的电位提供至输出信号端；插黑控制电路，被配置为在第一插黑控制信号端和插黑写入控制端的控制下控制插黑控制节点的电位，并且在第二插黑控制信号端和插黑控制节点的控制下，将插黑输入信号端的电位提供至上拉节点；以及预充电电路，连接至所述输入信号端和所述插黑控制节点，所述预充电电路被配置为将所述输入信号端的电位提供至所述插黑控制节点。

Description

移位寄存器单元、栅极驱动电路及其控制方法
技术领域
本公开涉及显示技术领域，具体涉及一种移位寄存器单元、栅极驱动电路及其控制方法。
背景技术
通常，显示装置(例如OLED显示器)包括显示面板、栅极驱动装置、数据驱动器和时序控制器。显示面板中包含多个像素，栅极驱动装置产生的栅极驱动信号被提供至像素行，数据驱动器向像素提供数据电压。像素根据数据电压的大小发出不同亮度的光。然而在显示过程中常常由于画面中运动对象的速度过快而导致出现运动残像，影响显示效果。
发明内容
本公开提出了一种移位寄存器单元，包括：
移位寄存电路，所述移位寄存电路连接至所述移位寄存器单元的上拉节点、输入信号端、输出信号端和时钟信号端，所述移位寄存电路被配置为将所述输入信号端的电位输入至所述上拉节点，根据所述上拉节点的电位将所述时钟信号端的电位提供至所述输出信号端；
插黑控制电路，连接至所述上拉节点以及所述移位寄存器单元的第一插黑控制信号端、第二插黑控制信号端、插黑写入控制端、插黑输入信号端和插黑控制节点，所述插黑控制电路被配置为在所述第一插黑控制信号端和所述插黑写入控制端的控制下控制所述插黑控制节点的电位，并且在所述第二插黑控制信号端和所述插黑控制节点的控制下，将所述插黑输入信号端的电位提供至所述上拉节点；以及
预充电电路，连接至所述输入信号端和所述插黑控制节点，所述预充电电路被配置为将所述输入信号端的电位提供至所述插黑控制节点。
例如，所述插黑控制电路包括：
第一插黑控制子电路，与所述移位寄存器单元的电源信号端、所述移位寄存器单元的参考信号端、所述第一插黑控制信号端、所述插黑写入控制端和所述插黑控制节点连接，所述第一插黑控制子电路被配置为在所述第一插黑控制信号端和所述插黑写入控制端的控制下，将基于所述电源信号端和所述参考信号端的电位来控制所述插黑控制节点的电位；
第二插黑控制子电路，与所述第二插黑控制信号端、所述插黑控制节点、所述插黑输入信号端和所述上拉节点连接，所述第二插黑控制子电路被配置为在所述第二插黑控制信号端和所述插黑控制节点的电位的控制下，将所述插黑输入信号端的电位提供至所述上拉节点。
例如，所述第一插黑控制子电路包括：
第一晶体管，所述第一晶体管的栅极连接至所述插黑写入控制端，所述第一晶体管的第一极连接至所述电源信号端，所述第一晶体管的第二极连接至所述插黑控制节点；
第二晶体管，所述第二晶体管的栅极连接至所述第一插黑控制信号端，所述第二晶体管的第一极连接至所述参考信号端，所述第二晶体管的第二极连接至所述插黑控制节点；
第一电容，所述第一电容的第一极连接至所述插黑控制节点，所述第一电容的第二极连接至所述参考信号端。
例如，所述第二插黑控制子电路包括：
第三晶体管，所述第三晶体管的栅极连接至所述插黑控制节点，所述第三晶体管的第二极连接至所述上拉节点；
第四晶体管，所述第四晶体管的栅极连接至所述第二插黑控制信号端，所述第四晶体管的第一极连接至所述插黑输入信号端，所述第四晶体管的第二极连接至所述第三晶体管的第一极。
例如，所述移位寄存电路包括：
输入电路，连接所述输入信号端、所述移位寄存器单元的电源信号端和所述上拉节点，所述输入电路被配置为在所述输入信号端的控制下将所述电源信号端的电位提供至所述上拉节点；
输出电路，连接所述上拉节点、所述时钟信号端以及所述输出信号端，所述输出电路被配置为在所述上拉节点的电位的控制下，将所述时钟信号端的电位提供至所述输出信号端；
下拉电路，连接所述上拉节点、所述移位寄存器单元的下拉节点和所述移位寄存器单元的参考信号端，所述下拉电路被配置为在所述下拉节点的电位的控制下，将所述上拉节点的电位下拉至所述参考信号端的电位；
下拉控制电路，连接所述输入信号端以及所述电源信号端、所述参考信号端和下拉信号端，并且被配置为在所述输入信号端和所述下拉信号端的控制下基于所述电源信号端和所述参考信号端的电位，来控制所述下拉节点的电位。
例如，所述预充电电路包括：
第五晶体管，所述第五晶体管的栅极和第一极连接至所述输入信号端，所述第五晶体管的第二极连接至所述插黑控制节点；
第六晶体管，所述第六晶体管的栅极连接至所述下拉信号端，所述第六晶体管的第一极连接至所述参考信号端，所述第六晶体管的第二极连接至所述插黑控制节点。
例如，所述下拉控制电路包括：
第七晶体管，所述第七晶体管的栅极连接至下拉信号端，所述第七晶体管的第一极连接至电源信号端，所述第七晶体管的第二极连接至下拉节点；
第八晶体管，所述第八晶体管的栅极连接至输入信号端。
第九晶体管，所述第九晶体管的栅极连接至输入信号端，所述第九晶体管的第一极连接至参考信号端，所述第九晶体管的第二极连接至第八晶体管的第一极，所述第八晶体管的第二极连接至下拉节点。
第二电容，所述第二电容的第一极连接下拉节点，所述第二电容的第二极连接参考信号端。
例如，所述下拉电路包括：
第十晶体管，所述第十晶体管的栅极连接所述下拉节点，所述第十晶体管的第一极连接所述参考信号端；
第十一晶体管，所述第十一晶体管的栅极连接所述下拉节点，所述第十一晶体管的第一极连接所述第十晶体管的第二极，所述第十一晶体管的第二极连接所述上拉节点。
例如，所述时钟信号端包括第一时钟信号端和第二时钟信号端，所述参考信号端包括第一参考信号端和第二参考信号端，所述输出信号端包括第一输出信号端和第二输出信号端，所述输出电路包括：
第一输出子电路，连接所述上拉节点、所述下拉节点、所述第一时钟信号端和所述第一参考信号端，所述第一输出子电路被配置为在所述上拉节点的电位的控制下将所述第一时钟信号端的电位提供至所述第一输出信号端，以及在所述下拉节点的控制下，将所述第一参考信号端的电位提供至所述第一输出信号端；
第二输出子电路，连接所述上拉节点、、所述下拉节点、所述第二时钟信号端和所述第二参考信号端，所述第二输出子电路被配置为在所述上拉节点的电位的控制下，将所述第二时钟信号端的电位提供至所述第二输出信号端，以及在所述下拉节点的控制下，将所述第二参考信号端的电位提供至所述第二输出信号端。
例如，所述第一输出子电路包括：
第十二晶体管，所述第十二晶体管的栅极连接至上拉结点，所述第十二晶体管的第一极连接至第一时钟信号端，所述第十二晶体管的第二极连接至第一输出信号端。
第十三晶体管，所述第第十三晶体管的栅极连接至下拉节点，所述第第十三晶体管的第一极连接至第一参考信号端，所述第第十三晶体管的第二极连接至第一输出信号端；
第三电容，所述第三电容的第一极连接至上拉结点，所述第三电容的第二极连接至第一输出信号端。
例如，所述第二输出子电路包括：
第十四晶体管，所述第十四晶体管的栅极连接至上拉结点，所述第十四晶体管的第一极连接至第二时钟信号端，所述第十四晶体管的第二极连接至第二输出信号端；
第十五晶体管，所述第十五晶体管的栅极连接至下拉节点，所述第十五晶体管的第一极连接至第二参考信号端，所述第十五晶体管的第二极连接至第二输出信号端。
例如，所述输入电路包括第十六晶体管，所述第十六晶体管的栅极连接至输入信号端，所述第十六晶体管的第一极连接至电源信号端，所述第十六晶体管的第二极连接至上拉节点。
例如，所述移位寄存器单元还包括：防漏电电路，所述防漏电电路连接所述上拉节点、所述电源信号端以及所述第七晶体管的第二极，所述防漏电电路被配置为在所述上拉节点的控制下将所述电源信号端的电位提供至所述第十晶体管的第二极。
例如，所述防漏电电路包括：第十七晶体管，所述第十七晶体管的栅极连接所述上拉节点，所述第十七晶体管的第一极连接所述电源信号端，所述第十七晶体管的第二极连接所述第十晶体管的第二极。
本公开还提出了一种栅极驱动电路，包括多个级联的移位寄存器单元，所述移位寄存器单元为如上所述的移位寄存器单元，其中，
第n级移位寄存器单元的输入信号端与第n-K/2级移位寄存器单元的输出信号端连接，所述第n级移位寄存器单元的插黑写入控制端与第n-K级移位寄存器单元的上拉节点连接，每个移位寄存器单元的插黑输入信号端连接为接收插黑输入信号，其中n和K均为大于1的整数，且n＞K；
所述多级级联的移位寄存器单元分为多组，每组包括K个级联的移位寄存器单元，每组中的K个移位寄存器单元的时钟信号端分别连接为接收第一驱动时钟信号至第K驱动时钟信号，其中：
奇数组中的K个移位寄存器单元的第一插黑控制信号端和第二插黑控制信号端分别连接为接收第一插黑控制信号和第二插黑控制信号，偶数组中的K个移位寄存器单元的第一插黑控制信号端和第二插黑控制信号端分别连接为接收第三插黑控制信号和第四插黑控制信号；
奇数组中的K个移位寄存器单元的插黑输入信号端连接为接收第一插黑输入信号，偶数组中的K个移位寄存器单元的插黑输入信号端连接为接收第二插黑输入信号。
例如，所述移位寄存器单元的时钟信号端包括第一时钟信号端和第二时钟信号端，其中，
每组中的K个移位寄存器单元的第一时钟信号端分别连接为接收第一控制时钟信号至第K控制时钟信号；
每组中的K个移位寄存器单元的第二时钟信号端分别连接为接收第一驱动时钟信号至第K驱动时钟信号。
例如，每个移位寄存器单元还具有下拉控制信号端，每组中的第k级移位寄存器单元的下拉控制信号端连接为接收第k’控制时钟信号，其中：
Figure BDA0003093323270000061
其中k为整数，且1≤k≤K。
例如，第一级移位寄存器单元至第K/2级移位寄存器单元的输入信号端连接为接收显示启动信号，第一级移位寄存器单元至第K级移位寄存器单元的插黑写入控制端连接为接收插黑启动信号。
例如，K＝8。
本公开还提出了一种上述移位寄存器单元的控制方法，包括：
在显示模式下，移位寄存电路将输入信号端的电位输入至上拉节点，并根据上拉节点的电位将时钟信号端的电位提供至输出信号端；
在插黑模式下，插黑控制电路在插黑写入控制端的控制下将电源信号端的电位提供至插黑控制节点，插黑控制节点的电位使得插黑控制电路在第二插黑控制信号端的控制下将插黑输入信号端的电位提供至所述上拉节点，上拉节点的电位使得移位寄存电路将时钟信号端的电位提供至输出信号端，插黑控制电路在所述第一插黑控制信号端的控制下将所述插黑控制节点复位至参考信号端的电位；
在辅助插黑模式下，移位寄存电路将输入信号端的电位输入至上拉节点，移位寄存器电路根据上拉节点的电位将时钟信号端的电位提供至输出信号端，预充电电路将输入信号端的电位提供至插黑控制节点，插黑控制节点的电位使得插黑控制电路在第二插黑控制信号端的控制下将插黑输入信号端的电位提供至上拉节点。
例如，在辅助插黑模式下，
在第一时段，移位寄存电路将输入信号端的电位输入至上拉节点，预充电电路将输入信号端的电位提供至插黑控制节点；
在第二时段，时钟信号端为第一电平，插黑控制电路在第二插黑控制信号端的控制下将插黑输入信号端的第二电平提供至上拉节点；
在第三时段，时钟信号端为第二电平，插黑控制电路在第二插黑控制信号端的控制下将插黑输入信号端的第一电平提供至上拉节点；
在第四时段，移位寄存电路根据上拉节点的电位将时钟信号端的电位提供至输出信号端。
例如，所述第四时段在所述第二时段之前或者在所述第三时段之后。
例如，在所述插黑模式下，
在第一时段，第一插黑控制子电路在插黑写入控制端的控制下，将电源信号端的电位提供至插黑控制节点；
在第二时段，第二插黑控制子电路在第二插黑控制信号端和插黑控制节点的电位的控制下，将插黑输入信号端的电位提供至上拉节点；
在第三时段，上拉节点的电位使得输出电路将时钟信号端的电位提供至输出信号端；
在第四时段，插黑输入信号端的电位使得第二插黑控制子电路将所述上拉节点复位；
在第五时段，第一插黑控制信号端的电位使得第一插黑控制子电路将插黑控制节点复位至参考信号端的电位。
本公开还提出了一种上述栅极驱动电路的控制方法，包括：
在正常显示时段，向栅极驱动电路施加顺序移位的K个驱动时钟信号，栅极驱动电路的M个移位寄存器单元中的第一级至第m级移位寄存器单元产生顺序移位的多个输出信号，其中m和M均为正整数，m＜M；
在插黑显示时段，向栅极驱动电路施加K个驱动时钟信号、第一插黑控制信号、第二插黑控制信号、第三插黑控制信号、第四插黑控制信号和第一插黑输入信号和第二插黑输入信号，栅极驱动电路的多个移位寄存器单元中的第m+1级至第M级移位寄存器单元产生顺序移位的多个输出信号，其中在每K级移位寄存器产生顺序移位的输出信号之后，控制多组移位寄存器单元中一组移位寄存器单元产生同步的输出信号。
例如，所述控制多组移位寄存器单元中一组移位寄存器单元产生同步的输出信号包括：
向所述栅极驱动电路施加第一插黑控制信号、第二插黑控制信号、第一插黑输入信号以及同步的第一驱动时钟信号至第K驱动时钟信号，多组移位寄存器单元中一个奇数组的K个移位寄存器单元产生同步的输出信号；或者
向所述栅极驱动电路施加第三插黑控制信号、第四插黑控制信号、第二插黑输入信号以及同步的第一驱动时钟信号至第K驱动时钟信号，多组移位寄存器单元中一个偶数组的K个移位寄存器单元产生同步的输出信号。
例如，所述方法还包括：
在所述一个奇数组的K个移位寄存器单元产生同步的输出信号期间，施加第四插黑控制信号和第二插黑输入信号，使得一个偶数组的K个移位寄存器单元将各自的上拉节点从第一电平下拉至第二电平；
在所述一个偶数组的K个移位寄存器单元产生同步的输出信号期间，施加第二插黑控制信号和第一插黑输入信号，使得一个奇数组的K个移位寄存器单元将各自的上拉节点从第一电平下拉至第二电平。
例如，m＝M/2。
附图说明
图1示出了根据本公开一实施例的移位寄存器单元的示意框图。
图2示出了根据本公开另一实施例的移位寄存器单元的示意电路图。
图3示出了根据本公开一实施例的移位寄存电路的示意框图。
图4示出了根据本公开一实施例的移位寄存器单元的示例电路图。
图5和图6示出了根据本公开实施例的栅极驱动电路的结构图。
图7示出了根据本公开实施例的移位寄存器单元的控制方法的流程图。
图8A示出了根据本公开实施例的移位寄存器单元的控制方法在显示模式下的操作时序图。
图8B示出了根据本公开实施例的移位寄存器单元的控制方法在插黑模式下的操作时序图。
图8C示出了根据本公开实施例的移位寄存器单元的控制方法在辅助插黑模式下的操作时序图。
图9示出了根据本公开实施例的栅极驱动电路的控制方法的流程图。
图10示出了根据本公开实施例的栅极驱动电路的控制方法的信号时序图。
图11示出了根据本公开实施例的栅极驱动电路的控制方法在插黑显示时段的操作时序图。
图12示出了根据本公开实施例的栅极驱动电路的控制方法的驱动效果图。
具体实施方式
虽然将参照含有本公开的较佳实施例的附图充分描述本公开，但在此描述之前应了解本领域的普通技术人员可修改本文中所描述的公开，同时获得本公开的技术效果。因此，须了解以上的描述对本领域的普通技术人员而言为一广泛的揭示，且其内容不在于限制本公开所描述的示例性实施例。
另外，在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本披露实施例的全面理解。然而明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。在其他情况下，公知的结构和装置以图示的方式体现以简化附图。
除非另外定义，本公开实施例使用的技术术语或科学术语应当是本领域技术人员所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似词语并不表示任何顺序、数量或重要性，而只是用于区分不同的组成部分。
此外，在本公开实施例的描述中，术语“相连”或“连接至”可以是指两个组件直接连接，也可以是指两个组件之间经由一个或多个其他组件相连。此外，这两个组件可以通过有线或无线方式相连或相耦合。
此外，在本公开实施例的描述中，术语“第一电平”和“第二电平”仅用于区别两个电平的幅度不同。例如，下文中以“第一电平”为高电平、“第二电平”为低电平为例进行描述。本领域技术人员可以理解，本公开不局限于此。
本公开实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。例如，本公开实施例中使用的薄膜晶体管可以是氧化物半导体晶体管。由于这里采用的开关薄膜晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本公开实施例中，将源极和漏极中的一个称为第一极，将源极和漏极中的另一个称为第二极。在以下示例中以N型薄膜晶体管为例进行描述。本领域技术人员可以理解，本公开实施例显然可以应用于P型薄膜晶体管的情况。
图1示出了根据本公开一实施例的移位寄存器单元的示意框图。
如图1所示，移位寄存器单元100包括移位寄存电路110、插黑控制电路120和预充电电路130。
移位寄存电路110连接至移位寄存器单元100的上拉节点Q、输入信号端IN、输出信号端OUTPUT和时钟信号端CLK。移位寄存电路110可以将输入信号端IN的电位输入至上拉节点Q，并根据上拉节点Q的电位将时钟信号端CLK的电位提供至输出信号端OUTPUT。
插黑控制电路120连接至上拉节点Q以及移位寄存器单元100的第一插黑控制信号端CLKB1、第二插黑控制信号端CLKB2、插黑写入控制端CQ、插黑输入信号端CLKP以及插黑控制节点H。插黑控制电路120可以在第一插黑控制信号端CLKB1和插黑写入控制端CQ的控制下控制插黑控制节点H的电位，并且在第二插黑控制信号端CLKB2和插黑控制节点H的控制下，将插黑输入信号端CLKP的电位提供至上拉节点Q。
预充电电路130连接至输入信号端IN和插黑控制节点H。预充电电路130可以将输入信号端IN的电位提供至插黑控制节点H。
图2示出了根据本公开另一实施例的移位寄存器单元的示意电路图。
如图2所示，移位寄存器单元200包括移位寄存电路210、插黑控制电路和预充电电路230。以上对于移位寄存电路110的描述同样适用于移位寄存电路210。
插黑控制电路包括第一插黑控制子电路221和第二插黑控制子电路222。第一插黑控制子电路221与第二插黑控制子电路222连接于插黑控制节点H。
第一插黑控制子电路221与移位寄存器单元200的电源信号端VDD、移位寄存器单元200的参考信号端LVGL、第一插黑控制信号端CLKB1、插黑写入控制端CQ和插黑控制节点H连接。第一插黑控制子电路221可以在第一插黑控制信号端CLKB1和插黑写入控制端CQ的控制下，将基于电源信号端VDD和参考信号端LVGL的电位来控制插黑控制节点H的电位。
第二插黑控制子电路222与第二插黑控制信号端CLKB2、插黑控制节点H、插黑输入信号端CLKP和上拉节点Q连接。第二插黑控制子电路222可以在第二插黑控制信号端CLKB2和插黑控制节点H的电位的控制下，将插黑输入信号端CLKP的电位提供至上拉节点Q。
在一些实施例中，第一插黑控制子电路221可以包括第一晶体管T1、第二晶体管T2和第一电容C1。如图2所示，第一晶体管T1的栅极连接至插黑写入控制端CQ，第一晶体管T1的第一极连接至电源信号端VDD，第一晶体管T1的第二极连接至插黑控制节点H。第二晶体管T2的栅极连接至第一插黑控制信号端CLKB1，第二晶体管T2的第一极连接至参考信号端LVGL，第二晶体管T2的第二极连接至插黑控制节点H。第一电容C1的第一极连接至插黑控制节点H，第一电容C1的第二极连接至参考信号端LVGL。
第二插黑控制子电路222可以包括第三晶体管T3和第四晶体管T4。如图2所示，第三晶体管T3的栅极连接至插黑控制节点H，第三晶体管T3的第二极连接至上拉节点Q。第四晶体管T4的栅极连接至第二插黑控制信号端CLKB2，第四晶体管T4的第一极连接至插黑输入信号端CLKP，第四晶体管T4的第二极连接至第三晶体管T3的第一极。
预充电电路230包括第五晶体管T5和第六晶体管T6。如图2所示，第五晶体管T5的栅极和第一极连接至输入信号端IN，第五晶体管T5的第二极连接至插黑控制节点H。第六晶体管T6的栅极连接至下拉信号端CD，第六晶体管T6的第一极连接至参考信号端LVGL，第六晶体管T6的第二极连接至插黑控制节点H。
图3示出了根据本公开一实施例的移位寄存电路的示意框图。
如图3所示，移位寄存电路310包括输入电路311、输出电路312、下拉电路313以及下拉控制电路314。
输入电路311连接至输入信号端lN、移位寄存器单元的电源信号端VDD和上拉节点Q。输入电路311可以在输入信号端IN的控制下将电源信号端VDD的电位提供至上拉节点Q。
输出电路312连接至上拉节点Q、时钟信号端CLK以及输出信号端OUTPUT。输出电路312可以在上拉节点Q的电位的控制下，将时钟信号端CLK的电位提供至输出信号端OUTPUT。
下拉电路313连接上拉节点Q、移位寄存器单元的下拉节点QB和移位寄存器单元的参考信号端LVGL。下拉电路313可以在下拉节点QB的电位的控制下，将上拉节点Q的电位下拉至参考信号端LVGL的电位。
下拉控制电路314连接至输入信号端IN、电源信号端VDD、参考信号端LVGL和下拉信号端CD。下拉控制电路314可以在输入信号端IN和下拉信号端CD的控制下基于电源信号端VDD和参考信号端LVGL的电位，来控制下拉节点QB的电位。
图4示出了根据本公开一实施例的移位寄存器单元的示例电路图。
如图4所示，移位寄存器单元400包括移位寄存电路、插黑控制电路和预充电电路430。移位寄存电路包括输入电路411、输出电路412、下拉电路413以及下拉控制电路414。插黑控制电路包括第一插黑控制子电路421和第二插黑控制子电路422。以上对于第一插黑控制子电路221、第二插黑控制子电路222和预充电电路230的描述同样适用于第一插黑控制子电路421、第二插黑控制子电路422和预充电电路430。
在一些实施例中，下拉控制电路414可以包括第七晶体管T7、第八晶体管T8、第九晶体管T9以及第二电容C2。如图4所示，第七晶体管T7的栅极连接至下拉信号端CD，第七晶体管T7的第一极连接至电源信号端VDD，以及第七晶体管T7的第二极连接至下拉节点QB。第八晶体管T8的栅极连接至输入信号端IN，第八晶体管T8的第二极连接至下拉节点QB。第第九晶体管T9的栅极连接至输入信号端IN，第九晶体管T9的第一极连接至参考信号端LVGL，以及第九晶体管T9的第二极连接至第八晶体管T8的第一极。第二电容C2的第一极连接下拉节点QB，第二电容C2的第二极连接参考信号端LVGL。
在一些实施例中，下拉电路413可以包括第十晶体管T10和第十一晶体管T11。如图4所示，第十晶体管T10的栅极连接至下拉节点QB，第十晶体管T10的第一极连接至参考信号端LVGL。第十一晶体管T11的栅极连接下拉节点QB，第十一晶体管T11的第一极连接至第十晶体管T10的第二极，第十一晶体管T11的第二极连接至上拉节点Q。
在一些实施例中，时钟信号端可以包括第一时钟信号端CLKC和第二时钟信号端CLKS。参考信号端可以包括第一参考信号端LVGL和第二参考信号端VGL。输出信号端OUTPUT可以包括第一输出信号端CR和第二输出信号端OUT。
在一些实施例中，如图4所示，输出电路412可以包括第一输出子电路4121和第二输出子电路4122。
第一输出子电路4121连接至上拉节点Q、下拉节点QB、第一时钟信号端CLKC和第一参考信号端LVGL。第一输出子电路4121可以在上拉节点Q的电位的控制下将第一时钟信号端CLKC的电位提供至第一输出信号端CR，以及在下拉节点QB的控制下，将第一参考信号端LVGL的电位提供至第一输出信号端CR。
第二输出子电路4122连接至上拉节点Q、下拉节点QB、第二时钟信号端CLKS和第二参考信号端VGL。第二输出子电路4122可以在上拉节点Q的电位的控制下，将第二时钟信号端CLKS的电位提供至第二输出信号端OUT，以及在下拉节点QB的控制下，将第二参考信号端VGL的电位提供至第二输出信号端OUT。
在一些实施例中，第一输出子电路4121可以包括第十二晶体管T12、第十三晶体管T13以及第三电容C3。如图4所示，第十二晶体管T12的栅极连接至上拉结点Q，第十二晶体管T12的第一极连接至第一时钟信号端CLKC，第十二晶体管T12的第二极连接至第一输出信号端CR。第十三晶体管T13的栅极连接至下拉节点QB，第十三晶体管T13的第一极连接至第一参考信号端LVGL，第十三晶体管T13的第二极连接至第一输出信号端CR。第三电容C3的第一极连接至上拉结点Q，第二极连接至第一输出信号端CR。
在一些实施例中，第二输出子电路4122可以包括第十四晶体管T14第十五晶体管T15。如图4所示，第十四晶体管T14的栅极连接至上拉结点Q，第十四晶体管T14的第一极连接至第二时钟信号端CLKS，第十四晶体管T14的第二极连接至第二输出信号端OUT。第十五晶体管T15的栅极连接至下拉节点QB，第十五晶体管T15的第一极连接至第二参考信号端VGL，第十五晶体管T15的第二极连接至第二输出信号端OUT。
在一些实施例中，输入电路411可以包括第十六晶体管T16。如图4所示，第十六晶体管T16的栅极连接至输入信号端IN，第十六晶体管T16的第一极连接至电源信号端VDD，第十六晶体管T16的第二极连接至上拉节点Q。
在一些实施例中，移位寄存器单元400还可以包括防漏电电路440。防漏电电路440连接至上拉节点Q、电源信号端VDD以及第十晶体管T10的第二极。防漏电电路440可以在上拉节点Q的控制下将电源信号端VDD的电位提供至第十晶体管T10的第二极。
在一些实施例中，防漏电电路440可以包括第十七晶体管T17。如图4所示，第十七晶体管T17的栅极连接上拉节点Q，第十七晶体管T17的第一极连接电源信号端VDD，第十七晶体管T17的第二极连接第十晶体管T10的第二极。
虽然上述实施例中的移位寄存器单元的移位寄存电路具有特定的结构，然而本公开的实施例不限于此，移位寄存电路可以根据需要设计成其他形式。
本公开的实施例通过在移位寄存器单元中引入插黑控制电路和预充电电路，使得能够在显示驱动的过程中***用于进行黑色显示的栅极驱动信号，从而减少一帧内像素发光时间，进而改善运动残像。本公开的实施例以简单的电路结构使移位寄存器单元具备插黑驱动的能力，且移位寄存器单元适用氧化物工艺(例如耗尽型器件)，具备防漏电能力。
图5和图6示出了根据本公开实施例的栅极驱动电路的结构图，其中图5示出了多个移位寄存器单元的级联关系，图6示出了多组移位寄存器单元的级联关系。
如图5所示，栅极驱动电路500包括多个级联的移位寄存器单元REG1，REG2，REG3，…。图5中为了简明起见，仅示出了11级移位寄存器单元，然而本公开的实施例不限于此，移位寄存器单元的数量可以根据需要来设置。移位寄存器单元REG1，REG2，REG3，…可以由上述任意实施例的移位寄存器单元实现。
第n级移位寄存器单元的输入信号端与第n-K/2级移位寄存器单元的输出信号端连接，其中n和K均为大于1的整数，且n＞K。例如在图5中，第五级移位寄存器单元REG5的输入信号端IN与第一级移位寄存器单元REG1的输出信号端(例如第一输出信号端CR)连接，第六级移位寄存器单元REG6的输入信号端IN与第二级移位寄存器单元REG2的第一输出信号端CR连接，第七级移位寄存器单元REG7的输入信号端IN与第三级移位寄存器单元REG3的第一输出信号端CR连接，以此类推。在一些实施例中，第一级移位寄存器单元至第K/2级移位寄存器单元的输入信号端连接为接收显示启动信号。例如在图5中，第一级移位寄存器单元REG1至第四级移位寄存器单元REG4的输入信号端可以连接为接收显示启动信号STUA。
如图5和图6所示，移位寄存器单元REG1，REG2，REG3，…可以分为多组，每组包括K个级联的移位寄存器单元。例如在图5和图6中，K＝8，也就是说每8个级联的移位寄存器单元作为一组，例如移位寄存器单元REGREG1至REG8作为第一组(在图6中由REG<1：8>表示)，REG9至REG16作为第二组(在图6中由REG<9：16>表示)，REG17至REG24作为第三组(在图6中由REG<17：24>表示)，以此类推。
每组移位寄存器单元的插黑写入控制端与前一组移位寄存器单元中第一级移位寄存器单元的上拉节点连接。例如在图5中，第二组移位寄存器单元REG9至REG16的插黑写入控制端CQ均连接至第一组中处于第一级的移位寄存器单元REG1的上拉节点Q，第三组移位寄存器单元REG17至REG24的插黑写入控制端CQ均连接至第二组中处于第一级的移位寄存器单元REG9的上拉节点Q，以此类推。在一些实施例中，第一级移位寄存器单元至第K级移位寄存器单元的插黑写入控制端连接为接收插黑启动信号，例如在图5中，第一级移位寄存器单元REG1至第八级移位寄存器单元REG8的插黑写入控制端CQ连接为接收插黑启动信号STUB。
如图6所示，栅极驱动电路可以受控于K个驱动时钟信号，例如驱动时钟信号Clks1至Clks8。
在一些实施例中，每组中的K个移位寄存器单元的第二时钟信号端分别连接为接收第一驱动时钟信号至第K驱动时钟信号。例如在图6中，第一组REG<1：8>中的移位寄存器单元REG1至REG8的第二时钟信号端分别连接为接收第一驱动时钟信号Clks1至第K驱动时钟信号Clks8，例如移位寄存器单元REG1的第二时钟信号端连接为接收第一驱动时钟信号Clks1，移位寄存器单元REG2的第二时钟信号端连接为接收第二驱动时钟信号Clks2，以此类推，移位寄存器单元REG8的第二时钟信号端连接为接收第八驱动时钟信号Clks8。第二组REG<9：16>中的移位寄存器单元REG9至REG16的第二时钟信号端以同样的方式分别连接为接收第一驱动时钟信号Clks1至第八驱动时钟信号Clks8，例如移位寄存器单元REG9的第二时钟信号端连接为接收第一驱动时钟信号Clks1，移位寄存器单元REG10的第二时钟信号端连接为接收第二驱动时钟信号Clks2，以此类推，移位寄存器单元REG16的第二时钟信号端连接为接收第八驱动时钟信号Clks8。其他组(例如第三组、第四组等等)移位寄存器单元的第二时钟信号端以类似的方式连接为接收驱动时钟信号Clks1至Clks8，这里不再赘述。
如图6所示，栅极驱动电路还可以受控于K个控制时钟信号，例如控制时钟信号Clkc1至Clkc8。在一些实施例中，每组中的K个移位寄存器单元的第一时钟信号端分别连接为接收第一控制时钟信号至第K控制时钟信号。例如在图6中，第一组移位寄存器REG<1：8>各自的第一时钟信号端可以一一对应地连接为接收控制时钟信号Clkc1至Clkc8。例如移位寄存器单元REG1的第一时钟信号端连接为接收第一控制时钟信号Clkc1，移位寄存器单元REG2的第一时钟信号端可以连接为接收第二控制时钟信号Clkc2，以此类推，移位寄存器单元REG8的第一时钟信号端可以连接为接收第八控制时钟信号Clkc8。类似地，第二组移位寄存器单元REG<9：16>中，移位寄存器单元REG9的第一时钟信号端连接为接收第一控制时钟信号Clkc1，移位寄存器单元REG10的第一时钟信号端可以连接为接收第二控制时钟信号Clkc2，以此类推，移位寄存器单元REG16的第一时钟信号端可以连接为接收第八控制时钟信号Clkc8。其他组移位寄存器单元以类似的方式接收8个控制时钟信号Clkc1至Clkc8，这里不在赘述。
返回参考图5，在移位寄存器单元还具有下拉控制信号端CD的情况下，每组中的第k级移位寄存器单元的下拉控制信号端连接为接收第k’控制时钟信号，其中：
Figure BDA0003093323270000171
其中k为整数，且1≤k≤K。例如，每组中的第一级移位寄存器单元(例如第一组中的移位寄存器单元REG1、第二组中的移位寄存器单元REG9，以此类推)的下拉控制信号端CD连接为接收第五控制时钟信号Clkc5；每组中的第二级移位寄存器单元(例如第一组中的移位寄存器单元REG2、第二组中的移位寄存器单元REG10，以此类推)的下拉控制信号端CD连接为接收第六控制时钟信号Clkc6，依次类推。每组中的第五级移位寄存器单元(例如第一组中的移位寄存器单元REG5、第二组中的移位寄存器单元REG13，以此类推)的下拉控制信号端CD连接为接收第一控制时钟信号Clkc6，每组中的第六级移位寄存器单元(例如第一组中的移位寄存器单元REG6、第二组中的移位寄存器单元REG14，以此类推)的下拉控制信号端CD连接为接收第二控制时钟信号Clkc6，依次类推。
如图6所示，奇数组移位寄存器单元的插黑输入信号端CLKP连接为接收第一插黑输入信号Clkp1，例如第一组REG<1：8>中的移位寄存器单元REG1，RGE2，…，REG8的插黑输入信号端CLKP均连接为接收插黑输入信号Clkp1。偶数组移位寄存器单元的插黑输入信号端CLKP连接为接收第二插黑输入信号Clkp2，例如第二组REG<9：16>中的移位寄存器单元REG1，RGE2，…，REG8的插黑输入信号端CLKP均连接为接收第二插黑输入信号Clkp2。
如图6所示，奇数组中的K个移位寄存器单元的第一插黑控制信号端和第二插黑控制信号端可以分别连接为接收第一插黑控制信号Clkb1和第二插黑控制信号Clkb2，偶数组中的K个移位寄存器单元的第一插黑控制信号端和第二插黑控制信号端可以分别连接为接收第三插黑控制信号Clkb3和第四插黑控制信号Clkb4。例如在图6中，第一组REG<1：8>中的移位寄存器单元REG1至REG8各自的第一插黑控制信号端可以均连接为接收第一插黑控制信号Clkb1，移位寄存器单元REG1至REG8各自的第二插黑控制信号端可以均连接为接收第二插黑控制信号Clkb2。第二组REG<9：16>中的移位寄存器单元REG9至REG16各自的第一插黑控制信号端可以均连接为接收第三插黑控制信号Clkb3，移位寄存器单元REG9至REG16各自的第二插黑控制信号端可以均连接为接收第四插黑控制信号Clkb4。其他奇数组和偶数组的移位寄存器单元的第一和第二插黑控制信号端以类似的方式连接，这里不再赘述。
图7示出了根据本公开实施例的移位寄存器单元的控制方法的流程图。该方法适用于上述任意实施例的移位寄存器单元。
在步骤S710，在显示模式下，移位寄存电路将输入信号端的电位输入至上拉节点，并根据上拉节点的电位将时钟信号端的电位提供至输出信号端。
在步骤S720，在插黑模式下，插黑控制电路在插黑写入控制端的控制下将电源信号端的电位提供至插黑控制节点，插黑控制节点的电位使得插黑控制电路在第二插黑控制信号端的控制下将插黑输入信号端的电位提供至所述上拉节点，上拉节点的电位使得移位寄存电路将时钟信号端的电位提供至输出信号端，插黑控制电路在所述第一插黑控制信号端的控制下将所述插黑控制节点复位至参考信号端的电位。
在步骤S730，在辅助插黑模式下，移位寄存电路将输入信号端的电位输入至上拉节点，移位寄存器电路根据上拉节点的电位将时钟信号端的电位提供至输出信号端，预充电电路将输入信号端的电位提供至插黑控制节点，插黑控制节点的电位使得插黑控制电路在第二插黑控制信号端的控制下将插黑输入信号端的电位提供至上拉节点。
图8A示出了根据本公开实施例的移位寄存器单元的控制方法在显示模式下的操作时序图。该方法适用于上述任意实施例的移位寄存器单元。下面结合图4所示的移位寄存器单元400，来对图8A的信号时序进行详细描述。
在第一时段T11，输入信号端IN处于第一电平，输入信号端IN的第一电平使移位寄存器单元的第十六晶体管T16导通，从而将输入信号端IN的第一电平提供至上拉节点Q。由于上拉节点Q处于第一电平，使得第十二晶体管T12和第十四晶体管T14均导通，第三电容C3开始充电。输入信号端IN的第一电平还使预充电电路430中的第五晶体管T5导通，从而将输入信号端IN的第一电平提供至插黑控制节点H。
第二时段T12，输入信号端IN变为第二电平，由于第三电容C3的存在，使得上拉节点Q保持在第一电平，并使得第十二晶体管T12和第十四晶体管T14保持在导通状态。
在第三时段T13，第一时钟信号端CLKC和第二时钟信号端CLKS均处于第一电平，由于第十二晶体管T12和第十四晶体管T14处于导通状态，从而将第一时钟信号端CLKC的第一电平提供至第一输出信号端CR，将第二时钟信号端CLKS的第一电平提供至第二输出信号端OUT。由于第三电容C3的自举效应，使得上拉节点Q被继续拉高至第三电平。
在第四时段T14，第一时钟信号端CLKC和第二时钟信号端CLKS变为第二电平，使得第一输出信号端CR和第二输出信号端OUT也变为第二电平。相应地，上拉节点Q从第三电平变为第一电平。
在第五时段T15，下拉信号端CD处于第一电平，第七晶体管T7导通，从而将电源信号端VDD的第一电平提供至下拉节点QB。下拉节点QB的第一电平使得第十晶体管T10和第十一晶体管T11导通，从而将参考信号端LVGL的第二电平提供至上拉节点Q，以使得上拉节点Q复位。下拉节点QB的第一电平还使得第十三晶体管T13和第十五晶体管T15导通，从而将第一参考信号端LVGL的第二电平提供至第一输出信号端CR，并将第二参考信号端VGL的第二电平提供至第二输出信号端OUT，以使得第一输出信号端CR和第二输出信号端OUT保持在第二电平。下拉信号端CD的第一电平还使预充电电路430的第六晶体管T6导通，从而将插黑控制节点H复位至参考信号端LVGL的第二电平。
图8B示出了根据本公开实施例的移位寄存器单元的控制方法在插黑模式下的操作时序图。该方法适用于上述任意实施例的移位寄存器单元。下面结合图4所示的移位寄存器单元400，来对图8B的信号时序进行详细描述。
在第一时段T21，第一插黑控制子电路在插黑写入控制端的控制下，将电源信号端的电位提供至插黑控制节点。如图8B所示，插黑写入控制端CQ处于第一电平，第一晶体管T1导通，从而将电源信号端VDD的第一电平提供至插黑控制节点H，第三晶体管T3导通。此后，插黑写入控制端CQ变为低电平，第一晶体管T1关断，由于第一电容C1的存在使得插黑控制节点H的电位能够保持在第一电平，第三晶体管T3保持导通状态。
在第二时段T22，第二插黑控制子电路在第二插黑控制信号端和插黑控制节点的电位的控制下，将插黑输入信号端的电位提供至上拉节点。如图8B所示，第一插黑控制信号端CLKB1和插黑写入控制端CQ变为第二电平，第二插黑控制信号端CLKB2和插黑输入信号端CLKP处于第一电平，第四晶体管T4导通。由于第三晶体管T3和第四晶体管T4均导通，使得插黑输入信号端CLKP的第一电平被提供至至上拉结点Q，以将上拉结点Q的电位拉高至第一电平。
在第三时段T23，上拉节点的电位使得输出电路将时钟信号端的电位提供至输出信号端。如图8B所示，第二插黑控制信号端CLKB2和插黑输入信号端CLKP保持在第一电平，第二时钟信号端CLKS处于第一电平。由于上拉结点Q处于第一电平，使得第十四晶体管T14导通，从而将第二时钟信号端CLKS的第一电平提供至第二输出信号端OUT。
在第四时段T24，插黑输入信号端的电位使得第二插黑控制子电路将上拉节点复位。如图8B所示，第二插黑控制信号端CLKB2保持在第一电平，而插黑输入信号端CLKP变为第二电平，第二时钟信号端CLKS变为第二电平。由于此时第二插黑控制信号端CLKB2处于第一电平，同时第一电容C1的存在使得插黑控制节点H保持在第一电平，因此第三晶体管T3和第四晶体管T4仍处于导通状态。由于插黑输入信号端CLKP变为第二电平，因此上拉结点Q的电位被拉低至第二电平。
在第五时段T25，第一插黑控制信号端的电位使得第一插黑控制子电路将插黑控制节点复位至参考信号端的电位。如图8B所示，第一插黑控制信号端CLKB1变为第一电平，第二晶体管T2导通，从而将第二参考信号端LVGL的电位提供至插黑控制节点H，以使插黑控制节点H复位。
图8C示出了根据本公开实施例的移位寄存器单元的控制方法在辅助插黑模式下的操作时序图。该方法适用于上述任意实施例的移位寄存器单元。下面结合图4所示的移位寄存器单元400，来对图8C的信号时序进行详细描述。
在第一时段T31，移位寄存电路将输入信号端的电位输入至上拉节点，预充电电路将输入信号端的电位提供至插黑控制节点。如图8C所示，输入信号端IN处于第一电平，使得预充电电路430的第五晶体管T5导通，从而将输入信号端IN的第一电平提供至插黑控制节点H，处于第一电平的插黑控制节点H使得第三晶体管T3导通和第一电容C1开始充电；输入信号端IN处于第一电平，还使得输入电路411的第十六晶体管T16导通，从而将输入信号端IN的第一电平提供至上拉节点Q，处于第一电平的上拉节点Q使得第十四晶体管T14导通和第三电容C3开始充电。
在第二时段T32，时钟信号端为第一电平，插黑控制电路在第二插黑控制信号端的控制下将插黑输入信号端的第二电平提供至上拉节点。如图8C所示，插黑输入信号端CLKP处于第二电平，第二插黑控制信号端CLKB2处于第一电平，第四晶体管T4导通，由于第三晶体管T3和第四晶体管T4均处于导通状态，从而将插黑输入信号端CLKP的第二电平提供至上拉节点Q，使得上拉节点Q从第一电平变为第二电平。在此时段，虽然第二时钟信号端CLKS处于第一电平，但是由于上拉节点Q从第一电平变为第二电平，第十四晶体管T14关断，因此，第二输出信号端OUT保持在第二电平。
在第三时段T33，时钟信号端为第二电平，插黑控制电路在第二插黑控制信号端的控制下将插黑输入信号端的第一电平提供至上拉节点。如图8C所示，第二时钟信号端CLKS变为第二电平，第二插黑控制信号端CLKB2保持在第一电平，第四晶体管T4仍处于导通状态，由于第一电容C1的存在，使得插黑控制节点H保持处于第一电平，从而使得第三晶体管T3保持处于导通状态。由于第三晶体管T3和第四晶体管T4均处于导通状态，从而将插黑输入信号端CLKP的第一电平提供至上拉节点Q，处于第一电平的上拉节点Q使得第十四晶体管T14导通。
在第四时段T43，移位寄存电路根据上拉节点的电位将时钟信号端的电位提供至输出信号端。如图8C所示，第二时钟信号端CLKS变为第一电平，由于第十四晶体管T14处于导通状态，从而将第二时钟信号端CLKS的第一电平提供至第二输出信号端OUT，并且由于第三电容C3的自举效应使得处于第一电平的上拉节点Q被继续拉高至第三电平。
在一些实施例中，上述第四时段T34可以在第二时段T32之前或者在第三时段T33之后，取决于第二时钟信号端CLKS处用于正常显示的时钟脉冲的到来时在第二使得T32之前还是在第三时段T33之后。
图9示出了根据本公开实施例的栅极驱动电路的控制方法的流程图。该方法适用于上述任意实施例的栅极驱动电路。
在步骤S910，在正常显示时段，向栅极驱动电路施加顺序移位的2K个驱动时钟信号，栅极驱动电路的M个移位寄存器单元中的第一级至第m级移位寄存器单元产生顺序移位的多个输出信号，其中m和M均为正整数，m＜M。在一些实施例中，K＝8。在一些实施例中，m＝M/2。
在步骤S920，在插黑显示时段，向栅极驱动电路施加K个驱动时钟信号、第一插黑控制信号、第二插黑控制信号、第三插黑控制信号、第四插黑控制信号、第一插黑输入信号和第二插黑输入信号，栅极驱动电路的多个移位寄存器单元中的第m+1级至第M级移位寄存器单元产生顺序移位的多个输出信号，其中在每K级移位寄存器产生顺序移位的输出信号之后，控制多组移位寄存器单元中一组移位寄存器单元产生同步的输出信号。
在一些实施例中，所述控制多组移位寄存器单元中一组移位寄存器单元产生同步的输出信号包括：向所述栅极驱动电路施加第一插黑控制信号、第二插黑控制信号、第一插黑输入信号以及同步的第一驱动时钟信号至第K驱动时钟信号，多组移位寄存器单元中一个奇数组的K个移位寄存器单元产生同步的输出信号；或者向所述栅极驱动电路施加第三插黑控制信号、第四插黑控制信号、第二插黑输入信号以及同步的第一驱动时钟信号至第K驱动时钟信号，多组移位寄存器单元中一个偶数组的K个移位寄存器单元产生同步的输出信号。
在一些实施例中，在所述一个奇数组的K个移位寄存器单元产生同步的输出信号期间，还可以施加第四插黑控制信号和第二插黑输入信号，使得一个偶数组的K个移位寄存器单元将各自的上拉节点从第一电平下拉至第二电平。在所述一个偶数组的K个移位寄存器单元产生同步的输出信号期间，还可以施加第二插黑控制信号和第一插黑输入信号，使得一个奇数组的K个移位寄存器单元将各自的上拉节点从第一电平下拉至第二电平。
图10示出了根据本公开实施例的栅极驱动电路的控制方法的信号时序图。该信号时序图适用于上述任意实施例的栅极驱动电路。
如图10所示，一帧可以包括正常显示时段和插黑显示时段。正常显示时段以显示启动信号STUA的到来作为开始，插黑显示时段以插黑启动信号STUB的到来作为开始。
在正常显示时段中，栅极驱动电路的M个移位寄存器单元中的第一级至第m级移位寄存器单元REG1，REG2，…，REGm产生顺序移位的多个输出信号OUT(1)，OUT(2)，…，OUT(m)，其中m和M均为正整数，m＜M。在一些实施例中，m＝M/2。例如对于3840*2160的显示面板来说，M＝2160，在这种情况下可以设置m＝1080，从而在正常显示时段完成1080行子像素的扫描。可以向扫描后开启的子像素施加显示数据DATA，以进行正常画面显示。通过设置m＝M/2可以实现显示面板的基本上一半的像素行被扫描完之后再开始进行插黑，从而将每行子像素的发光时间控制在一帧的二分之一左右。
在插黑显示时段中，第m+1级至第M级移位寄存器单元REGm，REG(m+1)，…，REGM继续产生顺序移位的输出信号OUT(m)，OUT(m+1)，…，OUTM。在这过程中，每K级移位寄存器产生顺序移位的输出信号之后，控制多组移位寄存器单元中一组K个移位寄存器单元产生同步的K个输出信号。例如可以在移位寄存器REGl081至REG1089产生顺序移位的输出信号OUT(1081)至OUT(1089)之后，控制第一组移位寄存器单元REG1至REG8产生同步的输出信号OUT(1)至OUT(8)，以将显示面板中的第一至八行子像素同时开启。在此期间可以向开启的第一至第8行子像素施加黑色显示数据DATA，使得第一至八行子像素显示为黑色，从而实现第1至8行子像素的插黑。接下来，在移位寄存器REG1090至REG1097产生顺序移位的输出信号OUT(1090)至OUT(1097)，然后控制第二组移位寄存器单元REG9至REGl6产生同步的输出信号OUT(9)至OUT(16)，以将显示面板中的第9至16行子像素同时开启并施加黑色显示数据，从而实现第9至16行子像素的插黑，以此类推。
图11示出了根据本公开实施例的栅极驱动电路的控制方法在插黑显示时段的操作时序图。该操作时序图适用于上述任意实施例的栅极驱动电路，下面将以上述参考图4描述的移位寄存器单元以及参考图5和图6描述的栅极驱动电路为例来对图11的操作时序进行说明。
如图11所示，插黑显示时段可以包括多个周期，每个周期包括显示子时段和插黑子时段。例如在图11中，第一周期包括显示子时段P1和插黑子时段P2，第二周期包括显示子时段P3和插黑子时段P4，以此类推。
在显示子时段P1的时段T1，插黑启动信号STUB为高电平，移位寄存器单元REG1至REG8均执行以上参考图8B描述的第一时段T21的操作，从而在插黑启动信号STUB的控制下将电源信号端的高电平写入各自的插黑控制节点H。在时段T1之后，驱动时钟信号Clks5，Clks6，Clks7，Clks8，Clks1，Clks2，Clks3，Clks4顺序移位，控制时钟信号Clkc5，Clkc6，Clkc7，Clkc8，Clkc1，Clkc2，Clkc3和Clkc4分别与驱动时钟信号Clks5，Clks6，Clks7，Clks8，Clks1，Clks2，Clks3，Clks4同步，移位寄存器单元REG1077至REG1084产生顺序移位的输出信号OUT(1077)至OUT(1084)。
在插黑子时段P2的时段T2、T3和T4，移位寄存器单元REG1至REG8分别执行以上参考图8B描述的第二时段T22、第三时段T23和第四时段T24的操作。在时段T2，第二插黑控制信号Clkb2和第一插黑输入信号Clkp1均为高电平，使得移位寄存器单元REG1至REG8的上拉节点Q(1-8)均为高电平。在时段T3，驱动时钟信号Clks1至Clks8均为高电平，使得移位寄存器单元REG1至REG8均产生高电平的输出信号。在时段T4，驱动时钟信号Clksl至Clks8均为低电平，使移位寄存器单元REGl至REG8的输出信号也均变为低电平；第一插黑输入信号Clkp1为低电平，使移位寄存器单元REG1至REG8的上拉节点Q(1-8)被复位至低电平。在一些实施例中，如图11所示，在时段T2和T3期间，第一组移位寄存器单元REG1和REG8的上拉节点Q(1-8)的高电平还使得第二组移位寄存器单元REG9至REG16的插黑写入控制端为高电平，从而使第二组移位寄存器单元REG9至REG16将高电平写入各自的插黑控制节点H(9-16)。
在一些实施例中，如图11所示，在时段T2和T3期间第四插黑控制信号Clkb4为高电平并且第二插黑输入信号Clkp2为低电平，使得正在进行顺序扫描的偶数组移位寄存器单元REG1081至REG1088执行以上参考图8C描述的时段T32的操作，以将各自的上拉节点Q(1081)至Q(1088)从高电平下拉至低电平。在时段T2和T3期间由于上拉节点Q(1081)至Q(1088)为低电平，因此移位寄存器单元REG1081至REG1088不会响应于驱动时钟信号Clks1至Clks8的高电平而产生输出，以便于移位寄存器单元REG1至REG8进行插黑。插黑结束后，在时段T4，第四插黑控制信号Clkb4保持高电平，而第二插黑输入信号Clkp2变为高电平，从而使移位寄存器单元REG1081至REG1088执行以上参考图8C描述的时段T34的操作，将各自的上拉节点Q(1081)至Q(1088)回到高电平，以便在后续的显示子时段P3能够根据驱动时钟信号Clks5至Clks8继续产生用于正常显示的输出信号。通过这种方式，使得移位寄存器单元REG1081至REG1088能够辅助移位寄存器单元REG1至REG8进行插黑，同时保证了自身的输出不受插黑操作的影响。
在显示子时段P3，以类似于上述显示子时段P1，移位寄存器单元REG1085至REG1092在驱动时钟信号Clks1-Clks8以及控制时钟信号Clks1-Clks8的控制下，产生顺序移位的输出信号OUT(1085)至OUT(1092)。其中在显示子时段P3中的时段T5，第一插黑控制信号Clkb1为高电平，第一组移位寄存器单元REG1至REG8执行以上参考图8B描述的第五时段T5的操作，在第一插黑控制信号Clkb1的控制下将参考信号端的低电平提供至各自的插黑控制节点H，从而实现插黑控制节点H的复位。
在插黑子时段P4，类似于上述插黑子时段P2，第三插黑控制信号Clkb3、第四插黑控制信号Clkb4和第二插黑输入信号Clkp2使得移位寄存器单元REG9至REG16执行以上参考图8B描述的时段T22至T24的操作，从而基于驱动时钟信号Clks1至Clks8产生均为高电平的输出信号OUT(9)至OUT(16)。在一些实施例中，如图11所示，在插黑子时段P4中，在驱动时钟信号Clks1至Clks8为高电平期间，第二插黑控制信号Clkb2为高电平并且第一插黑输入信号Clkp1为低电平，使得正在进行顺序扫描的奇数组移位寄存器单元REG1089至REG1096将各自的上拉节点Q(1089)至Q(1096)从高电平下拉至低电平，以避免产生输出；在驱动时钟信号Clks1至Clks8从高电平变为低电平之后，第二插黑控制信号Clkb2保持高电平而第一插黑输入信号Clkp1从低电平变为高电平，从而使移位寄存器单元REG1089至REG1096能够继续产生顺序移位的输出。在插黑子时段P4之后，第三插黑控制信号Clkb3为高电平，第二组移位寄存器单元REG9至REG16将各自的插黑控制节点H(9-16)的复位。后续周期中其他移位寄存器的操作按照与上述类似的方式进行，这里不再赘述。
虽然上述实施例中以单个栅极驱动的子像素为例对移位寄存器单元和栅极驱动电路进行了说明，然而本公开的实施例不限于此。本公开实施例适用于其他类型的子像素，例如但不限于由两个栅极驱动信号来驱动的子像素。
本公开的实施例通过使栅极驱动电路在正常扫描的过程中***用于进行黑色显示的栅极驱动信号，使得能够减少一帧内像素的发光时间，从而缩短动态图片响应时间(MPRT，Moving Picture Response Time)，适用于大尺寸AMOLED产品。
图12示出了根据本公开实施例的栅极驱动电路的控制方法的驱动效果图。图12中，横向表示发光时间，纵向表示像素的行数，灰色部分表示像素的发光时间。从图12可以看出，在一帧的前半部分，逐行扫描以给像素写入用于正常显示的显示数据；在一帧的后半部分，每扫描8行子像素就向先前发光的8行子像素写入黑色显示数据。从图12中可以看出，通过这种方式将每行子像素的发光时间减少了大约一半。
本领域的技术人员可以理解，上面所描述的实施例都是示例性的，并且本领域的技术人员可以对其进行改进，各种实施例中所描述的结构在不发生结构或者原理方面的冲突的情况下可以进行自由组合。
在详细说明本公开的较佳实施例之后，熟悉本领域的技术人员可清楚的了解，在不脱离随附权利要求的保护范围与精神下可进行各种变化与改变，且本公开亦不受限于说明书中所举示例性实施例的实施方式。

Claims (26)

1.一种移位寄存器单元，包括：
移位寄存电路，所述移位寄存电路连接至所述移位寄存器单元的上拉节点、输入信号端、输出信号端和时钟信号端，所述移位寄存电路被配置为将所述输入信号端的电位输入至所述上拉节点，根据所述上拉节点的电位将所述时钟信号端的电位提供至所述输出信号端；
插黑控制电路，连接至所述上拉节点以及所述移位寄存器单元的第一插黑控制信号端、第二插黑控制信号端、插黑写入控制端、插黑输入信号端和插黑控制节点，所述插黑控制电路被配置为在所述第一插黑控制信号端和所述插黑写入控制端的控制下控制所述插黑控制节点的电位，并且在所述第二插黑控制信号端和所述插黑控制节点的控制下，将所述插黑输入信号端的电位提供至所述上拉节点；
预充电电路，连接至所述输入信号端和所述插黑控制节点，所述预充电电路被配置为将所述输入信号端的电位提供至所述插黑控制节点；以及
下拉控制电路，连接所述输入信号端以及电源信号端、参考信号端和下拉信号端，并且被配置为在所述输入信号端和所述下拉信号端的控制下基于所述电源信号端和所述参考信号端的电位，来控制下拉节点的电位；
其中，所述预充电电路包括：
第五晶体管，所述第五晶体管的栅极和第一极连接至所述输入信号端，所述第五晶体管的第二极连接至所述插黑控制节点；和
第六晶体管，所述第六晶体管的栅极连接至所述下拉信号端，所述第六晶体管的第一极连接至所述移位寄存器的参考信号端，所述第六晶体管的第二极连接至所述插黑控制节点。
2.根据权利要求1所述的移位寄存器单元，其中，所述插黑控制电路包括：
第一插黑控制子电路，与所述移位寄存器单元的电源信号端、所述移位寄存器单元的参考信号端、所述第一插黑控制信号端、所述插黑写入控制端和所述插黑控制节点连接，所述第一插黑控制子电路被配置为在所述第一插黑控制信号端和所述插黑写入控制端的控制下，将基于所述电源信号端和所述参考信号端的电位来控制所述插黑控制节点的电位；
第二插黑控制子电路，与所述第二插黑控制信号端、所述插黑控制节点、所述插黑输入信号端和所述上拉节点连接，所述第二插黑控制子电路被配置为在所述第二插黑控制信号端和所述插黑控制节点的电位的控制下，将所述插黑输入信号端的电位提供至所述上拉节点。
3.根据权利要求2所述的移位寄存器单元，其中，所述第一插黑控制子电路包括：
第一晶体管，所述第一晶体管的栅极连接至所述插黑写入控制端，所述第一晶体管的第一极连接至所述电源信号端，所述第一晶体管的第二极连接至所述插黑控制节点；
第二晶体管，所述第二晶体管的栅极连接至所述第一插黑控制信号端，所述第二晶体管的第一极连接至所述参考信号端，所述第二晶体管的第二极连接至所述插黑控制节点；
第一电容，所述第一电容的第一极连接至所述插黑控制节点，所述第一电容的第二极连接至所述参考信号端。
4.根据权利要求2所述的移位寄存器单元，其中，所述第二插黑控制子电路包括：
第三晶体管，所述第三晶体管的栅极连接至所述插黑控制节点，所述第三晶体管的第二极连接至所述上拉节点；
第四晶体管，所述第四晶体管的栅极连接至所述第二插黑控制信号端，所述第四晶体管的第一极连接至所述插黑输入信号端，所述第四晶体管的第二极连接至所述第三晶体管的第一极。
5.根据权利要求1所述的移位寄存器单元，其中，所述移位寄存电路包括：
输入电路，连接所述输入信号端、所述移位寄存器单元的电源信号端和所述上拉节点，所述输入电路被配置为在所述输入信号端的控制下将所述电源信号端的电位提供至所述上拉节点；
输出电路，连接所述上拉节点、所述时钟信号端以及所述输出信号端，所述输出电路被配置为在所述上拉节点的电位的控制下，将所述时钟信号端的电位提供至所述输出信号端；以及
下拉电路，连接所述上拉节点、所述移位寄存器单元的下拉节点和所述移位寄存器单元的参考信号端，所述下拉电路被配置为在所述下拉节点的电位的控制下，将所述上拉节点的电位下拉至所述参考信号端的电位。
6.根据权利要求1所述的移位寄存器单元，其中，所述下拉控制电路包括：
第七晶体管，所述第七晶体管的栅极连接至下拉信号端，所述第七晶体管的第一极连接至电源信号端，所述第七晶体管的第二极连接至下拉节点；
第八晶体管，所述第八晶体管的栅极连接至输入信号端；
第九晶体管，所述第九晶体管的栅极连接至输入信号端，所述第九晶体管的第一极连接至参考信号端，所述第九晶体管的第二极连接至第八晶体管的第一极，所述第八晶体管的第二极连接至下拉节点；
第二电容，所述第二电容的第一极连接下拉节点，所述第二电容的第二极连接参考信号端。
7.根据权利要求5所述的移位寄存器单元，其中，所述下拉电路包括：
第十晶体管，所述第十晶体管的栅极连接所述下拉节点，所述第十晶体管的第一极连接所述参考信号端；
第十一晶体管，所述第十一晶体管的栅极连接所述下拉节点，所述第十一晶体管的第一极连接所述第十晶体管的第二极，所述第十一晶体管的第二极连接所述上拉节点。
8.根据权利要求5所述的移位寄存器单元，其中，所述时钟信号端包括第一时钟信号端和第二时钟信号端，所述参考信号端包括第一参考信号端和第二参考信号端，所述输出信号端包括第一输出信号端和第二输出信号端，所述输出电路包括：
第一输出子电路，连接所述上拉节点、所述下拉节点、所述第一时钟信号端和所述第一参考信号端，所述第一输出子电路被配置为在所述上拉节点的电位的控制下将所述第一时钟信号端的电位提供至所述第一输出信号端，以及在所述下拉节点的控制下，将所述第一参考信号端的电位提供至所述第一输出信号端；
第二输出子电路，连接所述上拉节点、所述下拉节点、所述第二时钟信号端和所述第二参考信号端，所述第二输出子电路被配置为在所述上拉节点的电位的控制下，将所述第二时钟信号端的电位提供至所述第二输出信号端，以及在所述下拉节点的控制下，将所述第二参考信号端的电位提供至所述第二输出信号端。
9.根据权利要求8所述的移位寄存器单元，其中，所述第一输出子电路包括：
第十二晶体管，所述第十二晶体管的栅极连接至上拉结点，所述第十二晶体管的第一极连接至第一时钟信号端，所述第十二晶体管的第二极连接至第一输出信号端；
第十三晶体管，所述第十三晶体管的栅极连接至下拉节点，所述第十三晶体管的第一极连接至第一参考信号端，所述第十三晶体管的第二极连接至第一输出信号端；
第三电容，所述第三电容的第一极连接至上拉结点，所述第三电容的第二极连接至第一输出信号端。
10.根据权利要求8所述的移位寄存器单元，其中，所述第二输出子电路包括：
第十四晶体管，所述第十四晶体管的栅极连接至上拉结点，所述第十四晶体管的第一极连接至第二时钟信号端，所述第十四晶体管的第二极连接至第二输出信号端；
第十五晶体管，所述第十五晶体管的栅极连接至下拉节点，所述第十五晶体管的第一极连接至第二参考信号端，所述第十五晶体管的第二极连接至第二输出信号端。
11.根据权利要求5所述的移位寄存器单元，其中，所述输入电路包括第十六晶体管，所述第十六晶体管的栅极连接至输入信号端，所述第十六晶体管的第一极连接至电源信号端，所述第十六晶体管的第二极连接至上拉节点。
12.根据权利要求7所述的移位寄存器单元，还包括：防漏电电路，所述防漏电电路连接所述上拉节点、所述电源信号端以及第七晶体管的第二极，所述防漏电电路被配置为在所述上拉节点的控制下将所述电源信号端的电位提供至所述第十晶体管的第二极。
13.根据权利要求12所述的移位寄存器单元，其中，所述防漏电电路包括：第十七晶体管，所述第十七晶体管的栅极连接所述上拉节点，所述第十七晶体管的第一极连接所述电源信号端，所述第十七晶体管的第二极连接所述第十晶体管的第二极。
14.一种栅极驱动电路，包括多个级联的移位寄存器单元，所述移位寄存器单元为如权利要求1至13中任一项所述的移位寄存器单元，其中，
第n级移位寄存器单元的输入信号端与第n-K/2级移位寄存器单元的输出信号端连接，每个移位寄存器单元的插黑输入信号端连接为接收插黑输入信号，其中n和K均为大于1的整数，且n＞K；
所述多个级联的移位寄存器单元分为多组，每组包括K个级联的移位寄存器单元，每组移位寄存器单元的插黑写入控制端与前一组移位寄存器单元中第一级移位寄存器单元的上拉节点连接，每组中的K个移位寄存器单元的时钟信号端分别连接为接收第一驱动时钟信号至第K驱动时钟信号，其中：
奇数组中的K个移位寄存器单元的第一插黑控制信号端和第二插黑控制信号端分别连接为接收第一插黑控制信号和第二插黑控制信号，偶数组中的K个移位寄存器单元的第一插黑控制信号端和第二插黑控制信号端分别连接为接收第三插黑控制信号和第四插黑控制信号；
奇数组中的K个移位寄存器单元的插黑输入信号端连接为接收第一插黑输入信号，偶数组中的K个移位寄存器单元的插黑输入信号端连接为接收第二插黑输入信号。
15.根据权利要求14所述的栅极驱动电路，其中，所述移位寄存器单元的时钟信号端包括第一时钟信号端和第二时钟信号端，其中，
每组中的K个移位寄存器单元的第一时钟信号端分别连接为接收第一控制时钟信号至第K控制时钟信号；
每组中的K个移位寄存器单元的第二时钟信号端分别连接为接收第一驱动时钟信号至第K驱动时钟信号。
16.根据权利要求14所述的栅极驱动电路，其中，每个移位寄存器单元还具有下拉控制信号端，每组中的第k级移位寄存器单元的下拉控制信号端连接为接收第k’控制时钟信号，其中：
Figure FDA0003637017380000061
其中k为整数，且1≤k≤K。
17.根据权利要求14所述的栅极驱动电路，其中，第一级移位寄存器单元至第K/2级移位寄存器单元的输入信号端连接为接收显示启动信号，第一级移位寄存器单元至第K级移位寄存器单元的插黑写入控制端连接为接收插黑启动信号。
18.根据权利要求14至17中任一项所述的栅极驱动电路，其中，K＝8。
19.一种如权利要求1至13中任一项所述的移位寄存器单元的控制方法，包括：
在显示模式下，移位寄存电路将电源信号端的电位输入至上拉节点，并根据上拉节点的电位将时钟信号端的电位提供至输出信号端；
在插黑模式下，插黑控制电路在插黑写入控制端的控制下将电源信号端的电位提供至插黑控制节点，插黑控制节点的电位使得插黑控制电路在第二插黑控制信号端的控制下将插黑输入信号端的电位提供至所述上拉节点，上拉节点的电位使得移位寄存电路将时钟信号端的电位提供至输出信号端，插黑控制电路在所述第一插黑控制信号端的控制下将所述插黑控制节点复位至参考信号端的电位；
在辅助插黑模式下，移位寄存电路将电源信号端的电位输入至上拉节点，移位寄存器电路根据上拉节点的电位将时钟信号端的电位提供至输出信号端，预充电电路将输入信号端的电位提供至插黑控制节点，插黑控制节点的电位使得插黑控制电路在第二插黑控制信号端的控制下将插黑输入信号端的电位提供至上拉节点。
20.根据权利要求19所述的方法，其中，在辅助插黑模式下，
在第一时段，移位寄存电路将电源信号端的电位输入至上拉节点，预充电电路将输入信号端的电位提供至插黑控制节点；
在第二时段，时钟信号端为第一电平，插黑控制电路在第二插黑控制信号端的控制下将插黑输入信号端的第二电平提供至上拉节点；
在第三时段，时钟信号端为第二电平，插黑控制电路在第二插黑控制信号端的控制下将插黑输入信号端的第一电平提供至上拉节点；
在第四时段，移位寄存电路根据上拉节点的电位将时钟信号端的电位提供至输出信号端。
21.根据权利要求20所述的方法，其中，所述第四时段在所述第二时段之前或者在所述第三时段之后。
22.根据权利要求19所述的方法，其中，在所述插黑模式下，
在第一时段，第一插黑控制子电路在插黑写入控制端的控制下，将电源信号端的电位提供至插黑控制节点；
在第二时段，第二插黑控制子电路在第二插黑控制信号端和插黑控制节点的电位的控制下，将插黑输入信号端的电位提供至上拉节点；
在第三时段，上拉节点的电位使得输出电路将时钟信号端的电位提供至输出信号端；
在第四时段，插黑输入信号端的电位使得第二插黑控制子电路将所述上拉节点复位；
在第五时段，第一插黑控制信号端的电位使得第一插黑控制子电路将插黑控制节点复位至参考信号端的电位。
23.一种如权利要求14至18中任一项所述的栅极驱动电路的控制方法，包括：
在正常显示时段，向栅极驱动电路施加顺序移位的K个驱动时钟信号，栅极驱动电路的M个移位寄存器单元中的第一级至第m级移位寄存器单元产生顺序移位的多个输出信号，其中m和M均为正整数，m＜M；
在插黑显示时段，向栅极驱动电路施加K个驱动时钟信号、第一插黑控制信号、第二插黑控制信号、第三插黑控制信号、第四插黑控制信号和第一插黑输入信号和第二插黑输入信号，栅极驱动电路的多个移位寄存器单元中的第m+1级至第M级移位寄存器单元产生顺序移位的多个输出信号，其中在每K级移位寄存器产生顺序移位的输出信号之后，控制多组移位寄存器单元中一组移位寄存器单元产生同步的输出信号。
24.根据权利要求23所述的方法，其中，所述控制多组移位寄存器单元中一组移位寄存器单元产生同步的输出信号包括：
向所述栅极驱动电路施加第一插黑控制信号、第二插黑控制信号、第一插黑输入信号以及同步的第一驱动时钟信号至第K驱动时钟信号，多组移位寄存器单元中一个奇数组的K个移位寄存器单元产生同步的输出信号；或者
向所述栅极驱动电路施加第三插黑控制信号、第四插黑控制信号、第二插黑输入信号以及同步的第一驱动时钟信号至第K驱动时钟信号，多组移位寄存器单元中一个偶数组的K个移位寄存器单元产生同步的输出信号。
25.根据权利要求24所述的方法，还包括：
在所述一个奇数组的K个移位寄存器单元产生同步的输出信号期间，施加第四插黑控制信号和第二插黑输入信号，使得一个偶数组的K个移位寄存器单元将各自的上拉节点从第一电平下拉至第二电平；
在所述一个偶数组的K个移位寄存器单元产生同步的输出信号期间，施加第二插黑控制信号和第一插黑输入信号，使得一个奇数组的K个移位寄存器单元将各自的上拉节点从第一电平下拉至第二电平。
26.根据权利要求23至25中任一项所述的方法，其中，m＝M/2。
CN202110606940.5A 2021-05-31 2021-05-31 移位寄存器单元、栅极驱动电路及其控制方法 Active CN113241034B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110606940.5A CN113241034B (zh) 2021-05-31 2021-05-31 移位寄存器单元、栅极驱动电路及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110606940.5A CN113241034B (zh) 2021-05-31 2021-05-31 移位寄存器单元、栅极驱动电路及其控制方法

Publications (2)

Publication Number Publication Date
CN113241034A CN113241034A (zh) 2021-08-10
CN113241034B true CN113241034B (zh) 2022-08-26

Family

ID=77136047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110606940.5A Active CN113241034B (zh) 2021-05-31 2021-05-31 移位寄存器单元、栅极驱动电路及其控制方法

Country Status (1)

Country Link
CN (1) CN113241034B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116114010A (zh) * 2021-08-20 2023-05-12 京东方科技集团股份有限公司 移位寄存器、扫描驱动电路及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682398A (zh) * 2018-08-08 2018-10-19 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336291B (zh) * 2015-12-04 2018-11-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法与显示装置
KR102542874B1 (ko) * 2016-10-18 2023-06-14 엘지디스플레이 주식회사 표시장치
CN107039017A (zh) * 2017-06-21 2017-08-11 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN109935198B (zh) * 2018-05-31 2021-01-22 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN108806611B (zh) * 2018-06-28 2021-03-19 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109935199B (zh) * 2018-07-18 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109935185B (zh) * 2018-07-18 2022-07-01 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108682397A (zh) * 2018-07-27 2018-10-19 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN110148383B (zh) * 2019-06-19 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法以及栅极驱动电路
CN110189694B (zh) * 2019-06-19 2022-04-15 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法以及栅极驱动电路
CN111599315B (zh) * 2020-06-19 2021-11-16 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及其驱动方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682398A (zh) * 2018-08-08 2018-10-19 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法

Also Published As

Publication number Publication date
CN113241034A (zh) 2021-08-10

Similar Documents

Publication Publication Date Title
US10930360B2 (en) Shift register, driving method thereof, gate driving circuit, and display device
CN108389539B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN109920380B (zh) 移位寄存器单元、栅极驱动电路及其控制方法和显示装置
CN108461065B (zh) 级电路及使用级电路的扫描驱动器
CN107316599B (zh) 移位寄存单元、其驱动方法及显示面板
KR102588078B1 (ko) 표시장치
KR101056213B1 (ko) 구동부 및 이를 이용한 유기전계발광 표시장치
KR100986887B1 (ko) 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
CN109389927B (zh) 移位寄存器及其驱动方法、栅极驱动电路
CN111445866B (zh) 移位寄存器、驱动方法、驱动控制电路及显示装置
KR20130003252A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
CN110582805A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN108877720B (zh) 栅极驱动电路、显示装置及驱动方法
CN109166542B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN112820234B (zh) 一种移位寄存电路和显示装置
WO2019033750A1 (en) SHIFT REGISTER UNIT, ITS STEERING METHOD, GRID PILOT ON NETWORK CIRCUIT, AND DISPLAY DEVICE
CN115731839A (zh) 显示驱动电路及显示装置
JP2022534817A (ja) ゲート駆動ユニット、方法、ゲート駆動回路、表示パネル及び装置
CN112863586A (zh) 移位寄存器及其控制方法、栅极驱动电路和显示面板
CN113903309B (zh) 移位寄存器单元及其控制方法、栅极驱动电路
CN113241034B (zh) 移位寄存器单元、栅极驱动电路及其控制方法
CN113314076B (zh) 移位寄存器单元、栅极驱动电路及其控制方法
CN113851174A (zh) 移位寄存器、驱动电路、显示面板及显示设备
CN107564450B (zh) 栅极驱动电路和显示装置
CN207319701U (zh) 移位寄存器单元、栅极驱动电路及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant